CN111755464A - 一种阵列基板以及显示面板 - Google Patents
一种阵列基板以及显示面板 Download PDFInfo
- Publication number
- CN111755464A CN111755464A CN202010601723.2A CN202010601723A CN111755464A CN 111755464 A CN111755464 A CN 111755464A CN 202010601723 A CN202010601723 A CN 202010601723A CN 111755464 A CN111755464 A CN 111755464A
- Authority
- CN
- China
- Prior art keywords
- thin film
- film transistor
- electrode
- signal
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 121
- 239000010409 thin film Substances 0.000 claims abstract description 233
- 239000004065 semiconductor Substances 0.000 claims abstract description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 9
- 239000003990 capacitor Substances 0.000 claims description 16
- 238000000034 method Methods 0.000 description 19
- 239000002184 metal Substances 0.000 description 18
- 238000000059 patterning Methods 0.000 description 15
- 239000010408 film Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 10
- 230000000694 effects Effects 0.000 description 8
- 229920005591 polysilicon Polymers 0.000 description 5
- 238000002360 preparation method Methods 0.000 description 5
- 229910044991 metal oxide Inorganic materials 0.000 description 4
- 150000004706 metal oxides Chemical class 0.000 description 4
- 238000002161 passivation Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 230000008707 rearrangement Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明公开了一种阵列基板以及显示面板，该阵列基板包括：衬底基板；至少一个第一薄膜晶体管和至少一个第二薄膜晶体管位于衬底基板的一侧；其中，第一薄膜晶体管的有源层为低温多晶硅，第二薄膜晶体管的有源层为氧化物半导体，第二薄膜晶体管的栅极包括顶栅极和底栅极，顶栅极和底栅极通过过孔连接；第一薄膜晶体管的栅极和第二薄膜晶体管的栅极位于不同层，且第一薄膜晶体管的源极和漏极、第二薄膜晶体管的源极和漏极以及顶栅极位于同层。本发明实施例提供的技术方案，通过双栅结构的第二薄膜晶体管，提高了阵列基板上的驱动电路电学性能的稳定性。
Description
技术领域
本发明实施例涉及半导体技术领域，尤其涉及一种阵列基板以及显示面板。
背景技术
随着信息技术时代的快速发展，显示面板在智能手机、平板电脑和笔记本电脑等显示装置中的应用越来越广泛。
现有技术中显示面板中阵列基板上的显示单元的驱动电路包括低温多晶硅薄膜晶体管和金属氧化物薄膜晶体管。金属氧化物薄膜晶体管以金属氧化物半导体层作为薄膜晶体管的有源层材料，由于其具有载流子迁移率高、沉积温度低以及透明度高等光学特性。低温多晶硅薄膜晶体管开关速度高、又如薄膜电路可以做得更薄更小、功耗更低等优点。但是现有的阵列基板中金属氧化物薄膜晶体管是单栅结构，导致阵列基板上的驱动电路电学性能不稳定。
发明内容
有鉴于此，本发明实施例提供了一种阵列基板以及显示面板，提高了阵列基板上的驱动电路电学性能的稳定性。
本发明实施例提供了一种阵列基板，包括：
衬底基板；
至少一个第一薄膜晶体管和至少一个第二薄膜晶体管位于所述衬底基板的一侧；其中，所述第一薄膜晶体管的有源层为低温多晶硅，所述第二薄膜晶体管的有源层为氧化物半导体，所述第二薄膜晶体管的栅极包括顶栅极和底栅极，所述顶栅极和所述底栅极通过过孔连接；
所述第一薄膜晶体管的栅极和所述第二薄膜晶体管的栅极位于不同层，且所述第一薄膜晶体管的源极和漏极、所述第二薄膜晶体管的源极和漏极以及所述顶栅极位于同层。
该技术方案中，第二薄膜晶体管包括位于不同层的顶栅极和底栅极，即第二薄膜晶体管为双栅结构的薄膜晶体管。通过顶栅极和底栅极同时驱动第二薄膜晶体管的有源层，可以大幅提升薄膜晶体管的载流子迁移率，解决薄膜晶体管的阈值电压漂移问题，达到了提高薄膜晶体管电学性能稳定性的效果。
可选地，还包括：至少一个电容结构，其中，所述电容结构的第一电极与所述第一薄膜晶体管的栅极位于同层，所述电容结构的第二电极与所述底栅极位于同层。
该技术方案在制作薄膜晶体管的同时，制作了电容结构，起到了简化工艺流程，降低成本的效果。
可选地，还包括第一信号走线和第二信号走线；
其中，所述第一信号走线，用于为所述第二薄膜晶体管的栅极提供电信号；
所述第二信号走线用于为所述第二薄膜晶体管的源极和漏极提供电信号；
所述第一信号走线在所述衬底基板的投影和所述第二信号走线在所述衬底基板的投影相交叠的部分位于不同层。
该技术方案中，第一信号走线用于为第二薄膜晶体管的栅极提供电信号，用于控制第二薄膜晶体管的打开或者截止。第二信号走线用于为第二薄膜晶体管的源极和漏极提供电源信号。上述技术方案，第一信号走线在衬底基板10的投影和第二信号走线在衬底基板的投影相交叠的部分位于不同层，可以避免第一信号走线和第二信号走线的电信号之间互相干扰，进而保证了第二薄膜晶体管的正常运行，以保证阵列基板上的驱动电路的电学稳定性。
可选地，所述第一信号走线在所述衬底基板的投影和所述第二信号走线在所述衬底基板的投影互相垂直。
该技术方案，可以快速且准确的确定一个第二薄膜晶体管，并为第二薄膜晶体管的顶栅极、底栅极、源极和漏极提供电信号，以保证阵列基板上的驱动电路的电学稳定性。
可选地，所述第一信号走线包括第一部分信号走线和第二部分信号走线；
所述第一部分信号走线和所述顶栅极位于同层，且与所述顶栅极相连；
所述第二部分信号走线和所述第一薄膜晶体管的栅极位于同层、或者和所述底栅极位于同层，所述第二部分信号走线通过过孔与所述第一部分信号走线连接，所述第二部分信号走线在所述衬底基板的投影和所述第二信号走线在所述衬底基板的投影相交叠；
所述第二信号走线与所述第二薄膜晶体管的源极和漏极位于同层，且与所述第二薄膜晶体管的源极和漏极相连。
该技术方案中，第二部分信号走线在衬底基板的投影和第二信号走线在衬底基板的投影相交叠，但是第二部分信号走线和第一薄膜晶体管的栅极位于同层、或者和底栅极位于同层，第二部分信号走线通过过孔与第一部分信号走线连接，第二信号走线与第二薄膜晶体管的源极和漏极位于同层，使得第一信号走线在衬底基板的投影和第二信号走线在衬底基板的投影相交叠的部分位于不同层，可以避免第一信号走线和第二信号走线的电信号之间互相干扰，进而保证了第二薄膜晶体管的正常运行，以保证阵列基板上的驱动电路的电学稳定性。
可选地，所述第二信号走线包括第三部分信号走线和第四部分信号走线；
所述第三部分信号走线和所述第二薄膜晶体管的源极和漏极位于同层，且与所述第二薄膜晶体管的源极和漏极相连；
所述第四部分信号走线和所述第一薄膜晶体管的栅极位于同层、或者和所述底栅极位于同层，所述第四部分信号走线通过过孔与所述第三部分信号走线连接，所述第四部分信号走线在所述衬底基板的投影和所述第一信号走线在所述衬底基板的投影相交叠；
所述第一信号走线和所述顶栅极位于同层，且与所述顶栅极相连。
该技术方案中，第四部分信号走线在衬底基板的投影和第一信号走线在衬底基板的投影相交叠，第四部分信号走线和第一薄膜晶体管的栅极位于同层、或者和底栅极位于同层，第四部分信号走线通过过孔与第三部分信号走线连接，第一信号走线和顶栅极位于同层，使得第一信号走线在衬底基板的投影和第二信号走线在衬底基板的投影相交叠的部分位于不同层，可以避免第一信号走线和第二信号走线的电信号之间互相干扰，进而保证了第二薄膜晶体管的正常运行，以保证阵列基板上的驱动电路的电学稳定性。
可选地，所述第一信号走线和所述底栅极位于同层或者和所述第一薄膜晶体管的栅极位于同层，所述第一信号走线通过过孔和所述顶栅极连接，所述第二信号走线和所述第二薄膜晶体管的源极和漏极位于同层，且与所述第二薄膜晶体管的源极和漏极相连。
该技术方案使得第一信号走线和第二信号走线位于不同层，可以避免第一信号走线和第二信号走线的电信号之间互相干扰，进而保证了第二薄膜晶体管的正常运行，以保证阵列基板上的驱动电路的电学稳定性
可选地，所述第一薄膜晶体管包括顶栅结构或者底栅结构。
该技术方案，增加了阵列基板上的驱动电路设计方案的灵活性。
可选地，所述衬底基板上依次设置有缓冲层、所述第一薄膜晶体管的有源层、第一绝缘层、所述第一薄膜晶体管的栅极、第二绝缘层、所述底栅极、第三绝缘层、所述第二薄膜晶体管的有源层、所述第一薄膜晶体管的源极和漏极、所述第二薄膜晶体管的源极和漏极以及所述顶栅极；所述第三绝缘层设置有所述过孔，所述底栅极通过所述过孔与和所述顶栅极连接。
该技术方案，底栅极通过过孔与和顶栅极连接，以实现通过顶栅极和底栅极同时驱动第二薄膜晶体管的有源层，可以大幅提升薄膜晶体管的载流子迁移率，解决薄膜晶体管的阈值电压漂移问题，达到了提高薄膜晶体管电学性能稳定性的效果。
本发明实施例还提供了一种显示面板，包括上述技术方案任意所述的阵列基板。
该技术方案的显示面板所采用的第二薄膜晶体管包括位于不同层的顶栅极和底栅极，即第二薄膜晶体管为双栅结构的薄膜晶体管。通过顶栅极和底栅极同时驱动第二薄膜晶体管的有源层，可以大幅提升薄膜晶体管的载流子迁移率，解决薄膜晶体管的阈值电压漂移问题，达到了提高薄膜晶体管电学性能稳定性的效果，以保证阵列基板上的驱动电路的电学稳定性以及显示面板显示画面的稳定性。本实施例提供的技术方案中，第二薄膜晶体管包括位于不同层的顶栅极和底栅极，即第二薄膜晶体管为双栅结构的薄膜晶体管。通过顶栅极和底栅极同时驱动第二薄膜晶体管的有源层，可以大幅提升薄膜晶体管的载流子迁移率，解决薄膜晶体管的阈值电压漂移问题，达到了提高薄膜晶体管电学性能稳定性的效果。此外，现有的阵列基板中，第二薄膜晶体管的栅极与第二薄膜晶体管的源极和漏电极分别位于不同层，因此在制备第二薄膜晶体管的栅极与第二薄膜晶体管的源极和漏电极的过程中需要使用两次掩膜版。本实施例提供的技术方案中，第一薄膜晶体管的源极和漏极、第二薄膜晶体管的源极和漏极漏电极以及顶栅极位于同层，在制备第一薄膜晶体管的源极和漏极、第二薄膜晶体管的源极和漏极以及顶栅极的过程中，只需要使用一次掩膜版，减少了阵列基板制备过程中使用掩膜版的数量，简化了制备工艺，且降低了生产成本。
附图说明
图1为现有技术中的一种阵列基板的结构示意图；
图2为本发明实施例提供的一种阵列基板的结构示意图；
图3为本发明实施例提供的另一种阵列基板的结构示意图；
图4为本发明实施例提供的一种第一信号走线和第二信号走线的俯视图；
图5为本发明实施例提供的另一种第一信号走线和第二信号走线的俯视图；
图6为本发明实施例提供的又一种第一信号走线和第二信号走线的俯视图；
图7为本发明实施例提供的又一种第一信号走线和第二信号走线的俯视图；
图8为本发明实施例提供的又一种第一信号走线和第二信号走线的俯视图；
图9为本发明实施例提供的又一种第一信号走线和第二信号走线的俯视图；
图10为本发明实施例提供的又一种阵列基板的结构示意图；
图11为本发明实施例提供的又一种阵列基板的结构示意图；
图12为本发明实施例提供的一种显示面板的结构示意图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。
正如背景技术中所述，现有的阵列基板上的驱动电路电学性能不稳定。图1为现有技术中的一种阵列基板的结构示意图。参见图1，究其原因，现有的阵列基板包括衬底基板10；位于衬底基板10一侧的第一薄膜晶体管20和第二薄膜晶体管30；第一薄膜晶体管20的有源层21为低温多晶硅，第二薄膜晶体管30的有源层31为氧化物半导体。此外，第一薄膜晶体管20还包括栅极22、源极23A和漏极23B。第二薄膜晶体管30还包括栅极32、源极33A和漏极33B。由于第二薄膜晶体管30的有源层31为氧化物半导体，其对氢气、氧气比较敏感，单栅结构的第二薄膜晶体管30对于有源层31的载流子控制能力较弱，导致载流子迁移率不高和阈值电压出现漂移问题，进而导致电学性能不稳定。
针对上述技术问题，本发明实施例提供了如下技术方案：
图2为本发明实施例提供的一种阵列基板的结构示意图。参加图2，该阵列基板包括：衬底基板10；至少一个第一薄膜晶体管20和至少一个第二薄膜晶体管30位于衬底基板10的一侧；其中，第一薄膜晶体管20的有源层21为低温多晶硅，第二薄膜晶体管30的有源层31为氧化物半导体，第二薄膜晶体管30的栅极包括顶栅极32A和底栅极32B，顶栅极32A和底栅极32B通过过孔连接(未示出)；第一薄膜晶体管20的栅极22和第二薄膜晶体管30的栅极位于不同层，且第一薄膜晶体管20的源极23A和漏极23B、第二薄膜晶体管30的源极33A和漏极33B以及顶栅极32A位于同层。
具体的，第一薄膜晶体管20的栅极22和第二薄膜晶体管30的栅极位于不同层，可以保证第一薄膜晶体管20和第二薄膜晶体管30的各膜层的厚度处于各自最优的范围，避免第一薄膜晶体管20和第二薄膜晶体管30在阵列基板中最佳膜层厚度不兼容的问题，以充分发挥第一薄膜晶体管20和第二薄膜晶体管30在阵列基板中最优的效果。
可知的，第一薄膜晶体管20的有源层21为低温多晶硅，这样的薄膜晶体管电子迁移率较高，开关速度高。现有的阵列基板包括衬底基板10；位于衬底基板10一侧的第一薄膜晶体管20和第二薄膜晶体管30；第一薄膜晶体管20的有源层21为低温多晶硅，由于第二薄膜晶体管30的有源层31为氧化物半导体，其对氢气、氧气比较敏感，单栅结构的第二薄膜晶体管30对于有源层31的载流子控制能力较弱，导致载流子迁移率不高和阈值电压出现漂移问题，进而导致阵列基板上的驱动电路电学性能不稳定。
本实施例提供的技术方案中，第二薄膜晶体管30的栅极包括顶栅极32A和底栅极32B，即第二薄膜晶体管30为双栅结构的薄膜晶体管。通过顶栅极32A和底栅极32B施加相同的电信号同时驱动第二薄膜晶体管30的有源层31，可以大幅提升薄膜晶体管的载流子迁移率，解决薄膜晶体管的阈值电压漂移问题，达到了提高薄膜晶体管电学性能稳定性的效果，进而提高了阵列基板上的驱动电路电学性能的稳定性。此外，现有的阵列基板中，第二薄膜晶体管30的栅极与第二薄膜晶体管30的源极33A和漏电极33B分别位于不同层，因此在制备第二薄膜晶体管30的栅极与第二薄膜晶体管30的源极33A和漏电极33B的过程中需要使用两次掩膜版。本实施例提供的技术方案中，第一薄膜晶体管20的源极23A和漏极23B、第二薄膜晶体管30的源极33A和漏极33B漏电极33以及顶栅极32A位于同层，在制备第一薄膜晶体管20的源极23A和漏极23B、第二薄膜晶体管30的源极33A和漏极33B以及顶栅极32A的过程中，只需要使用一次掩膜版，减少了阵列基板制备过程中使用掩膜版的数量，简化了制备工艺，且降低了生产成本。
图3为本发明实施例提供的另一种阵列基板的结构示意图。可选地，参见图3，该阵列基板还包括：至少一个电容结构40，其中，电容结构40的第一电极41与第一薄膜晶体管20的栅极22位于同层，电容结构40的第二电极42与底栅极32B位于同层。
具体的，电容结构40在保证驱动信号的稳定性的同时，第一电极41与第一薄膜晶体管20的栅极22位于同层，电容结构40的第二电极42与底栅极32B位于同层，制备薄膜晶体管和电容结构40的过程中仅需要三层金属膜层，其中对第一层金属膜层M1图形化的过程中使用一次掩膜版，图形化之后形成第一薄膜晶体管20的栅极22以及电容结构40的第一电极41；对第二层金属膜层M2图形化的过程中使用一次掩膜版，图形化之后形成电容结构40的第二电极和第二薄膜晶体管30的底栅极32B；对第三层金属膜层M3图形化的过程中使用一次掩膜版，图形化之后形成第一薄膜晶体管20的源极23A和漏极23B、第二薄膜晶体管30的源极33A和漏极33B以及顶栅极32A，减少了阵列基板制备过程中使用掩膜版的数量，且在制作薄膜晶体管的同时，制作了电容结构40，起到了简化工艺流程，降低成本的效果。
在上述技术方案中，第二薄膜晶体管30的源极33A和漏极33B以及顶栅极32A位于同层。为了避免第二薄膜晶体管30的源极33A和漏极33B以及顶栅极32A提供电信号的信号走线不会交叉，本实施例还提供了如下技术方案：
图4为本发明实施例提供的一种第一信号走线和第二信号走线的俯视图。图5为本发明实施例提供的另一种第一信号走线和第二信号走线的俯视图。图6为本发明实施例提供的又一种第一信号走线和第二信号走线的俯视图。图7为本发明实施例提供的又一种第一信号走线和第二信号走线的俯视图。图8为本发明实施例提供的又一种第一信号走线和第二信号走线的俯视图。图9为本发明实施例提供的又一种第一信号走线和第二信号走线的俯视图。
可选地，参见图4-图9，该阵列基板还包括第一信号走线51和第二信号走线52；其中，第一信号走线51，用于为第二薄膜晶体管30的栅极提供电信号；第二信号走线52用于为第二薄膜晶体管30的源极33A和漏极33B提供电信号；第一信号走线51在衬底基板10的投影和第二信号走线52在衬底基板10的投影相交叠的部分位于不同层。
其中，第一信号走线51用于为第二薄膜晶体管30的栅极提供电信号，用于控制第二薄膜晶体管30的打开或者截止。第二信号走线52用于为第二薄膜晶体管30的源极33A和漏极33B提供电源信号。上述技术方案，第一信号走线51在衬底基板10的投影和第二信号走线52在衬底基板10的投影相交叠的部分位于不同层，可以避免第一信号走线51和第二信号走线52的电信号之间互相干扰，进而保证了第二薄膜晶体管30的正常运行，以保证阵列基板上的驱动电路的电学稳定性。
需要说明的是，为了便于说明，图4-图9仅仅示出了第一信号走线51、第二信号走线52、第二薄膜晶体管30的顶栅极32A、第二薄膜晶体管30的有源层31以及第二薄膜晶体管30的源极33A和漏极33B，除了上述膜层，其他膜层并没有示出。且用于为第一薄膜晶体管20的栅极22以及源极23A和漏极23B提供电信号的信号走线位于不同层，不存在相互交叉的技术问题。
示例性的，第一信号走线51可以是扫描线，第二信号走线52可以是数据线或者电源线。
可选地，参见图4-图9，第一信号走线51在衬底基板10的投影和第二信号走线52在衬底基板10的投影互相垂直。
具体的，第一信号走线51在衬底基板10的投影和第二信号走线52在衬底基板10的投影互相垂直，可以快速且准确的确定一个第二薄膜晶体管20，并为第二薄膜晶体管30的顶栅极32A、底栅极32B、源极33A和漏极33B提供电信号。
可选地，参见图4和图5，第一信号走线51包括第一部分信号走线51A和第二部分信号走线51B；第一部分信号走线51A和顶栅极32A位于同层，且与顶栅极32A相连；第二部分信号走线51B和第一薄膜晶体管20的栅极22位于同层、或者和底栅极32B位于同层，第二部分信号走线51B通过过孔60与第一部分信号走线51A连接，第二部分信号走线51B在衬底基板10的投影和第二信号走线52在衬底基板10的投影相交叠；第二信号走线52与第二薄膜晶体管30的源极33A和漏极33B位于同层，且与第二薄膜晶体管30的源极33A和漏极33B相连。
需要说明的是，制备薄膜晶体管的过程中仅需要三层金属膜层，其中对第一层金属膜层M1图形化的过程中使用一次掩膜版，图形化之后形成第一薄膜晶体管20的栅极22；对第二层金属膜层M2图形化的过程中使用一次掩膜版，图形化之后形成第二薄膜晶体管30的底栅极32B；对第三层金属膜层M3图形化的过程中使用一次掩膜版，图形化之后形成第一薄膜晶体管20的源极23A和漏极23B、第二薄膜晶体管30的源极33A和漏极33B以及顶栅极32A。图4中第一部分信号走线51A和顶栅极32A位于同层，且与顶栅极32A相连，即通过第三金属层M3图形化得到。第二部分信号走线51B和第一薄膜晶体管20的栅极22位于同层，即通过第一金属层M1图形化得到。图5中第二部分信号走线51B和底栅极32B位于同层，即通过第二金属层M2图形化得到。图4和图5中，第二信号走线52与第二薄膜晶体管30的源极33A和漏极33B位于同层，即通过第三金属层M3图形化得到。
具体的，第二部分信号走线51B在衬底基板10的投影和第二信号走线52在衬底基板10的投影相交叠，但是第二部分信号走线51B和第一薄膜晶体管20的栅极22位于同层、或者和底栅极32B位于同层，第二部分信号走线51B通过过孔60与第一部分信号走线51A连接，第二信号走线52与第二薄膜晶体管30的源极33A和漏极33B位于同层，使得第一信号走线51在衬底基板10的投影和第二信号走线52在衬底基板10的投影相交叠的部分位于不同层，可以避免第一信号走线51和第二信号走线52的电信号之间互相干扰，进而保证了第二薄膜晶体管30的正常运行，以保证阵列基板上的驱动电路的电学稳定性。
可选地，参见图6和图7，第二信号走线52包括第三部分信号走线52A和第四部分信号走线52B；第三部分信号走线52A和第二薄膜晶体管30的源极33A和极33B位于同层，且与第二薄膜晶体管30的源极33A和极33B相连；第四部分信号走线52B和第一薄膜晶体管20的栅极22位于同层、或者和底栅极32B位于同层，第四部分信号走线52B通过过孔60与第三部分信号走线52A连接，第四部分信号走线52B在衬底基板10的投影和第一信号走线51在衬底基板10的投影相交叠；第一信号走线51和顶栅极32A位于同层，且与顶栅极32A相连。
需要说明的是，图6和图7示出的第三部分信号走线52A和第二薄膜晶体管30的源极33A和极33B位于同层，第三部分信号走线52A由第三金属层M3图案化得到。图6示出的第四部分信号走线52B和第一薄膜晶体管20的栅极22位于同层，即由第一金属层M1图案化得到。图7示出的第四部分信号走线52B和和底栅极32B位于同层，即由第二金属层M2图案化得到。
具体的，第四部分信号走线52B在衬底基板10的投影和第一信号走线51在衬底基板10的投影相交叠，第四部分信号走线52B和第一薄膜晶体管20的栅极22位于同层、或者和底栅极32B位于同层，第四部分信号走线52B通过过孔60与第三部分信号走线52A连接，第一信号走线51和顶栅极32A位于同层，使得第一信号走线51在衬底基板10的投影和第二信号走线52在衬底基板10的投影相交叠的部分位于不同层，可以避免第一信号走线51和第二信号走线52的电信号之间互相干扰，进而保证了第二薄膜晶体管30的正常运行，以保证阵列基板上的驱动电路的电学稳定性。
可选地，参见图8和图9，第一信号走线51和底栅极32A或者和第一薄膜晶体管20的栅极22位于同层，第一信号走线51通过过孔60和顶栅极32A连接，第二信号走线52和第二薄膜晶体管30的源极33A和漏极33B位于同层，且与所述第二薄膜晶体管30的源极33A和漏极33B相连。
需要说明的是，图8示出的第一信号走线51和第一薄膜晶体管20的栅极22位于同层，即第一信号走线51是由第一金属层M1图形化得到。图9示出的第一信号走线51和底栅极32B位于同层，即第一信号走线51是由第二金属层M2图形化得到。图8和图9示出的第二信号走线52和第二薄膜晶体管30的源极33A和漏极33B位于同层，即第二信号走线52由第三金属层M3图形化得到。
上述技术方案，使得第一信号走线51和第二信号走线52位于不同层，可以避免第一信号走线51和第二信号走线52的电信号之间互相干扰，进而保证了第二薄膜晶体管30的正常运行，以保证阵列基板上的驱动电路的电学稳定性。
需要说明的是，本实施例提供的第一薄膜晶体管20可以是顶栅结构也可以是底栅结构。图2和图3示例性的示出的阵列基板中，第一薄膜晶体管20为顶栅结构。图10示例性的示出的阵列基板中第一薄膜晶体管20为底栅结构。
本发明实施例对于第一薄膜晶体管20的栅极22的位置不作限定，增加了阵列基板上的驱动电路设计方案的灵活性。
图10为本发明实施例提供的又一种阵列基板的结构示意图。参见图10，该衬底基板10上依次设置有缓冲层11、第一薄膜晶体管20的有源层21、第一绝缘层12、第一薄膜晶体管20的栅极22、第二绝缘层13、底栅极32B、第三绝缘层14、第二薄膜晶体管30的有源层31、第四绝缘层15、第一薄膜晶体管20的源极23A和漏极23B、第二薄膜晶体管30的源极33A和漏极33B以及顶栅极32A；第三绝缘层14和第四绝缘层15设置有过孔60，底栅极32B通过过孔60与和顶栅极32A连接。
示例性的，缓冲层11和上述绝缘层可以为无机材料，也可以是无机材料和有机材料形成的叠层。其中，有关缓冲层11和上述绝缘层的厚度的选取，相关从业人员可以根据产品的需要自行调整。
可选地，第一薄膜晶体管20以及第二薄膜晶体管30之上设置有钝化层16。其中，钝化层16还可以包括叠层设置的氮化硅层16B和氧化硅层16A。由于钝化层16紧邻第二薄膜晶体管30，距离第二薄膜晶体管30的有源层32空间位置较近，示例性地，当钝化层16包括叠层设置的氮化硅层16B和氧化硅层16A的情况下，由于考虑到第二薄膜晶体管30的有源层32为氧化物半导体，被氢化后，电学性能会发生变化，因此在此设置氧化硅层16A与第一薄膜晶体管20的源极23A和漏极2B以及第二薄膜晶体管30的源极33A和漏极33B接触。
可选地，参见图11，该阵列基板还包括有机发光显示单元，有机发光显示单元的阳极70、发光器件层71以及阴极72、像素限定层73和隔离柱74。其中阳极70可以与第一薄膜晶体管20的漏极23B或者第二薄膜晶体管30的漏极33B通过过孔60连接。图11中示例性的示出了阳极70可以与第一薄膜晶体管20的漏极23B通过过孔60连接的示意图。有机发光显示面板在发光时，在一定的电压驱动下，电子和空穴分别从阴极72和阳极70注入到发光器件层71，经过相遇、形成激子并使发光分子激发，后者经过辐射弛豫而发出可见光。
需要说明的是，本发明实施例中第一薄膜晶体管20可以是NMOS晶体管或PMOS晶体管，第二薄膜晶体管30也可以是NMOS晶体管或PMOS晶体管，本发明实施例对第一薄膜晶体管20以及第二薄膜晶体管30的沟道类型不做限定。
需要说明的是，本发明实施例中的“同层”指的是采用同一成膜工艺形成用于形成特定图形的膜层，然后利用同一掩膜版通过一次构图工艺形成的层结构。根据特性图形的不同，一次构图工艺可能包括多次曝光、显影或刻蚀工艺，而形成的层结构中的特定图形可以是连续的，也可以是不连续的，这些特定图形还可能处于不同的高度或者具有不同的厚度。
且本发明实施例提供的附图中仅仅示出了一个第一薄膜晶体管20和一个第二薄膜晶体管30以及以及第一电容结构40，本发明对于第一薄膜晶体管20和一个第二薄膜晶体管30以及以及第一电容结构40的数量不作限定。
本发明实施例还提供了一种显示面板。如图12所示，所述显示面板包括上述技术方案中任意所述的阵列基板100。本发明实施例提供的显示面板包括上述实施例中的阵列基板，因此本发明实施例提供的显示面板也具有上述实施例中所描述的有益效果，此处不再赘述。需要说明的是，本发明实施例提供的显示面板可以是有机发光显示面板，还可以是液晶显示面板。示例性地，显示面板可以是笔记本电脑、平板电脑或显示器等任何具有显示功能的产品或部件。
注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。
Claims (10)
1.一种阵列基板，其特征在于，包括：
衬底基板；
至少一个第一薄膜晶体管和至少一个第二薄膜晶体管位于所述衬底基板的一侧；其中，所述第一薄膜晶体管的有源层为低温多晶硅，所述第二薄膜晶体管的有源层为氧化物半导体，所述第二薄膜晶体管的栅极包括顶栅极和底栅极，所述顶栅极和所述底栅极通过过孔连接；
所述第一薄膜晶体管的栅极和所述第二薄膜晶体管的栅极位于不同层，且所述第一薄膜晶体管的源极和漏极、所述第二薄膜晶体管的源极和漏极以及所述顶栅极位于同层。
2.根据权利要求1所述的阵列基板，其特征在于，还包括：至少一个电容结构，其中，所述电容结构的第一电极与所述第一薄膜晶体管的栅极位于同层，所述电容结构的第二电极与所述底栅极位于同层。
3.根据权利要求1所述的阵列基板，其特征在于，还包括第一信号走线和第二信号走线；
其中，所述第一信号走线，用于为所述第二薄膜晶体管的栅极提供电信号；
所述第二信号走线用于为所述第二薄膜晶体管的源极和漏极提供电信号；
所述第一信号走线在所述衬底基板的投影和所述第二信号走线在所述衬底基板的投影相交叠的部分位于不同层。
4.根据权利要求3所述的阵列基板，其特征在于，所述第一信号走线在所述衬底基板的投影和所述第二信号走线在所述衬底基板的投影互相垂直。
5.根据权利要求3所述的阵列基板，其特征在于，所述第一信号走线包括第一部分信号走线和第二部分信号走线；
所述第一部分信号走线和所述顶栅极位于同层，且与所述顶栅极相连；
所述第二部分信号走线和所述第一薄膜晶体管的栅极位于同层、或者和所述底栅极位于同层，所述第二部分信号走线通过过孔与所述第一部分信号走线连接，所述第二部分信号走线在所述衬底基板的投影和所述第二信号走线在所述衬底基板的投影相交叠；
所述第二信号走线与所述第二薄膜晶体管的源极和漏极位于同层，且与所述第二薄膜晶体管的源极和漏极相连。
6.根据权利要求3所述的阵列基板，其特征在于，所述第二信号走线包括第三部分信号走线和第四部分信号走线；
所述第三部分信号走线和所述第二薄膜晶体管的源极和漏极位于同层，且与所述第二薄膜晶体管的源极和漏极相连；
所述第四部分信号走线和所述第一薄膜晶体管的栅极位于同层、或者和所述底栅极位于同层，所述第四部分信号走线通过过孔与所述第三部分信号走线连接，所述第四部分信号走线在所述衬底基板的投影和所述第一信号走线在所述衬底基板的投影相交叠；
所述第一信号走线和所述顶栅极位于同层，且与所述顶栅极相连。
7.根据权利要求3所述的阵列基板，其特征在于，所述第一信号走线和所述底栅极位于同层或者和所述第一薄膜晶体管的栅极位于同层，所述第一信号走线通过过孔和所述顶栅极连接，所述第二信号走线和所述第二薄膜晶体管的源极和漏极位于同层，且与所述第二薄膜晶体管的源极和漏极相连。
8.根据权利要求1所述的阵列基板，其特征在于，所述第一薄膜晶体管包括顶栅结构或者底栅结构。
9.根据权利要求8所述的阵列基板，其特征在于，所述衬底基板上依次设置有缓冲层、所述第一薄膜晶体管的有源层、第一绝缘层、所述第一薄膜晶体管的栅极、第二绝缘层、所述底栅极、第三绝缘层、所述第二薄膜晶体管的有源层、所述第一薄膜晶体管的源极和漏极、所述第二薄膜晶体管的源极和漏极以及所述顶栅极；所述第三绝缘层设置有所述过孔，所述底栅极通过所述过孔与和所述顶栅极连接。
10.一种显示面板，其特征在于，包括权利要求1-9任一所述的阵列基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010601723.2A CN111755464B (zh) | 2020-06-28 | 2020-06-28 | 一种阵列基板以及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010601723.2A CN111755464B (zh) | 2020-06-28 | 2020-06-28 | 一种阵列基板以及显示面板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111755464A true CN111755464A (zh) | 2020-10-09 |
| CN111755464B CN111755464B (zh) | 2022-07-12 |
Family
ID=72677810
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010601723.2A Active CN111755464B (zh) | 2020-06-28 | 2020-06-28 | 一种阵列基板以及显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111755464B (zh) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112420794A (zh) * | 2020-11-18 | 2021-02-26 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
| CN112542471A (zh) * | 2020-12-04 | 2021-03-23 | 武汉华星光电半导体显示技术有限公司 | 阵列基板的制备方法、阵列基板及显示面板 |
| CN112735272A (zh) * | 2020-12-30 | 2021-04-30 | 武汉华星光电技术有限公司 | 显示面板及显示装置 |
| CN114122007A (zh) * | 2021-11-01 | 2022-03-01 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板 |
| WO2023108811A1 (zh) * | 2021-12-17 | 2023-06-22 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板、显示面板及阵列基板的制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106876412A (zh) * | 2017-03-15 | 2017-06-20 | 厦门天马微电子有限公司 | 一种阵列基板以及制作方法 |
| CN106920836A (zh) * | 2017-03-29 | 2017-07-04 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板、显示装置 |
| CN109300915A (zh) * | 2018-09-30 | 2019-02-01 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板和显示装置 |
| CN109300995A (zh) * | 2018-09-27 | 2019-02-01 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示面板 |
| CN110047847A (zh) * | 2019-03-29 | 2019-07-23 | 武汉华星光电技术有限公司 | 显示面板 |
-
2020
- 2020-06-28 CN CN202010601723.2A patent/CN111755464B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106876412A (zh) * | 2017-03-15 | 2017-06-20 | 厦门天马微电子有限公司 | 一种阵列基板以及制作方法 |
| CN106920836A (zh) * | 2017-03-29 | 2017-07-04 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板、显示装置 |
| CN109300995A (zh) * | 2018-09-27 | 2019-02-01 | 京东方科技集团股份有限公司 | 一种薄膜晶体管及其制作方法、阵列基板和显示面板 |
| CN109300915A (zh) * | 2018-09-30 | 2019-02-01 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板和显示装置 |
| CN110047847A (zh) * | 2019-03-29 | 2019-07-23 | 武汉华星光电技术有限公司 | 显示面板 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112420794A (zh) * | 2020-11-18 | 2021-02-26 | 京东方科技集团股份有限公司 | 显示基板和显示装置 |
| CN112542471A (zh) * | 2020-12-04 | 2021-03-23 | 武汉华星光电半导体显示技术有限公司 | 阵列基板的制备方法、阵列基板及显示面板 |
| CN112735272A (zh) * | 2020-12-30 | 2021-04-30 | 武汉华星光电技术有限公司 | 显示面板及显示装置 |
| CN112735272B (zh) * | 2020-12-30 | 2022-05-17 | 武汉华星光电技术有限公司 | 显示面板及显示装置 |
| US11747691B2 (en) | 2020-12-30 | 2023-09-05 | Wuhan China Star Optoelectronics Technology Co., Ltd. | Display panel and display device |
| CN114122007A (zh) * | 2021-11-01 | 2022-03-01 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板 |
| WO2023108811A1 (zh) * | 2021-12-17 | 2023-06-22 | 深圳市华星光电半导体显示技术有限公司 | 阵列基板、显示面板及阵列基板的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111755464B (zh) | 2022-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111755464B (zh) | 一种阵列基板以及显示面板 | |
| US11574978B2 (en) | Display panel and display apparatus | |
| KR101987218B1 (ko) | 어레이 기판, 그것의 제조 방법, 및 디스플레이 장치 | |
| US10020354B2 (en) | Organic light-emitting diode displays with silicon and semiconducting oxide thin-film transistors | |
| CN107170764B (zh) | 阵列基板、阵列基板的制造方法、显示面板和显示装置 | |
| CN106920804B (zh) | 一种阵列基板、其驱动方法、显示面板及显示装置 | |
| WO2022267531A1 (zh) | 显示基板及其制备方法、显示面板 | |
| US11605738B2 (en) | Thin film transistor, method for fabricating the same, method for controlling the same, display panel and display device | |
| US20220254855A1 (en) | Display panel and display device | |
| WO2020192574A1 (zh) | 显示装置、显示基板及其制造方法 | |
| WO2020228316A1 (zh) | 薄膜晶体管、显示面板和显示装置 | |
| WO2022111087A1 (zh) | 显示基板及其制作方法、显示装置 | |
| US11864439B2 (en) | Display panel and display device | |
| WO2023123545A1 (zh) | 显示装置及显示装置的制备方法 | |
| US11605689B2 (en) | Array substrate and display device | |
| WO2021068688A1 (zh) | 氧化物薄膜晶体管及其驱动方法、显示装置 | |
| WO2023024038A1 (zh) | 显示基板、显示面板及显示装置 | |
| CN214336718U (zh) | 显示面板和显示装置 | |
| EP4207153A1 (en) | Display substrate and display apparatus | |
| WO2022178842A1 (zh) | 薄膜晶体管、显示面板及显示装置 | |
| WO2023131106A1 (zh) | 触控显示面板和显示装置 | |
| CN118315393A (zh) | 驱动背板及其制作方法、显示面板及显示装置 | |
| CN118317636A (zh) | 晶体管结构和显示面板 | |
| KR20240108885A (ko) | 표시 장치 | |
| CN111146210A (zh) | 阵列基板及其制备方法、显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |