CN114122007A - 阵列基板 - Google Patents
阵列基板 Download PDFInfo
- Publication number
- CN114122007A CN114122007A CN202111281984.1A CN202111281984A CN114122007A CN 114122007 A CN114122007 A CN 114122007A CN 202111281984 A CN202111281984 A CN 202111281984A CN 114122007 A CN114122007 A CN 114122007A
- Authority
- CN
- China
- Prior art keywords
- electrode
- gate
- tft device
- disposed
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 43
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 18
- 239000000463 material Substances 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 15
- 239000003990 capacitor Substances 0.000 claims description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 5
- 229910045601 alloy Inorganic materials 0.000 claims description 5
- 239000000956 alloy Substances 0.000 claims description 5
- 229910052782 aluminium Inorganic materials 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 5
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 229910052750 molybdenum Inorganic materials 0.000 claims description 5
- 239000011733 molybdenum Substances 0.000 claims description 5
- 229910052719 titanium Inorganic materials 0.000 claims description 5
- 239000010936 titanium Substances 0.000 claims description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 claims description 4
- 229910052709 silver Inorganic materials 0.000 claims description 4
- 239000004332 silver Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 144
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 238000000034 method Methods 0.000 description 9
- 238000002360 preparation method Methods 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 239000011229 interlayer Substances 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 229910052733 gallium Inorganic materials 0.000 description 3
- 229910052738 indium Inorganic materials 0.000 description 3
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- XLYOFNOQVPJJNP-PWCQTSIFSA-N Tritiated water Chemical compound [3H]O[3H] XLYOFNOQVPJJNP-PWCQTSIFSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
- H01L27/1229—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with different crystal properties within a device or between different devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
Abstract
本申请实施例提供了一种阵列基板，阵列基板包括第一TFT器件、第二TFT器件，第一TFT器件至少包括第一栅极、第一源极、第一漏极，第二TFT器件至少包括第二栅极、第二源极、第二漏极，其中，第一栅极、第一源极、第一漏极中的至少一者与第二栅极、第二源极、第二漏极中的至少另一者同层设置；本申请通过将不同TFT器件之间的膜层同层设置，能减少至少一道光罩。
Description
技术领域
本申请涉及显示技术领域，具体涉及一种阵列基板。
背景技术
在LTPO技术中，低温多晶硅TFT器件的第一栅极、第一源/漏极是单独制作，氧化物TFT器件的第二栅极、第二源/漏极也是单独制作，整体光罩道数较多，整体制作成本相对较高。
因此，现有阵列基板存在不同TFT器件的栅极、源/漏极单独制备造成光罩较多、成本较高的技术问题。
发明内容
本申请实施例提供一种阵列基板，可以缓解现有阵列基板存在不同TFT器件的栅极、源/漏极单独制备造成光罩较多、成本较高的技术问题。
本申请实施例提供一种阵列基板，包括：
第一TFT器件，所述第一TFT器件至少包括第一有源层、第一栅极、第一源极、第一漏极，所述第一TFT器件为驱动晶体管；
第二TFT器件，所述第二TFT器件至少包括第二有源层、第二栅极、第二源极、第二漏极，所述第二TFT器件为开关晶体管；
其中，所述第一栅极、所述第一源极、所述第一漏极中的至少一者与所述第二栅极、所述第二源极、所述第二漏极中的至少另一者同层设置。
可选的，在本申请的一些实施例中，所述第一TFT器件为低温多晶硅TFT器件，所述第二TFT器件为氧化物TFT器件。
可选的，在本申请的一些实施例中，所述第一源极、所述第一漏极、所述第二源极、所述第二漏极同层设置。
可选的，在本申请的一些实施例中，所述第一栅极、所述第一源极、所述第一漏极、所述第二栅极、所述第二源极、所述第二漏极同层设置。
可选的，在本申请的一些实施例中，所述低温多晶硅TFT器件还包括与第一栅极对应设置的第一电极，所述氧化物TFT器件还包括与第二栅极对应设置第二电极，所述第一电极与所述第一栅极位于不同膜层以构成第一电容，所述第二电极与所述第二栅极位于不同膜层以构成第二电容。
可选的，在本申请的一些实施例中，所述第二电极设置于所述第二有源层下方，所述第二电极的制备材料为遮光材料。
可选的，在本申请的一些实施例中，所述第一栅极与所述第二栅极同层设置，所述第一电极与所述第二电极同层设置。
可选的，在本申请的一些实施例中，所述低温多晶硅TFT器件为顶栅结构，所述氧化物TFT器件为顶栅结构，所述第一栅极设置于所述第一有源层上方，所述第二栅极设置于所述第二有源层上方，其中，所述第一栅极与所述第二电极同层设置，所述第一电极与第二栅极同层设置。
可选的，在本申请的一些实施例中，所述低温多晶硅TFT器件为顶栅结构，所述氧化物TFT器件为底栅结构，所述第一栅极设置于所述第一有源层上方，所述第二栅极设置于所述第二有源层下方，其中，所述第一栅极与所述第二电极同层设置，所述第一电极与所述第二栅极同层设置。
可选的，在本申请的一些实施例中，所述第一源极、所述所述第一漏极、所述第二源极、所述第二漏极、所述第一栅极、所述第二栅极、所述第一电极、所述第二电极的制备材料为钼、钛、铝、铜、银、合金中的至少一种。
本申请实施例提供的阵列基板包括第一TFT器件、第二TFT器件，所述第一TFT器件至少包括第一有源层、第一栅极、第一源极、第一漏极，所述第一TFT器件为驱动晶体管，所述第二TFT器件至少包括第二有源层、第二栅极、第二源极、第二漏极，所述第二TFT器件为开关晶体管，其中，所述第一栅极、所述第一源极、所述第一漏极中的至少一者与所述第二栅极、所述第二源极、所述第二漏极中的至少另一者同层设置；本申请通过将不同TFT器件之间的膜层同层设置，能减少至少一道光罩，在LTPO显示面板等具有两种不同TFT器件的显示面板中，有较为广泛的应用。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请提供的阵列基板的第一种截面示意图；
图2是本申请提供的阵列基板的第二种截面示意图；
图3是本申请提供的阵列基板的第三种截面示意图；
图4a至图4f是本申请图2提供的阵列基板的制备方法的结构示意图。
附图标记说明：
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。
请参阅图1至图3、图4a至图4f，本申请提供一种阵列基板包括第一TFT器件10、第二TFT器件20，所述第一TFT器件10至少包括第一有源层601、第一栅极101、第一源极401、第一漏极402，所述第一TFT器件10为驱动晶体管，所述第二TFT器件20至少包括第二有源层602、第二栅极201、第二源极501、第二漏极502，所述第二TFT器件20为开关晶体管，其中，所述第一栅极101、所述第一源极401、所述第一漏极402中的至少一者与所述第二栅极201、所述第二源极501、所述第二漏极502中的至少另一者同层设置。
在本实施例中，本申请通过将不同TFT器件之间的膜层同层设置，能减少至少一道光罩，在LTPO显示面板等具有两种不同TFT器件的显示面板中，有较为广泛的应用。
其中，在LTPO显示面板中，第一TFT器件10为驱动晶体管，所述第一TFT器件10为低温多晶硅TFT器件，第二TFT器件20为开关晶体管，所述第二TFT器件20为氧化物TFT器件。
现结合具体实施例对本申请的技术方案进行描述。
本申请的第一TFT器件10可以为顶栅结构或底栅结构，同样的，所述第二TFT器件20也可以为顶栅结构或底栅结构。
同时，本申请的第一TFT器件10可以为单栅结构或双栅结构，第二TFT器件20也可为单栅结构或双栅结构。
其中，所述阵列基板还包括衬底70、位于所述衬底70上方的遮光层80、缓冲层90、第一栅绝缘层100、层间绝缘层110、第二栅绝缘层120、平坦层130。
可以理解的是，所述第一栅绝缘层100用于使所述第一有源层601与第一金属层绝缘设置，所述第二栅绝缘层120用于使所述第二有源层602与第二金属层绝缘设置；其中，第一金属层可以包括第一栅极101/第一电极102、以及第二栅极201/第二电极202，第二金属层可以包括第一电极102/第一栅极101、以及第二电极202/第二栅极201、以及源漏极层。
其中，当确定第一TFT器件10和第二TFT器件20的结构类型时，同层设置的技术方案也有多种，以下举例进行说明；
请参考图1至图2，在一种实施例中，所述第一TFT器件10为低温多晶硅TFT器件，所述第二TFT器件20为氧化物TFT器件；低温多晶硅的载流子迁移速率较高，可用作驱动晶体管，而氧化物TFT器件的漏电流较小，可作为开关晶体管。
可以理解的是，在一种实施例中，当第二TFT器件20为双栅结构时，所述第二TFT器件20包括位于第二有源层602下方的第二栅极201/第二电极202，此时第二栅极201/第二电极202可选用遮光材料，起到阻挡来自下方的环境光影响到有源层的效果。
在一种实施例中，所述第一源极401、所述第一漏极402、所述第二源极501、所述第二漏极502同层设置。
其中，所述第一栅极101、所述第一源极401、所述第一漏极402、所述第二栅极201、所述第二源极501、所述第二漏极502同层设置。
在本实施例中，与现有技术的第一栅极101、第二栅极201分别制备得到，且第一源极401/第一漏极402与第二源极501/第二漏极502也是分别制备得到，本实施例与现有技术相比，节省了两道光罩。
需要说明的是，所述节省了两道光罩包括：节省了一道制备第一栅极101的光罩，也节省了一道第二栅极201的光罩，直接将第一栅极101、第二栅极201与源漏极层(包括第一源极401、第一漏极402、第二源极501、第二漏极502)同层设置。
请参考图2，在一种实施例中，本申请提供的所述阵列基板包括TFT器件区Z2和电容区Z1，当第一TFT器件10和第二TFT器件20为双栅结构时，所述电容区Z1设置有第三电容30，所述第三电容30包括上极板301和下极板302，在所述下极板302远离所述上极板301的一侧，还设置有第三电极303。
其中，所述第一TFT器件10为低温多晶硅TFT器件，所述第一TFT器件10为氧化物TFT器件，所述低温多晶硅TFT器件还包括与第一栅极101对应设置的第一电极102，所述氧化物TFT器件还包括与第二栅极201对应设置第二电极202，所述第一电极102与所述第一栅极101位于不同膜层以构成第一电容，所述第二电极202与所述第二栅极201位于不同膜层以构成第二电容。
其中，所述第二电极202设置于所述第二有源层602下方，所述第二电极202的制备材料为遮光材料。
其中，所述第一栅极101与所述第二栅极201同层设置，所述第一电极102与所述第二电极202同层设置。
进一步的，所述第一栅极101、第二栅极201、第一源极401、第一漏极402、第二源极501、第二漏极502同层设置。
进一步的，所述第一电极102、所述第二电极202同层设置，且还与所述第三电极303同层设置。
需要注意的是，源漏极层包括第一源极401、第一漏极402、第二源极501、第二漏极502，所述下极板302与所述第二有源层602同层设置，所述上极板301与所述源漏极层同层设置；当所述上极板301与所述第三电极303并联，增大了所述上极板301与所述下极板302的正对面积，从而增大了电容值。
请参考图3，在一种实施例中，本申请提供的所述阵列基板包括TFT器件区Z2和电容区Z1，当第一TFT器件10和第二TFT器件20为双栅结构时，所述第一电极102、所述第二电极202、所述源漏极层、所述上电极板同层设置。
在本实施例中，所述第一TFT器件10为顶栅结构，所述第二TFT器件20为底栅结构，所述第一栅极101设置在第一有源层601下方，所述第一电极102设置在所述第一栅极101远离所述第一有源层601的一侧，所述第二电极202设置在所述第二有源层602上方。
可以理解的是，所述第二栅极201设置于所述第二有源层602下方，所述第二栅极201的制备材料可为遮光材料，防止从衬底70一侧的环境光影响第二TFT器件20的性能。
需要说明的是，本申请使第一电极102、第二电极202与源漏极层同层设置，同时，第一栅极101和第二栅极201也同层设置于源漏极层下方，也能起到减少两道光罩的技术效果。
值得注意的是，在本实施例中并不限定第一栅极101只能与第二栅极201同层，第一电极102只能与第二电极202同层设置；还包括其他方案，在此不作限定；例如还包括：所述第一栅极101与所述第二电极202同层、所述第一电极102与所述第二栅极201同层。
其中，第一栅极101需要与第一电极102在垂直于衬底70的方向上形成第一电容，第二栅极201需要与第二电极202在垂直于衬底70的方向上形成第一电容，因此，第一栅极101、第一电极102、第二电极202、第二栅极201不能均同层设置，第一栅极101和第一电极102不同层设置，第二栅极201和第二电极202不同层设置。
请参考图1至图3，在一些实施例中，所述低温多晶硅TFT器件还可以为底栅结构，所述氧化物TFT器件为底栅结构。
在本实施例中，所述第一电极102与第二栅极201/第二电极202同层，所述第一栅极101与第二电极202/第二栅极201同层，所述第一源极401/第一漏极402与第二源极501/第二漏极502同层。
在本实施例中，本申请与现有技术相比，节省了一道光罩，且由于在第二有源层602下方设置了第二电极202、第二栅极201，增强了对所述衬底70一侧环境光的阻挡，避免氧化物TFT器件受环境光影响而发生阈值偏移，造成显示异常。
在一种实施例中，在所述第三电容30内，所述上极板301与第三电极303并联，还能起到当上极板301或第三电极303二者中一个失效时，另外一个仍然可以与下极板302形成第三电容30。
可以理解的是，本申请的栅极走线、源极走线、漏极走线均可以采用类似方案，例如在一种实施例中，所述栅极走线设置为包括至少两条信号通路。
可以理解的是，上述两条信号通路可以为多层栅极走线并联，或一根栅极走线包括一主干部分和至少两支干部分，任一所述支干部分的两端分别与所述主干部分相连接，以实现信号导通。
在本申请的一些实施例中，所述第一源极401、所述所述第一漏极402、所述第二源极501、所述第二漏极502、所述第一栅极101、所述第二栅极201、所述第一电极102、所述第二电极202的制备材料为钼、钛、铝、铜、银、合金中的至少一种。
在本实施例中，所述第一源极401、第一漏极402、所述第二源极501、所述第二漏极502、所述第一栅极101、所述第二栅极201、所述第一电极102、所述第二电极202均可以采用相同的制备材料制备，因此，可以理解的是，在不影响显示效果的前提下，所述第一源极401、第一漏极402、所述第二源极501、所述第二漏极502、所述第一栅极101、所述第二栅极201、所述第一电极102、所述第二电极202中至少两者同层设置。
本申请还提供了一种LTPO显示面板，包括上述阵列基板，具体的，在所述LTPO显示面板内，低温多晶硅TFT器件至少包括第一有源层601、第一栅极101、第一源极401、第一漏极402，低温多晶硅TFT器件为驱动晶体管，氧化物TFT器件至少包括第二有源层602、第二栅极201、第二源极501、第二漏极502，氧化物TFT器件为开关晶体管，其中，第一栅极101、第一源极401、第一漏极402中的至少一者与第二栅极201、第二源极501、第二漏极502中的至少另一者同层设置。
通过在LTPO显示面板内，对不同TFT器件之间栅极、源漏极等进行共用，进一步减少了光罩的使用，降低了成本，同时还简化了制备工艺。
请参考图4a至图4f，本申请实施例还提供一种阵列基板制备方法，包括：
S1：如图4a所示，提供一衬底70，并在所述衬底70上制备得到遮光层80；
S2：如图4b所示，在所述衬底70和所述遮光层80上，制备得到一层缓冲层90，在所述缓冲层90上制备得到第一有源层601；
S3：如图4c所示，在所述有源层上制备得到第一栅绝缘层100，在所述第一栅绝缘层100上制备得到第一金属层；
S4：如图4d所示，在所述第一栅绝缘层100和所述第一金属层上制备得到一层间绝缘层110，在所述层间绝缘层110上制备得到第二有源层602；
S5：如图4e所示，在所述层间绝缘层110和所述第二有源层602上制备得到第二栅绝缘层120，在所述第二栅绝缘层120上制备得到第二金属层；
S6：如图4f所示，在所述第二栅绝缘层120和所述第二金属层上制备得到平坦层130。
其中，在步骤S1中，所述遮光层80的制备材料可以是钼、铝、铜、钛或是合金中的至少一种。
其中，在步骤S2中，所述第一有源层601的制备材料为a-si，所述缓冲层90为一层氧化硅薄膜或氮化硅薄膜或多层结构薄膜，所述缓冲层90的厚度范围为1000埃至5000埃，在制备所述第一有源层601时，先沉积一层a-si，并激光热退火成多晶硅层，然后再图形化，从而得到所述第一有源层601。
其中，在步骤S3中，所述第一金属层包括第一栅极101或第一电极102，还包括第二栅极201或第二电极202，所述第一栅极101绝缘层为一层氧化硅薄膜或氮化硅薄膜或多层结构薄膜，所述第一栅极101绝缘层的厚度范围为1000埃至5000埃。
其中，在步骤S4中，所述层间绝缘层110的制备材料不限于氮化硅、氧化硅、氮氧化硅、金属氧化物中的至少一种；所述第二有源层602的制备材料包括但不限于铟镓锌氧化物、铟镓氚氧化物、铟镓锌氚氧化物中的至少一种。
其中，在步骤S5中，所述第二栅极201绝缘层的制备材料不限于氮化硅、氧化硅、氮氧化硅、金属氧化物中的至少一种，所述第二栅极201绝缘层为一层氧化硅薄膜或氮化硅薄膜或多层结构薄膜，所述第二栅极201绝缘层的厚度范围为1000埃至5000埃；进行开孔工艺，使所述第一有源层601和所述第二有源层602部分露出；
利用物理气相沉积使第一材料沉积再所述第二栅极201绝缘层上，并图案化制备得到第二金属层，第二金属层的制备材料包括但不限于钼、铝、铜、钛、银或合金组合。
本申请还提供一种LTPO显示面板制备方法，在上述S1至S6步骤之后，继续制备发光功能层、封装层，所述LTPO显示面板制备方法包含上述阵列基板制备方法。
本申请提供了一种阵列基板及其制备方法、一种LTPO显示面板及其制备方法，所述阵列基板包括第一TFT器件、第二TFT器件，所述第一TFT器件至少包括第一有源层、第一栅极、第一源极、第一漏极，所述第一TFT器件为驱动晶体管，所述第二TFT器件至少包括第二有源层、第二栅极、第二源极、第二漏极，所述第二TFT器件为开关晶体管，其中，所述第一栅极、所述第一源极、所述第一漏极中的至少一者与所述第二栅极、所述第二源极、所述第二漏极中的至少另一者同层设置；通过将不同TFT器件之间的膜层同层设置，共用一道光罩制备得到，能减少至少一道光罩。
需要注意的是，在一种实施例中，当第一栅极、第一源极、第一漏极、第二栅极、第二源极、第二漏极均同层设置时，可以减少两道光罩；同理可知，在另一种实施例中，当第一电极、第一源极、第一漏极、第二电极、第二源极、第二漏极均同层设置时，也能起到减少两道光罩的技术效果。
值得注意的是，不同于在一种TFT器件内膜层同层共用的设计，本申请在同一阵列基板或显示面板内，对不同TFT器件之间的部分膜层同层设置，减少制备过程中使用的光罩数量，大大降低了制备成本；可以理解的是，在一种实施例中，本申请的发明构思可用于LTPO显示面板中。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种阵列基板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。
Claims (10)
1.一种阵列基板，其特征在于，包括：
第一TFT器件，所述第一TFT器件至少包括第一有源层、第一栅极、第一源极、第一漏极，所述第一TFT器件为驱动晶体管；
第二TFT器件，所述第二TFT器件至少包括第二有源层、第二栅极、第二源极、第二漏极，所述第二TFT器件为开关晶体管；
其中，所述第一栅极、所述第一源极、所述第一漏极中的至少一者与所述第二栅极、所述第二源极、所述第二漏极中的至少另一者同层设置。
2.如权利要求1所述的阵列基板，其特征在于，所述第一TFT器件为低温多晶硅TFT器件，所述第二TFT器件为氧化物TFT器件。
3.如权利要求2所述的阵列基板，其特征在于，所述第一源极、所述第一漏极、所述第二源极、所述第二漏极同层设置。
4.如权利要求3所述的阵列基板，其特征在于，所述第一栅极、所述第一源极、所述第一漏极、所述第二栅极、所述第二源极、所述第二漏极同层设置。
5.如权利要求2所述的阵列基板，其特征在于，所述低温多晶硅TFT器件还包括与第一栅极对应设置的第一电极，所述氧化物TFT器件还包括与第二栅极对应设置第二电极，所述第一电极与所述第一栅极位于不同膜层以构成第一电容，所述第二电极与所述第二栅极位于不同膜层以构成第二电容。
6.如权利要求5所述的阵列基板，其特征在于，所述第二电极设置于所述第二有源层下方，所述第二电极的制备材料为遮光材料。
7.如权利要求5所述的阵列基板，其特征在于，所述第一栅极与所述第二栅极同层设置，所述第一电极与所述第二电极同层设置。
8.如权利要求5所述的阵列基板，其特征在于，所述低温多晶硅TFT器件为顶栅结构，所述氧化物TFT器件为顶栅结构，所述第一栅极设置于所述第一有源层上方，所述第二栅极设置于所述第二有源层上方，其中，所述第一栅极与所述第二电极同层设置，所述第一电极与第二栅极同层设置。
9.如权利要求5所述的阵列基板，其特征在于，所述低温多晶硅TFT器件为顶栅结构，所述氧化物TFT器件为底栅结构，所述第一栅极设置于所述第一有源层上方，所述第二栅极设置于所述第二有源层下方，其中，所述第一栅极与所述第二电极同层设置，所述第一电极与所述第二栅极同层设置。
10.如权利要求1所述的阵列基板，其特征在于，所述第一源极、所述所述第一漏极、所述第二源极、所述第二漏极、所述第一栅极、所述第二栅极、所述第一电极、所述第二电极的制备材料为钼、钛、铝、铜、银、合金中的至少一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111281984.1A CN114122007A (zh) | 2021-11-01 | 2021-11-01 | 阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111281984.1A CN114122007A (zh) | 2021-11-01 | 2021-11-01 | 阵列基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114122007A true CN114122007A (zh) | 2022-03-01 |
Family
ID=80380156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111281984.1A Pending CN114122007A (zh) | 2021-11-01 | 2021-11-01 | 阵列基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114122007A (zh) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104282769A (zh) * | 2014-09-16 | 2015-01-14 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 |
| CN108231795A (zh) * | 2018-01-02 | 2018-06-29 | 京东方科技集团股份有限公司 | 阵列基板、制作方法、显示面板及显示装置 |
| CN109300915A (zh) * | 2018-09-30 | 2019-02-01 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板和显示装置 |
| CN111755464A (zh) * | 2020-06-28 | 2020-10-09 | 合肥维信诺科技有限公司 | 一种阵列基板以及显示面板 |
-
2021
- 2021-11-01 CN CN202111281984.1A patent/CN114122007A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104282769A (zh) * | 2014-09-16 | 2015-01-14 | 京东方科技集团股份有限公司 | 薄膜晶体管及制备方法、阵列基板及制备方法、显示装置 |
| CN108231795A (zh) * | 2018-01-02 | 2018-06-29 | 京东方科技集团股份有限公司 | 阵列基板、制作方法、显示面板及显示装置 |
| CN109300915A (zh) * | 2018-09-30 | 2019-02-01 | 厦门天马微电子有限公司 | 一种阵列基板、显示面板和显示装置 |
| CN111755464A (zh) * | 2020-06-28 | 2020-10-09 | 合肥维信诺科技有限公司 | 一种阵列基板以及显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20150129865A1 (en) | Semiconductor device and method for manufacturing same | |
| CN110137084B (zh) | 薄膜晶体管及其制备方法、电子装置基板及电子装置 | |
| US20160126258A1 (en) | Low temperature poly-silicon array substrate and forming method thereof | |
| US20150187948A1 (en) | Semiconductor device and method for producing same | |
| US20050104128A1 (en) | Channel-etch thin film transistor | |
| US10985281B2 (en) | Transistor, thin film transistor array panel, and related manufacturing method | |
| US20140367677A1 (en) | Semiconductor device and method for producing same | |
| CN111293127B (zh) | 一种显示面板及其制备方法 | |
| KR20210131956A (ko) | 박막 트랜지스터 및 그 제조 방법 | |
| US11895870B2 (en) | Display panel and display device | |
| US20160005772A1 (en) | Array substrate, manufacturing method thereof, and display device | |
| KR20170126535A (ko) | 박막 트랜지스터 표시판 | |
| US20190051713A1 (en) | Manufacturing method of tft substrate, tft substrate, and oled display panel | |
| US9373648B2 (en) | Semiconductor device and method of manufacture thereof | |
| US20210328072A1 (en) | Tft array substrate and preparation method thereof | |
| US9035303B2 (en) | Semiconductor device and method for manufacturing same | |
| CN114122007A (zh) | 阵列基板 | |
| US9379250B2 (en) | Semiconductor device and method for producing same | |
| US20240038864A1 (en) | Thin film transistor, manufacturing method thereof, and display panel | |
| CN114883346A (zh) | 阵列基板及其制作方法、显示面板 | |
| US9496287B2 (en) | Semiconductor device and production method therefor | |
| US20140175429A1 (en) | Thin film transistor array panel and method of manufacturing the same | |
| KR101123513B1 (ko) | 박막트랜지스터 및 그 제조방법 | |
| US20240194748A1 (en) | Driving backplane and display panel | |
| CN111613578B (zh) | 低温多晶硅阵列基板的制备方法、阵列基板、显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20220301 |