CN111724744A - 像素电路及显示装置 - Google Patents

像素电路及显示装置 Download PDF

Info

Publication number
CN111724744A
CN111724744A CN202010676996.3A CN202010676996A CN111724744A CN 111724744 A CN111724744 A CN 111724744A CN 202010676996 A CN202010676996 A CN 202010676996A CN 111724744 A CN111724744 A CN 111724744A
Authority
CN
China
Prior art keywords
transistor
unit
signal input
electrically connected
light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010676996.3A
Other languages
English (en)
Inventor
王选芸
赵晟焕
戴超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202010676996.3A priority Critical patent/CN111724744A/zh
Priority to PCT/CN2020/110213 priority patent/WO2022011777A1/zh
Priority to US17/262,668 priority patent/US20220301504A1/en
Publication of CN111724744A publication Critical patent/CN111724744A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0216—Interleaved control phases for different scan lines in the same sub-field, e.g. initialization, addressing and sustaining in plasma displays that are not simultaneous for all scan lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G09G2320/045—Compensation of drifts in the characteristics of light emitting or modulating elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Control Of El Displays (AREA)

Abstract

本申请提供一种像素电路及显示装置，所述像素电路包括发光控制单元、复位单元、补偿单元和初始化单元，所述发光控制单元设置在第一电源信号输入端和发光单元之间，所述复位单元设置在复位信号输入端和所述发光单元之间，所述发光控制单元和所述复位单元共同电性连接控制信号输入端，所述补偿单元和所述初始化单元均包括金属氧化物晶体管。通过将所述复位单元电性连接至控制信号输入端，利用控制信号输入端输出的信号控制复位单元的开启，以增加发光单元的复位时间，改善显示装置的暗态画质；同时，所述补偿单元和初始化单元中设置的金属氧化物晶体管，有利于改善电路中的漏电流和因漏电流而导致的闪屏问题。

Description

像素电路及显示装置
技术领域
本申请涉及显示技术领域，尤其涉及一种像素电路及显示装置。
背景技术
随着多媒体的发展，显示装置变得越来越重要。相应地，对各种类型的显示装置的要求也越来越高，尤其是智能手机领域，超高频驱动显示、低功耗驱动显示以及低频驱动显示都是现阶段和未来的重要发展方向。
显示装置实现其显示功能离不开像素电路的驱动。像素电路作为驱动显示装置的发光单元进行发光的重要元件，其工作性能的稳定性及灵敏性直接影响显示装置的显示效果。像素电路中包含有多个晶体管元件，较为常见的晶体管类型有非晶硅(a-Si)薄膜晶体管、低温多晶硅(Low Temperature Poly-silicon，LTPS)薄膜晶体管、及金属氧化物(MetalOxide)薄膜晶体管。其中，非晶硅薄膜晶体管和低温多晶硅薄膜晶体管为硅基薄膜晶体管，具有开关速度快、驱动电流大的优点，但是容易产生较大的漏电流；而金属氧化物薄膜晶体管则具有漏电流小、均一性良好等优点。
像素电路的现有设计中容易出现两个问题：一是像素电路的驱动晶体管的控制端存在较大的漏电流，导致发光单元异常发光而使显示装置出现闪屏的问题；二是像素电路中用于驱动阳极进行复位的晶体管开启不及时或开启时间过短而导致显示装置的暗态画质差的问题。
发明内容
基于上述现有技术中存在的问题，本申请提供一种像素电路及应用该像素电路的显示装置，通过将复位单元的控制端直接电性连接至控制信号输入端来改善显示装置的暗态画质，并在像素电路中使用金属氧化物晶体管来改善因漏电流大而导致的闪屏问题。
本申请提供一种像素电路，包括：
发光控制单元，设置在第一电源信号输入端和发光单元之间，并与控制信号输入端电性连接；
复位单元，设置在复位信号输入端和所述发光单元之间，并与所述控制信号输入端电性连接；
补偿单元，与第一扫描信号输入端电性连接；
初始化单元，与第二扫描信号输入端电性连接；
其中，所述补偿单元和所述初始化单元均包括金属氧化物晶体管。
根据本申请一实施例，所述复位单元包括金属氧化物晶体管。
根据本申请一实施例，所述发光控制单元包括第一发光控制单元和第二发光控制单元，所述第一发光控制单元和所述第二发光控制单元均与所述控制信号输入端电性连接。
根据本申请一实施例，所述第一发光控制单元和所述第二发光控制单元均包括金属氧化物晶体管。
根据本申请一实施例，所述控制信号输入端包括第一控制信号输入端和第二控制信号输入端。
根据本申请一实施例，所述第一发光控制单元与所述第一控制信号输入端电性连接，所述第二发光控制单元和所述复位单元均与所述第二控制信号输入端电性连接。
根据本申请一实施例，所述第一发光控制单元和所述复位单元均包括金属氧化物晶体管。
根据本申请一实施例，所述第一发光控制单元和所述复位单元均与所述第一控制信号输入端电性连接，所述第二发光控制单元与所述第二控制信号输入端电性连接。
根据本申请一实施例，所述第一发光控制单元和所述第二发光控制单元均包括金属氧化物晶体管。
根据本申请一实施例，所述像素电路还包括：
数据传输单元，设置于数据信号输入端和所述发光控制单元之间；
驱动单元，设置于所述第一发光控制单元和所述第二发光控制单元之间；
存储单元，设置于所述第一电源信号输入端和所述驱动单元之间。
根据本申请一实施例，所述第一发光控制单元包括第五晶体管，所述第五晶体管的栅极电性连接所述控制信号输入端，所述第五晶体管的源极电性连接所述第一电源信号输入端，所述第五晶体管的漏极电性连接第一节点；
所述第二发光控制单元包括第六晶体管，所述第六晶体管的栅极电性连接所述控制信号输入端，所述第六晶体管的源极电性连接第二节点，所述第六晶体管的漏极电性连接所述发光单元；
所述复位单元包括第七晶体管，所述第七晶体管的栅极电性连接所述控制信号输入端，所述第七晶体管的源极电性连接所述复位信号输入端，所述第七晶体管的漏极电性连接所述发光单元；
所述补偿单元包括第三晶体管，所述第三晶体管的栅极电性连接所述第一扫描信号输入端，所述第三晶体管的源极电性连接所述第二节点，所述第三晶体管的漏极电性连接第三节点；
所述初始化单元包括第四晶体管，所述第四晶体管的栅极电性连接所述第二扫描信号输入端，所述第四晶体管源极电性连接所述复位信号输入端，所述第四晶体管的漏极电性连接所述第三节点；
所述数据传输单元包括第二晶体管，所述第二晶体管的栅极电性连接第三扫描信号输入端，所述第二晶体管的源极电性连接所述数据信号输入端，所述第二晶体管的漏极电性连接所述第一节点；
所述驱动单元包括第一晶体管，所述第一晶体管的栅极电性连接所述第三节点，所述第一晶体管的源极电性连接所述第一节点，所述第一晶体管的漏极电性连接所述第二节点；
所述存储单元包括存储电容，所述存储电容的第一极电性连接所述第一电源信号输入端，所述存储电容的第二极电性连接所述第三节点。
本申请还提供一种显示装置，包括如上所述的像素电路。
本申请的有益效果是：本申请提供的像素电路及显示装置，通过将所述像素电路的复位单元直接电性连接至控制信号输入端，利用控制信号输入端输出的信号控制复位单元的开启，以增加发光单元的复位时间，改善显示装置的暗态画质；同时，在所述像素电路的补偿单元和初始化单元中设置金属氧化物晶体管，使电路中的漏电流和因漏电流而导致的闪屏问题得到显著改善。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的像素电路的第一种实施方式的结构示意图；
图2是本申请实施例提供的像素电路的第二种实施方式的结构示意图；
图3是本申请实施例提供的像素电路的第三种实施方式的结构示意图；
图4是本申请实施例提供的像素电路的第四种实施方式的结构示意图。
图5是本申请实施例提供的包含低温多晶硅晶体管和金属氧化物晶体管的有机发光二极管显示装置的截面结构示意图。
具体实施方式
以下各实施例的说明是参考附加的图示，用以例示本申请可用以实施的特定实施例。本申请所提到的方向用语，例如[上]、[下]、[前]、[后]、[左]、[右]、[内]、[外]、[侧面]等，仅是参考附加图式的方向。因此，使用的方向用语是用以说明及理解本申请，而非用以限制本申请。在图中，结构相似的单元是用以相同标号表示。
本申请实施例提供一种像素电路，通过将所述像素电路的发光控制单元和复位单元直接电性连接至控制信号输入端，利用控制信号输入端输出的信号控制复位单元开启，以增加发光单元的复位时间，改善显示装置的暗态画质；同时，在所述像素电路的补偿单元和初始化单元中设置金属氧化物晶体管，改善电路中的漏电流及因漏电流而导致的闪屏问题。
根据本申请一实施例，图1是本申请实施例提供的像素电路的第一种实施方式的结构示意图。所述像素电路包括发光控制单元10、复位单元17、补偿单元13和初始化单元14。
所述发光控制单元10设置于第一电源信号输入端VDD和发光单元L之间，通过控制所述第一电源信号输入端VDD和所述发光单元L之间的电性导通状态，实现对所述发光单元L的发光时间的控制。例如，当所述发光控制单元10为开启状态时，电流可由所述第一电源信号输入端VDD流向所述发光单元L，所述发光单元L发光；反之，则所述发光单元L不发光。所述发光控制单元10与控制信号输入端102电性连接，所述发光控制单元10在所述控制信号输入端102输出的信号作用下，实现其在开启和关闭两种状态之间转换。
所述复位单元17设置在复位信号输入端103和所述发光单元L之间，用于控制所述复位信号输入端103和所述发光单元L之间的电性导通状态。当所述复位单元17为开启状态时，所述复位信号输入端103与所述发光单元L之间直接电性导通，由所述复位信号输入端103发出的复位信号传输至所述发光单元L，实现对所述发光单元L的复位操作。应当理解的是，当所述发光单元L由发光状态转变为暗态时，若电路中存在一些不稳定电流，则会导致发光单元L的异常闪烁，此时通过向所述发光单元L传输复位信号，消除不稳定电流，使发光单元L处于稳定暗态，进而改善暗态画质。
进一步地，所述复位单元17与所述控制信号输入端102电性连接，所述复位单元17在所述控制信号输入端102输出的信号作用下，实现其在开启和关闭两种状态之间转换。需要说明的是，传统设计中，复位单元通过扫描信号控制其开启和关闭，此时容易出现开启不及时或开启时间过短的问题，导致暗态画质差；在本实施例中，所述复位单元17通过所述控制信号输入端102输出的信号进行控制，所述控制信号输入端102控制所述发光控制单元10关闭的同时，控制所述复位单元17开启，实现对所述发光单元L的及时复位，同时在所述发光单元L的整个暗态时间内，所述复位单元17持续保持开启状态，有效消除暗态闪烁，改善暗态画质。
所述补偿单元13与第一扫描信号输入端104电性连接，所述第一扫描信号输入端104输出的扫描信号控制所述补偿单元13的开启或关闭。所述初始化单元14与第二扫描信号输入端105电性连接，所述第二扫描信号输入端105输出的扫描信号控制所述初始化单元14的开启或关闭。所述补偿单元13和所述初始化单元14中均包括金属氧化物晶体管。需要说明的是，金属氧化物晶体管具有低漏电的优势；在本实施例中，通过在所述补偿单元13和所述初始化单元14中设置金属氧化物晶体管，使所述像素电路中的漏电流问题得到显著改善，进而改善因漏电流过大而导致的闪屏问题。
可选地，所述复位单元17包括金属氧化物晶体管，以改善所述复位单元17本身的漏电流问题，进一步促进整个所述像素电路的漏电流问题的改善。可选地，所述发光控制单元102包括低温多晶硅晶体管。
需要说明的是，在本申请实施例中，所述金属氧化物晶体管是指采用金属氧化物作为半导体材料的晶体管，所述金属氧化物可以是氧化锌(ZnO)、氧化锌锡(ZTO)、氧化锌铟(ZIO)、氧化铟(InO)、氧化钛(TiO)、氧化铟镓锌(IGZO)、氧化铟锌锡(IZTO)等半导体材料；所述金属氧化物晶体管通常采用N型晶体管，即：在高电平作用下导通或开启，在低电平作用下截止或关闭。在本申请实施例中，所述低温多晶硅晶体管是指采用多晶硅作为半导体材料的晶体管；所述低温多晶硅晶体管通常采用P型晶体管，即：在低电平作用下导通或开启，在高电平作用下截止或关闭。
可选地，所述发光控制单元10包括第一发光控制单元15和第二发光控制单元16，所述第一发光控制单元15、所述第二发光控制单元16和所述复位单元17均与所述控制信号输入端102电性连接。可选地，所述第一发光控制单元15和所述第二发光控制单元16均包括低温多晶硅晶体管，采用P型晶体管；而所述复位单元17包括金属氧化物晶体管，采用N型晶体管。通过上述设置可以保证所述第一发光控制单元15和所述第二发光控制单元16为开启状态时，所述复位单元17为关闭状态；反之，所述第一发光控制单元15和所述第二发光控制单元16为关闭状态时，所述复位单元17为开启状态，进而使所述复位单元17的开启时段始终对应所述发光单元L的暗态阶段。
进一步地，所述像素电路还包括数据传输单元12、驱动单元11和存储单元18。所述数据传输单元12设置于数据信号输入端101和所述发光控制单元10之间，用于控制所述数据信号输入端101和所述发光控制单元10之间的电性导通状态；可选地，所述数据传输单元12还与第三扫描信号输入端106电性连接，所述第三扫描信号输入端106输出扫描信号以控制所述数据传输单元12的开启或关闭。所述驱动单元11设置于所述第一发光控制单元15和所述第二发光控制单元16之间，用于控制所述第一发光控制单元15和所述第二发光控制单元16之间的电性导通状态。所述存储单元18设置于所述第一电源信号输入端VDD和所述驱动单元11之间，用于存储所述驱动单元11的控制端的电压状态。
可选地，所述第一发光控制单元15包括第五晶体管T5，所述第五晶体管T5的栅极电性连接所述控制信号输入端102，所述第五晶体管T5的源极电性连接所述第一电源信号输入端VDD，所述第五晶体管T5的漏极电性连接第一节点Q1。可选地，所述第五晶体管T5为低温多晶硅晶体管。
可选地，所述第二发光控制单元16包括第六晶体管T6，所述第六晶体管T6的栅极电性连接所述控制信号输入端102，所述第六晶体管T6的源极电性连接第二节点Q2，所述第六晶体管T6的漏极电性连接所述发光单元L；所述发光单元L的另一端电性连接第二电源信号输入端VSS。可选地，所述第一电源信号输入端VDD输入的电压大于所述第二电源信号输入端VSS输入的电压。可选地，所述第六晶体管T6为低温多晶硅晶体管。
可选地，所述复位单元17包括第七晶体管T7，所述第七晶体管T7的栅极电性连接所述控制信号输入端102，所述第七晶体管T7的源极电性连接所述复位信号输入端103，所述第七晶体管T7的漏极电性连接所述发光单元L。可选地，所述第七晶体管T7为金属氧化物晶体管。
可选地，所述补偿单元13包括第三晶体管T3，所述第三晶体管T3的栅极电性连接所述第一扫描信号输入端104，所述第三晶体管T3的源极电性连接所述第二节点Q2，所述第三晶体管T3的漏极电性连接第三节点Q3。可选地，所述第三晶体管T3为金属氧化物晶体管。
可选地，所述初始化单元14包括第四晶体管T4，所述第四晶体管T4的栅极电性连接所述第二扫描信号输入端105，所述第四晶体管T4源极电性连接所述复位信号输入端103，所述第四晶体管T4的漏极电性连接所述第三节点Q3。可选地，所述第四晶体管T4为金属氧化物晶体管。
可选地，所述数据传输单元12包括第二晶体管T2，所述第二晶体管T2的栅极电性连接所述第三扫描信号输入端106，所述第二晶体管T2的源极电性连接所述数据信号输入端101，所述第二晶体管T2的漏极电性连接所述第一节点Q1。
可选地，所述驱动单元11包括第一晶体管T1，所述第一晶体管T1的栅极电性连接所述第三节点Q3，所述第一晶体管T1的源极电性连接所述第一节点Q1，所述第一晶体管T1的漏极电性连接所述第二节点Q2。
可选地，所述存储单元18包括存储电容Cst，所述存储电容Cst的第一极电性连接所述第一电源信号输入端VDD，所述存储电容Cst的第二极电性连接所述第三节点Q3。所述存储电容Cst用于存储所述第一晶体管T1的阈值电压。
可选地，所述第一扫描信号输入端104、所述第二扫描信号输入端105和所述第三扫描信号输入端106分别电性连接不同的扫描信号线；应当理解的是，在显示装置中会包含多级本实施例所提供的像素电路，所述第一扫描信号输入端104和所述第三扫描信号输入端106分别电性连接本级扫描信号线，所述第二扫描信号输入端105电性连接前一级扫描信号线。
综上所述，本申请实施例通过将像素电路中的复位单元直接电性连接至控制信号输入端来改善显示装置的暗态画质，并在像素电路的补偿单元和初始化单元中使用金属氧化物晶体管来改善电路中的漏电流及因漏电流而导致的闪屏问题。
根据本申请一实施例，图2是本申请实施例提供的像素电路的第二种实施方式的结构示意图。本实施例与图1所示的实施例的区别包括且不仅包括：在本实施例中，所述发光控制单元10包括金属氧化物晶体管。
具体地，在本实施例中，所述像素电路包括发光控制单元10、复位单元17、补偿单元13和初始化单元14。所述发光控制单元10设置于第一电源信号输入端VDD和发光单元L之间，通过控制所述第一电源信号输入端VDD和所述发光单元L之间的电性导通状态，实现对所述发光单元L的发光时间的控制；所述发光控制单元10与控制信号输入端102电性连接，所述控制信号输入端102输出的信号控制所述发光控制单元10的开启或关闭。所述复位单元17设置在复位信号输入端103和所述发光单元L之间，用于控制所述复位信号输入端103和所述发光单元L之间的电性导通状态；所述复位单元17与所述控制信号输入端102电性连接，所述控制信号输入端102输出的信号控制所述复位单元17的开启或关闭。所述补偿单元13与第一扫描信号输入端104电性连接，所述第一扫描信号输入端104输出的扫描信号控制所述补偿单元13的开启或关闭。所述初始化单元14与第二扫描信号输入端105电性连接，所述第二扫描信号输入端105输出的扫描信号控制所述初始化单元14的开启或关闭。所述补偿单元13和所述初始化单元14中均包括金属氧化物晶体管。
可选地，所述发光控制单元10包括第一发光控制单元15和第二发光控制单元16，所述第一发光控制单元15、所述第二发光控制单元16和所述复位单元17均与所述控制信号输入端102电性连接。所述第一发光控制单元15和所述第二发光控制单元16均包括金属氧化物晶体管；所述复位单元17包括低温多晶硅晶体管。通过上述设置可以保证所述第一发光控制单元15和所述第二发光控制单元16为开启状态时，所述复位单元17为关闭状态；反之，所述第一发光控制单元15和所述第二发光控制单元16为关闭状态时，所述复位单元17为开启状态，进而使所述复位单元17的开启时段始终对应所述发光单元L的暗态阶段。
进一步地，所述像素电路还包括数据传输单元12、驱动单元11和存储单元18。所述数据传输单元12设置于数据信号输入端101和所述发光控制单元10之间，用于控制所述数据信号输入端101和所述发光控制单元10之间的电性导通状态；可选地，所述数据传输单元12还与第三扫描信号输入端106电性连接，所述第三扫描信号输入端106输出扫描信号以控制所述数据传输单元12的开启或关闭。所述驱动单元11设置于所述第一发光控制单元15和所述第二发光控制单元16之间，用于控制所述第一发光控制单元15和所述第二发光控制单元16之间的电性导通状态。所述存储单元18设置于所述第一电源信号输入端VDD和所述驱动单元11之间，用于存储所述驱动单元11的控制端的电压状态。
可选地，所述第一发光控制单元15包括第五晶体管T5，所述第五晶体管T5的栅极电性连接所述控制信号输入端102，所述第五晶体管T5的源极电性连接所述第一电源信号输入端VDD，所述第五晶体管T5的漏极电性连接第一节点Q1。所述第五晶体管T5为金属氧化物晶体管。
可选地，所述第二发光控制单元16包括第六晶体管T6，所述第六晶体管T6的栅极电性连接所述控制信号输入端102，所述第六晶体管T6的源极电性连接第二节点Q2，所述第六晶体管T6的漏极电性连接所述发光单元L；所述发光单元L的另一端电性连接第二电源信号输入端VSS。所述第六晶体管T6为金属氧化物晶体管。
可选地，所述复位单元17包括第七晶体管T7，所述第七晶体管T7的栅极电性连接所述控制信号输入端102，所述第七晶体管T7的源极电性连接所述复位信号输入端103，所述第七晶体管T7的漏极电性连接所述发光单元L。所述第七晶体管T7为低温多晶硅晶体管。
可选地，所述补偿单元13包括第三晶体管T3，所述第三晶体管T3的栅极电性连接所述第一扫描信号输入端104，所述第三晶体管T3的源极电性连接所述第二节点Q2，所述第三晶体管T3的漏极电性连接第三节点Q3。所述第三晶体管T3为金属氧化物晶体管。
可选地，所述初始化单元14包括第四晶体管T4，所述第四晶体管T4的栅极电性连接所述第二扫描信号输入端105，所述第四晶体管T4源极电性连接所述复位信号输入端103，所述第四晶体管T4的漏极电性连接所述第三节点Q3。所述第四晶体管T4为金属氧化物晶体管。
可选地，所述数据传输单元12包括第二晶体管T2，所述第二晶体管T2的栅极电性连接所述第三扫描信号输入端106，所述第二晶体管T2的源极电性连接所述数据信号输入端101，所述第二晶体管T2的漏极电性连接所述第一节点Q1。
可选地，所述驱动单元11包括第一晶体管T1，所述第一晶体管T1的栅极电性连接所述第三节点Q3，所述第一晶体管T1的源极电性连接所述第一节点Q1，所述第一晶体管T1的漏极电性连接所述第二节点Q2。
可选地，所述存储单元18包括存储电容Cst，所述存储电容Cst的第一极电性连接所述第一电源信号输入端VDD，所述存储电容Cst的第二极电性连接所述第三节点Q3。所述存储电容Cst用于存储所述第一晶体管T1的阈值电压。
综上所述，本申请实施例通过将像素电路中的复位单元直接电性连接至控制信号输入端来改善显示装置的暗态画质，并在像素电路的补偿单元和初始化单元中使用金属氧化物晶体管来改善电路中的漏电流及因漏电流而导致的闪屏问题。
根据本申请一实施例，图3是本申请实施例提供的像素电路的第三种实施方式的结构示意图。本实施例与图1所示的实施例的区别包括且不仅包括：在本实施例中，所述控制信号输入端102包括第一控制信号输入端1021和第二控制信号输入端1022。
具体地，在本实施例中，所述像素电路包括发光控制单元10、复位单元17、补偿单元13和初始化单元14。所述发光控制单元10设置于第一电源信号输入端VDD和发光单元L之间，通过控制所述第一电源信号输入端VDD和所述发光单元L之间的电性导通状态，实现对所述发光单元L的发光时间的控制；所述发光控制单元10与控制信号输入端102电性连接，所述控制信号输入端102输出的信号控制所述发光控制单元10的开启或关闭。所述复位单元17设置在复位信号输入端103和所述发光单元L之间，用于控制所述复位信号输入端103和所述发光单元L之间的电性导通状态；所述复位单元17与所述控制信号输入端102电性连接，所述控制信号输入端102输出的信号控制所述复位单元17的开启或关闭。所述补偿单元13与第一扫描信号输入端104电性连接，所述第一扫描信号输入端104输出的扫描信号控制所述补偿单元13的开启或关闭。所述初始化单元14与第二扫描信号输入端105电性连接，所述第二扫描信号输入端105输出的扫描信号控制所述初始化单元14的开启或关闭。所述补偿单元13和所述初始化单元14中均包括金属氧化物晶体管。
可选地，所述发光控制单元10包括第一发光控制单元15和第二发光控制单元16；所述控制信号输入端102包括第一控制信号输入端1021和第二控制信号输入端1022。所述第一发光控制单元15与所述第一控制信号输入端1021电性连接，所述第二发光控制单元16和所述复位单元17均与所述第二控制信号输入端1022电性连接。所述第一发光控制单元15和所述复位单元17均包括金属氧化物晶体管；所述第二发光控制单元16包括低温多晶硅晶体管。通过上述设置可以保证所述第二发光控制单元16为开启状态时，所述复位单元17为关闭状态；反之，所述第二发光控制单元16为关闭状态时，所述复位单元17为开启状态，进而使所述复位单元17的开启时段始终对应所述发光单元L的暗态阶段。并且所述第一发光控制单元15包括金属氧化物晶体管，有利于减小像素电路中的漏电流。
进一步地，所述像素电路还包括数据传输单元12、驱动单元11和存储单元18。所述数据传输单元12设置于数据信号输入端101和所述发光控制单元10之间，用于控制所述数据信号输入端101和所述发光控制单元10之间的电性导通状态；可选地，所述数据传输单元12还与第三扫描信号输入端106电性连接，所述第三扫描信号输入端106输出扫描信号以控制所述数据传输单元12的开启或关闭。所述驱动单元11设置于所述第一发光控制单元15和所述第二发光控制单元16之间，用于控制所述第一发光控制单元15和所述第二发光控制单元16之间的电性导通状态。所述存储单元18设置于所述第一电源信号输入端VDD和所述驱动单元11之间，用于存储所述驱动单元11的控制端的电压状态。
可选地，所述第一发光控制单元15包括第五晶体管T5，所述第五晶体管T5的栅极电性连接所述第一控制信号输入端1021，所述第五晶体管T5的源极电性连接所述第一电源信号输入端VDD，所述第五晶体管T5的漏极电性连接第一节点Q1。所述第五晶体管T5为金属氧化物晶体管。
可选地，所述第二发光控制单元16包括第六晶体管T6，所述第六晶体管T6的栅极电性连接所述第二控制信号输入端1022，所述第六晶体管T6的源极电性连接第二节点Q2，所述第六晶体管T6的漏极电性连接所述发光单元L；所述发光单元L的另一端电性连接第二电源信号输入端VSS。所述第六晶体管T6为低温多晶硅晶体管。
可选地，所述复位单元17包括第七晶体管T7，所述第七晶体管T7的栅极电性连接所述第二控制信号输入端1022，所述第七晶体管T7的源极电性连接所述复位信号输入端103，所述第七晶体管T7的漏极电性连接所述发光单元L。所述第七晶体管T7为金属氧化物晶体管。
可选地，所述补偿单元13包括第三晶体管T3，所述第三晶体管T3的栅极电性连接所述第一扫描信号输入端104，所述第三晶体管T3的源极电性连接所述第二节点Q2，所述第三晶体管T3的漏极电性连接第三节点Q3。所述第三晶体管T3为金属氧化物晶体管。
可选地，所述初始化单元14包括第四晶体管T4，所述第四晶体管T4的栅极电性连接所述第二扫描信号输入端105，所述第四晶体管T4源极电性连接所述复位信号输入端103，所述第四晶体管T4的漏极电性连接所述第三节点Q3。所述第四晶体管T4为金属氧化物晶体管。
可选地，所述数据传输单元12包括第二晶体管T2，所述第二晶体管T2的栅极电性连接所述第三扫描信号输入端106，所述第二晶体管T2的源极电性连接所述数据信号输入端101，所述第二晶体管T2的漏极电性连接所述第一节点Q1。
可选地，所述驱动单元11包括第一晶体管T1，所述第一晶体管T1的栅极电性连接所述第三节点Q3，所述第一晶体管T1的源极电性连接所述第一节点Q1，所述第一晶体管T1的漏极电性连接所述第二节点Q2。
可选地，所述存储单元18包括存储电容Cst，所述存储电容Cst的第一极电性连接所述第一电源信号输入端VDD，所述存储电容Cst的第二极电性连接所述第三节点Q3。所述存储电容Cst用于存储所述第一晶体管T1的阈值电压。
综上所述，本申请实施例通过将像素电路中的复位单元直接电性连接至第二控制信号输入端来改善显示装置的暗态画质，并在像素电路的补偿单元和初始化单元中使用金属氧化物晶体管来改善电路中的漏电流及因漏电流而导致的闪屏问题。
根据本申请一实施例，图4是本申请实施例提供的像素电路的第四种实施方式的结构示意图。本实施例与图1所示的实施例的区别包括且不仅包括：在本实施例中，所述控制信号输入端102包括第一控制信号输入端1021和第二控制信号输入端1022。
具体地，在本实施例中，所述像素电路包括发光控制单元10、复位单元17、补偿单元13和初始化单元14。所述发光控制单元10设置于第一电源信号输入端VDD和发光单元L之间，通过控制所述第一电源信号输入端VDD和所述发光单元L之间的电性导通状态，实现对所述发光单元L的发光时间的控制；所述发光控制单元10与控制信号输入端102电性连接，所述控制信号输入端102输出的信号控制所述发光控制单元10的开启或关闭。所述复位单元17设置在复位信号输入端103和所述发光单元L之间，用于控制所述复位信号输入端103和所述发光单元L之间的电性导通状态；所述复位单元17与所述控制信号输入端102电性连接，所述控制信号输入端102输出的信号控制所述复位单元17的开启或关闭。所述补偿单元13与第一扫描信号输入端104电性连接，所述第一扫描信号输入端104输出的扫描信号控制所述补偿单元13的开启或关闭。所述初始化单元14与第二扫描信号输入端105电性连接，所述第二扫描信号输入端105输出的扫描信号控制所述初始化单元14的开启或关闭。所述补偿单元13和所述初始化单元14中均包括金属氧化物晶体管。
可选地，所述发光控制单元10包括第一发光控制单元15和第二发光控制单元16；所述控制信号输入端102包括第一控制信号输入端1021和第二控制信号输入端1022。所述第一发光控制单元15和所述复位单元17均与所述第一控制信号输入端1021电性连接，所述第二发光控制单元16与所述第二控制信号输入端1022电性连接。所述第一发光控制单元15和所述第二发光控制单元16均包括金属氧化物晶体管；所述复位单元17包括低温多晶硅晶体管。通过上述设置可以保证述第一发光控制单元15为开启状态时，所述复位单元17为关闭状态；反之，所述第一发光控制单元15为关闭状态时，所述复位单元17为开启状态，进而使所述复位单元17的开启时段始终对应所述发光单元L的暗态阶段。并且所述第一发光控制单元15和所述第二发光控制单元16均包括金属氧化物晶体管，有利于减小像素电路中的漏电流。
进一步地，所述像素电路还包括数据传输单元12、驱动单元11和存储单元18。所述数据传输单元12设置于数据信号输入端101和所述发光控制单元10之间，用于控制所述数据信号输入端101和所述发光控制单元10之间的电性导通状态；可选地，所述数据传输单元12还与第三扫描信号输入端106电性连接，所述第三扫描信号输入端106输出扫描信号以控制所述数据传输单元12的开启或关闭。所述驱动单元11设置于所述第一发光控制单元15和所述第二发光控制单元16之间，用于控制所述第一发光控制单元15和所述第二发光控制单元16之间的电性导通状态。所述存储单元18设置于所述第一电源信号输入端VDD和所述驱动单元11之间，用于存储所述驱动单元11的控制端的电压状态。
可选地，所述第一发光控制单元15包括第五晶体管T5，所述第五晶体管T5的栅极电性连接所述第一控制信号输入端1021，所述第五晶体管T5的源极电性连接所述第一电源信号输入端VDD，所述第五晶体管T5的漏极电性连接第一节点Q1。所述第五晶体管T5为金属氧化物晶体管。
可选地，所述第二发光控制单元16包括第六晶体管T6，所述第六晶体管T6的栅极电性连接所述第二控制信号输入端1022，所述第六晶体管T6的源极电性连接第二节点Q2，所述第六晶体管T6的漏极电性连接所述发光单元L；所述发光单元L的另一端电性连接第二电源信号输入端VSS。所述第六晶体管T6为金属氧化物晶体管。
可选地，所述复位单元17包括第七晶体管T7，所述第七晶体管T7的栅极电性连接所述第一控制信号输入端1021，所述第七晶体管T7的源极电性连接所述复位信号输入端103，所述第七晶体管T7的漏极电性连接所述发光单元L。所述第七晶体管T7为低温多晶硅晶体管。
可选地，所述补偿单元13包括第三晶体管T3，所述第三晶体管T3的栅极电性连接所述第一扫描信号输入端104，所述第三晶体管T3的源极电性连接所述第二节点Q2，所述第三晶体管T3的漏极电性连接第三节点Q3。所述第三晶体管T3为金属氧化物晶体管。
可选地，所述初始化单元14包括第四晶体管T4，所述第四晶体管T4的栅极电性连接所述第二扫描信号输入端105，所述第四晶体管T4源极电性连接所述复位信号输入端103，所述第四晶体管T4的漏极电性连接所述第三节点Q3。所述第四晶体管T4为金属氧化物晶体管。
可选地，所述数据传输单元12包括第二晶体管T2，所述第二晶体管T2的栅极电性连接所述第三扫描信号输入端106，所述第二晶体管T2的源极电性连接所述数据信号输入端101，所述第二晶体管T2的漏极电性连接所述第一节点Q1。
可选地，所述驱动单元11包括第一晶体管T1，所述第一晶体管T1的栅极电性连接所述第三节点Q3，所述第一晶体管T1的源极电性连接所述第一节点Q1，所述第一晶体管T1的漏极电性连接所述第二节点Q2。
可选地，所述存储单元18包括存储电容Cst，所述存储电容Cst的第一极电性连接所述第一电源信号输入端VDD，所述存储电容Cst的第二极电性连接所述第三节点Q3。所述存储电容Cst用于存储所述第一晶体管T1的阈值电压。
可选地，本申请实施例提供的像素电路可应用于有机发光二极管显示装置的像素驱动中。如图5所示的包含低温多晶硅晶体管和金属氧化物晶体管的有机发光二极管显示装置截面图中，基板主体100可包括绝缘材料，可以为玻璃、石英、陶瓷或者塑料；缓冲层110布置在基板主体100上，缓冲层110可包括例如多种有机材料与无机材料；第一半导体层120布置在缓冲层110上，半导体的衬底材料可以为N型或者P型多晶硅半导体，第一栅绝缘层材料130布置在第一半导体120之上，其材质可以为包括氮化硅或者氧化硅；第一栅极140材料可以为金属材料Mo，第一半导体120可以划分为源极121、沟道部分122和漏极123，第一栅极140与源极121，沟道122及漏极123构成低温多晶硅晶体管的栅极、源极、漏极。第二绝缘层150布置在第一栅极140上，其材质可以为包括氮化硅或者氧化硅；第二栅极160，材料可以为金属Mo，第二栅极中的161与第一栅极140构成像素电路中存储电容的上下电极。第三绝缘层170覆盖在第二栅极160上，其材质可以为包括氮化硅或者氧化硅；第二半导体层180布置在第三绝缘层170上，其材质氧化物半导体，第二半导体层180可以划分为源极181、沟道182和漏极183；第四栅绝缘层190布置在第二半导体180上，其材质可以为包括氮化硅或者氧化硅；第三栅极200材料可以为金属Mo，第三栅极200与第二半导体层的源极181，沟道182，漏极183形成金属氧化物晶体管的栅极、源极、漏极，其中第二栅极中的162构成金属氧化物晶体管中的底栅部分，第五绝缘层210布置在第三栅极200上，其材质可以为包括氮化硅或者氧化硅；第一金属导电材料220布置在第五绝缘层210上，其材料采用金、银、铜、锂、钠、钾、镁、铝、锌及其组合，第一金属导电材料220通过对下方绝缘层的开孔，与低温多晶硅晶体管和金属氧化物晶体管的栅极、源极、漏极电连接；第六绝缘层230布置在第一金属导电材料220上，其材质可以为采用有机材料或者无机材料及其混合物；第二金属导电材料240布置在第六绝缘层230上，其材料采用金、银、铜、锂、钠、钾、镁、铝、锌及其组合，其通过第六绝缘层230的开孔与第一金属导电材料220电连接；第七绝缘层250布置在第二导电材料240上，其材质可以为采用有机材料或者无机材料及其混合物；阳极260布置在第七绝缘层250上，其材质为ITO与Ag的组合，阳极260通过下方第七绝缘层250的开孔与第二金属导电材料240电连接；像素定义层280布置在阳极260上，像素定义层280的开孔形状与显示装置子像素的图案一致，有机发光材料270通过像素定义层280的开孔与下方的阳极260接触，最上方为封装层290，其材质包括有机材料与无机材料的组合。
综上所述，本申请实施例通过将像素电路中的复位单元直接电性连接至第一控制信号输入端来改善显示装置的暗态画质，并在像素电路的补偿单元和初始化单元中使用金属氧化物晶体管来改善电路中的漏电流及因漏电流而导致的闪屏问题。
本申请实施例还提供一种显示装置，所述显示装置包括上述任一实施例所述像素电路。应当理解的是，所述显示装置因包含所述像素电路而表现出较好的暗态画质，并且相较于现有技术，所述显示装置的内部电路的漏电流和因漏电流而导致的闪屏问题得到显著改善。
需要说明的是，虽然本申请以具体实施例揭露如上，但上述实施例并非用以限制本申请，本领域的普通技术人员，在不脱离本申请的精神和范围内，均可作各种更动与润饰，因此本申请的保护范围以权利要求界定的范围为准。

Claims (12)

1.一种像素电路，其特征在于，包括：
发光控制单元，设置在第一电源信号输入端和发光单元之间，并与控制信号输入端电性连接；
复位单元，设置在复位信号输入端和所述发光单元之间，并与所述控制信号输入端电性连接；
补偿单元，与第一扫描信号输入端电性连接；
初始化单元，与第二扫描信号输入端电性连接；
其中，所述补偿单元和所述初始化单元均包括金属氧化物晶体管。
2.根据权利要求1所述的像素电路，其特征在于，所述复位单元包括金属氧化物晶体管。
3.根据权利要求1所述的像素电路，其特征在于，所述发光控制单元包括第一发光控制单元和第二发光控制单元，所述第一发光控制单元和所述第二发光控制单元均与所述控制信号输入端电性连接。
4.根据权利要求3所述的像素电路，其特征在于，所述第一发光控制单元和所述第二发光控制单元均包括金属氧化物晶体管。
5.根据权利要求3所述的像素电路，其特征在于，所述控制信号输入端包括第一控制信号输入端和第二控制信号输入端。
6.根据权利要求5所述的像素电路，其特征在于，所述第一发光控制单元与所述第一控制信号输入端电性连接，所述第二发光控制单元和所述复位单元均与所述第二控制信号输入端电性连接。
7.根据权利要求6所述的像素电路，其特征在于，所述第一发光控制单元和所述复位单元均包括金属氧化物晶体管。
8.根据权利要求5所述的像素电路，其特征在于，所述第一发光控制单元和所述复位单元均与所述第一控制信号输入端电性连接，所述第二发光控制单元与所述第二控制信号输入端电性连接。
9.根据权利要求8所述的像素电路，其特征在于，所述第一发光控制单元和所述第二发光控制单元均包括金属氧化物晶体管。
10.根据权利要求3所述的像素电路，其特征在于，还包括：
数据传输单元，设置于数据信号输入端和所述发光控制单元之间；
驱动单元，设置于所述第一发光控制单元和所述第二发光控制单元之间；
存储单元，设置于所述第一电源信号输入端和所述驱动单元之间。
11.根据权利要求10所述的像素电路，其特征在于，
所述第一发光控制单元包括第五晶体管，所述第五晶体管的栅极电性连接所述控制信号输入端，所述第五晶体管的源极电性连接所述第一电源信号输入端，所述第五晶体管的漏极电性连接第一节点；
所述第二发光控制单元包括第六晶体管，所述第六晶体管的栅极电性连接所述控制信号输入端，所述第六晶体管的源极电性连接第二节点，所述第六晶体管的漏极电性连接所述发光单元；
所述复位单元包括第七晶体管，所述第七晶体管的栅极电性连接所述控制信号输入端，所述第七晶体管的源极电性连接所述复位信号输入端，所述第七晶体管的漏极电性连接所述发光单元；
所述补偿单元包括第三晶体管，所述第三晶体管的栅极电性连接所述第一扫描信号输入端，所述第三晶体管的源极电性连接所述第二节点，所述第三晶体管的漏极电性连接第三节点；
所述初始化单元包括第四晶体管，所述第四晶体管的栅极电性连接所述第二扫描信号输入端，所述第四晶体管源极电性连接所述复位信号输入端，所述第四晶体管的漏极电性连接所述第三节点；
所述数据传输单元包括第二晶体管，所述第二晶体管的栅极电性连接第三扫描信号输入端，所述第二晶体管的源极电性连接所述数据信号输入端，所述第二晶体管的漏极电性连接所述第一节点；
所述驱动单元包括第一晶体管，所述第一晶体管的栅极电性连接所述第三节点，所述第一晶体管的源极电性连接所述第一节点，所述第一晶体管的漏极电性连接所述第二节点；
所述存储单元包括存储电容，所述存储电容的第一极电性连接所述第一电源信号输入端，所述存储电容的第二极电性连接所述第三节点。
12.一种显示装置，其特征在于，包括权利要求1-11中任一权利要求所述的像素电路。
CN202010676996.3A 2020-07-14 2020-07-14 像素电路及显示装置 Pending CN111724744A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010676996.3A CN111724744A (zh) 2020-07-14 2020-07-14 像素电路及显示装置
PCT/CN2020/110213 WO2022011777A1 (zh) 2020-07-14 2020-08-20 像素电路及显示装置
US17/262,668 US20220301504A1 (en) 2020-07-14 2020-08-20 Pixel circuit and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010676996.3A CN111724744A (zh) 2020-07-14 2020-07-14 像素电路及显示装置

Publications (1)

Publication Number Publication Date
CN111724744A true CN111724744A (zh) 2020-09-29

Family

ID=72572540

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010676996.3A Pending CN111724744A (zh) 2020-07-14 2020-07-14 像素电路及显示装置

Country Status (3)

Country Link
US (1) US20220301504A1 (zh)
CN (1) CN111724744A (zh)
WO (1) WO2022011777A1 (zh)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289269A (zh) * 2020-10-30 2021-01-29 合肥维信诺科技有限公司 一种像素电路及其控制方法和显示面板
CN112365849A (zh) * 2020-12-03 2021-02-12 武汉华星光电半导体显示技术有限公司 一种像素驱动电路及显示面板
CN112397029A (zh) * 2020-11-17 2021-02-23 武汉华星光电半导体显示技术有限公司 像素驱动电路及ltpo显示面板
CN112397030A (zh) * 2020-11-17 2021-02-23 武汉华星光电半导体显示技术有限公司 像素驱动电路及oled显示面板
CN112397025A (zh) * 2020-11-24 2021-02-23 合肥维信诺科技有限公司 像素电路及其驱动方法、显示面板
CN112397031A (zh) * 2020-11-16 2021-02-23 武汉华星光电半导体显示技术有限公司 像素驱动电路和显示面板
CN113707089A (zh) * 2021-09-02 2021-11-26 合肥维信诺科技有限公司 一种像素驱动电路、显示面板及显示装置
CN114038384A (zh) * 2021-11-30 2022-02-11 厦门天马显示科技有限公司 显示面板及显示装置
WO2023225955A1 (zh) * 2022-05-26 2023-11-30 京东方科技集团股份有限公司 一种像素电路、其驱动方法及显示装置
WO2024046066A1 (zh) * 2022-08-30 2024-03-07 京东方科技集团股份有限公司 像素电路、像素驱动方法、显示基板和显示装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114762032B (zh) * 2020-10-19 2023-12-22 京东方科技集团股份有限公司 阵列基板和显示设备

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105679236A (zh) * 2016-04-06 2016-06-15 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板、显示面板和显示装置
CN106875894A (zh) * 2017-03-13 2017-06-20 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
CN106910468A (zh) * 2017-04-28 2017-06-30 上海天马有机发光显示技术有限公司 显示面板、显示装置及像素电路的驱动方法
CN107358918A (zh) * 2017-08-25 2017-11-17 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
CN107591124A (zh) * 2017-09-29 2018-01-16 上海天马微电子有限公司 像素补偿电路、有机发光显示面板及有机发光显示装置
CN108399895A (zh) * 2018-05-31 2018-08-14 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置
CN109285500A (zh) * 2018-12-05 2019-01-29 武汉天马微电子有限公司 像素驱动电路和有机发光显示装置
CN212276787U (zh) * 2020-07-14 2021-01-01 武汉华星光电半导体显示技术有限公司 像素电路及显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102023598B1 (ko) * 2012-11-20 2019-09-23 삼성디스플레이 주식회사 화소, 이를 포함하는 표시장치 및 그 구동 방법
CN208335702U (zh) * 2018-05-14 2019-01-04 北京京东方技术开发有限公司 显示面板及显示装置
CN109064972A (zh) * 2018-08-30 2018-12-21 云谷（固安）科技有限公司 像素结构、驱动方法、像素电路和显示面板
CN109801596A (zh) * 2019-01-31 2019-05-24 京东方科技集团股份有限公司 一种像素电路、显示面板及其驱动方法
CN110322842B (zh) * 2019-05-21 2021-07-02 合肥维信诺科技有限公司 一种像素驱动电路及显示装置
CN110264946A (zh) * 2019-05-21 2019-09-20 合肥维信诺科技有限公司 一种像素电路和显示装置
KR102639309B1 (ko) * 2019-06-12 2024-02-23 삼성디스플레이 주식회사 표시 장치
CN110599964A (zh) * 2019-06-26 2019-12-20 合肥维信诺科技有限公司 像素驱动电路及显示装置
CN110782838A (zh) * 2019-11-13 2020-02-11 京东方科技集团股份有限公司 像素驱动电路、驱动方法、显示面板及显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105679236A (zh) * 2016-04-06 2016-06-15 京东方科技集团股份有限公司 像素电路及其驱动方法、阵列基板、显示面板和显示装置
CN106875894A (zh) * 2017-03-13 2017-06-20 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
CN106910468A (zh) * 2017-04-28 2017-06-30 上海天马有机发光显示技术有限公司 显示面板、显示装置及像素电路的驱动方法
CN107358918A (zh) * 2017-08-25 2017-11-17 京东方科技集团股份有限公司 一种像素电路及其驱动方法、显示装置
CN107591124A (zh) * 2017-09-29 2018-01-16 上海天马微电子有限公司 像素补偿电路、有机发光显示面板及有机发光显示装置
CN108399895A (zh) * 2018-05-31 2018-08-14 京东方科技集团股份有限公司 显示面板及其驱动方法、显示装置
CN109285500A (zh) * 2018-12-05 2019-01-29 武汉天马微电子有限公司 像素驱动电路和有机发光显示装置
CN212276787U (zh) * 2020-07-14 2021-01-01 武汉华星光电半导体显示技术有限公司 像素电路及显示装置

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112289269A (zh) * 2020-10-30 2021-01-29 合肥维信诺科技有限公司 一种像素电路及其控制方法和显示面板
CN112397031A (zh) * 2020-11-16 2021-02-23 武汉华星光电半导体显示技术有限公司 像素驱动电路和显示面板
CN112397029A (zh) * 2020-11-17 2021-02-23 武汉华星光电半导体显示技术有限公司 像素驱动电路及ltpo显示面板
CN112397030A (zh) * 2020-11-17 2021-02-23 武汉华星光电半导体显示技术有限公司 像素驱动电路及oled显示面板
CN112397025A (zh) * 2020-11-24 2021-02-23 合肥维信诺科技有限公司 像素电路及其驱动方法、显示面板
CN112365849A (zh) * 2020-12-03 2021-02-12 武汉华星光电半导体显示技术有限公司 一种像素驱动电路及显示面板
CN113707089A (zh) * 2021-09-02 2021-11-26 合肥维信诺科技有限公司 一种像素驱动电路、显示面板及显示装置
CN114038384A (zh) * 2021-11-30 2022-02-11 厦门天马显示科技有限公司 显示面板及显示装置
CN114038384B (zh) * 2021-11-30 2024-04-02 厦门天马显示科技有限公司 显示面板及显示装置
WO2023225955A1 (zh) * 2022-05-26 2023-11-30 京东方科技集团股份有限公司 一种像素电路、其驱动方法及显示装置
WO2024046066A1 (zh) * 2022-08-30 2024-03-07 京东方科技集团股份有限公司 像素电路、像素驱动方法、显示基板和显示装置

Also Published As

Publication number Publication date
WO2022011777A1 (zh) 2022-01-20
US20220301504A1 (en) 2022-09-22

Similar Documents

Publication Publication Date Title
CN111724744A (zh) 像素电路及显示装置
US20220157239A1 (en) Pixel driving circuit, method of driving thereof, and display panel
WO2020233025A1 (zh) 像素电路和显示装置
CN105931988B (zh) Amoled像素驱动电路的制作方法
CN102144293B (zh) 发光显示装置
CN210378422U (zh) 像素电路和显示装置
US20160268239A1 (en) Display Substrate and Manufacturing Method Thereof, and Display Device
WO2019223410A1 (zh) 像素电路及其驱动方法、显示面板、制作方法和显示装置
CN110322842B (zh) 一种像素驱动电路及显示装置
CN110223640A (zh) 一种像素驱动电路及显示装置
WO2019242319A1 (zh) 像素驱动电路及方法、显示装置
CN105280141A (zh) 一种oled显示像素电路及驱动方法
CN214671744U (zh) 像素电路及显示面板
CN112365844A (zh) 像素驱动电路及显示面板
CN112397565B (zh) 显示面板及显示装置
CN112397030A (zh) 像素驱动电路及oled显示面板
CN110599964A (zh) 像素驱动电路及显示装置
CN111199709A (zh) 一种像素驱动电路及其控制方法、显示面板
CN114550653A (zh) 像素驱动电路以及显示装置
CN109637455B (zh) 一种阵列基板、其驱动方法、显示面板及显示装置
US20190035330A1 (en) Pixel compensation circuit
WO2023155917A1 (zh) 双栅晶体管、像素驱动电路和显示面板
CN112365849A (zh) 一种像素驱动电路及显示面板
CN112002284A (zh) 显示面板和显示装置
CN212276787U (zh) 像素电路及显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination