CN111710298A - 像素电路及其驱动方法、显示面板 - Google Patents

Abstract

本发明实施例公开一种像素电路及其驱动方法、显示面板，通过在特性写入阶段，通过耦合模块将驱动晶体管的栅极耦合至预设电压，通过数据写入模块将数据电压写入到驱动晶体管的第一极，其中预设电压与数据电压的差值与驱动晶体管导通时驱动晶体管的栅极与第一极的电压差值正负相反；使得在特性恢复阶段，驱动晶体管的阈值电压漂移程度得到一定恢复，阈值电压漂移量会被回拉，进而可以减小驱动晶体管的阈值电压漂移。并且特性恢复阶段在数据写入阶段之前，可以使得每一帧内在特性恢复阶段后，驱动晶体管的阈值电压的漂移程度最小，进而保证在数据写入阶段的有限时间内，补偿模块可以将驱动晶体管的阈值电压充分补偿，提高显示均一性。

Description

像素电路及其驱动方法、显示面板

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种像素电路及其驱动方法、显示面板。

背景技术

随着显示技术的发展，人们对显示效果的要求也越来越高。

现有显示面板中，通常包括多个像素电路，像素电路中通常包括驱动晶体管和发光器件，驱动晶体管产生驱动电流来控制发光器件的发光亮度。

然而现有显示面板存在显示不均，显示效果较差的问题。

发明内容

本发明提供一种像素电路及其驱动方法、显示面板，以实现减小驱动晶体管的阈值电压漂移，减缓驱动晶体管的器件老化速度，提高显示均一性，进而提高显示效果。

第一方面，本发明实施例提供了一种像素电路，包括：数据写入模块、补偿模块、发光控制模块、驱动晶体管、耦合模块、发光模块和第一初始化模块；

数据写入模块用于在特性恢复阶段和数据写入阶段将数据电压写入到驱动晶体管的第一极；

耦合模块用于在特性恢复阶段，将驱动晶体管的栅极的电位耦合至预设电压，其中预设电压与数据电压的差值与驱动晶体管导通时驱动晶体管的栅极与第一极的电压差值正负相反；

第一初始化模块用于在初始化阶段，向驱动晶体管的栅极写入初始化电压；其中一帧内，特性恢复阶段在初始化阶段之前；

补偿模块用于在数据写入阶段将包含驱动晶体管阈值电压信息的补偿信号写入驱动晶体管的栅极；

驱动晶体管用于在发光阶段，根据驱动晶体管栅极的电压和驱动晶体管第一极的电压产生驱动信号，发光控制模块用于在发光阶段，控制驱动信号输出至发光模块。

可选的，耦合模块的第一端与驱动晶体管的栅极电连接，耦合模块的第二端与耦合控制信号端电连接，耦合控制信号端用于在特性恢复阶段，向耦合模块的第二端输入预设时序信号，其中在特性恢复阶段预设时序信号从第一电压信号跳变为第二电压信号以使驱动晶体管的栅极被耦合至预设电压。

可选的，数据写入模块的控制端与第一扫描信号输入端电连接，第一扫描信号输入端用于接入第一扫描信号，数据写入模块的第一端与数据电压输入端电连接，数据写入模块的第二端与驱动晶体管的第一极电连接；

第一扫描信号为m脉冲信号，m为大于或等于2的整数。

可选的，第一初始化模块的控制端与第二扫描信号输入端电连接，第二扫描信号输入端用于输入第二扫描信号，第一初始化模块的第一端与初始化电压输入端电连接，第一初始化模块的第二端与驱动晶体管的第一极电连接；

第二扫描信号与第一扫描信号由同一扫描电路输出，扫描电路包括多个级联的移位寄存器，其中第j级移位寄存器用于输出第j级扫描信号，其中1≤j≤n，j表示移位寄存器的总级数；

第二扫描信号为第一扫描信号的前1级扫描信号。

可选的，像素电路还包括第三扫描信号，第三扫描信号输入端作为耦合控制信号端，第三扫描信号输入端用于接入第三扫描信号，第三扫描信号为单脉冲信号；

所述第三扫描信号的单脉冲信号与所述第二扫描信号的前(m-1)个脉冲信号中的任一个脉冲信号重叠。

可选的，像素电路还包括第三扫描信号输入端，所述第三扫描信号输入端作为所述耦合控制信号，所述第三扫描信号输入端用于输入第三扫描信号；所述第三扫描信号与所述第一扫描信号、所述第二扫描信号由同一扫描电路输出；所述第三扫描信号为所述第一扫描信号的前(2a-1)级扫描信号，其中2≤a≤m，其中，a为整数；一帧内，第一扫描信号的相邻两个脉冲信号的下降沿之间的间隔时间等于两行像素电路的扫描时间。

可选的，耦合模块包括电容；

可选的，数据写入模块的控制端与第一扫描信号输入端电连接，数据写入模块的第一端与数据电压输入端电连接，数据写入模块的第二端与驱动晶体管的第一极电连接；

耦合模块的第一端与驱动晶体管的栅极电连接，耦合模块的第二端与耦合控制信号端电连接，耦合电容的两个极板分别作为耦合模块的第一端和第二端；

补偿模块的控制端与第一扫描信号输入端电连接，补偿模块的第一端与驱动晶体管的第二极电连接，补偿模块的第二端与驱动晶体管的栅极电连接；

发光控制模块包括第一发光控制单元和第二发光控制单元，第一发光控制单元和第二发光控制单元的控制端与发光控制信号输入端电连接，第一发光控制单元的第一端与第一电源电压输入端电连接，第一发光控制单元的第二端与驱动晶体管的第一极电连接；

第二发光控制单元的第一端与驱动晶体管的第二极电连接，第二发光控制单元的第二端与发光模块的第一端电连接，发光模块的第二端与第二电源电压输入端电连接；

可选的，像素电路还包括第二初始化模块；

第二初始化模块用于在特性恢复阶段、初始化阶段和数据写入阶段中的任意阶段，向发光模块的第一端写入初始化电压。

第二方面，本发明实施例还提供了一种像素电路的驱动方法，包括：

在特性恢复阶段，数据写入模块将数据电压写入到驱动晶体管的第一极；耦合模块将驱动晶体管的栅极的电位耦合至预设电压，其中预设电压与数据电压的差值与驱动晶体管导通时驱动晶体管的栅极与第一极的电压差值正负相反；

在初始化阶段，第一初始化模块向驱动晶体管的栅极写入初始化电压；

在数据写入阶段，数据写入模块将数据电压写入到驱动晶体管的第一极；补偿模块将包含驱动晶体管阈值电压信息的补偿信号写入驱动晶体管的栅极；

在发光阶段，驱动晶体管根据驱动晶体管栅极的电压和驱动晶体管第一极的电压产生驱动信号，发光控制模块控制驱动信号输出至发光模块；

其中一帧内，特性恢复阶段在初始化阶段之前。

第三方面，本发明实施例还提供了一种显示面板，包括第一方面提供的像素电路，还包括多条扫描线和扫描电路，扫描电路包括多个级联的移位寄存器，其中第i级移位寄存器的输出端连接第i扫描线连接第i行像素电路，其中1≤i≤n，n表示移位寄存器的总级数；移位寄存器用于在一帧内，输出脉冲信号。

可选的，脉冲信号为m脉冲信号，m为大于或等于2的整数；第k行像素电路的耦合模块的第二端与第k-2a+1扫描线电连接，2≤a≤m，其中，a为整数，第k行像素电路的数据写入模块的控制端与第k扫描线电连接，第k行像素电路的初始化模块的控制端与第k-1扫描线电连接，其中4≤k≤n。

本实施例提供的像素电路及其驱动方法、显示面板，通过在特性写入阶段，通过耦合模块将驱动晶体管的栅极耦合至预设电压，通过数据写入模块将数据电压写入到驱动晶体管的第一极，其中预设电压与数据电压的差值与驱动晶体管导通时驱动晶体管的栅极与第一极的电压差值正负相反；使得在特性恢复阶段，驱动晶体管的阈值电压漂移程度得到一定恢复，阈值电压漂移量会被回拉，进而可以减小驱动晶体管的阈值电压漂移，有利于提高显示均一性。并且使得每一帧内在特性恢复阶段后，驱动晶体管的阈值电压的漂移程度最小，进而保证在数据写入阶段的有限时间内，补偿模块可以将驱动晶体管的阈值电压充分补偿，提高显示效果。驱动晶体管的特性得到恢复，可以减缓驱动晶体管的器件老化速度，进一步保证显示效果。并且，本实施例的像素电路通过像素电路内部补偿的方式实现驱动晶体管阈值电压的补偿，相比与外部补偿的方式，可以节约成本。

附图说明

图1是本发明实施例提供的一种像素电路的结构示意图；

图2是本发明实施例提供的关于驱动晶体管阈值电压与使用时间的曲线图；

图3是本发明实施例提供的另一种像素电路的结构示意图；

图4是本发明实施例提供的一种像素电路的驱动时序图；

图5是本发明实施例提供的另一种像素电路的结构示意图；

图6是本方明实施例提供的另一种像素电路的驱动时序图；

图7是本发明实施例提供的另一种像素电路的驱动时序图；

图8是本发明实施例提供的一种像素电路的驱动方法的流程图；

图9是本发明实施例提供的一种显示面板的结构示意图；

图10是图9的局部放大图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

正如背景技术中所述，现有像素面板存在显示不均，显示效果较差的问题。经发明人研究发现，出现上述问题的原因在于，现有显示面板通常包括阵列基板，阵列基板包括像素电路，像素电路中的晶体管通常是基于LTPS工艺制作，而基于LTPS工艺制作的晶体管的稳定性较差。例如像素电路中的驱动晶体管为P型晶体管时，则驱动晶体管导通驱动发光器件发光时，驱动晶体管的栅极和源极之间会承受负压应力，并且随着显示面板使用时间的延长，驱动晶体管的栅极和源极之间会因长时间承受负压应力而导致驱动晶体管的阈值电压负漂。尤其在显示面板进行高亮度显示时，驱动晶体管的栅极和源极之间会承受一个较大的负压应力，更加容易导致驱动晶体管的阈值电压负漂，使得驱动晶体管的阈值电压漂移较大。虽然现有内部补偿像素电路包括对驱动晶体管阈值电压进行补偿的结构，但是由于补偿时间有限，若驱动晶体管阈值电压漂移过大，现有内部补偿像素电路并不能完成对阈值电压的充分补偿，影响驱动晶体管的驱动电流，造成显示不均匀。而外部补偿技术需要外部补偿IC配合，成本较高。并且现有技术中对阈值电压的内部补偿方式和外部补偿方式均没有对驱动晶体管的特性进行恢复，例如P型驱动晶体管在每一帧显示时间内，始终承受负压应力，使得驱动晶体管还是存在老化速度较快的问题，导致显示效果受到影响。

基于上述问题，本发明实施例提供一种像素电路，图1是本发明实施例提供的一种像素电路的结构示意图，参考图1，该像素电路包括：数据写入模块110、补偿模块120、发光控制模块130、驱动晶体管DT、耦合模块140、发光模块150和第一初始化模块160；

数据写入模块110用于在在特性恢复阶段和数据写入阶段将数据电压写入到驱动晶体管 DT的第一极s；其中一帧内，特性恢复阶段在数据阶段之前；

耦合模块140用于在特性恢复阶段，将驱动晶体管DT的栅极g的电位耦合至预设电压，其中预设电压与数据电压的差值与驱动晶体管DT导通时驱动晶体管DT的栅极g与第一极s 的电压差值正负相反；

第一初始化模块160用于在初始化阶段，向驱动晶体管DT的栅极g写入初始化电压；

补偿模块120用于在数据写入阶段将包含驱动晶体管DT阈值电压信息的补偿信号写入驱动晶体管DT的栅极g；

驱动晶体管DT用于在发光阶段，用于根据驱动晶体管DT栅极g的电压和驱动晶体管 DT第一极s的电压产生驱动信号，发光控制模块130用于在发光阶段，控制驱动信号输出至发光模块150。

可选的，驱动晶体管DT的第一极s为驱动晶体管DT的源极。

具体的，该像素电路的工作过程可以包括特性恢复阶段、初始化阶段、数据写入阶段和发光阶段。其中在特性恢复阶段，数据写入模块110将数据电压写入到驱动晶体管DT的第一极s，耦合模块140将驱动晶体管DT的栅极g耦合至预设电压，因此驱动晶体管DT的栅极电压与驱动晶体管DT的第一极s的电压差值为V1-Vdata，其中V1表示预设电压，Vdata 表示数据电压。在初始化阶段，第一初始化模块160将初始化电压写入到驱动晶体管DT的栅极。在数据写入阶段，数据写入模块110将数据电压写入到驱动晶体管DT的第一极s，补偿模块120将包含驱动晶体管DT阈值电压信息的补偿信号写入到驱动晶体管DT的栅极 g，对驱动晶体管DT的阈值电压进行补偿。在发光阶段，驱动晶体管DT导通，根据驱动晶体管DT栅极g的电压和驱动晶体管DT第一极s的电压产生驱动信号进而驱动发光模块150 发光；其中在发光阶段，驱动晶体管DT的栅极电压与驱动晶体管DT的第一极电压的电压差值为V2-Vdata，其中V2表示驱动晶体管DT导通是驱动晶体管DT第一极s的电压，Vdata 表示数据电压。将特性恢复阶段驱动晶体管DT的栅极电压与驱动晶体管DT的第一极s的电压差值V1-Vdata记为第一差值，将发光阶段驱动晶体管DT的栅极电压与驱动晶体管DT 的第一极电压的电压差值V2-Vdata记为第二差值，预设电压与数据电压的差值与驱动晶体管DT导通时驱动晶体管DT的栅极g与第一极s的电压差值正负相反，即第一差值与第二差值的正负相反，例如第一差值大于0，则第二差值小于0；第一差值小于0，则第二差值大于0。

示例性的，驱动晶体管DT为P型晶体管时，驱动晶体管DT的阈值电压Vth<0，驱动晶体管DT的导通条件是Vgs<Vth，其中Vgs＝Vg-Vs，Vgs表示驱动晶体管DT栅极电压与第一极s的电压差，Vg表示驱动晶体管DT的栅极电压，Vs表示驱动晶体管DT的第一极电压。则驱动晶体管DT为P型晶体管时，驱动晶体管DT在导通时，Vgs需小于0，则第二电压差值V2-Vdata小于0，因此在发光阶段，驱动晶体管DT的栅极g和第一极s之间会承受负压应力，驱动晶体管DT的阈值电压容易产生负漂。特性恢复阶段，特性恢复阶段驱动晶体管DT的栅极电压与驱动晶体管DT的第一极s的电压差值V1-Vdata与第二电压差值正负相反，则V1-Vdata>0，则特性恢复阶段，驱动晶体管DT的栅极g和第一极s之间会承受正压应力，进而使得驱动晶体管DT的阈值电压负漂程度可以得到一定的恢复。图2是本发明实施例提供的关于驱动晶体管阈值电压与使用时间的曲线图，参考图2，其中横坐标表示时间，纵坐标表示阈值电压。第一曲线10可以表征现有像素电路中驱动晶体管DT的阈值电压与时间的关系，第二曲线20可以表征本实施例像素电路中驱动晶体管DT的阈值电压与时间的关系，其中第一阶段t10可以表示一帧内数据写入阶段和发光阶段，第二阶段t20可以表示特性恢复阶段。从图2可知，因现有像素电路工作时不包括对驱动晶体管DT特性进行恢复的阶段，因此，驱动晶体管DT的阈值电压一致朝向一个方向漂移(例如图2可表示对于 P型驱动晶体管DT阈值电压负漂的过程。而本实施例的像素电路中，包括特性恢复阶段，该特性恢复阶段驱动晶体管DT的栅极电压与第一极s的电压差与驱动晶体管DT导通时驱动晶体管DT栅极电压与第一极电压差值相反，使得在特性恢复阶段，驱动晶体管DT的阈值电压漂移程度得到一定恢复，阈值电压漂移量会被回拉，进而可以减小驱动晶体管DT的阈值电压漂移，有利于提高显示均一性。并且因一帧内特性恢复阶段在初始化阶段之前进行，而初始化阶段在数据写入阶段之前进行，因此特性恢复阶段在数据写入阶段之前进行，而在特性恢复阶段进行完成之后，可以使得每一帧内在特性恢复阶段后，驱动晶体管DT的阈值电压的漂移程度最小，进而保证在数据写入阶段的有限时间内，补偿模块120可以将驱动晶体管DT的阈值电压充分补偿，提高显示均一性，提高显示效果。并且，驱动晶体管DT的特性得到恢复，可以减缓驱动晶体管DT的器件老化速度，进一步保证显示效果。

需要说明的是，本实施例及以下实施例中，预设电压可以不单指某一个固定的电压值，预设电压大小只要满足其与数据电压的差值与驱动晶体管DT导通时驱动晶体管DT的栅极g 与第一极s的电压差值正负相反即可，即预设电压可以是一个范围(例如驱动晶体管DT导通时，驱动晶体管DT栅极电压与驱动晶体管DT第一极s的电压小于0，则保证预设电压大于数据电压即可)，在特性恢复阶段，耦合模块140将驱动晶体管DT的栅极电压耦合至该范围内即可。

还需说明的是，以上仅以驱动晶体管DT为P型晶体管为例进行了示例性说明，当驱动晶体管DT为N型晶体管时，预设电压与数据电压的差值与驱动晶体管DT导通时驱动晶体管DT的栅极g与第一极s的电压差值正负相反，同样可以使得驱动晶体管DT的阈值电压减小，具体原理与驱动晶体管DT为P型晶体管的原理类似，在此不再赘述。

本实施例提供的像素电路，通过在特性写入阶段，通过耦合模块将驱动晶体管的栅极耦合至预设电压，通过数据写入模块将数据电压写入到驱动晶体管的第一极，其中预设电压与数据电压的差值与驱动晶体管导通时驱动晶体管的栅极与第一极的电压差值正负相反；使得在特性恢复阶段，驱动晶体管的阈值电压漂移程度得到一定恢复，阈值电压漂移量会被回拉，进而可以减小驱动晶体管的阈值电压漂移，有利于提高显示均一性。并且特性恢复阶段在数据写入阶段之前，可以使得每一帧内在特性恢复阶段后，驱动晶体管的阈值电压的漂移程度最小，进而保证在数据写入阶段的有限时间内，补偿模块可以将驱动晶体管的阈值电压充分补偿，有利于提高显示效果。驱动晶体管的特性得到恢复，可以减缓驱动晶体管的器件老化速度，进一步保证显示效果。并且，本实施例的像素电路通过像素电路内部补偿的方式实现驱动晶体管阈值电压的补偿，相比与外部补偿的方式，可以节约成本。

以上是本发明的核心思想，下面将继续结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。

图3是本发明实施例提供的另一种像素电路的结构示意图，参考图1和图3，可选的，耦合模块140的第一端与驱动晶体管DT的栅极g电连接，耦合模块140的第二端与耦合控制信号端Ctrl电连接，耦合控制信号端Ctrl用于在特性恢复阶段t1，向耦合模块140的第二端输入预设时序信号，其中在特性恢复阶段t1预设时序信号从第一电压信号跳变为第二电压信号以使驱动晶体管DT的栅极g被耦合至预设电压。

具体的，耦合模块140可具有电压耦合作用，具体是耦合模块140将一端的电压变化时，另一端发生同样的电压变化的过程。耦合模块140的第一端与驱动晶体管DT的栅极g电连接，因此耦合模块140第一端的电压等于驱动晶体管DT的栅极电压，因此在特性恢复阶段 t1，通过耦合控制信号端Ctrl向耦合模块140的第二端输入预设时序信号，在特性恢复阶段t1预设时序信号从第一电压信号跳变为第二电压信号，即耦合模块140的第二端的电压信号发生跳变，可以使得耦合模块140的第一端电位随之发生变化，通过合理设置第一电压信号和第二电压信号的电压值，可以使得驱动晶体管DT的栅极电压被耦合至预设电压。例如，对于P型晶体管来说，第一电压信号可以是低电平信号，第二电压信号可以是高电平信号；其中低电平信号可以与向像素电路提供的扫描信号的低电平信号的电压值相等，高电平信号可以向像素电路提供的扫描信号的高电位信号的电压值相等。

继续参考图1和图3，可选的，数据写入模块110的控制端与第一扫描信号输入端S1电连接，数据写入模块110的第一端与数据电压输入端Data电连接，数据写入模块110的第二端与驱动晶体管DT的第一极s电连接；第一扫描信号为m脉冲信号，m为大于或等于2的整数。

具体的，因数据写入模块110在特性恢复阶段和数据写入阶段均需导通，以实现将数据电压写入到驱动晶体管DT的第一极，因此设置第一扫描信号为至少两个脉冲信号，则可通过至少两个脉冲信号中的两个脉冲信号分别用于控制数据写入模块110在特性恢复阶段导通以及用于控制数据写入模块110在数据写入阶段导通，进而可以保证在特性恢复阶段和数据写入阶段，数据写入模块110都可以导通，进而实现在特性恢复阶段和数据写入阶段向驱动晶体管DT第一极s写入数据电压。

继续参考图3，耦合模块140的第一端与驱动晶体管DT的栅极g电连接，耦合模块140 的第二端与耦合控制信号端Ctrl电连接；补偿模块120的控制端与第一扫描信号输入端S1 电连接，补偿模块120的第一端与驱动晶体管DT的第二极电连接，补偿模块120的第二端与驱动晶体管DT的栅极g电连接；发光控制模块130包括第一发光控制单元131和第二发光控制单元132，第一发光控制单元131和第二发光控制单元132的控制端与发光控制信号输入端EM电连接，第一发光控制单元131的第一端与第一电源电压输入端Vdd电连接，第一发光控制单元131的第二端与驱动晶体管DT的第一极s电连接；第二发光控制单元132 的第一端与驱动晶体管DT的第二极电连接，第二发光控制单元132的第二端与发光模块150 的第一端电连接，发光模块150的第二端与第二电源电压输入端Vss电连接。

继续参考图3，可选的，数据写入模块110包括第一晶体管T1，补偿模块120包括第二晶体管T2，第一发光控制单元131包括第三晶体管T3，第二发光控制单元132包括第四晶体管T4，耦合模块140包括耦合电容Cst，耦合电容Cst的两个极板分别作为耦合模块140 的第一端和第二端，发光模块150包括有机发光器件D1。

继续参考图3，可选的，第一初始化模块160的控制端与第二扫描信号输入端S2电连接，第二扫描信号输入端S2用于输入第二扫描信号，第一初始化模块160的第一端与初始化电压输入端Vref电连接，第一初始化模块160的第二端与驱动晶体管DT的栅极电连接；

第二扫描信号与第一扫描信号由同一扫描电路输出，扫描电路包括多个级联的移位寄存器，其中第j级移位寄存器用于输出第j级扫描信号，其中1≤j≤n，j表示移位寄存器的总级数；第二扫描信号为第一扫描信号的前1级扫描信号。继续参考图3，第一初始化模块160可以包括第五晶体管T5。

具体的，第二扫描信号与第一扫描信号由同一扫描电路输出，则一帧内第二扫描信号的脉冲信号数量与第一扫描信号的脉冲数量相等。

图4是本发明实施例提供的一种像素电路的驱动时序图，该驱动时序可用于驱动图1和图3所示的像素电路。可选的，像素电路中所包括的晶体管为P型晶体管，或者所包括的晶体管为N型晶体管，本实施例在此不做具体限定。以图3所示像素电路所包括的晶体管均为 P型晶体管为例进行示例性说明的工作过程为例进行说明。

参考图3和图4，像素电路的工作过程包括特性恢复阶段t1、初始化阶段t4、数据写入阶段t2和发光阶段t3。

参考图3和图4特性恢复阶段t1可以包括第一子阶段t11和第二子阶段t12，第一子阶段t11在第二子阶段t12之前进行；在第一子阶段t11，第二扫描信号输入端S2输入低电平信号，第五晶体管T5导通，初始化电压传输至驱动晶体管的栅极；且在第二扫描信号输入端S2由低电平向高电平跳变的时刻，耦合控制信号端Ctrl输入的预设电压信号实现由低电平向高电平的跳变，实现将驱动晶体管DT的栅极电压耦合至预设电压；在第二子阶段t12，第一扫描信号输入端S1输入低电平信号，完成向驱动晶体管DT第一极s的数据电压写入。因预设电压与数据电压的差值与驱动晶体管DT导通时驱动晶体管DT的栅极g与第一极s 的电压差值正负相反，则设置特性恢复阶段t1包括第一子阶段t11和在第一子阶段t11之后进行的第二子阶段t12，可以使得在第二子阶段t12时，驱动晶体管DT的栅极电压已经达到预设电压，使得向驱动晶体管DT第一极s写入数据电压时，驱动晶体管DT不会导通，使得数据电压向驱动晶体管DT第一极s写入的数据电压不会影响驱动晶体管DT栅极g的电位，进而在特性恢复阶段t1后，驱动晶体管DT的栅极g被耦合至准确的预设电压。因对于 P型晶体管来说，驱动晶体管DT导通时，栅极g与第一极电压差小于0，因此预设电压与数据电压的差值大于0，即在特性恢复阶段t1，驱动晶体管DT栅极g与第一极s之间承受的压降应力与驱动晶体管DT的导通时的压降应力方向相反，使得在特性恢复阶段t1，驱动晶体管DT的阈值电压漂移量会被回拉，进而可以减小驱动晶体管DT的阈值电压漂移。

在初始化阶段t4，第二扫描信号输入端S2输入低电平信号，第五晶体管T5导通，初始化电压端Vref输入的初始化电压通过导通的第五晶体管T5写入到驱动晶体管DT的栅极g。具体的，如上所述的，在特性恢复阶段t1完成后，驱动晶体管DT的栅极电压为预设电压，驱动晶体管DT的第一极s的电位为数据电压，预设电压与数据电压的差值与驱动晶体管DT导通时驱动晶体管DT栅极电压与第一极电压的差值相反，因此若一帧内若由特性恢复阶段t1直接过渡到数据写入阶段t2，则在数据写入阶段t2，驱动晶体管DT有无法导通的风险，使得数据电压无法写入到驱动晶体管DT的栅极g，则对驱动晶体管DT阈值电压的补偿也无法完成。而本实施例的像素电路，通过设置像素电路包括第一初始化模块160，使得在特性恢复阶段t1之后，且在数据写入阶段t2之前，驱动晶体管DT的栅极电压被初始化，其中该初始化电压可以低于数据电压，进而使得进入数据写入阶段t2后，驱动晶体管DT可以导通，进而保证数据电压可以顺利写入以及驱动晶体管DT的阈值电压可以得到良好补偿。

在数据写入阶段t2，第一扫描信号输入端S1输入低电平信号，第一晶体管T1和第二晶体管T2导通，数据电压输入端Data的数据电压通过第一晶体管T1、驱动晶体管DT和第二晶体管T2写入到驱动晶体管DT的栅极g，在此阶段，完成对驱动晶体管DT阈值电压的补偿。

在发光阶段t3，发光控制信号输入端EM输入低电平信号，第三晶体管T3和第四晶体管T4导通，驱动晶体管DT根据自身栅极电压和第一极s的电压产生驱动信号，该驱动信号可以是驱动电流，进而驱动有机发光器件发光。

图5是本发明实施例提供的另一种像素电路的结构示意图，参考图5，可选的，像素电路还包括第二初始化模块170；第二初始化模块170用于在在特性恢复阶段、初始化阶段和数据写入阶段中的任意阶段，向发光模块150的第一端写入初始化电压。可选的，第二初始化模块170可以包括第六晶体管T6，第二初始化模块170的控制端与第一扫描信号输入端S1或第二扫描信号输入端S2电连接，第一初始化模块160的第一端与初始化电压端Vref电连接，第一初始化模块160的第二端与发光模块150的第一端电连接。可选的，发光模块150的第一端为发光模块150的阳极，发光模块150的第二端为发光模块150的阴极。

第二初始化模块170的控制端(第六晶体管T6的栅极)与第一扫描信号输入端S1电连接时，第六晶体管T6可在特性恢复阶段和初始化阶段导通；第二初始化模块170的控制端(第六晶体管T6的栅极)与第二扫描信号输入端S2电连接时，第六晶体管可在特性恢复阶段和数据写入阶段导通。第六晶体管导通时，初始化电压通过导通的第六晶体管T6写入到发光模块150的第一端，进而可以消除发光模块150第一端上一帧的残留电荷，有利于进一步提升显示效果。

继续参考图5，可选的，像素电路还包括第三扫描信号输入端S3，第三扫描信号输入端 S3作为所述耦合控制信号端Ctrl，第三扫描信号输入端S3用于接入第三扫描信号；

第三扫描信号为单脉冲信号，第三扫描信号的单脉冲信号与第二扫描信号的前(m-1)个脉冲信号中的任一个脉冲信号重叠。

具体的，因第三扫描信号输入端S3作为耦合控制信号端Ctrl，则第三扫描信号可用于控制驱动晶体管DT栅极g的电压大小。图4所示驱动时序同样可适用于图5所示像素电路，图4所示驱动时序对应第三扫描信号为单脉冲信号的情况，并以第一扫描信号为双脉冲信号为例进行示出，则第三扫描信号的单脉冲信号和第二扫描信号的前(2-1)个脉冲信号重叠 (即与双脉冲信号中的第一个脉冲信号重叠)，进而使得第三扫描信号的单脉冲信号的上升沿与第二扫描信号的双脉冲信号中的第一个脉冲信号的上升沿重合，并在该上升沿将驱动晶体管DT的栅极电压耦合至预设电压，使得向驱动晶体管DT第一极s写入数据电压时，驱动晶体管DT不会导通，使得数据电压向驱动晶体管DT第一极s写入的数据电压不会影响驱动晶体管DT栅极g的电位，进而在特性恢复阶段t1后，驱动晶体管DT的栅极g被耦合至准确的预设电压。

对于m>2的情况与m＝2时的原理类似，在此不再赘述。

继续参考图5，可选的，像素电路还包括第三扫描信号输入端S3，第三扫描信号输入端 S3作为耦合控制信号Ctrl，第三扫描信号输入端Ctrl用于输入第三扫描信号；

第三扫描信号与第一扫描信号、第二扫描信号由同一扫描电路输出；

第三扫描信号为第一扫描信号的前(2a-1)级扫描信号，其中2≤a≤m，其中，a为整数；一帧内，第一扫描信号的相邻两个脉冲信号的下降沿之间的间隔时间等于两行像素电路的扫描时间。

具体的，第三扫描信号与第一扫描信号、第二扫描信号由同一扫描电路输出，因此一帧内第三扫描信号的脉冲数量与第一扫描信号的脉冲数量、第二扫描信号的脉冲数量均相等。一帧内，第一扫描信号的相邻两个脉冲信号的下降沿之间的间隔时间等于两行像素电路的扫描时间，故一帧内第二扫描信号的相邻的两个脉冲信号的下降沿之间的时间间隔和第二扫描信号的相邻的两个脉冲信号的下降沿之间的距离都等于两行像素电路的扫描时间。对于第一扫描信号、第二扫描信号和第三扫描信号中任意扫描信号，相邻两个脉冲信号的下降沿，或者相邻两个脉冲信号的上升沿的之间的时间间隔都可以是两行像素电路的扫描时间，进而使得第二扫描信号和第三扫描信号的脉冲信号在一帧内存在交叠时，交叠的脉冲信号可以完全重合，进而使得在特性恢复阶段第二扫描信号和第三扫描信号中的脉冲信合可以同时到达上升沿，进而可以保证将驱动晶体管栅极的电位耦合至预设电压。

示例性的，当m＝2时(即第一扫描信号、第二扫描信号和第三扫描信号均为双脉冲信号)，则a＝2，第三扫描信号为第一扫描信号的前3级扫描信号；当m＝3时(即第一扫描信号、第二扫描信号和第三扫描信号均为三脉冲信号)，a＝2或3，则第三扫描信号为第一扫描信号的前3级或前5级扫描信号；当m＝4时，a＝2、3或4，则第三扫描信号为第一扫描信号的前 3级、前5级或前7级扫描信号，对于m>4的情况以此类推，在此不再赘述。

图6是本发明实施例提供的另一种像素电路的驱动时序图，该驱动时序可用于驱动图5 所示像素电路，图6所示驱动时序以第一扫描信号、第二扫描信号和第三扫描信号均为双脉冲信号为例进行示出。以第一扫描信号为ScanN为例，则第二扫描信号为Scan(N-1)，第三扫描信号为Scan(N-3)。其中ScanN表示第N级移位寄存器输出的扫描信号，Scan(N-3)表示第(N-3)级移位寄存器输出的扫描信号，Scan(N-1)表示第(N-1)级移位寄存器输出的扫描信号，其中N≥4。第一扫描信号、第二扫描信号和第三扫描信号为双脉冲信号时，第三扫描信号的第二个脉冲与第二扫描信号的第一个脉冲重叠。

以图5所示像素电路所包括的晶体管均为P型晶体管为例进行示例性说明的工作过程为例进行说明。

参考图5和图6，该像素电路的工作过程包括准备阶段t0、特性恢复阶段t1、初始化阶段t4、数据写入阶段t2和发光阶段t3。

准备阶段t0，第三扫描信号输入端S3首先输入信号包括脉冲信号的下降沿和上升沿，使得驱动晶体管DT的栅极电压先被耦合降低，随后被耦合升高，因而在该阶段，驱动晶体管DT的栅极电压变化很小，可以忽略不计。

特性恢复阶段t1，可以包括第一子阶段t11和第二子阶段t12。其中在第一子阶段t11 的初始时刻，第三扫描信号输入端S3和第二扫描信号输入端S2输入低电平信号，第五晶体管T5和第六晶体管T6响应第二扫描信号输入端S2输入的低电平而导通，初始化电压通过导通的第五晶体管T5传输至驱动晶体管DT的栅极g，同时初始化电压通过导通的第六晶体管T6传输至发光模块150的第一端。因一帧内第三扫描信号的第二个脉冲信号与第二扫描信号的第一个脉冲信号重合，使得在第三扫描信号的第二个脉冲信号和第二扫描信号的第一个脉冲信号结束后，即第三扫描信号输入端S3和第二扫描信号输入端S2输入的信号的低电平变为高电平的瞬间，驱动晶体管DT的栅极g浮置，则驱动晶体管DT的栅极g电位由初始化电压被耦合至预设电压。在第二子阶段t12，第一扫描信号输入端S1输入低电平信号，第一晶体管T1导通，驱动晶体管DT的第一极s被写入数据电压，预设电压与数据电压的差值与驱动晶体管DT导通时驱动晶体管DT的栅极g与第一极s的电压差值正负相反，进而可以对驱动晶体管DT的特性进行恢复，对驱动晶体管DT特性进行恢复的具体原理可参考本发明上述任意实施例，在此不再赘述。

初始化阶段t4，第二扫描信号输入端S2输入低电平信号，第五晶体管T5导通，初始化电压端Vref输入的初始化电压通过导通的第五晶体管T5写入到驱动晶体管DT的栅极g。以第六晶体管T6栅极与第二扫描信号输入端S2连接为例，则在初始化阶段t4，第六晶体管T6导通，初始化电压通过导通的第六晶体管T6写入到发光模块150的第一端，进而可以消除发光模块150第一端上一帧的残留电荷。

在数据写入阶段t2，第一扫描信号输入端S1输入低电平信号，第一晶体管T1和第二晶体管T2导通，数据电压输入端Data的数据电压通过第一晶体管T1、驱动晶体管DT和第二晶体管T2写入到驱动晶体管DT的栅极g，在此阶段，完成对驱动晶体管DT阈值电压的补偿。

在发光阶段t3，发光控制信号输入端EM输入低电平信号，第三晶体管T3和第四晶体管T4导通，驱动晶体管DT根据自身栅极电压和第一极s的电压产生驱动信号，该驱动信号可以是驱动电流，进而驱动有机发光器件发光。

图7是本发明实施例提供的另一种像素电路的驱动时序图，该驱动时序可用于驱动图5 所示像素电路，该驱动时序可用于驱动图5所示像素电路，图7所示驱动时序以第一扫描信号、第二扫描信号和第三扫描信号均为三脉冲信号为例进行示出。以第一扫描信号为ScanN 为例，则第二扫描信号为Scan(N-1)，第三扫描信号为Scan(N-3)或Scan(N-5)，其中ScanN 表示第N级移位寄存器输出的扫描信号，Scan(N-3)表示第(N-3)级移位寄存器输出的扫描信号，Scan(N-5)表示第(N-5)级移位寄存器输出的扫描信号，Scan(N-1)表示第(N-1)级移位寄存器输出的扫描信号。

参考图7，图7所示驱动时序中，对应像素电路的工作过程仍包括特性恢复阶段、初始化阶段t4、数据写入阶段t2和发光阶段t3，其中初始化阶段t4、数据写入阶段t2和发光阶段t3的工作过程分别与上述任意实施例中初始化阶段、数据写入阶段和发光阶段的工作过程相同，本实施例在此不再赘述。并且，第一扫描信号、第二扫描信号为多脉冲信号时，第二扫描信号中的最后一个脉冲信号作为控制像素电路进行初始化阶段工作过程的控制信号，第一扫描信号中的最后一个脉冲信号作为控制像素电路进行数据写入阶段工作过程的控制信号。

参考图7，m＝3时，Scan(N-3)或Scan(N-5)均可作为第三扫描信号，在Scan(N-3)作为第三扫描信号接入第三扫描信号输入端S3时，第三扫描信号中的第三个脉冲信号与第二扫描信号的第二个脉冲信号重合，此时特性恢复阶段可对应图中t10阶段，并且特性恢复阶段仍可包括第一子阶段t101和第二子阶段t102，该第一子阶段t101和第二子阶段t102的工作过程分别与本发明上述任意实施例中第一子阶段和第二子阶段的工作过程相同，本实施在此不再赘述。在Scan(N-3)作为第三扫描信号接入第三扫描信号输入端S3时，第三扫描信号中的第二个脉冲信号与第二扫描信号的第一个脉冲信号重合，此时特性恢复阶段也可对应图中t11 阶段，并且特性恢复阶段仍可包括第一子阶段t111和第二子阶段t112，该第一子阶段t111 的工作过程与本发明上述任意实施例中第一子阶段的工作过程相同，本实施在此不再赘述；第二子阶段t112的工作过程可以包括两个阶段，即第一阶段t1121和第二阶段t1122，其中第一阶段t1121的工作过程为向驱动晶体管的第一极写入数据电压的工作过程，可与本发明上述任意实施例中第二子阶段的过程相同，第二阶段t1122可以与阶段t10的过程相同，在此不再赘述。

参考图7，m＝3时，在Scan(N-5)作为第三扫描信号接入第三扫描信号输入端S3时，第三扫描信号中的第三个脉冲信号与第二扫描信号的第一个脉冲信号重合，此时特性恢复阶段可对应图中t11阶段，并且特性恢复阶段仍可包括第一子阶段t111和第二子阶段t112，该第一子阶段t111的工作过程与本发明上述任意实施例中第一子阶段的工作过程相同，本实施在此不再赘述；第二子阶段t112的工作过程可以包括两个阶段，即第一阶段t1121和第二阶段t1122，其中第一阶段t1121的工作过程为向驱动晶体管的第一极写入数据电压的工作过程，可与本发明上述任意实施例中第二子阶段的过程相同；

与Scan(N-3)作为第三扫描信号有所不同的是，Scan(N-3)作为第三扫描信号时，在第二阶段t1122第三扫描信号全部为高电平信号，不再包括与第二扫描信号相重合的脉冲信号，因此在第二阶段t1122不再包括对驱动晶体管进行特性恢复的过程，而是只包括对驱动晶体管栅极初始化(第二扫描信号的第二个脉冲信号)和向驱动晶体管第一极写数据(第一扫描信号的第二个脉冲信号)的过程。

本实施例提供的像素电路，耦合控制信号端Ctrl、第一初始化模块160的控制端以及数据写入模块110的控制端的信号由同一扫描电路提供即可，而扫描电路通常设置于显示面板的边框区，因此耦合控制信号端Ctrl、第一初始化模块160的控制端以及数据写入模块110 的控制端的信号由同一扫描电路提供，使得扫描电路占用的边框区域较小，进而有利于实现包括该像素电路的显示面板的窄边框。

本发明上述任意实施例中，耦合模块140可以是耦合电容。

本发明实施例还提供了一种像素电路的驱动方法，该驱动方法可用于驱动本发明上述任意实施例提供的像素电路，图8是本发明实施例提供的一种像素电路的驱动方法的流程图，参考图8，包括：

步骤210、在特性恢复阶段，数据写入模块将数据电压写入到驱动晶体管的第一极；耦合模块将驱动晶体管的栅极的电位耦合至预设电压，其中预设电压与数据电压的差值与驱动晶体管导通时驱动晶体管的栅极与第一极的电压差值正负相反；

步骤220、在初始化阶段，第一初始化模块向驱动晶体管的栅极写入初始化电压；

步骤230、在数据写入阶段，数据写入模块将数据电压写入到驱动晶体管的第一极；补偿模块将包含驱动晶体管阈值电压信息的补偿信号写入驱动晶体管的栅极；

步骤240、在发光阶段，驱动晶体管根据驱动晶体管栅极的电压和驱动晶体管第一极的电压产生驱动信号，发光控制模块控制驱动信号输出至发光模块；

其中一帧内，特性恢复阶段在数据阶段之前。

本发明实施例提供的像素电路的驱动方法，通过在特性恢复阶段，数据写入模块将数据电压写入到驱动晶体管的第一极；耦合模块将驱动晶体管的栅极耦合至预设电压，其中预设电压与数据电压的差值与驱动晶体管导通时驱动晶体管的栅极与第一极的电压差值正负相反；使得在特性恢复阶段，驱动晶体管的阈值电压漂移程度得到一定恢复，阈值电压漂移量会被回拉，进而可以减小驱动晶体管的阈值电压漂移，有利于提高显示均一性。并且特性恢复阶段在数据写入阶段之前，可以使得每一帧内在特性恢复阶段后，驱动晶体管的阈值电压的漂移程度最小，进而保证在数据写入阶段的有限时间内，补偿模块可以将驱动晶体管的阈值电压充分补偿，提高显示均一性，提高显示效果。驱动晶体管的特性得到恢复，可以减缓驱动晶体管的器件老化速度，进一步保证显示效果。并且，本实施例的像素电路的驱动方法通过像素电路内部补偿的方式实现驱动晶体管阈值电压的补偿，相比与外部补偿的方式，可以节约成本。

本发明实施例还提供了一种显示面板，图9是本发明实施例提供的一种显示面板的结构示意图，参考图9，该显示面板300包括本发明任意实施例提供的像素电路310。

继续参考图9，可选的，该显示面板300还包括多条扫描线320和扫描电路330，扫描电路330包括多个级联的移位寄存器331，其中第i级移位寄存器331的输出端连接第i扫描线连接第i行像素电路，其中1≤i≤n，n表示移位寄存器331的总级数；移位寄存器331 用于在一帧内，输出脉冲信号。

可选的，脉冲信号为m脉冲信号，m为大于或等于2的整数；其中第k行像素电路310的耦合模块的第二端与第k-2a+1扫描线电连接，2≤a≤m，其中，a为整数，第k行像素电路310的数据写入模块的控制端与第k扫描线电连接，第k行像素电路310的初始化模块的控制端与第k-1扫描线电连接，其中4≤k≤n。

参考图9，显示面板300还可以包括数据线340，其中第一级移位寄存器至第n级移位寄存器沿数据线340延伸的第一方向y排列；各扫描线沿320与数据线340相交的方向延伸，且第1扫描线至第n扫描线沿数据线340延伸的第一方向排列。显示面板300包括显示区AA和非显示区NAA，可选的，像素电路310设置于显示区AA，扫描电路330设置于非显示区NAA。

图10是图9的局部放大图，图10可对应图9中虚线框出区域350对应的放大图，图10对第一列像素电路310的前4行像素电路310进行了示例性示出，以移位寄存器输出的扫描信号为双脉冲信号为例，即m＝2，此时a＝2，k-2a+1＝k-3；参考图10，其中第四行像素电路310的耦合模块的第二端(连接第二扫描信号输入端S2)与第1(4-3)条扫描线320电连接，第4行像素电路310的数据写入模块的控制端(连接第一扫描信号输入端S1)与第4扫描线电连接，第4行像素电路的初始化模块的控制端(连接第三扫描信号输入端S3)与第3(4-1)扫描线电连接。

需要说明的是，图10仅以第4行像素电路310与扫描线320的连接方式为例进行了示意性输出，对于第4行至第n行像素电路310，均可采用上述连接方式，进而可以使得因此耦合控制信号端、第一初始化模块的控制端以及数据写入模块的控制端的信号由同一扫描电路330提供，显示面板300中设置一组扫描电路330即可，扫描电路330通常设置于显示面板300的边框区(非显示区NAA)，使得扫描电路330占用的边框区域较小，进而有利于实现包括该像素电路310的显示面板300的窄边框。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种像素电路，其特征在于，包括：数据写入模块、补偿模块、发光控制模块、驱动晶体管、耦合模块、发光模块和第一初始化模块；

所述数据写入模块用于在特性恢复阶段和数据写入阶段将数据电压写入到驱动晶体管的第一极；

所述耦合模块用于在特性恢复阶段，将驱动晶体管的栅极的电位耦合至预设电压，其中所述预设电压与所述数据电压的差值与所述驱动晶体管导通时所述驱动晶体管的栅极与第一极的电压差值正负相反；

所述第一初始化模块用于在初始化阶段，向所述驱动晶体管的栅极写入初始化电压；其中一帧内，所述特性恢复阶段在所述初始化阶段之前；

所述补偿模块用于在数据写入阶段将包含所述驱动晶体管阈值电压信息的补偿信号写入所述驱动晶体管的栅极；

所述驱动晶体管用于在发光阶段，根据驱动晶体管栅极的电压和驱动晶体管第一极的电压产生驱动信号，所述发光控制模块用于在发光阶段，控制所述驱动信号输出至所述发光模块。

2.根据权利要求1所述的像素电路，其特征在于，所述耦合模块的第一端与所述驱动晶体管的栅极电连接，所述耦合模块的第二端与耦合控制信号端电连接，所述耦合控制信号端用于在所述特性恢复阶段，向所述耦合模块的第二端输入预设时序信号，其中在所述特性恢复阶段所述预设时序信号从第一电压信号跳变为第二电压信号以使所述驱动晶体管的栅极被耦合至预设电压。

3.根据权利要求2所述的像素电路，其特征在于，所述数据写入模块的控制端与第一扫描信号输入端电连接，所述第一扫描信号输入端用于接入第一扫描信号，所述数据写入模块的第一端与数据电压输入端电连接，所述数据写入模块的第二端与所述驱动晶体管的第一极电连接；

所述第一扫描信号为m脉冲信号，m为大于或等于2的整数。

4.根据权利要求3所述的像素电路，其特征在于，所述第一初始化模块的控制端与第二扫描信号输入端电连接，所述第二扫描信号输入端用于输入第二扫描信号，所述第一初始化模块的第一端与初始化电压输入端电连接，所述第一初始化模块的第二端与所述驱动晶体管的栅极电连接；

所述第二扫描信号与所述第一扫描信号由同一扫描电路输出，所述扫描电路包括多个级联的移位寄存器，其中第j级移位寄存器用于输出第j级扫描信号，其中1≤j≤n，j表示所述移位寄存器的总级数；

所述第二扫描信号为所述第一扫描信号的前1级扫描信号。

5.根据权利要求4所述的像素电路，其特征在于，还包括第三扫描信号输入端，所述第三扫描信号输入端作为所述耦合控制信号端，所述第三扫描信号输入端用于接入第三扫描信号；

所述第三扫描信号为单脉冲信号，所述第三扫描信号的单脉冲信号与所述第二扫描信号的前(m-1)个脉冲信号中的任一个脉冲信号重叠。

6.根据权利要求4所述的像素电路，其特征在于，还包括第三扫描信号输入端，所述第三扫描信号输入端作为所述耦合控制信号，所述第三扫描信号输入端用于输入第三扫描信号；

所述第三扫描信号与所述第一扫描信号、所述第二扫描信号由同一扫描电路输出；

所述第三扫描信号为所述第一扫描信号的前(2a-1)级扫描信号，其中2≤a≤m，其中，a为整数；一帧内，所述第一扫描信号的相邻两个脉冲信号的下降沿之间的间隔时间等于两行所述像素电路的扫描时间。

7.根据权利要求1或2所述的像素电路，其特征在于，所述耦合模块包括电容；

所述数据写入模块的控制端与第一扫描信号输入端电连接，所述数据写入模块的第一端与数据电压输入端电连接，所述数据写入模块的第二端与所述驱动晶体管的第一极电连接；

所述耦合模块的第一端与所述驱动晶体管的栅极电连接，所述耦合模块的第二端与耦合控制信号端电连接，所述耦合电容的两个极板分别作为所述耦合模块的第一端和第二端；

所述补偿模块的控制端与所述第一扫描信号输入端电连接，所述补偿模块的第一端与所述驱动晶体管的第二极电连接，所述补偿模块的第二端与所述驱动晶体管的栅极电连接；

所述发光控制模块包括第一发光控制单元和第二发光控制单元，所述第一发光控制单元和第二发光控制单元的控制端与发光控制信号输入端电连接，所述第一发光控制单元的第一端与第一电源电压输入端电连接，所述第一发光控制单元的第二端与所述驱动晶体管的第一极电连接；

所述第二发光控制单元的第一端与所述驱动晶体管的第二极电连接，所述第二发光控制单元的第二端与所述发光模块的第一端电连接，所述发光模块的第二端与第二电源电压输入端电连接；

优选的，所述像素电路还包括第二初始化模块；

所述第二初始化模块用于在所述特性恢复阶段、所述初始化阶段和所述数据写入阶段中的任意阶段，向所述发光模块的第一端写入初始化电压。

8.一种像素电路的驱动方法，其特征在于，包括：

在特性恢复阶段，数据写入模块将数据电压写入到驱动晶体管的第一极；耦合模块将驱动晶体管的栅极的电位耦合至预设电压，其中所述预设电压与所述数据电压的差值与所述驱动晶体管导通时所述驱动晶体管的栅极与第一极的电压差值正负相反；

在初始化阶段，第一初始化模块向所述驱动晶体管的栅极写入初始化电压；

在数据写入阶段，数据写入模块将数据电压写入到驱动晶体管的第一极；补偿模块将包含所述驱动晶体管阈值电压信息的补偿信号写入所述驱动晶体管的栅极；

在发光阶段，驱动晶体管根据驱动晶体管栅极的电压和驱动晶体管第一极的电压产生驱动信号，所述发光控制模块控制所述驱动信号输出至所述发光模块；

其中一帧内，所述特性恢复阶段在所述初始化阶段之前。

9.一种显示面板，其特征在于，包括权利要求1-7任一项所述的像素电路，还包括多条扫描线和扫描电路，所述扫描电路包括多个级联的移位寄存器，其中第i级移位寄存器的输出端连接第i扫描线连接第i行所述像素电路，其中1≤i≤n，n表示所述移位寄存器的总级数；所述移位寄存器用于在一帧内，输出脉冲信号。

10.根据权利要求9所述的显示面板，其特征在于，所述脉冲信号为m脉冲信号，m为大于或等于2的整数；第k行像素电路的耦合模块的第二端与第k-2a+1扫描线电连接，2≤a≤m，其中，a为整数，第k行像素电路的数据写入模块的控制端与第k扫描线电连接，第k行像素电路的初始化模块的控制端与第k-1扫描线电连接，其中4≤k≤n。

Images