CN111696968A - 半导体结构的制造方法 - Google Patents

Abstract

本发明实施例涉及一种半导体结构的制造方法，包括：形成晶圆堆叠结构，所述晶圆堆叠结构包括至少二片晶圆，所述晶圆包括若干芯片；对所述晶圆堆叠结构进行切割步骤，且在所述晶圆堆叠结构切割步骤之后，所述晶圆堆叠结构中的所述若干芯片处于未分离状态；进行所述芯片分离步骤，使所述晶圆堆叠结构中的所述芯片相分离。本发明能够有效的避免对晶圆中芯片造成误切割，改善半导体结构的性能。

Description

半导体结构的制造方法

技术领域

本发明实施例涉及半导体技术领域，特别涉及一种半导体结构的制造方法。

背景技术

近年来，随着半导体器件不断响应“更快、更便宜、更小”的需求，三维堆叠型3D封装技术已经进入了主流半导体制造中。其中，TSV(硅通孔)技术通过垂直的芯片通孔互联，带来了更短的互联长度和更小的封装面积，在很大程度上提高了信号传输速度并减小了寄生功耗。

现有三维堆叠型3D封装结构的形成方法通常包括：在垂直于晶圆(wafer)表面方向上堆叠键合多片晶圆；之后，将键合的多片晶圆沿晶圆切割道进行切割，获得若干颗分立的芯片(chip)。

然而，现有技术形成的3D封装结构性能仍有待提高。

发明内容

本发明实施例解决的技术问题为提供一种半导体结构的制造方法，改善半导体结构的性能。

为解决上述技术问题，本发明实施例提供一种半导体结构的制造方法，包括：形成晶圆堆叠结构，所述晶圆堆叠结构包括至少二片晶圆，所述晶圆包括若干芯片；对所述晶圆堆叠结构进行切割步骤，且在所述晶圆堆叠结构切割步骤之后，所述晶圆堆叠结构中的所述若干芯片处于未分离状态；进行所述芯片分离步骤，使所述晶圆堆叠结构中的所述芯片相分离。

与现有技术相比，本发明实施例提供的半导体结构的制造方法的技术方案具有以下优点：

本发明实施例提供的半导体结构的制造方法的技术方案中，形成晶圆堆叠结构，所述晶圆堆叠结构包括至少二片晶圆，所述晶圆包括若干芯片；对所述晶圆堆叠结构进行切割步骤，且在所述晶圆堆叠结构切割步骤之后，所述晶圆堆叠结构中的所述若干芯片处于未分离状态；进行所述芯片分离步骤，使所述晶圆堆叠结构中的所述芯片相分离。采用本发明实施例提供的制造方法，有利于避免切割步骤中对芯片造成切割损伤，改善半导体结构的性能。

另外，形成晶圆堆叠结构以及切割步骤包括：交替进行晶圆堆叠步骤以及晶圆单元切割步骤，每一次晶圆堆叠步骤在沿第一方向上键合一晶圆单元，且晶圆单元切割步骤中沿前一次晶圆堆叠步骤键合的晶圆单元的切割道切割晶圆单元，且在晶圆单元切割步骤之后，切割的所述晶圆单元中各芯片处于未分离状态，直至在沿第一方向上键合预设数量的晶圆；然后进行芯片分离不追，使预设数量的晶圆中的芯片相分离。本发明实施例中形成3D半导体结构，并且能够有效的防止对晶圆中的芯片造成误切割，改善制造的半导体结构的性能。

另外，晶圆单元切割步骤包括第一次晶圆单元切割步骤，且所述第一次晶圆单元切割步骤采用的切割方法为激光隐形切割法，使得第一次晶圆单元切割步骤后第一晶圆单元为完整晶圆，使得第一晶圆单元能够为后续键合的晶圆单元提供支撑作用，且约束后续键合的晶圆单元中的芯片。

另外，所有晶圆单元切割步骤采用的切割方法均相同，为激光隐形切割法，使得激光隐形切割法能够最大程度的应用于3D半导体结构制造过程中，使得预设数量的晶圆均经历激光隐形切割，充分有效利用激光隐形切割法带来的好处，从而进一步的改善半导体结构的性能。

另外，前一次所述晶圆单元切割步骤或者后一次晶圆单元切割步骤中的一片晶圆单元切割步骤采用的切割方法为激光隐形切割法。采用激光隐形切割法对晶圆单元进行切割后，晶圆单元的切割道仍被保留，因而晶圆单元仍具有完整形貌；该具有完整形貌的晶圆单元能够对位于其上方的晶圆单元提供良好的支撑作用，尤其是对位于其上方的晶圆单元的切割道具有良好的支撑作用，因而对位于其上方的晶圆单元进行晶圆单元切割步骤过程中，能够有效的防止正在切割的晶圆单元出现晶圆破裂的问题，进而进一步的改善制造的半导体结构的性能。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。

图1至图11为本发明实施例提供的半导体结构的制造方法中各步骤对应的剖面结构示意图。

具体实施方式

由背景技术可知，现有的3D半导体结构的性能有待提高。

分析发现，现有芯片堆叠(stack die)的方法通常为：先将单片晶圆切割形成芯片，然后将切割后的芯片堆叠于另一晶圆上，这一方法称为chip on wafer。Chip on wafer的方法工艺步骤复杂，相应的成本也更高，为此希望提出一种新的切割方案，将多片晶圆进行堆叠后再进行单次切割。

然而，进一步分析发现，随着3D半导体结构中堆叠的晶圆数量增加，堆叠后的半导体结构厚度越来越厚，采用单次切割处理难以有效切割半导体结构，易对芯片造成误切割，尤其是当晶圆之间存在较大对准误差时，更易对芯片造成误切割。

为解决上述问题，本发明实施例提供一种半导体结构的制造方法，进行多次晶圆堆叠步骤，且在每一次晶圆堆叠步骤后进行晶圆单元切割步骤，将前一次堆叠的晶圆单元进行切割，有效的避免对芯片造成误切割，改善半导体结构的性能。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。

图1至图11为本发明实施例提供的半导体结构的制造方法中各步骤对应的剖面结构示意图。

半导体结构的制造方法包括：形成晶圆堆叠结构，所述晶圆堆叠结构包括至少二片晶圆，所述晶圆包括若干芯片；对所述晶圆堆叠结构进行切割步骤，且在所述晶圆堆叠结构切割步骤之后，所述晶圆堆叠结构中的所述若干芯片处于未分离状态；进行所述芯片分离步骤，使所述晶圆堆叠结构中的所述芯片相分离。

其中，形成所述晶圆堆叠结构以及进行所述切割步骤，包括：进行多次晶圆堆叠步骤，每一次晶圆堆叠步骤在沿第一方向上堆叠一晶圆单元，直至在沿所述第一方向上堆叠预设数量的晶圆，所述晶圆单元包括一片晶圆，或者，所述晶圆单元包括沿所述第一方向上堆叠的至少两片晶圆；在每一次所述晶圆堆叠步骤之后，进行晶圆单元切割步骤，沿前一次晶圆堆叠步骤堆叠的晶圆单元的切割道切割所述晶圆单元，且在所述晶圆单元切割步骤切割的晶圆单元中各芯片处于未分离状态；进行芯片分离步骤，使所述预设数量的晶圆中的芯片相分离。

所述晶圆单元切割步骤包括第一次晶圆单元切割步骤，所述晶圆堆叠步骤包括第一次晶圆堆叠步骤，所述第一次晶圆堆叠步骤中堆叠第一晶圆单元。以下将以进行第一次晶圆堆叠步骤为起始点对本实施例提供的制造方法进行详细说明。

参考图1，进行第一次晶圆堆叠步骤，沿第一方向上堆叠第一晶圆单元101。

所述第一晶圆单元101具有正面和与所述正面相对的背面，且所述第一方向与正面以及背面相垂直。

本实施例中，所述第一晶圆单元101包括一片晶圆。其中，所述晶圆为采用集成电路制作工艺制作的，所述晶圆包括多个芯片区I以及位于相邻芯片区I之间的切割道(未标示)，芯片区I具有芯片。

为了提高第一晶圆单元101的机械强度，为第一晶圆单元101提供机械支撑作用，在进行所述第一次晶圆堆叠步骤之前，还包括：提供载板100；在所述第一次晶圆堆叠步骤中，在所述载板100上键合所述第一晶圆单元101。

所述载板100除具有机械支撑作用外，还具有在后续的晶圆单元切割步骤后起到粘附第一晶圆单元101各芯片的作用。具体地的，后续晶圆单元切割步骤中切割第一晶圆单元101，由于第一晶圆单元101中各芯片粘附于载板100上，所述载板100对各芯片的位置具有固定作用，成功能够有效的避免第一晶圆单元100中各芯片发生分离；即使后续的第一次晶圆单元切割步骤的切割方法采用激光非隐形切割、锯片刀切割或者电浆切割，也能够保证第一晶圆单元101中的各芯片处于未分离状态。

所述载板100可以为废弃晶圆，还可以为玻璃基板、半导体基板或者陶瓷基板。本实施例中，通过在载板100与第一晶圆单元101之间设置临时键合层10，实现第一晶圆单元101与载板100之间的键合。

参考图2，对所述第一晶圆单元101中的晶圆进行减薄处理。

具体地，所述减薄处理过程中，对晶圆背面进行研磨，直至晶圆厚度符合要求。将所述晶圆进行减薄处理，有利于减小封装后形成的封装结构的整体厚度。

本实施例中，在后续切割第一晶圆单元101之前对晶圆进行减薄处理，使得后续切割第一晶圆单元101所需切割的厚度相对较薄，并且有利于保证在后续切割过程中第一晶圆单元101中的各芯片不会发生分离，且避免发生晶圆破裂的问题。

若先切割第一晶圆单元后对晶圆进行减薄处理，由于切割后的晶圆机械强度相对较弱，对晶圆进行减薄处理过程中易造成晶圆破裂或者芯片分离。

在进行减薄处理后，在沿第一方向上，所述第一晶圆单元101的厚度范围为50μm～100μm，保证后续在切割第一晶圆单元101的第一次晶圆单元切割步骤中，切割的所述第一晶圆单元101在沿所述第一方向上的厚度为50μm～100μm，例如为55μm、60μm、70μm、85μm、92μm。

这样设置的好处包括：若第一晶圆单元101的厚度过薄，第一晶圆单元101中晶圆机械强度较弱，则后续在第一次晶圆单元切割步骤中易造成晶圆破裂；若第一晶圆单元101的厚度过厚，不仅不利于降低半导体的整体厚度，并且还会增加后续切割第一晶圆单元101的工艺难度。

需要说明的是，本实施例中以第一晶圆单元101具有一片晶圆为例；在其他实施例中，所述第一晶圆单元还可以包括沿第一方向上相键合的至少两片晶圆，并且相键合的至少两片晶圆均可以为经历了减薄处理的晶圆，保证所述第一晶圆单元在沿第一方向上的厚度在50μm～100μm即可。

参考图3，在所述第一次晶圆堆叠步骤之后，进行第一次晶圆单元切割步骤，沿所述第一次晶圆步骤堆叠的第一晶圆单元101的切割道切割所述第一晶圆单元101，且在所述第一次晶圆单元切割步骤之后，切割的所述第一晶圆单元101中各芯片处于未分离状态。

本实施例中，所述第一次晶圆单元切割步骤采用的切割方法为激光隐形切割法(Laser Stealth Dicing)，沿所述第一晶圆单元101的切割道切割所述第一晶圆单元101。

激光隐形切割工艺，是运用多光子吸收的光学损伤现象来完成切割，当激光束扫描在晶圆切割道位置时，聚集在晶圆材料内部的激光强度迅速增强因而晶圆材料被加工，从而在晶圆材料内部形成一个改质层，使晶圆材料由结构紧凑、结合紧密的不易于分断的整体改变成结合松散、易于分断的脆整体，实际芯片仍处于未分离状态；后续在晶圆上粘附扩张贴片膜，利用扩张贴片膜扩展时的张力使芯片分开。

需要说明的是，由于激光隐形切割工艺本身具有的特性，使得切割后第一晶圆单元101中的各芯片本身仍处于未分离的状态，因此，采用激光隐形切割工艺切割第一晶圆单元101的方案中，也可以无需提供前述的载板100。图3中，以多个圆点示出第一次晶圆单元切割步骤切割第一晶圆单元101的位置。

还需要说明的是，在其他实施例中，第一晶圆单元切割步骤采用的切割方法还可以为锯片刀切割法、电浆切割法或者激光非隐形切割法。

参考图4，进行第二次晶圆堆叠步骤，在所述第一晶圆单元101上沿第一方向堆叠第二晶圆单元102。

本实施例中，所述第二晶圆单元102包括一片晶圆，且该晶圆具有芯片区I以及位于相邻芯片区I之间的切割道。

具体地，将所述第二晶圆单元102的切割道与第一晶圆单元101的切割道对准，以在第一晶圆单元101背面上键合第二晶圆单元102。

本实施例中，采用熔融键合工艺，在所述第一晶圆单元101背面上键合第二晶圆单元102。在其他实施例中，还可以采用直接键合工艺或者粘合层键合工艺，在第一晶圆单元背面上键合第二晶圆单元。

参考图5，去除所述载板100(参考图4)。

去除所述载板100，暴露出第一晶圆单元101正面，以便于对第一晶圆单元101正面进行工艺处理，例如可以在第一晶圆单元101正面形成电连接结构，或者，还可以在第一晶圆单元101正面键合另一晶圆单元。

并且，所述载板100经历了前述的减薄处理以及切割处理，载板100的机械强度变弱，所述载板100提供的支撑作用相对变弱。在去除所述载板100后，后续采用新载板替代所述载板100，从而保证为第一晶圆单元101和第二晶圆单元102提供良好的机械支撑。

参考图6，提供新的载板103；将所述第一晶圆单元101正面临时键合于所述新的载板103上；对所述第二晶圆单元102中的晶圆进行减薄处理。

有关所述新的载板103以及临时键合的详细说明，可参考前述相应的说明，在此不再赘述。需要说明的是，在其他实施例中，当第一晶圆单元正面上键合有其他晶圆单元时，则相应将其他晶圆单元键合于新的载板上，或者，将第一晶圆单元背面键合于新的载板上。

对所述第二晶圆单元102中的晶圆进行减薄处理的方法包括：对所述第二晶圆单元102中的晶圆背向第一晶圆单元101的表面进行研磨处理，直至第二晶圆单元102中的晶圆厚度符合设计要求。

在进行减薄处理后，在沿第一方向上，所述第二晶圆单元102的厚度范围为50μm～100μm，保证后续在切割第二晶圆单元1021的第二次晶圆单元切割步骤中，切割的所述第二晶圆单元102在沿所述第一方向上的厚度为50μm～100μm，例如为55μm、60μm、70μm、85μm、92μm。

这样设置的好处包括：若第二晶圆单元102的厚度过薄，第二晶圆单元102中晶圆机械强度较弱，则后续在第二次晶圆单元切割步骤中易造成晶圆破裂；若第二晶圆单元1021的厚度过厚，不仅不利于降低半导体的整体厚度，并且还会增加后续切割第二晶圆单元102的工艺难度。

需要说明的是，本实施例中以第二晶圆单元102具有一片晶圆为例；在其他实施例中，所述第二晶圆单元还可以包括沿第一方向上相键合的至少两片晶圆，并且相键合的至少两片晶圆均可以为经历了减薄处理的晶圆，保证所述第二晶圆单元在沿第一方向上的厚度在50μm～100μm即可。

还需要说明的是，前一次晶圆堆叠步骤键合的晶圆单元的厚度可以与后一次晶圆堆叠步骤键合的晶圆单元的厚度相同，前一次晶圆堆叠步骤键合的晶圆单元的厚度还可以与后一次晶圆堆叠步骤键合的晶圆单元的厚度不同；前一次晶圆堆叠步骤键合的晶圆单元中晶圆数量可以与后一次晶圆堆叠步骤键合的晶圆单元中晶圆数量相同，前一次晶圆堆叠步骤键合的晶圆单元中晶圆数量还可以与后一次晶圆堆叠步骤键合的晶圆单元中晶圆数量不同。

参考图7，在对所述第二晶圆单元102中晶圆进行减薄处理后，进行第二次晶圆单元切割步骤，沿第二次晶圆堆叠步骤堆叠的第二晶圆单元102的切割道切割所述第二晶圆单元102，且在所述第二次晶圆单元切割步骤之后，切割的所述第二晶圆单元102中各芯片处于未分离状态。

所述第二次晶圆单元切割步骤采用的切割方法包括激光隐形切割法、锯片刀切割法、电浆切割法或者激光非隐形切割法。

由于所述第二次晶圆单元切割步骤不会对第一晶圆单元101进行切割，而仅对第二晶圆单元102的切割道进行切割，因此，即使第二晶圆单元102与第二晶圆单元101的切割道之间对准精度较差，所述第二次晶圆单元切割步骤也不会对第一晶圆单元101中的芯片造成切割损伤。

相应的，本实施例提供的制造方法中，第二晶圆单元102与第一晶圆单元101之间的对准精度要求较低，有利于降低第一次晶圆堆叠步骤与第二次晶圆堆叠步骤之间的键合难度，也就是说，有利于降低前一次晶圆堆叠步骤与后一次晶圆堆叠步骤之间的键合难度。

由于第一晶圆单元101中的各芯片处于未分离状态，且第二晶圆单元102的各芯片键合于第一晶圆单元101上，因此即使第二次晶圆单元切割步骤采用的切割方法为激光非隐形切割、锯片刀切割或者电浆切割，在第二次晶圆单元切割步骤之后第二晶圆单元102中的各芯片也相应处于未分离状态。

本实施例中，所述第二次晶圆单元切割步骤采用的切割方法为激光隐形切割法。

在其他实施中，所述第二次晶圆单元切割步骤采用的切割方法还可以为锯片刀切割法、电浆切割法或者激光非隐形切割法，当第二晶圆单元切割步骤采用的切割方法不是激光隐形切割时，第二晶圆单元中的各芯片之间被切割开，但是由于第二晶圆单元键合于第一晶圆单元上，且第一晶圆单元中各芯片处于未分离状态，因此，受到第一晶圆单元约束作用的第二晶圆单元中各芯片也能够保持未分离状态。

参考图8，后续的工艺步骤包括：交替进行所述晶圆堆叠步骤以及所述晶圆单元切割步骤，每一次晶圆堆叠步骤在沿第一方向上键合一晶圆单元104，直至在沿第一方向上键合预设数量的晶圆。

所述预设数量大于等于3。有关所述晶圆单元104的详细描述，可参考前述对第一晶圆单元101以及第二晶圆单元102的相应描述。

需要说明的是，在每一次晶圆单元切割步骤之前，前一次晶圆堆叠步骤中键合的晶圆单元104中的晶圆均经历了减薄处理；并且，在进行每一次减薄处理前，还可以先去除用于起到支撑作用的载板103，接着提供新的载板130用于临时键合。在键合预设数量的晶圆后，去除用于临时键合的载板130。

本实施例中，所有晶圆单元切割步骤采用的切割方法均相同，为激光隐形切割法。因而能够完全采用激光隐形切割法制作半导体结构，最大限度的发挥激光隐形切割法带来的好处。

需要说明的是，所述晶圆单元切割步骤采用的切割方法还可以包括激光非隐形切割法、锯片刀切割法或者电浆切割法。

例如，在其他实施例中，如图9所示，前一次所述晶圆单元切割步骤或者后一次晶圆单元切割步骤中的一片晶圆单元切割步骤采用的切割方法为激光隐形切割法，更具体的，前一次晶圆单元切割步骤采用的切割方法为激光隐形切割法，后一次晶圆单元切割步骤采用的切割方法为锯片刀切割法、电浆切割法或者激光非隐形切割法，或者，前一次晶圆单元切割步骤采用的切割方法为锯片刀切割法、电浆切割法或者激光非隐形切割法，后一次晶圆单元切割步骤采用的切割方法为激光隐形切割法。这样设置的好处包括：

采用激光隐形切割法对一晶圆单元104进行切割后，该晶圆单元104的切割道仍被保留，因而该晶圆单元104仍具有完整形貌；该具有完整形貌的晶圆单元104能够对位于其上方的晶圆单元能够提供良好的支撑作用，尤其是对位于其上方的晶圆单元104的切割道具有良好的支撑作用，因而对位于其上方的晶圆单元104进行晶圆单元切割步骤过程中，切割方法可以不采用激光隐形切割而采用传统的切割方法，如采用锯片刀切割法、电浆切割法或者激光非隐形切割法，且能够有效的避免正在切割的晶圆单元104出现晶圆破裂的问题。

在另一些实施例中，在所有晶圆单元切割步骤中，还可以将激光隐形切割法、激光非隐形切割法、锯片刀切割法或者电浆切割法任意搭配使用。例如，最后一次晶圆单元切割步骤采用的切割方法为激光非隐形切割法、锯片刀切割法或者电浆切割法，其余晶圆单元切割步骤采用的切割方法均为激光隐形切割法。

参考图10，进行芯片分离步骤，使所述预设数量的晶圆中的芯片相分离。

本实施例中，进行芯片分离步骤的方法包括：提供扩张划片膜105；将所述预设数量的晶圆粘附于所述扩张划片膜105上；利用所述扩张划片膜105向所述预设数量的晶圆施加垂直于所述第一方向的张力F，使所述预设数量的晶圆中的芯片相分离；去除所述扩张划片膜105。

需要说明的是，图10示出了具有高晶圆对准精度以及高晶圆单元切割对准精度的情形；当晶圆对准精度较差或者晶圆单元切割对准精度较差时，如图11所示，采用本实施例提供的半导体结构的制造方法，仍能切割预设数量的晶圆实现芯片相分离，且不会损伤到晶圆中的芯片，相邻层芯片侧壁之间具有一定的台阶差，即相邻芯片侧壁之间不齐平。

本发明实施例提供的技术方案中，交替进行晶圆堆叠步骤以及晶圆单元切割步骤，以在沿第一方向键合预设数量的晶圆，并最终实现芯片分离。由于每一次晶圆单元切割步骤切割的晶圆单元厚度相对较薄，因而能够避免单次切割步骤切割的晶圆总厚度较厚带来的晶圆破裂或者芯片分离的问题。

并且，每一次晶圆单元切割步骤仅切割单次晶圆堆叠步骤键合的晶圆单元，而不会对位于该晶圆单元下方的另一晶圆单元进行切割，如此，能够有效的避免对另一晶圆单元的芯片造成误切割，从而防止出现芯片切割损伤的问题。同时，本实施例对于晶圆单元之间的对准精度要求较低，有利于降低晶圆堆叠步骤的工艺难度。

此外，本实施例中，由于每一晶圆单元的厚度较预设数量的晶圆的整体厚度薄很多，因此能够在兼顾晶圆机械强度的同时，采用激光隐形切割法切割每一晶圆单元，进而使得预设数量的晶圆均采用激光隐形切割法进行切割，将激光隐形切割法应用于3D半导体结构中，有效的利用激光隐形切割法具有芯片表面污染少、芯片侧壁光滑且切割道宽度小的优点，进一步的改善形成的半导体结构的质量。

本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。

Claims (11)

1.一种半导体结构的制造方法，其特征在于，包括：

形成晶圆堆叠结构，所述晶圆堆叠结构包括至少二片晶圆，所述晶圆包括若干芯片；

对所述晶圆堆叠结构进行切割步骤，且在所述晶圆堆叠结构切割步骤之后，所述晶圆堆叠结构中的所述若干芯片处于未分离状态；

进行所述芯片分离步骤，使所述晶圆堆叠结构中的所述芯片相分离。

2.如权利要求1所述的制造方法，其特征在于，进行所述形成所述晶圆堆叠结构以及所述进行所述切割步骤的方法包括：

进行多次晶圆堆叠步骤，每一次晶圆堆叠步骤在沿第一方向上键合一晶圆单元，直至在沿所述第一方向上键合预设数量的晶圆，所述晶圆单元包括一片晶圆，或者，所述晶圆单元包括沿所述第一方向上相键合的至少两片晶圆；

在每一次所述晶圆堆叠步骤之后，进行晶圆单元切割步骤，沿前一次晶圆堆叠步骤键合的晶圆单元的切割道切割所述晶圆单元，且在所述晶圆单元切割步骤之后，切割的所述晶圆单元中各芯片处于未分离状态。

3.如权利要求2所述的制造方法，其特征在于，所述晶圆单元切割步骤包括第一次晶圆单元切割步骤，且所述第一次晶圆单元切割步骤采用的切割方法为激光隐形切割法。

4.如权利要求3所述的制造方法，其特征在于，所有晶圆单元切割步骤采用的切割方法均相同。

5.如权利要求2或3所述的制造方法，其特征在于，所述晶圆单元切割步骤采用的切割方法包括激光隐形切割法、锯片刀切割法、电浆切割法或者激光非隐形切割法。

6.如权利要求2或3所述的制造方法，其特征在于，前一次所述晶圆单元切割步骤或者后一次晶圆单元切割步骤中的一片晶圆单元切割步骤采用的切割方法为激光隐形切割法。

7.如权利要求2所述的制造方法，其特征在于，每一次晶圆单元切割步骤中，切割的晶圆单元在沿所述第一方向上的厚度为50μm～100μm。

8.如权利要求2或7所述的制造方法，其特征在于，在每一次所述晶圆堆叠之后、进行所述晶圆单元切割步骤之前，还包括：对前一次晶圆堆叠步骤堆叠的晶圆单元中的晶圆进行减薄处理。

9.如权利要求2所述的制造方法，其特征在于，所述晶圆堆叠步骤包括第一次晶圆堆叠步骤，所述第一次晶圆堆叠步骤中堆叠第一晶圆单元；在进行所述第一次晶圆堆叠步骤之前，还包括，提供载板；在所述第一次晶圆堆叠步骤中，在所述载板上临时键合所述第一晶圆单元。

10.如权利要求9所述的制造方法，其特征在于，切割所述第一晶圆单元的晶圆单元切割步骤为第一晶圆单元切割步骤，且所述第一晶圆单元切割步骤采用的切割方法为激光隐形切割法、锯片刀切割法、电浆切割法或者激光非隐形切割法。

11.如权利要求1所述的制造方法，其特征在于，所述进行芯片分离步骤的方法包括：提供扩张划片膜；将所述预设数量的晶圆粘附于所述扩张划片膜上；

利用所述扩张划片膜向所述预设数量的晶圆施加垂直于所述第一方向的张力，使所述预设数量的晶圆中的芯片相分离；去除所述扩张划片膜。

Images