CN111684344A - 光半导体元件及其制造方法 - Google Patents
光半导体元件及其制造方法 Download PDFInfo
- Publication number
- CN111684344A CN111684344A CN201880088214.5A CN201880088214A CN111684344A CN 111684344 A CN111684344 A CN 111684344A CN 201880088214 A CN201880088214 A CN 201880088214A CN 111684344 A CN111684344 A CN 111684344A
- Authority
- CN
- China
- Prior art keywords
- layer
- electrode
- mesa structure
- mesa
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 280
- 230000003287 optical effect Effects 0.000 title claims description 154
- 238000000034 method Methods 0.000 title claims description 35
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 239000000758 substrate Substances 0.000 claims abstract description 33
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 claims description 14
- 239000011347 resin Substances 0.000 claims description 13
- 229920005989 resin Polymers 0.000 claims description 13
- 230000015572 biosynthetic process Effects 0.000 claims description 10
- 230000008569 process Effects 0.000 claims description 9
- 229920001721 polyimide Polymers 0.000 claims description 5
- 239000009719 polyimide resin Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 360
- 230000035882 stress Effects 0.000 description 31
- 238000005530 etching Methods 0.000 description 20
- 238000005253 cladding Methods 0.000 description 11
- 230000008646 thermal stress Effects 0.000 description 11
- 239000012792 core layer Substances 0.000 description 9
- 150000001875 compounds Chemical class 0.000 description 8
- 239000012535 impurity Substances 0.000 description 8
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 8
- 230000000694 effects Effects 0.000 description 7
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 6
- 230000008859 change Effects 0.000 description 6
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 229910052751 metal Inorganic materials 0.000 description 6
- 239000002184 metal Substances 0.000 description 6
- 239000012141 concentrate Substances 0.000 description 5
- 238000010438 heat treatment Methods 0.000 description 5
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 4
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 4
- KXNLCSXBJCPWGL-UHFFFAOYSA-N [Ga].[As].[In] Chemical compound [Ga].[As].[In] KXNLCSXBJCPWGL-UHFFFAOYSA-N 0.000 description 4
- 238000005336 cracking Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 229910052758 niobium Inorganic materials 0.000 description 4
- 239000010955 niobium Substances 0.000 description 4
- GUCVJGMIXFAOAE-UHFFFAOYSA-N niobium atom Chemical compound [Nb] GUCVJGMIXFAOAE-UHFFFAOYSA-N 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 230000001681 protective effect Effects 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- JBQYATWDVHIOAR-UHFFFAOYSA-N tellanylidenegermanium Chemical compound [Te]=[Ge] JBQYATWDVHIOAR-UHFFFAOYSA-N 0.000 description 4
- 229910052719 titanium Inorganic materials 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000007789 sealing Methods 0.000 description 3
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000001902 propagating effect Effects 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910052717 sulfur Inorganic materials 0.000 description 2
- 239000011593 sulfur Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000001029 thermal curing Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
- G02F1/025—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction in an optical waveguide structure
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29D—PRODUCING PARTICULAR ARTICLES FROM PLASTICS OR FROM SUBSTANCES IN A PLASTIC STATE
- B29D11/00—Producing optical elements, e.g. lenses or prisms
- B29D11/00663—Production of light guides
- B29D11/00673—Supports for light guides
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
- B29D—PRODUCING PARTICULAR ARTICLES FROM PLASTICS OR FROM SUBSTANCES IN A PLASTIC STATE
- B29D11/00—Producing optical elements, e.g. lenses or prisms
- B29D11/00663—Production of light guides
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Health & Medical Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Ophthalmology & Optometry (AREA)
- Mechanical Engineering (AREA)
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
- Optical Integrated Circuits (AREA)
Abstract
具备:半导体基板(2);第1半导体层(3),设置于半导体基板(2)上;台面波导(44),设置于第1半导体层(3)的主面上;埋入层(5),以使第1半导体层(3)的上表面的一部分露出的方式,覆盖第1半导体层(3)的上表面;以及台面构造(8),设置于第1半导体层(3)的被埋入层(5)覆盖的部分和第1半导体层(3)露出的部分的边界,一方的侧面被埋入层(5)覆盖,另一方的侧面露出,通过降低在埋入层(5)中发生的应力,例如,能够抑制向埋入层(5)发生裂纹,提高可靠性。
Description
技术领域
本发明涉及光半导体元件及其制造方法。
背景技术
例如,在以往的马赫曾德尔(Mach-Zehnder)调制器中使用的光半导体元件具备具有高台面构造的光波导,该光波导包括:设置于半导体基板上的包括n型半导体层的下部包层、设置于下部包层上且具有多量子阱(Multi Quantum Well(MQW))构造的作为光封入层发挥功能的芯层、以及设置于芯层上的包括p型半导体层的上部包层。
该以往的光半导体元件以覆盖半导体基板、下部包层以及高台面构造的光波导的方式,具有例如包括包含苯并环丁烯(BCB)等的树脂的埋入层。在该埋入层中,形成有到达下部包层的主面、光波导的上表面的开口部,在该开口部内,分别形成有与下部包层、上部包层电连接的电极。
专利文献1公开了在马赫曾德尔调制器中使用的光半导体元件中,用包括树脂的埋入层覆盖高台面构造的光波导,并在该埋入层上设置电极的制造方法。
专利文献2公开了在马赫曾德尔调制器中使用的光半导体元件中,将作为埋入层的树脂分成二次涂敷,由此在高台面构造的光波导上形成厚的埋入层的制造方法。
现有技术文献
专利文献
专利文献1:日本特开2014-38322号公报
专利文献2:日本特开2015-21974号公报
发明内容
如专利文献1以及专利文献2那样的在马赫曾德尔调制器中使用的光半导体元件中,为了在下部包层的主面上设置电极,需要在埋入层中设置到达下部包层的主面上的开口部。
然而,在如专利文献1以及专利文献2那样的光半导体元件中,由于向该下部包层形成开口部,埋入层的侧面以几μm的厚度露出,所以在晶片工艺中的加热工序、元件安装时的焊接等中,光半导体元件产生温度变化,在作为埋入层的树脂中发生应力。因此,存在应力集中到埋入层的开口部的外周、特别是开口部弯曲的部位,在作为埋入层的树脂中发生裂纹这样的问题。特别,在为了增大电极和半导体的距离而增大埋入层的厚度的情况下,应力进一步变大,发生裂纹的问题变得显著。
因此,本发明是为了解决这样的以往技术的问题而完成的,其目的在于提供一种通过降低在埋入层中发生的应力,例如能够抑制向埋入层发生裂纹来提高可靠性的光半导体元件及其制造方法。
为了达到以上的目的,本发明的光半导体元件具备:半导体基板;第1半导体层,设置于半导体基板上;台面波导,设置于第1半导体层的主面上;埋入层,以使第1半导体层的上表面的一部分露出的方式,覆盖第1半导体层的上表面;以及台面构造,设置于第1半导体层的被埋入层覆盖的部分和第1半导体层露出的部分的边界,一方的侧面被埋入层覆盖,另一方的侧面露出。
另外,本发明的光半导体元件的制造方法具备:在半导体基板上形成第1半导体层的工序;在第1半导体层的主面上形成台面波导及台面构造的工序;以覆盖半导体基板、第1半导体层、台面波导及台面构造的方式,形成埋入层的工序;以及去除埋入层的一部分,使第1半导体层的主面的一部分露出的工序,在露出的工序中,以在台面构造的一方的侧面留下埋入层,并使台面构造的另一方的侧面露出的方式,使第1半导体层的主面的一部分露出。
如以上所述构成的本发明的光半导体元件及其制造方法能够提供通过降低在埋入层中发生的应力,例如能够抑制向埋入层发生裂纹来提高可靠性的光半导体元件及其制造方法。
附图说明
图1是示出作为本发明的实施方式1的光半导体元件的结构的俯视图。
图2是示出作为本发明的实施方式1的光半导体元件的结构的剖面图。
图3是示出从图1的切断线AA观察的光半导体元件的制造方法的剖面图。
图4是示出从图1的切断线BB观察的光半导体元件的制造方法的剖面图。
图5是用于说明形成图3的第2开口部的工序的剖面图。
图6是用于说明作为本发明的实施方式1的光半导体元件的效果的图。
图7是示出作为本发明的实施方式2的光半导体元件的结构的俯视图。
图8是示出作为本发明的实施方式2的光半导体元件的结构的剖面图。
(附图标记说明)
1:光半导体元件;2:半导体基板;3:第1半导体层;4:台面波导;5:埋入层;6:第1开口部;7:第1电极;8:台面构造;9:第2开口部;10:第2电极;11:第2半导体层(芯层);12:第3半导体层;13:电极焊盘;14:光致抗蚀剂;41:分支部;42:调制部;43:耦合部;44:第1光波导;45:第2光波导;51:第2开口部和埋入层的边界;52:弯曲的部分;53:埋入层的端部。
具体实施方式
实施方式1.
首先,参照附图,说明本发明的光半导体元件的结构。此外,图是示意性的,在概念上说明功能或构造。另外,本发明不限定于以下所示的实施方式。除了特别记载的情况以外,光半导体元件的基本结构在所有实施方式中是共同的。另外,附加同一符号的部分是相同或者与其相当的部分,其在说明书的全文中是共用的。
图1是示出作为本发明的实施方式1的光半导体元件的结构的俯视图。图2是示出作为本发明的实施方式1的光半导体元件的结构的剖面图,图2的(a)是从图1的切断线AA观察的剖面图,图2的(b-1)是从图1的切断线BB观察的剖面图。在本实施方式中,以在马赫曾德尔调制器中使用的光半导体元件为例子进行说明。
本发明的实施方式1所涉及的光半导体元件1具备:半导体基板2;第1导电类型的第1半导体层3,设置于半导体基板2上;以及台面波导4,设置于第1半导体层3的主面上,形成光波导,光半导体元件1具备:埋入层5,以覆盖半导体基板2、第1半导体层3及台面波导4的方式设置;第1开口部6,使台面波导4的上表面的至少一部分露出,设置于埋入层5;第1电极7,设置于第1开口部6内,与台面波导4电连接;第2开口部9,使第1半导体层3的上表面露出,设置于埋入层5;第2电极10,设置于第2开口部9内的第1半导体层3上,与第1半导体层3电连接;以及台面构造8,一部分被埋入层5覆盖,沿着第2开口部9和埋入层5的边界51,设置于第1半导体层3的主面上,以使第2开口部9和埋入层5的边界51位于台面构造8的上表面的方式,台面构造8沿着边界51设置,台面构造8的上表面的一部分沿着边界51通过第2开口部9露出,在与设置第2开口部9的一侧相反的一侧被埋入层5覆盖。
即,本实施方式所涉及的光半导体元件1具备:半导体基板2;第1半导体层3,设置于半导体基板2上;台面波导4,设置于第1半导体层3的主面上;埋入层5,以使第1半导体层3的上表面的一部分露出的方式,覆盖第1半导体层3的上表面;台面构造8,设置于第1半导体层3的被埋入层5覆盖的部分和第1半导体层3露出的部分的边界51,一方的侧面被埋入层5覆盖;以及第2电极10,设置于第1半导体层3上,与第1半导体层3电连接,台面构造8以及边界51以包围第2电极10的方式设置,第2电极10设置于第1半导体层3露出的部分。
半导体基板2是半绝缘性的半导体基板,例如,是包括被掺杂铁(Fe)的磷化铟(InP)等III-V族化合物半导体的半导体基板。
设置于半导体基板2上的第1导电类型的第1半导体层3例如是厚度1.0μm~3.0μm的n型半导体层,设置于图1的虚线所示的区域。即,与包括分支部41、调制部42、以及耦合部43的台面波导4的下部区域、和形成第2电极10的由台面构造8包围的区域,电气地连续地设置。第1半导体层3例如是被掺杂硫(S)的磷化铟(InP)等n型III-V族化合物半导体。
在此,第1半导体层3也可以降低成为台面波导4的下部包层的上层部分的杂质浓度,关于下层部分的杂质浓度,为了降低与电极形成相伴的接触电阻,将杂质浓度设定得较高。
台面波导4如图1所示,具有分支部41、调制部42以及耦合部43,作为光波导设置为从分支部41经由调制部42到耦合部43。台面波导4在调制部42中具备包括平行地配置的第1光波导44以及第2光波导45的多个台面波导。因此,成为如下结构:在分支部41中,一根光波导分支成第1光波导44以及第2光波导45,经由调制部42,在耦合部43中,第1光波导44以及第2光波导45进行耦合。
另外,台面波导4如图2所示,包括作为第1半导体层3的一部分的下部包层、形成于第1半导体层3上的成为第2半导体层的芯层11、以及形成于芯层11上的成为上部包层的与n型不同的p型的第3半导体层12。台面波导4例如具有以宽度1.0μm~2.0μm、高度3.0μm~5.0μm设定的纵横比大的高台面构造。
芯层11作为光波导的光封入层发挥功能,是例如厚度0.3μm~0.6μm的量子阱构造(MQW)的包括AlGaInAs或者InGaAsP的半导体层,层叠不同的材料比例的层而构成。
成为上部包层的p型的第3半导体层12例如是厚度1.5μm至2.5μm的被掺杂锌(Zn)的磷化铟(InP)等p型III-V族化合物半导体层。p型的第3半导体层12也可以为了降低调制部42中的与第1电极7的形成相伴的接触电阻,提高p型的第3半导体层12上部的杂质浓度,或者在p型III-V族化合物半导体上形成高的杂质浓度的掺杂了锌(Zn)的p型砷化铟镓(InGaAs)层等。
埋入层5以覆盖半导体基板2、第1半导体层3以及台面波导4的方式,覆盖光半导体元件1整体。埋入层5包括树脂,例如包括包含苯并环丁烯(BCB)或者聚酰亚胺树脂等的树脂。
第1开口部6如图2的(a)所示,以使调制部42中的第1光波导44以及第2光波导45的台面波导4上表面的至少一部分露出的方式,设置于埋入层5。即,形成于台面波导4的上层的上部包层即第3半导体层12露出。
第1电极7如图2的(a)所示,在第1开口部6内,以与作为台面波导4上表面的上部包层的p型的第3半导体层12电连接的方式,分别设置于调制部42的第1光波导44以及第2光波导45。第1电极7例如是包括钛、铂、金的电极。除此以外,钽、钼、铌等接合的金属等能够根据半导体的种类适宜地选择。
第1电极7为了与第1光波导44以及第2光波导45分别电连接,以与埋入层5上的电极焊盘13电连接的方式设置。电极焊盘13例如是包括钛、铂、金的电极。除此以外,钽、钼、铌等接合的金属等能够根据半导体的种类适宜地选择。
对该电极焊盘13键合有未图示的键合导线(bonding wire),为了使调制部42的第1光波导44以及第2光波导45的分支光的相位分别变化,能够从外部经由第1电极7对光半导体元件1输入电信号。
第2开口部9如图2的(b-1)所示,为了使第2电极10和n型的第1半导体层3的下层电连接,以从埋入层5上表面到达n型的第1半导体层3主面的方式设置。
第2电极10设置于比埋入层5的上表面更下方的在第2开口部9内的底部露出的第1半导体层3上,与n型的第1半导体层3电连接。第2电极10例如是包括钛、铂、金的电极。除此以外,钽、钼、铌等接合的金属等能够根据半导体的种类适宜地选择。对第2电极10键合有未图示的键合导线,为了使第1光波导44以及第2光波导45的分支光的相位分别变化,能够从外部对光半导体元件1输入电信号。
本实施方式的光半导体元件1通过控制对第1电极7以及第2电极10施加的电压,能够使调制部42中的第1光波导44以及第2光波导45的分支光的相位分别变化。
台面构造8如图1以及图2的(b-1)所示,设置于第1半导体层3的主面上,设置于第2开口部9和埋入层5的边界51。在本实施方式中,以包围第2电极10的方式,以矩形形状形成第2开口部9,所以第2开口部9和埋入层5的边界51也具有相同的形状,在四个角形成4个弯曲的部分52。弯曲的部分52是由图1的虚线的圆包围的区域。台面构造8是在第2开口部9和埋入层5的边界51处以包括该4个弯曲的部分52的形状且以包围第2电极10的四方的方式,形成在俯视时矩形形状的高台面构造。矩形形状例如是1边100μm~200μm的长度的正方形。另外,例如,如图1所示,能够在弯曲的部分52的区域中,使台面构造8、开口部9以及埋入层5的边界51在俯视时成为圆弧状。在该情况下,通过成为圆弧形状,施加到埋入层5的应力被分散,能够抑制埋入层5发生裂纹。在此,说明了弯曲的部分52的区域中的、台面构造8、开口部9以及埋入层5的边界51在俯视时成为圆弧状的例子,但也可以使用内角成为钝角的多边形的一部分。
另外,在本实施方式中,说明了以包围第2电极10的四方的方式,设置在俯视时矩形形状的高台面构造的例子,但例如也可以如图2的(b-2)所示,使第2电极10延长,经由第2开口部9的侧面,将第2电极10引出到埋入层5的上表面。在该情况下,台面构造8以包围第1半导体层3和第2电极10被电连接的部分的方式设置。由此,在光半导体元件的安装工序中,能够使导线键合的工序变得容易、或者抑制电极之间的干扰。在此,在将第2电极10引出到埋入层5的上表面的情况下,在台面构造8的侧面,既可以直接形成第2电极10,也可以隔着绝缘膜形成第2电极。
台面构造8与台面波导4同样地用埋入层5覆盖,但如图2的(b-1)所示,以使台面构造8的上表面的一部分以及第1半导体层3露出的方式,在台面构造8和第2电极10相向的面侧,设置第2开口部9。即,台面构造8以使第2开口部9和埋入层5的边界51位于台面构造8的上表面的方式,沿着边界51设置。第2开口部9设置于台面构造8包围第2电极10的区域。
因此,台面构造8的上表面的一部分沿着边界51通过第2开口部9露出,在与设置第2开口部9的一侧的相反侧被埋入层5覆盖。埋入层5设置于作为与设置第2开口部9的一侧的相反侧的、台面构造8和第2电极10不相向的面侧的台面构造8上表面的一部分,台面构造8上的埋入层5的厚度(图2的(b-1)的用“a”图示的厚度)比形成于第1半导体层3的主面上的埋入层5的厚度(图2的(b-1)的用“b”图示的厚度)薄。
台面构造8与台面波导4同样地,包括作为n型的第1半导体层3的一部分的下部包层、形成于n型的第1半导体层3上的包括第2半导体层的芯层11、以及形成于芯层11上的成为上部包层的与n型不同的p型的第3半导体层12,与台面波导4同样地,具有纵横比大的高台面构造。本实施方式的台面构造8未与第1电极7电连接,所以未如台面波导4那样构成光波导。
因此,包括下部包层、芯层、上部包层的台面构造8通过第2开口部9,作为上部包层的第3半导体层12的上表面的一部分露出,第2开口部9和埋入层5的边界51位于作为上部包层的第3半导体层12的上表面。
在此,为了在台面构造8上表面的一部分中留下埋入层5,还考虑后述形成第2开口部9的工序中的光致抗蚀剂掩模的对位精度、蚀刻中的侧蚀刻量等制造上的偏差,例如,优选将台面构造8的宽度设定为几μm~10μm。例如,通过使台面构造8的宽度大于台面波导4的宽度,能够使形成第2开口部9的工序的制造变得容易。
但是,在半导体基板2、第1半导体层3、台面波导4以及台面构造8上覆盖作为埋入层5的树脂时,由于覆盖,在台面波导4、台面构造8上发生树脂的凹凸、即埋入层5的***。该埋入层5的***在形成第2开口部9时,原样地成为台面构造8上部的埋入层的厚度。在台面构造8的宽度大时,台面构造8上部的埋入层5也变厚,在埋入层5中发生的应力变大。因此,为了减小台面构造8上部的埋入层5的厚度,抑制在埋入层5中发生的应力,台面构造8的宽度最好尽可能小。
在如以上所述构成的本实施方式中的光半导体元件1中,从外部对分支部41输入信号光,该信号光通过分支部41,在分支部41中被分支为第1光波导44和第2光波导45。针对分支的信号光(分支光),通过在调制部42中分别控制对第1电极7以及第2电极10施加的电压,使第1光波导44以及第2光波导45的分支光的相位分别变化。相位变化后的分支光在耦合部43中合成,输出到外部。
在如以上所述构成的本实施方式中的光半导体元件中,通过降低在埋入层5中发生的应力、例如在设置于埋入层5的第2开口部9中发生的应力,例如能够抑制向埋入层5发生裂纹,提高可靠性。
另外,本实施方式中的光半导体元件即使在将第2电极10引出到埋入层5的上表面的情况下,也能够使设置第2电极10的埋入层5的侧面变薄。通过使埋入层5的厚度变薄,能够抑制在形成第2开口部9的工序中由于侧蚀刻发生的开口部侧面的凹凸,能够抑制电极金属的剥离、断线。
接下来,说明作为本实施方式的光半导体元件的制造方法。图3是示出从图1的切断线AA观察的光半导体元件1的制造方法的剖面图。图4是示出从图1的切断线BB观察的光半导体元件1的制造方法的剖面图。图5是用于说明形成图3的第2开口部9的工序的剖面图。
首先,在作为本实施方式的光半导体元件1的制造方法中,如图3的(a)、图4的(a)所示,在半导体基板2上形成第1导电类型的第1半导体层3,在第1半导体层3的主面上形成第2半导体层11,在第2半导体层11上形成与第1导电类型不同的第2导电类型的第3半导体层12。
半导体基板2是半绝缘性的半导体基板,例如是包括被掺杂铁(Fe)的磷化铟(InP)等III-V族化合物半导体的半导体基板。第1导电类型的第1半导体层3例如是厚度1.0μm~3.0μm的n型半导体层。
第1半导体层3例如是被掺杂硫(S)的磷化铟(InP)等n型III-V族化合物半导体。第2半导体层11作为光波导的光封入层发挥功能,例如是厚度0.3μm~0.6μm的量子阱构造(MQW)的包括AlGaInAs或者InGaAsP的半导体层,层叠不同的比例的层而构成。在此,第1半导体层3也可以降低成为台面波导4的下部包层的上层部分的杂质浓度,关于下层部分的杂质浓度,为了降低与电极形成相伴的接触电阻,以提高杂质浓度的方式形成。
第3半导体层12例如是厚度1.5μm至2.5μm的被掺杂锌(Zn)的磷化铟(InP)等p型III-V族化合物半导体层。第1半导体层3、第2半导体层11以及第3半导体层12分别通过外延生长形成。在此,第3半导体层12还能够为了降低调制部42中的与电极形成相伴的接触电阻,提高p型的第3半导体层12上部的杂质浓度,或者在p型III-V族化合物半导体上形成高的杂质浓度的掺杂了锌(Zn)的p型砷化铟镓(InGaAs)层等。
接下来,如图3的(b)、图4的(b)所示,通过对第1半导体层3、第2半导体层11以及第3半导体层12进行蚀刻,形成成为光波导的台面波导4以及在第2开口部9和埋入层5的边界51处形成的台面构造8。在蚀刻中,例如使用反应性离子蚀刻等各向异性干蚀刻等,事先用光致抗蚀剂等掩模进行构图,对第3半导体层12、第2半导体层11进行蚀刻,进而进行第1半导体层3的一部分的蚀刻处理,一并形成台面波导和台面构造。
在此,台面构造8设置于在后述工序中形成的第2开口部9和埋入层5的边界51。在本实施方式中,以包围第2电极10的方式,以矩形形状形成在后述中形成的第2开口部9,所以第2开口部9和埋入层5的边界51也具有相同的形状,在四个角形成4个弯曲的部分52。台面构造8是在第2开口部9和埋入层5的边界51处以包括该4个弯曲的部分52的形状且以包围第2电极10的四方的方式,形成在俯视时矩形形状的高台面构造。矩形形状例如是1边100μm~200μm的长度的正方形。另外,例如,如图1所示,能够在弯曲的部分52的区域中,使台面构造8、开口部9以及埋入层5的边界51在俯视时成为圆弧状。在该情况下,通过成为圆弧形状,施加到埋入层5的应力被分散,能够抑制埋入层5发生裂纹。在此,说明了弯曲的部分52的区域中的、台面构造8、开口部9以及埋入层5的边界51在俯视时成为圆弧状的例子,但也可以使用内角成为钝角的多边形的一部分。
然后,如图3的(c)、图4的(c)所示,直至到达半导体基板2,对第1半导体层3的一部分区域进行蚀刻处理而去除。在该蚀刻处理中,剩下的第1半导体层3的区域成为图1的虚线所示的区域。
接下来,如图3的(d)、图4的(d)所示,以覆盖半导体基板2、第1半导体层3、台面波导4以及台面构造8的方式,形成埋入层5。埋入层5例如包括包含苯并环丁烯(BCB)或者聚酰亚胺树脂等的树脂。在形成埋入层5的工序中,例如,在通过旋涂将BCB溶液涂敷到晶片的上表面之后,通过加热进行聚合反应而热硬化。可以是估计该热硬化时的收缩量,以使BCB的厚度成为对台面波导4以及台面构造8和n型的第1半导体层3的高度的合计加上0.5μm的值的方式,设定溶液的粘度和旋涂机的转速。由此,能够使存在于台面波导4以及台面构造8上的BCB的厚度成为1μm以下。
接下来,如图3的(e)、图4的(e)所示,在设置第2电极10的面侧的埋入层5中形成第2开口部9,以使第1半导体层3的主面露出,并且埋入层5在台面构造8的上表面的一部分中留下,使台面构造的上表面露出。即,以使第2开口部9和埋入层5的边界51位于台面构造8的上表面的方式,形成第2开口部9。因此,台面构造8的上表面的一部分沿着边界51通过开口部9露出,在与设置开口部9的一侧的相反侧被埋入层5覆盖。在此,台面构造8由于在最上层形成有成为上部包层的第3半导体层12,所以通过该第2开口部9的形成,第3半导体层12的上表面的一部分露出。在形成该第2开口部9的工序中,在事先用光致抗蚀剂对开口图案进行构图之后,使用干蚀刻,直至第1半导体层3的主面露出为止进行蚀刻。
此时,如图5的(a)所示,例如,转印如下光致抗蚀剂14的图案:掩模开口的外周从台面构造8的内壁81的正上方,与掩模的对位精度相应地,位于台面构造8的内侧。进而,如图5的(b)所示,除了BCB的厚度以外,还考虑加工速度偏差,例如,以能够加工BCB的厚度的1.5倍的厚度的处理时间进行干蚀刻,由此形成第2开口部9,能够使n型的第1半导体层3露出。此时,还发生抗蚀剂掩模的侧蚀刻,所以完成的第2开口部9比原来的掩模的开口扩大。通过将台面构造8的宽度设定为例如掩模的对位精度的二倍和侧蚀刻量的合计,能够使第2开口部9的外周91在台面构造8上,能够以使第2开口部9和埋入层5的边界51位于台面构造8的上表面的方式,在台面构造8上形成埋入层5。
在此,在上述中,示出了利用光致抗蚀剂的构图方法,但还能够通过使用SiO2掩模进行蚀刻,抑制侧蚀刻量,抑制台面构造8的宽度。
然后,如图3的(f)、图4的(f)所示,以使调制部42中的台面波导4的上表面的至少一部分露出的方式,在埋入层5中形成第1开口部6。关于该第1开口部6,例如仅在台面波导4的调制部42中设置第1开口部6,因此转印仅在调制部42的台面波导4的上部设置有开口的光致抗蚀剂的掩模,仅对台面波导4上的埋入层5进行蚀刻,由此使台面波导4上部的第3半导体层12露出,形成第1开口部6。
在此,形成第1开口部6的工序设置于形成第2开口部9的工序之后,但不一定限定于此,也可以在形成第2开口部9的工序之前设置形成第1开口部6的工序。
接下来,如图3的(g)、图4的(g)所示,形成在第1开口部6内与台面波导4电连接的第1电极7、在第2开口部9内与第1半导体层3电连接的第2电极10以及与第1电极7电连接的电极焊盘13。电极焊盘13设置于埋入层5上。
在形成第1电极7、第2电极10以及电极焊盘13的工序中,首先,在元件上表面形成未图示的保护膜。之后,以在形成第1电极7、第2电极10以及电极焊盘13的部位具有开口的抗蚀剂为掩模,去除开口内的保护膜,对用溅射、蒸镀等成膜的例如包括钛、铂、金的金属层进行提离(lift-off)处理,从而能够形成第1电极7、第2电极10以及电极焊盘13。除此以外,钽、钼、铌等接合的金属等能够根据半导体的种类适宜地选择金属层。
在此,在将第2电极10引出到埋入层5的上表面的情况下,也可以为了避免半导体和电极的不需要的连接,在上述去除保护膜的工序中,将抗蚀剂掩模的开口部仅设为第1开口部6以及第2开口部9内的第1电极7以及第2电极10应与半导体连接的部位,在去除保护膜之后,再次形成在形成第1电极7、第2电极10以及电极焊盘13的部位具有开口的抗蚀剂掩模,来形成电极。
根据以上记载,能够制造本实施方式所涉及的光半导体元件1,本实施方式所涉及的光半导体元件1通过降低在埋入层5中发生的应力、例如在设置于埋入层5的第2开口部9中发生的应力,例如能够抑制向埋入层5发生裂纹,提高可靠性。
另外,本实施方式的光半导体元件1的制造方法能够同时形成台面波导4以及台面构造8,所以无需变更以往的光半导体元件的制造方法,而能够制造本实施方式的光半导体元件1。
在此,也可以通过对台面构造8的上表面的一部分选择性地进行蚀刻、或者在台面构造8的上表面选择性地形成绝缘膜、半导体层,使台面波导4和台面构造8的高度变得不同。由此,能够调整台面构造8的上表面的埋入层5的膜厚以及在埋入层中发生的应力,抑制裂纹。
接下来,使用图2,说明本实施方式中的效果。
如在上述中说明,本实施方式所涉及的光半导体元件1在第2开口部9和埋入层5的边界51以包围第2电极10的方式具有台面构造8,在埋入层5的台面构造8和第2电极10相向的面侧,设置第2开口部9。通过该第2开口部9,在台面构造8的上表面中的、台面构造8和第2电极10相向的面侧、即台面构造8包围第2电极10的区域内,台面构造8的上表面露出,在台面构造8和第2电极10未相向的面侧,在台面构造8的上表面的一部分仅形成厚度a的薄的埋入层5。
相对于此,以往的光半导体元件未具有台面构造8,所以与第2开口部9相当的开口部的侧壁仅由埋入层5构成,与该开口部相伴的埋入层5的侧壁的高度等于图2所示的埋入层5的上表面至第1半导体层3的埋入层5的厚度b。
即,本实施方式所涉及的光半导体元件1的基于第2开口部9的台面构造8上部的埋入层5的厚度a大幅小于作为埋入层5的上表面至第1半导体层3的埋入层5的厚度的以往的光半导体元件的与埋入层5的开口部相伴的侧壁的高度b。
在半导体制造工艺、模块安装工艺中,在形成第2开口部9之后,具备多个热处理工序、元件安装时的焊接工序等对光半导体元件1加热的工序。因此,在对光半导体元件1加热时,在光半导体元件1内引起温度变化,在包括BCB、聚酰亚胺树脂等树脂的埋入层5中,发生热应力。
具体而言,在对埋入层5加热时,包括BCB、聚酰亚胺树脂等的埋入层5引起热膨胀。该热膨胀产生想要扩展到未形成埋入层5的区域的力、拉伸应力。因此,想要扩展到未形成埋入层5的第2开口部9的拉伸应力施加到第2开口部9和埋入层5的边界。
特别是在第2开口部9和埋入层5的边界51的弯曲的部分52中,从2个方向施加由热膨胀引起的拉伸应力,埋入层5的应力集中。另外,在形成有深度深的第2开口部9的情况下,埋入层5的侧壁高度变高,所以由热应力引起的拉伸应力在第2开口部9方向上施加到形成于第2开口部9和埋入层5的边界51的埋入层5的侧壁整体,所以埋入层5的侧壁高度越高,在埋入层5中发生的热应力变得越显著。因此,在以往的光半导体元件中,由于光半导体元件1内的温度变化,在与第2开口部9相当的开口部的埋入层5中发生裂纹。
另外,在埋入层中设置到达半导体层的开口部的情况下,为了避免蚀刻残留,进行延长蚀刻时间的过蚀刻,但在到达半导体层之后,开口部的底部的蚀刻停止,向侧面的蚀刻气体的供给增加,侧蚀刻的蚀刻速度增大。
因此,在埋入层的厚度大的以往的光半导体元件中,埋入层的开口部的侧面中的接近半导体层(远离元件上表面)的高度的侧蚀刻发展,如图6的左侧所示,形成檐状的剖面,有时成为电极的剥离以及断线的原因。
然而,本实施方式的光半导体元件1如上所述,在热应力易于集中的第2开口部9和埋入层5的边界51的弯曲的部分52形成台面构造8,大幅减小基于第2开口部9的埋入层5的厚度a。因此,成为想要扩展到未形成埋入层5的第2开口部9的拉伸应力的大部分被台面构造8阻挡的形式,实质上仅厚度a的埋入层5对在第2开口部9和埋入层5的边界51发生的埋入层5的热应力作出贡献。能够减小第2开口部9和埋入层5的边界51处的埋入层5的厚度,所以能够抑制与加热相伴的在第2开口部9和埋入层5的边界51的弯曲的部分52中发生的埋入层5的热应力,能够抑制在埋入层5中发生的裂纹。
另外,如图6的右侧所示,通过台面构造8,能够防止上述埋入层5的侧蚀刻,所以不会如图6的左侧那样形成檐状的剖面,能够防止电极的剥离以及断线。
在本实施方式中,仅通过将台面构造8设置到弯曲的部分52,就能够得到上述效果,但通过如图1所示,台面构造8从四方包围第2电极10,能够进一步减少在第2开口部9和埋入层5的边界51中发生的埋入层5的应力,所以能够得到抑制埋入层5的裂纹的进一步的效果。
另外,在将第2电极10引出到埋入层5的上表面的情况下,埋入层5的开口部的侧面仅为台面构造8上的厚度小的部位,所以能够抑制发生檐状的形状,能够抑制电极图案的剥离、断线。
如以上所述构成的本实施方式的光半导体元件及其制造方法通过降低在埋入层中发生的应力、例如在设置于埋入层的开口部中发生的应力,例如能够抑制向埋入层发生裂纹来提高可靠性。
另外,本实施方式的光半导体元件的制造方法能够同时形成台面波导以及台面构造,所以无需变更以往的制造方法的步骤,而能够制造本实施方式的光半导体元件。
在此,本实施方式中的光半导体元件1中,示出了台面构造8从四方包围第2电极10的结构,但未必限定于此。在满足本实施方式的效果的范围内,例如既可以仅在与第2电极10相向的至少一方设置台面构造8,也可以形成在俯视时L字型、コ的字型的台面构造8。还能够仅在热应力易于集中的第2开口部9和埋入层5的边界51的弯曲的部分52中形成台面构造8。另外,台面构造8的形状不限定于在俯视时矩形形状,也可以在满足本实施方式的效果的范围内,成为在俯视时圆形、多边形。
实施方式2.
本发明所涉及的实施方式2的光半导体元件1的台面构造8的结构与实施方式1不同,由此,除了埋入层5的结构不同以外,其他部分与实施方式1的光半导体元件1同样地构成。另外,本实施方式的光半导体元件1的制造方法与实施方式1相同,所以省略说明。
图7是示出作为本发明的实施方式2的光半导体元件的结构的俯视图。图8是示出作为本发明的实施方式2的光半导体元件的结构的剖面图,图8的(a)是从图7的切断线CC观察的剖面图,图8的(b)是从图7的切断线DD观察的剖面图。
本实施方式的光半导体元件1并非如实施方式1那样以包围第2电极10的方式形成台面构造8,而以包围台面波导4的调制部42中的第1光波导44、第2光波导45、第1电极7以及电极焊盘13的方式,设置台面构造8。
在具体地说明时,如图7所示,台面构造8包括以与第1光波导44以及第2光波导45平行且与电极焊盘13相向的方式设置的第1部分83、以与第1光波导44以及第2光波导45平行且与第1光波导44相向的方式设置的第2部分84、从第1部分83以及第2部分84的两端朝向第1光波导44或者第2光波导45在正交方向上延伸的第3部分85。
第3部分85在第1部分83的一端是在第2电极10与电极焊盘13a之间以与第2电极10相向的方式延伸至第2光波导45附近而设置,在第1部分83的另一端是以与电极焊盘13b相向的方式延伸至第2光波导45附近而设置。另外,第3部分85从第2部分84的两端延伸至第1光波导44附近而设置。即,台面构造8以沿着埋入层5的端部53包围第1电极7以及电极焊盘13的方式设置。
在此,台面构造8的第3部分85能够延伸至在第1光波导44以及第2光波导45中传播的光不会受到影响的位置、例如从第1光波导44或者第2光波导45离开几μm的位置。
通过上述结构,埋入层5如图8的(a)所示,设置于被台面构造8包围的区域内、即台面波导4的调制部42中的形成第1光波导44、第2光波导45、第1电极7以及电极焊盘13的区域内。即,在被台面构造8包围的区域外,如图8的(b)所示,未形成上述埋入层5,所以半导体基板2、第1半导体层3、台面波导4成为露出的状态,台面构造8的上表面的一部分沿着埋入层5的端部53,在设置埋入层5的区域侧被埋入层5覆盖,在与设置埋入层5的区域侧相反的一侧露出。
另外,如图8的(a)所示,台面构造8上表面处的埋入层5与实施方式1同样地,以覆盖台面构造8的上表面的一部分的方式设置,在台面构造8上表面的剩余部分中,形成埋入层5的端部53,成为台面构造的上表面的一部分露出的状态。即,以使埋入层5的端部53位于台面构造8的上表面的方式,沿着埋入层5的端部53,形成台面构造8,所以形成于台面构造8上的埋入层5比形成于半导体基板2、第1半导体层3上的埋入层5大幅变薄。
如以上所述构成的本实施方式的光半导体元件1如图7所示,台面构造8包括第1部分83、第2部分84、第3部分85,以包围第1电极7以及电极焊盘13的方式,设置于埋入层5的端部53。在本实施方式中,台面构造8沿着端部53设置于埋入层5的端部53的弯曲的部分52。因此,如图7所示,在埋入层5的端部53中的、跨越第1光波导44以及第2光波导45的区域中,未形成台面构造8,埋入层5在台面构造8之间由直线图案形成。
在此,在弯曲的部分52中,台面构造8以及埋入层5的端部53也可以使用在俯视时圆弧状或者内角成为钝角的多边形的一部分。
如以上所述构成的本实施方式的光半导体元件1与实施方式1同样地,通过降低在埋入层5中发生的应力,例如能够抑制向埋入层5发生裂纹,提高可靠性。
另外,本实施方式的光半导体元件的制造方法除了形成台面构造8、埋入层5的位置不同以外,与实施方式1相同,所以省略详细的说明,但在本实施方式中,代替形成第2开口部9的工序,而具有如下工序:在形成第1电极7以及电极焊盘13的区域中留下埋入层5,以使第1半导体层3的主面露出的方式,将埋入层5去除一部分。去除埋入层5的方法与实施方式1的形成第2开口部的工序相同,(省略详情)以使埋入层5的端部53位于台面构造8的上表面的方式,沿着埋入层5的端部53,去除埋入层5。进而,以使台面构造8的上表面的一部分沿着埋入层5的端部53在设置埋入层5的区域侧被埋入层5覆盖并在与设置埋入层5的区域侧相反的一侧露出的方式,去除埋入层。
在本实施方式的光半导体元件的制造方法中,也能够与实施方式1同样地,同时形成台面波导4以及台面构造8,所以无需变更以往的制造方法的步骤,而能够制造本实施方式的光半导体元件1。
接下来,详细说明本实施方式的效果。在本实施方式中,台面构造8沿着埋入层5的端部53形成,在台面构造8的上表面,配置埋入层5的端部53,所以埋入层5沿着埋入层5的端部53,覆盖台面构造8上表面的一部分,在与设置埋入层5的区域相反的一侧,台面构造8的上表面露出。因此,形成于台面构造的上表面的埋入层的厚度被形成得较薄。
如在实施方式1中叙述,在包括树脂的埋入层5中,发生半导体工艺、模块安装工艺等工艺引起的热应力,但通过成为上述结构,成为想要从未形成埋入层5的埋入层5的端部53向外侧方向扩展的拉伸应力的大部分被台面构造8阻挡的形式,实质上仅厚度a的埋入层5对在埋入层5的端部53发生的埋入层5的热应力作出贡献。因此,能够减小埋入层5的端部53处的埋入层5的厚度,所以能够降低在埋入层5中发生的应力,能够抑制向埋入层5发生裂纹。
特别是在埋入层5的端部53弯曲的部分52中,从多个方向施加应力,所以埋入层5的应力易于集中,但在本实施方式中,由于将台面构造8设置于弯曲的部分52,所以能够抑制向埋入层5发生裂纹。另外,在本实施方式中,台面构造8以包围第1电极7以及电极焊盘13的方式,沿着易于发生应力的埋入层5的端部53,形成于埋入层5的端部53的大部分,所以能够比实施方式1进一步降低在埋入层中发生的应力,能够抑制向埋入层5发生裂纹。
在此,如图7所示,在埋入层5的端部53的跨越第1光波导44以及第2光波导45的区域中,未形成台面构造8,在埋入层5中形成到达至第1半导体层3的埋入层5的高的侧壁。然而,如上所述,在埋入层5中发生的热应力存在集中到埋入层5的端部53的弯曲的部分52的倾向,而在本实施方式中,在台面构造8之间的跨越第1光波导44以及第2光波导45的区域中,由直线状的图案形成埋入层5。因此,在该直线图案的埋入层5侧壁中发生的工艺引起的热应力小于埋入层5的端部53的弯曲的部分52。
如以上所述构成的本实施方式的光半导体元件与实施方式1同样地,通过降低在埋入层中发生的应力,例如,能够抑制向埋入层发生裂纹来提高可靠性。
此外,本实施方式的光半导体元件1既能够仅在弯曲的部分52中形成台面构造8,也能够在除了跨越台面波导4的区域、形成第2电极10的区域以外的、第2开口部9和埋入层5的边界51全部或者其一部分中形成台面构造8等,能够在不脱离本实施方式的要旨的范围内,适宜地决定台面构造8的形成位置。在该情况下,最好以使在作为光波导的台面波导4中传播的光不受到影响的方式,决定台面构造8的形成位置。
此外,本发明能够在该发明的范围内,自由地组合各实施方式或者将各实施方式适宜地变形、省略。
进而,本发明不限于上述实施方式,能够在实施阶段中在不脱离其要旨的范围内进行各种变形。例如,在本实施方式中,以在马赫曾德尔调制器中使用的光半导体元件为例子进行说明,但不限定于此,还能够应用于使用光半导体元件的其他用途的产品、例如具备脊形状、高台面形状的半导体层的半导体激光器元件等。另外,在上述实施方式中包括各种阶段的发明,能够通过公开的多个构成要件中的适宜的组合提取各种发明。
Claims (14)
1.一种光半导体元件,其特征在于,具备:
半导体基板;
第1半导体层,设置于所述半导体基板上;
台面波导,设置于所述第1半导体层的主面上;
埋入层,以使所述第1半导体层的上表面的一部分露出的方式覆盖所述第1半导体层的上表面;以及
台面构造,设置于所述第1半导体层的被所述埋入层覆盖的部分和所述第1半导体层露出的部分的边界,一方的侧面被所述埋入层覆盖,另一方的侧面露出。
2.根据权利要求1所述的光半导体元件,其特征在于,
所述台面构造设置于所述边界弯曲的部分。
3.根据权利要求1或者2所述的光半导体元件,其特征在于,
具备设置于所述第1半导体层上并与所述第1半导体层电连接的电极,
所述台面构造以及所述边界以包围所述电极的方式设置,
所述电极设置于所述第1半导体层露出的部分。
4.根据权利要求2所述的光半导体元件,其特征在于,
所述弯曲的部分在俯视时至少一部分是圆弧状或者内角为钝角的多边形的一部分。
5.根据权利要求3所述的光半导体元件,其特征在于,
所述电极被引出至所述埋入层的上表面,
所述台面构造包围所述第1半导体层和所述电极被电连接的部分。
6.根据权利要求1所述的光半导体元件,其特征在于,具备:
第1电极,设置于所述台面波导的上表面,与所述台面波导电连接;
第2电极,设置于所述第1半导体层上,与所述第1半导体层电连接;以及
电极焊盘,与所述第1电极电连接,
所述埋入层在设置所述第1电极以及所述电极焊盘的区域中覆盖所述半导体基板、所述第1半导体层以及所述台面波导,在所述埋入层的上表面设置所述第1电极以及所述电极焊盘,
所述台面构造以使所述埋入层的端部位于所述台面构造的上表面的方式沿着所述端部设置,
所述台面构造的上表面的一部分沿着所述埋入层的端部,在设置所述埋入层的区域侧被所述埋入层覆盖,在与设置所述埋入层的区域侧相反的一侧露出。
7.根据权利要求6所述的光半导体元件,其特征在于,
所述台面构造设置于所述埋入层的端部弯曲的部分。
8.根据权利要求1至7中的任意一项所述的光半导体元件,其特征在于,
形成于所述台面构造的上表面的所述埋入层的第1厚度小于形成于所述第1半导体层的主面上的所述埋入层的第2厚度。
9.根据权利要求1至8中的任意一项所述的光半导体元件,其特征在于,
所述台面构造的宽度大于所述台面波导的宽度。
10.根据权利要求1至9中的任意一项所述的光半导体元件,其特征在于,
所述埋入层是包含苯并环丁烯或者聚酰亚胺树脂的树脂。
11.一种光半导体元件的制造方法,其特征在于,具备:
在半导体基板上形成第1半导体层的工序;
在所述第1半导体层的主面上形成台面波导及台面构造的工序;
以覆盖所述半导体基板、所述第1半导体层、所述台面波导及所述台面构造的方式形成埋入层的工序;以及
去除所述埋入层的一部分,使所述第1半导体层的主面的一部分露出的工序,
在进行所述露出的工序中,以在所述台面构造的一方的侧面留下所述埋入层并使所述台面构造的另一方的侧面露出的方式使所述第1半导体层的主面的一部分露出。
12.根据权利要求11所述的光半导体元件的制造方法,其特征在于,
具备在所述第1半导体层上形成与所述第1半导体层电连接的电极的工序,
在形成所述台面构造的工序中,以包围所述电极的方式,形成所述台面构造,
在进行所述露出的工序中,在所述台面构造包围所述电极的区域中,使所述第1半导体层露出。
13.根据权利要求11所述的光半导体元件的制造方法,其特征在于,具备:
在所述台面波导的上表面及所述埋入层上形成与所述台面波导电连接的第1电极的工序;
在所述第1半导体层上形成与所述第1半导体层电连接的第2电极的工序;以及
在所述埋入层上形成与所述第1电极电连接的电极焊盘的工序,
在形成所述台面构造的工序中,以包围设置所述第1电极以及所述电极焊盘的区域的方式形成所述台面构造,
在进行所述露出的工序中,除了设置所述第1电极以及所述电极焊盘的区域以外去除所述埋入层。
14.根据权利要求11至13中的任意一项所述的光半导体元件的制造方法,其特征在于,
在形成所述台面波导以及所述台面构造的工序中,在同一加工工艺中同时形成所述台面波导以及所述台面构造。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018022223 | 2018-02-09 | ||
JP2018-022223 | 2018-02-09 | ||
PCT/JP2018/036805 WO2019155679A1 (ja) | 2018-02-09 | 2018-10-02 | 光半導体素子およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111684344A true CN111684344A (zh) | 2020-09-18 |
CN111684344B CN111684344B (zh) | 2023-03-21 |
Family
ID=67549351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201880088214.5A Active CN111684344B (zh) | 2018-02-09 | 2018-10-02 | 光半导体元件及其制造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US11175520B2 (zh) |
JP (1) | JP6899933B2 (zh) |
CN (1) | CN111684344B (zh) |
WO (1) | WO2019155679A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7505353B2 (ja) * | 2020-09-30 | 2024-06-25 | 住友大阪セメント株式会社 | 光導波路素子、および光変調器 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5362674A (en) * | 1990-02-28 | 1994-11-08 | Fujitsu Limited | Method of producing a mesa embedded type optical semiconductor device including an embedded layer at its side wall |
US5889913A (en) * | 1995-03-15 | 1999-03-30 | Kabushiki Kaisha Toshiba | Optical semiconductor device and method of fabricating the same |
JP2001305498A (ja) * | 2000-04-26 | 2001-10-31 | Nippon Telegr & Teleph Corp <Ntt> | 半導体光変調器 |
CN101114648A (zh) * | 2006-07-28 | 2008-01-30 | 三洋电机株式会社 | 半导体装置 |
US20140021160A1 (en) * | 2012-07-19 | 2014-01-23 | Sumitomo Electric Industries, Ltd. | Method for manufacturing optical semiconductor device |
CN105470296A (zh) * | 2014-09-09 | 2016-04-06 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
CN106257676A (zh) * | 2015-06-17 | 2016-12-28 | 瑞萨电子株式会社 | 半导体装置及其制造方法 |
CN106537201A (zh) * | 2014-10-06 | 2017-03-22 | 古河电气工业株式会社 | 半导体光集成元件及其制造方法 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08146365A (ja) * | 1994-11-16 | 1996-06-07 | Nec Corp | 半導体マッハツェンダー変調装置及びその製造方法 |
JP2000075254A (ja) * | 1998-08-26 | 2000-03-14 | Nippon Telegr & Teleph Corp <Ntt> | アレイ形導波路素子 |
JP4845132B2 (ja) * | 2007-05-25 | 2011-12-28 | 日本オプネクスト株式会社 | 半導体レーザ素子及びその製造方法並びに光半導体装置の製造方法 |
JP2010230978A (ja) * | 2009-03-27 | 2010-10-14 | Fujitsu Ltd | 光半導体装置及びその製造方法 |
JP5942785B2 (ja) * | 2012-10-31 | 2016-06-29 | 住友電気工業株式会社 | 半導体光素子を作製する方法 |
JP6287084B2 (ja) * | 2012-11-09 | 2018-03-07 | 住友電気工業株式会社 | 光集積素子、光モジュール |
JP2014110365A (ja) * | 2012-12-04 | 2014-06-12 | Renesas Electronics Corp | 半導体装置およびその製造方法 |
JP6236947B2 (ja) | 2013-07-16 | 2017-11-29 | 住友電気工業株式会社 | 半導体光素子を製造する方法、および半導体光素子 |
TWI638464B (zh) * | 2015-06-02 | 2018-10-11 | 日商日本電信電話股份有限公司 | 半導體光調變元件 |
JP6862983B2 (ja) * | 2017-03-23 | 2021-04-21 | 住友電気工業株式会社 | 半導体光素子及びその製造方法 |
-
2018
- 2018-10-02 WO PCT/JP2018/036805 patent/WO2019155679A1/ja active Application Filing
- 2018-10-02 JP JP2019570290A patent/JP6899933B2/ja active Active
- 2018-10-02 US US16/960,392 patent/US11175520B2/en active Active
- 2018-10-02 CN CN201880088214.5A patent/CN111684344B/zh active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5362674A (en) * | 1990-02-28 | 1994-11-08 | Fujitsu Limited | Method of producing a mesa embedded type optical semiconductor device including an embedded layer at its side wall |
US5889913A (en) * | 1995-03-15 | 1999-03-30 | Kabushiki Kaisha Toshiba | Optical semiconductor device and method of fabricating the same |
JP2001305498A (ja) * | 2000-04-26 | 2001-10-31 | Nippon Telegr & Teleph Corp <Ntt> | 半導体光変調器 |
CN101114648A (zh) * | 2006-07-28 | 2008-01-30 | 三洋电机株式会社 | 半导体装置 |
US20140021160A1 (en) * | 2012-07-19 | 2014-01-23 | Sumitomo Electric Industries, Ltd. | Method for manufacturing optical semiconductor device |
CN105470296A (zh) * | 2014-09-09 | 2016-04-06 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制造方法、电子装置 |
CN106537201A (zh) * | 2014-10-06 | 2017-03-22 | 古河电气工业株式会社 | 半导体光集成元件及其制造方法 |
CN106257676A (zh) * | 2015-06-17 | 2016-12-28 | 瑞萨电子株式会社 | 半导体装置及其制造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP6899933B2 (ja) | 2021-07-07 |
WO2019155679A1 (ja) | 2019-08-15 |
US11175520B2 (en) | 2021-11-16 |
JPWO2019155679A1 (ja) | 2020-12-17 |
CN111684344B (zh) | 2023-03-21 |
US20200387017A1 (en) | 2020-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6610044B2 (ja) | 半導体光変調器および半導体光変調器の製造方法 | |
JP6236947B2 (ja) | 半導体光素子を製造する方法、および半導体光素子 | |
US20080197377A1 (en) | Photonic semiconductor device and manufacturing method | |
US9280004B2 (en) | Method for manufacturing semiconductor modulator and semiconductor modulator | |
US10248000B2 (en) | Semiconductor optical element and method for manufacturing the same | |
US9153942B2 (en) | Method of manufacturing semiconductor device | |
US6521476B2 (en) | Method for manufacturing a semiconductor optical functional device | |
CN111684344B (zh) | 光半导体元件及其制造方法 | |
US6773945B2 (en) | Method of manufacturing a waveguide optical semiconductor device | |
US9223088B2 (en) | Method for manufacturing semiconductor optical device | |
JP5257281B2 (ja) | 半導体装置及びその製造方法 | |
CN110731035B (zh) | 半导体装置及半导体装置的制造方法 | |
JP2017034080A (ja) | 半導体発光素子 | |
JP2013044803A (ja) | 光半導体素子の製造方法 | |
JP2010230978A (ja) | 光半導体装置及びその製造方法 | |
WO2019026943A1 (ja) | 光半導体素子の製造方法および光半導体素子 | |
US11251143B2 (en) | Semiconductor device and method of manufacturing the same | |
JP2013044794A (ja) | 光半導体素子の製造方法 | |
JP2011175216A (ja) | 半導体光素子、半導体マッハツェンダー型光変調器および半導体光素子の製造方法 | |
JP5500035B2 (ja) | 光半導体素子の製造方法 | |
CN114678767A (zh) | 半导体光元件及其制造方法 | |
JP2010283126A (ja) | リッジ型半導体素子の製造方法及びリッジ型半導体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |