JP4845132B2 - 半導体レーザ素子及びその製造方法並びに光半導体装置の製造方法 - Google Patents

半導体レーザ素子及びその製造方法並びに光半導体装置の製造方法 Download PDF

Info

Publication number
JP4845132B2
JP4845132B2 JP2007138621A JP2007138621A JP4845132B2 JP 4845132 B2 JP4845132 B2 JP 4845132B2 JP 2007138621 A JP2007138621 A JP 2007138621A JP 2007138621 A JP2007138621 A JP 2007138621A JP 4845132 B2 JP4845132 B2 JP 4845132B2
Authority
JP
Japan
Prior art keywords
layer
electrode
conductivity type
ridge
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007138621A
Other languages
English (en)
Other versions
JP2008294252A (ja
Inventor
裕隆 井上
靖久 仙庭
進 反町
孝一 神津
Original Assignee
日本オプネクスト株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本オプネクスト株式会社 filed Critical 日本オプネクスト株式会社
Priority to JP2007138621A priority Critical patent/JP4845132B2/ja
Priority to US12/153,681 priority patent/US7653114B2/en
Publication of JP2008294252A publication Critical patent/JP2008294252A/ja
Application granted granted Critical
Publication of JP4845132B2 publication Critical patent/JP4845132B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0235Method for mounting laser chips
    • H01S5/02375Positioning of the laser chips
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0425Electrodes, e.g. characterised by the structure
    • H01S5/04254Electrodes, e.g. characterised by the structure characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/02208Mountings; Housings characterised by the shape of the housings
    • H01S5/02212Can-type, e.g. TO-CAN housings with emission along or parallel to symmetry axis
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0233Mounting configuration of laser chips
    • H01S5/0234Up-side down mountings, e.g. Flip-chip, epi-side down mountings or junction down mountings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0233Mounting configuration of laser chips
    • H01S5/02345Wire-bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/022Mountings; Housings
    • H01S5/0235Method for mounting laser chips
    • H01S5/02355Fixing laser chips on mounts
    • H01S5/0237Fixing laser chips on mounts by soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/40Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4031Edge-emitting structures

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明はレーザ光(レーザビーム)を並んで出射するマルチビーム構造の半導体レーザ素子及びその製造方法並びに光半導体装置の製造方法に係わり、例えば、リッジ構造の半導体レーザ素子の製造技術に適用して有効な技術に関する。
半導体レーザ(レーザダイオード:LD)は、光通信システムの光源や情報処理機器の光源として多用されている。CD,DVD機器,レーザプリンタ,POS,バーコードリーダをはじめ、文書ファイルシステムなどの情報処理機器の光源として可視光半導体レーザが使用されている。
半導体レーザ素子(光半導体素子)は、半導体基板の第1の面にエピタキシャル成長によって多層の半導体層(多層半導体層)を形成した構造になっている。多層半導体層の中層には活性層が設けられている。そして、活性層を挟む層の一方を第1導電型の半導体層とし、他方を第2導電型の半導体層とすることによってpn接合(pnジャンクション)を形成している。また、レーザ発振をさせるための共振器(光導波路)を形成するために、電極を細く形成したり、あるいはリッジ構造を採用する等種々の構造が採用されている。半導体レーザ素子は、アノード電極(p電極)と、カソード電極(n電極)を有することから、これら電極は半導体レーザ素子の同一面側に配置される構造、または半導体レーザ素子の表裏面のそれぞれに分けて配置する構造が採用されている。
リッジ構造の半導体レーザ素子は、リッジ(リッジストライプ)を形成するために平坦な半導体層の表面に平行に2本の分離溝を形成する。このため、表面に電極を形成した状態でも分離溝及びリッジの凹凸の段差は対応して半導体レーザ素子の表面に現れる。この結果、半導体レーザ素子の表面の電極をその電極面がサブマウント(支持板)に重なるように半田等の柔らかい接合材を介して固定するいわゆるジャンクションダウンの状態で固定する場合、前記凹凸に起因してサブマウントと半導体レーザ素子との間に空洞が発生しやすくなる。半導体レーザ素子で発生した熱は接合材を介してサブマウントに伝達されるが、空洞が発生すると熱を効率的にサブマウントに伝達し難くなる(例えば、特許文献1)。
特許文献1に記載されている発明では、半導体レーザ素子の表面に形成するメッキ金属層の表面を平坦にして空洞が発生しないようにしている。
一方、単一の半導体レーザ素子(半導体レーザチップとも呼称)に複数の共振器を並列に設け、各共振器の端面からそれぞれレーザ光を出射させる、いわゆるマルチビーム構造の半導体レーザ素子が知られている(例えば、特許文献2)。特許文献2には、1チップに2つの半導体レーザ素子を搭載する構造(2ビームレーザ)が開示されている。特許文献2に開示されている半導体レーザは、リッジ構造とは異なる埋め込みヘテロ構造の半導体レーザである。
この埋め込みヘテロ構造の半導体レーザは、ストライプ状のメサ突起が形成された基板を用いて形成されている。半導体レーザは、メサ突起上に形成された第1導電型の第1クラッド層、活性層、第2導電型の第2クラッド層、及びメサ突起の両側におけるメサ溝において活性層の両側面に活性層の全厚さに跨がって接触するように形成された第1導電型の電流ブロック層を含む半導体積層体とを有している。半導体積層体の上層には合金化阻止膜を含む構造の第1電極が形成され、基板の裏面には第2電極が形成されている。また、前記メサ突起の高さに起因する段差が半導体積層体の表面に形成されている。前記第1電極は、2層の合金化阻止膜と、該2層の合金化阻止膜の間に形成された該2層の合金化阻止膜よりも柔らかい材料からなる応力緩和層とを含む構造になっている。
第1電極を2層の合金化阻止膜と、該2層の合金化阻止膜の間に形成した該2層の合金化阻止膜よりも柔らかい材料からなる応力緩和層とすることがない半導体レーザ構造では、実装によってつぎのようなことが起きる。
即ち、例えば、第1電極側からハンダなどを使用してサブマウント基板等の基板に半導体レーザを実装したとき、メサ突起上の第1クラッド層、活性層、及び第2クラッド層からなる三角形形状の断面をした動作領域に第1電極とハンダとの接合面から応力がかかる。詳述するならば、半導体基板に形成されたメサ突起の高さの分、第1電極の半導体積層体表面に段差が残されてしまうため、サブマウント基板と半導体レーザとの熱膨張率の差に起因する応力が、前記動作領域にかかり、レーザ光の偏光方向などのレーザ特性に影響を与える。
しかし、第1電極が2層の合金化阻止膜を有している前記半導体レーザでは、合金化阻止膜にわたっての、電極−半導体積層体界面部分の合金化、あるいは電極−ハンダ界面部分の合金化進行を阻止することができる。また、合金化の進行を阻止された位置にAuなどの合金化阻止膜よりも柔らかい応力緩和層を配置することで、基板と半導体レーザとの熱膨張率の差に起因する応力を緩和することができる。この結果、レーザ光の偏光方向などのレーザ特性への影響を防止することができる。従って、1チップに2つの半導体レーザ素子を搭載する構造でも、レーザ光の偏光方向などのレーザ特性への影響を防止できる。
特開2005−217255号公報 特開2002−57401号公報
コピー機(PPC:Plane Paper Copier) 、レーザビームプリンタ(LBP)の光源としてマルチビーム構造の半導体レーザ素子が使用されている。マルチビームレーザでは、偏光特性が各ビームで揃っていることが要求される。しかし実際には各ビームの特性はバラツキがあり、これを低減することがマルチビームレーザ特有の技術課題になる。
バラツキの原因としておもに以下のようなものがある。(1)半導体レーザ素子を製造する際のウェハプロセスにおける寸法バラツキによって特性のバラツキが発生する。
(2)半導体レーザ素子は化合物半導体で形成されるが、素子の表面にはSiO膜等からなる絶縁膜及び金属からなる電極が形成される。これら絶縁膜や電極の熱膨張係数の違いに起因して素子(チップ)内部に応力(内在応力)が発生し、この内在応力によって特性のバラツキが発生する。
(3)半導体レーザ素子はAlN(窒化アルミニウム)等からなるサブマウント(支持板)に固定されかつ銅等からなる金属製のヒートシンクに固定されるが、化合物半導体、AlN(窒化アルミニウム)等及び金属等の線膨張係数の違いに起因して熱応力が発生し、この熱応力によって特性のバラツキが発生する。
なかでも前記(2),(3)の応力起因の要素は、偏光特性に大きく影響しており、この応力バラツキの改善により、特性バラツキを改善することができる。
一方、本発明者による比較実験によれば、活性層を含む多層半導体層上に形成した第2の電極をサブマウントにハンダ等の柔らかい接合材を用いて重ねて接合する構造(いわゆるジャンクションダウン実装)では、応力のなかでも半導体レーザチップの搭載面近傍が特に支配的であることが分かった。リッジ構造の半導体レーザ素子はリッジの両側にそれぞれ分離溝を有する構造となり、第2の電極の表面には前記分離溝に対応した2本の窪みが表れる。このため、接合材で半導体レーザ素子をサブマウント(支持板)に搭載する際、分離溝に対応する窪み部分に接合材が確実に入り込み難くなり、第2の電極面と接合材との界面部分に空洞が発生する。そして、この空洞によってリッジに対応する活性層部分、換言するならば、共振器部分に応力が発生し、偏光角がばらつくことが判明した。即ち、空洞が発生すると接合材とサブマウントのリッジ部にかかる応力の均一性(バランス)
が崩れ、偏光角の回転が生じる。
図19(a),(b)は本発明に先立って検討したリッジ構造の半導体レーザ素子のサブマウント基板への搭載状態を示す模式図である。図19(a)はサブマウントに半導体レーザ素子を搭載する前の状態を示す図であり、図19(b)はサブマウントに半導体レーザ素子を搭載した後の状態を示す図である。
図19(a)にはサブマウント70と、このサブマウント70の第1の面70aに搭載する半導体レーザ素子75が示されている。サブマウント70はAlN(窒化アルミニウム)等からなる平坦な板状体であり、第1の面70aには所定パターンの電極パッド71が設けられている。電極パッド71は、例えば、厚さ0.5〜1.0μm程度のAu層によって形成されている。また、この電極パッド71上には柔らかい接合材72が形成されている。接合材72は、例えば、厚さ3〜5μm程度のAuSn等のハンダからなっている。
半導体レーザ素子75は、ジャンクションダウンでサブマウント70に搭載するため、図19では、半導体レーザ素子75を構成する第1導電型の半導体基板76の第1の面76aが下面に位置し、第1の面76aの反対面となる第2の面76bが上面に位置している状態で示されている。半導体基板76の第1の面76aには、第1導電型からなる第1導電型クラッド層77、活性層78、第2導電型からなる第2導電型クラッド層79、第2導電型からなるコンタクト層80が順次積層されて多層半導体層が形成されている。
また、多層半導体層の表面には、半導体基板76の一端から他端(例えば、紙面の手前から奥方向)に亘りかつコンタクト層80の表面から第2導電型クラッド層79の所定深さに亘って3本以上の区画溝81が設けられている。図では区画溝81は2本示してある。
また、隣接する区画溝81によって挟まれる各区画部分82の中央部分には2本の分離溝83が形成されている。この分離溝83は区画溝81と同様に半導体基板76の前記一端から前記他端に亘りかつコンタクト層80の表面から第2導電型クラッド層79の所定深さに亘って形成されている。2本の分離溝83によって挟まれたストライプ状の凸部がリッジ84となる。分離溝83の外側の多層半導体層部分、即ち、分離溝83と区画溝81で挟まれる部分をフィールド部分85と呼称する。
また、リッジ84の両側には、リッジ84のコンタクト層80の両側面から分離溝83を越えて区画部分82の端に至る部分を覆う絶縁層86が設けられている。そして、半導体基板76の第2の面76bには第1の電極91が設けられている。第1の電極91は、下地となる第1の電極層92と、この第1の電極層92上に形成される第1のメッキ層93とからなっている。
また、半導体基板76の第1の面76a側には第2の電極95が設けられている。第2の電極95は、区画部分82の表面において、リッジ84上及びリッジ84の両側の分離溝83上並びにフィールド部分85(分離溝83の外側の多層半導体層)上に亘って設けられている。第2の電極95は、下地となる第2の電極層96と、この第2の電極層96上に形成される第2のメッキ層97とからなっている。第1及び第2の電極層92,96は、Ti層,Pt層,Au層を順次蒸着によって重ねて形成した層であり、厚さ0.3〜0.5μm程度となっている。第1及び第2のメッキ層93,97はメッキ処理によって形成した厚さ3〜5μm程度のAuからなる層である。
図19(a)に示す半導体レーザ素子75は、図示しないがコレット等の保持工具で保持されて、サブマウント70の上方に位置決めされた後、矢印に示すように降下させられてサブマウント70上に重ねられる。半導体レーザ素子75は所定時間加圧されかつ加熱される。これによって、図19(b)に示すように、半導体レーザ素子75はサブマウント70に搭載(固定)される。この固定時、第2の電極95の表面には分離溝83に対応して溝が形成されるため、第2の電極95が接合材72に押し付けられたとき、溝内に溶けた接合材72が侵入しても、溝内に空気が残留する確率が高い。空気の残留は気泡(ボイド)98となる。半導体レーザ素子75はレーザ発振時発熱するため、80℃前後と高温状態となる。第2の電極95と接合材72との界面に気泡98が発生すると、幅が1〜3μm程度と細いリッジ84にかかる応力の均一性(バランス)が崩れ、偏光角の回転が生じる。図19(b)には、各種材質の熱膨張係数の違いによって、例えば、リッジ84の中央側にリッジ84の両側方向から矢印で示すように応力が加わる。この場合、気泡(ボイド)98が発生した側では気泡部分が緩衝体として作用するため、右から左に向かう矢印で示す応力は、左から右に向かう矢印に比較して小さくなる。右から左に向かう矢印は左から右に向かう矢印よりも短くして応力が小さいことを示してある。このように応力の均一性(バランス)が崩れると偏光角の回転が生じる。
図18は偏波角αを示す模式図である。図18は光半導体装置において、ステム100の第1の面に固定されるキャップをとり外した状態を示す平面図である。ステム100の第1の面の中央部分には直方体からなるヒートシンク101が固定されている。このヒートシンク101のステム100の中心側の側面にはサブマウント70が固定され、このサブマウント70には半導体レーザ素子75がジャンクションダウンで固定されている。黒丸で示す部分がレーザ光102であり、半導体レーザ素子75の端面(出射面)から出射される。図18で示す両端に矢印を付けた面が偏波面103であり、半導体レーザ素子75の図示しない活性層の延在方向に沿う面に対する偏波面103とのなす角αが偏波角αとなる。
単一の共振器を有する半導体レーザ素子であっても、偏光角にバラツキがある半導体レーザ素子の場合は、光学部品に偏光角依存性がある場合には所望の特性が得られなくなり使用することができない。
半導体レーザ素子に複数の共振器が並ぶマルチビーム構造の半導体レーザ素子の場合は、各共振器から出射されるレーザ光の偏光角にばらつきが発生すると、マルチビーム構造の半導体レーザ素子を光源とするコピー機(PPC) 、レーザビームプリンタ等の電子機器に使用できなくなる。
一方、特許文献1の半導体レーザは、空洞の発生に起因する放熱性の低下を阻止するため、リッジストライプ部の上面側に設けるメッキ金属層の上面を平坦とする構造になっている。しかし、このようにメッキ金属層の上面が平坦になる構造であっても、メッキ金属層の平坦な面をヒートシンク上の半田材に重ね、かつ半田材を加熱溶融して接着させて半導体レーザを固定する構造では、重ねた状態における界面に存在する空気をメッキ金属層の周縁にまで押し出す作用が特にあるわけではないので、ときには空気が残留して接着界面に気泡(ボイド)が発生してしまう。また、メッキ金属層の表面が平坦な面になっているが、半田材の表面が平坦な場合、平坦面と平坦面との重ねあわせでは、製造上のバラツキにより、半田材が濡れない部分も発生することもある。
半導体レーザ素子に複数の共振器が並んで存在するマルチビーム構造の半導体レーザ素子では、ハンダによるサブマウントと電極との接続箇所は共振器の数となり多いことから、気泡(ボイド)の発生する確率は高くなる。この結果、複数の接続箇所のうちの一箇所でも気泡が発生すると、気泡が発生した部分の共振器から出射されるレーザ光の偏光角が他のレーザ光の偏光角と異なってしまい、光学部品に偏光角依存性がある電子機器の光源として使用できなくなる。
本発明の目的は、光学部品に偏光角依存性がある電子機器の光源として好適な偏光角のばらつきが少ない半導体レーザ素子及びその製造方法並びに光半導体装置の製造方法を提供することにある。
本発明の他の目的は、光学部品に偏光角依存性がある電子機器の光源として好適な偏光角のばらつきが少ないマルチビーム構造の半導体レーザ素子及びその製造方法並びに光半導体装置の製造方法を提供することにある。
本発明の他の目的は、光学部品に偏光角依存性がある電子機器の光源として好適な偏光角のばらつきが少ないマルチビーム構造の半導体レーザ素子を使用した光半導体装置の製造方法を提供することにある。
本発明の前記ならびにそのほかの目的と新規な特徴は、本明細書の記述および添付図面からあきらかになるであろう。
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば、下記のとおりである。
(1)光半導体装置は、
第1導電型の半導体基板、前記半導体基板の第1の面に設けられかつレーザ発振する共振器が並列に複数形成される多層半導体層、前記半導体基板の前記第1の面の反対面となる第2の面に形成されかつ前記各共振器に電力を供給する第1の電極、前記多層半導体層上の所定箇所に形成されかつ前記共振器のうちの所定の共振器に電力を供給するそれぞれ独立した複数の第2の電極とを有する半導体レーザ素子と、
前記半導体レーザ素子の前記第2の電極に対応する電極パッドを第1の面に有する支持板と、
前記支持板の前記各電極パッドに前記半導体レーザ素子の前記各第2の電極が接合材を介して重ねて接続されてなる光半導体装置であって、
前記半導体レーザ素子は、
前記半導体基板の前記第1の面に順次重ねて形成され、かつ第1導電型からなる第1導電型クラッド層、多重量子井戸構造からなる活性層、第2導電型からなる第2導電型クラッド層、第2導電型からなるコンタクト層で構成される前記多層半導体層と、
前記多層半導体層に形成され、前記半導体基板の一端から他端に亘りかつ前記コンタクト層の表面から前記第2導電型クラッド層の所定深さに形成される複数本の区画溝と、
隣接する前記区画溝によって挟まれる各区画部分に形成され、前記半導体基板の前記一端から前記他端に亘りかつ前記コンタクト層の表面から前記第2導電型クラッド層の所定深さに形成される2本の分離溝によって挟まれたストライプ状のリッジと、
前記各リッジの前記コンタクト層の両側面からそれぞれ前記分離溝を越えて前記区画部分の端に至る部分を覆う絶縁層とを有し、
前記第1の電極は前記半導体基板の前記第2の面に設けられ、
前記各第2の電極は前記各区画部分において前記リッジ上及び前記リッジの両側の前記分離溝上並びに前記分離溝の外側の前記多層半導体層上に亘って設けられ、
前記第2の電極は下層となる第2の電極層と、前記第2の電極層に重ねて形成されかつ前記リッジ部分に対応する箇所が最も厚くなり前記分離溝を越えて前記区画溝に向かって徐々に薄くなる円弧状断面となる第2のメッキ層とからなり、
前記第2のメッキ層の一時的な溶融によって前記半導体レーザ素子は前記支持板に固定され、
前記各ストライプ状のリッジに対応する前記活性層を含む多層の半導体層部分が前記共振器を構成することを特徴とする。
また、前記第2導電型からなる第2導電型クラッド層は第1の第2導電型クラッド層と、前記第1の第2導電型クラッド層上に重なるエッチングストッパ層と、前記エッチングストッパ層上に重なる第2の第2導電型クラッド層とからなり、
前記エッチングストッパ層は前記第2の第2導電型クラッド層のエッチング速度よりもエッチング速度が遅い材質からなり、
前記区画溝及び前記分離溝の底面は前記エッチングストッパ層で形成され、
前記リッジは前記第2の第2導電型クラッド層及び前記コンタクト層で形成されていることを特徴とする。
また、前記第2の電極層はTi層,Pt層,Au層を順次重ねた層となり、前記第2のメッキ層はAu層からなっていることを特徴とする。
このような光半導体装置は以下の製造方法によって製造される。
第1導電型の半導体基板と、
前記半導体基板の第1の面に順次重ねて形成され、かつ第1導電型からなる第1導電型クラッド層、活性層、第2導電型からなる第2導電型クラッド層、第2導電型からなるコンタクト層で構成される多層半導体層と、
前記多層半導体層に形成され、前記半導体基板の一端から他端に亘りかつ前記コンタクト層の表面から前記第2導電型クラッド層の所定深さに形成される複数本の区画溝と、
隣接する前記区画溝によって挟まれる各区画部分に形成され、前記半導体基板の前記一端から前記他端に亘りかつ前記コンタクト層の表面から前記第2導電型クラッド層の所定深さに形成される2本の分離溝によって挟まれたストライプ状のリッジと、
前記各リッジの前記コンタクト層の両側面からそれぞれ前記分離溝を越えて前記区画部分の端に至る部分を覆う絶縁層と、
前記リッジに対応する前記活性層部分に形成される共振器と、
前記半導体基板の前記第1の面の反対面となる第2の面に形成されかつ前記各共振器に電力を供給する第1の電極と、
前記各区画部分に形成され、かつ前記リッジ上及び前記リッジの両側の前記分離溝上並びに前記分離溝の外側の前記多層半導体層上に亘って設けられる第2の電極とを有し、
前記第2の電極は下層となる第2の電極層と、前記第2の電極層に重ねて形成されかつ前記リッジ部分に対応する箇所が最も厚くなり前記分離溝を越えて前記区画溝に向かって徐々に薄くなる円弧状断面となる第2のメッキ層とからなる半導体レーザ素子を準備する工程と、
前記半導体レーザ素子が第1の面側に重ねて搭載されるものであり、前記第1の面には前記第2の電極に対応する電極パッドを含む配線を有する支持板を準備する工程と、
前記支持板の前記電極パッドに柔らかい導電性の接合材を形成した後、前記半導体レーザ素子の前記各第2の電極を対応する各前記電極パッドに重ねるようにして押し付けて接着し、かつ前記接合材を硬化処理して前記支持板に前記半導体レーザ素子を搭載する工程とを有することを特徴とする。
また、前記半導体レーザ素子は、前記半導体基板の前記第1の面に、第1導電型からなる第1導電型クラッド層、活性層、第2導電型からなる第1の第2導電型クラッド層、第2導電型からなるエッチングストッパ層、第2導電型からなる第2の第2導電型クラッド層及び第2導電型からなるコンタクト層を順次積層形成し、かつ前記エッチングストッパ層は前記第2の第2導電型クラッド層のエッチング速度よりもエッチング速度が遅い材質で形成することを特徴とする。
また、前記活性層を多重量子井戸構造として形成することを特徴とする。
また、Ti層,Pt層,Au層を順次重ねて前記第2の電極層を形成し、
前記第2の電極層上にAu層をメッキ処理によって形成することを特徴とする。
前記半導体レーザ素子は以下の方法によって製造される。
半導体レーザ素子は、
(a)第1導電型からなる半導体基板を準備する工程、
(b)前記半導体基板の第1の面に、第1導電型からなる第1導電型クラッド層、活性層、第2導電型からなる第2導電型クラッド層及び第2導電型からなるコンタクト層を順次積層するように連続的にエピタキシャル成長させて多層半導体層を形成する工程、
(c)前記半導体基板の前記第1の面側への被膜形成と前記被膜の選択的エッチングによって、前記多層半導体層上に1本のストライプ状のリッジ形成用エッチングマスクと、このリッジ形成用エッチングマスクの両側に所定の距離離れて位置するフィールド用エッチングマスクとからなる溝形成用マスクを並列に複数形成する工程、
(d)前記溝形成用マスクをマスクとして前記コンタクト層の表面から前記第1導電型クラッド層の所定深さに至るまでエッチングを行い、前記溝形成用マスクの両側にそれぞれ区画溝を形成するとともに、隣接する前記区画溝によって挟まれる各区画部分においては前記リッジ形成用エッチングマスクと前記フィールド用エッチングマスクとの間にそれぞれ分離溝を形成して前記リッジ形成用エッチングマスク下にストライプ状のリッジを形成する工程、
(e)前記半導体基板の前記第1の面側への絶縁層形成と前記絶縁層の選択的エッチングによって、前記各リッジの前記コンタクト層の両側面からそれぞれ前記分離溝を越えて前記区画溝上に至る部分を覆う絶縁層を形成する工程、
(f)前記各リッジ上において前記リッジ上及び前記リッジの両側の前記分離溝上並びに前記分離溝の外側の前記多層半導体層上に亘って第2の電極を形成する工程、
(g)前記半導体基板の前記第1の面の反対面となる第2の面に第1の電極を形成する工程、
(h)前記半導体基板を前記リッジの長手方向に直交する方向に所定間隔で劈開して複数の短冊体を形成する工程、
(i)複数の前記区画溝が残留するように前記短冊体を所定の前記区画溝部分でかつ前記区画溝に沿って分割する工程、
を有する半導体レーザ素子の製造方法であって、
前記工程(f)における前記第2の電極は、
(j)前記半導体基板の前記第1の面全域に第2の電極層を形成する工程、
(k)前記半導体基板の前記第1の面側へのホトレジスト膜の形成と前記ホトレジスト膜の選択的エッチングによって、前記リッジ及び前記リッジの両側の前記分離溝並びに前記分離溝に隣り合う前記多層半導体層とからなる前記区画部分に対して一方の前記多層半導体層の所定位置から他方の前記多層半導体層の所定位置に及ぶ領域を開口したホトレジスト膜を形成する工程、
(l)前記各開口に露出する前記第2の電極層上にメッキ処理によって所定厚さの第2のメッキ層を形成する工程、
(m)前記半導体基板の前記第1の面側の前記ホトレジスト膜及び前記メッキ層を一括研磨して平坦な面とした後前記ホトレジスト膜を除去する工程、
(n)前記半導体基板の前記第1の面側を一括研磨して平坦面であった前記第2のメッキ層を前記リッジ部分に対応する箇所が最も厚くなり前記分離溝を越えて前記多層半導体層側に向かって徐々に薄くなる円弧状断面に形成する工程、
によって形成され、
前記第2の電極は前記第2の電極層と前記第2の電極層に重なる前記第2のメッキ層によって形成されることを特徴とする。
また、前記工程(n)のつぎに、(o)少なくとも各区画溝上の前記第1の電極層を除去する工程を有することを特徴とする。
また、前記工程(b)では、
前記半導体基板の前記第1の面に、第1導電型からなる第1導電型クラッド層、活性層、第2導電型からなる第1の第2導電型クラッド層、第2導電型からなるエッチングストッパ層、第2導電型からなる第2の第2導電型クラッド層及び第2導電型からなるコンタクト層を順次積層形成し、かつ前記エッチングストッパ層は前記第2の第2導電型クラッド層のエッチング速度よりもエッチング速度が遅い材質で形成することを特徴とする。
また、前記工程(b)では、前記活性層を多重量子井戸構造として形成することを特徴とする。
また、前記工程(i)ではTi層,Pt層,Au層を順次重ねて前記第2の電極層を形成し、
前記工程(k)では前記各開口部に露出する前記第2の電極層上にAu層をメッキ処理によって形成することを特徴とする。
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば、下記のとおりである。
光半導体装置は、レーザ光を出射する半導体レーザ素子部を複数並列に有する半導体レーザ素子が支持板(サブマウント)に柔らかい接合材(ハンダ)を介して重ねて接合する構造になっている。半導体レーザ素子は半導体基板の第1の面側に共通電極となる第1の電極を有し、第2の面側には前記各半導体レーザ素子部固有の第2の電極を有する構造になっている。また、サブマウントの第1の面には前記各半導体レーザ素子部固有の第2の電極に対応して電極パッドが設けられている。また、各第2の電極は下層の第2の電極層と、上層の第2のメッキ層とからなっている。第2のメッキ層は各半導体レーザ素子部のリッジ部分に対応する箇所が最も厚くなり分離溝を越えて区画溝に向かって徐々に薄くなる円弧状断面となっている。サブマウントの電極パッドに第2の電極を重ねて固定する場合、電極パッド上にハンダからなる柔らかい接合材を設けておき、その後半導体レーザ素子を第2の電極が下面となる状態で位置決めして下降させて各第2の電極を各電極パッド上の接合材に食い込むように重ね合わせる。第2のメッキ層の表面はその中央線部分からその両側の表面部分が順次接合材に接触し食い込むようになる。
このため、前記電極パッドと前記第2のメッキ層との間に存在する空気は、第2のメッキ層の円弧状断面の作用によってストライプ状の接合部分の両側に押し出されることになり、接合材と第2のメッキ層(第2の電極)との界面に気泡(ボイド)が形成されなくなる。また、第2のメッキ層の表面が平坦な面である場合、平坦な表面の接合材との間で接合材が濡れない部分が発生することもあるが、円弧状断面となる第2のメッキ層では接合材が濡れないという現象の発生もなくなる。
この結果、気泡及び接合材の濡れ不良に起因するリッジ部分に加わる応力分布が均一になり、共振器(光導波路)に不均一な応力が加わらなくなり、レーザ光の偏光角回転を低減することができる。共振器のレーザ光の偏光角回転を低減することができる結果、マルチビーム構造の半導体レーザ素子では各レーザ光の偏光角のばらつきが少なくなり、いずれの共振器から出射さるレーザ光の偏光角が一致するようになる。
以下、図面を参照して本発明の実施例を詳細に説明する。なお、発明の実施例を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
図1乃至図16は本発明の実施例1である半導体レーザ素子及びその半導体レーザ素子を組み込んだ光半導体装置に係わる図である。図1及び図2は半導体レーザ素子に係わる図であり、図3乃至図9は半導体レーザ素子の製造方法に係わる図である。図10乃至図12は光半導体装置に係わる図であり、図13乃至図16は光半導体装置の製造方法に係わる図である。
本実施例1では、第1導電型としてn型、第2導電型としてp型となる半導体によるリッジ構造の半導体レーザ素子及び光半導体装置(半導体レーザ装置)について説明する。実施例では、複数本のリッジによって複数本の共振器を形成したマルチビーム半導体レーザ素子について説明する。実施例では、例えば、共振器を4本有するマルチビーム半導体レーザ素子において、各共振器端面から出射するレーザ光(ビーム)の偏光角のばらつきが小さく、4本のレーザ光の偏光角が揃うマルチビーム半導体レーザ素子について説明する。
半導体レーザ素子1は図1及び図2に示すような構造になっている。図1は半導体レーザ素子1の断面図であり、図2は図1の一部を示す拡大断面図である。半導体レーザ素子(半導体レーザチップ)1は、図1及び図2に示すように、第1導電型(n型)の半導体基板2と、この半導体基板2の第1の面に設けられた多層半導体層3を有している。多層半導体層3は、半導体基板2に順次積層形成される第1導電型(n型)の半導体層からなる第1導電型(n型)クラッド層4、活性層5、第2導電型(p型)の半導体層からなる第2導電型(p型)クラッド層6、第2導電型(p型)の半導体層からなるコンタクト層11で形成されている。
ここで各半導体層の材質、厚さ等の例を挙げるとつぎのとおりである。半導体基板2は厚さ100μm弱のGaAs基板からなっている。n型クラッド層4は厚さ1.5μmのAlGaInPで形成されている。活性層5は、障壁層が厚さ5nmのAlGaInP層からなり、井戸層が厚さ6nmのGaInP層からなり、井戸層が3層となる多重量子井戸構造となっている。p型クラッド層6は厚さ1.5μmのAlGaInPで形成されている。また、コンタクト層11は厚さ0.4μmのGaAs層で形成されている。
半導体基板2は、図7(b)に示すように、一方向(例えば、X方向)の長さに比較して一方向に直交する他方向(Y方向)の長さが短い長方形となっている。そして、多層半導体層3には、半導体基板2の一端側から他端側に沿って(図1では、例えば、紙面の手前側から紙面の奥側、この方向をY方向とする)平行に5本の区画溝12が所定ピッチで形成されている。この区画溝12は、多層半導体層3の表面、即ち、コンタクト層11の表面からp型クラッド層6の途中深さに至る深さに亘って設けられている。半導体基板2の長手方向(X方向)の両端部分にはそれぞれ区画溝12が位置している。従って、隣接する区画溝12によって挟まれる多層半導体層3からなる区画部分は4本形成されることになる。
各区画部分の多層半導体層3にはY方向に沿って平行に延在する2本の分離溝13が形成されている。分離溝13は多層半導体層3の表面、即ち、コンタクト層11の表面からp型クラッド層6の途中深さに至る深さに亘って設けられている。2本の分離溝13によって挟まれたストライプ状の多層半導体層3はリッジ14となる。
一例を挙げると、リッジ14の幅は1〜3μm程度であり、分離溝13の幅は10〜20μm程度であり、区画溝12の幅は10〜20μm程度である。また、区画溝12のピッチは100μm程度である。また、端の区画溝12の幅は内側に位置する区画溝12の幅の半分程度となっている。これは、半導体レーザ素子1の製造の最終段階で半導体ウエハを所定ピッチでX方向に沿って劈開して複数の短冊体を形成した後、4本の区画部分が並列に残留するように所定の区画溝12の中心線に沿って短冊体を分割することによる。これにより、半導体レーザ素子1の寸法は、例えば、幅(X方向の長さ)が400μmとなり、長さ(Y方向の長さ)が300〜1000μmとなり、高さ(厚さ)が100μm程度となる。
また、各リッジ14のコンタクト層11の両側面からそれぞれ分離溝13を越えて区画溝12部分の端に至る部分を覆うように絶縁層15が設けられている。各区画溝12部分では絶縁層15は一体となって連結状態にある。この結果、絶縁層15から露出する部分はコンタクト層11の表面部分だけである。絶縁層15は、例えば、厚さ400μmのSiOで形成されている。
また、半導体基板2の第1の面の反対面となる第2の面には第1の電極(n電極)18が設けられている。第1の電極18は下層となるTi/Pt/Auからなる第1の電極層19と、上層となるAuからなる第1のメッキ層20とからなっている。一例を挙げると、第1の電極層19の厚さは0.3〜0.5μm、第1のメッキ層20の厚さは3〜5μm程度である。
また、各区画部分において、リッジ14上及びリッジ14の両側の分離溝13上並びに分離溝13の外側の多層半導体層3上に亘る領域には第2の電極21が設けられている。第2の電極21は下層となるTi/Pt/Auからなる第2の電極層22と、上層となるAuからなる第2のメッキ層23とからなっている。そして、これが本発明の特徴の一つであるが、第2のメッキ層23は、リッジ14部分に対応する箇所が最も厚くなり、区画溝12に向かって徐々に薄くなる円弧状断面となっている。一例を挙げると、第2の電極層22の厚さは0.3〜0.5μm、第2のメッキ層23の最も厚い部分の厚さは3〜5μm程度である。
このような半導体レーザ素子1においては、第1の電極18と第2の電極21に所定の電圧を印加することによって、ストライプ状の各リッジ14に対応する活性層5部分がストライプ状の共振器となり、かつ共振器の両端からそれぞれレーザ光を出射することになる。半導体レーザ素子1は4本のリッジ14を並列に配置した構造となることから、共振器は4本形成され、半導体レーザ素子1の両端面である前方出射面及び後方出射面からそれぞれ4本のレーザ光(ビーム)を出射するようになる。
隣接する分離溝13間のリッジ14、リッジ14の両側の分離溝13、分離溝13の外側の多層半導体層3部分(フィールド部分)を単一のレーザ光を発光する半導体レーザ素子部とした場合、実施例1では半導体レーザ素子1は4個の半導体レーザ素子部を並列に配置した構造となる。
つぎに、半導体レーザ素子1の製造方法について図3乃至図9を参照しながら説明する。最初に、図3(a)に示すように、第1の面及びこの第1の面の反対面となる第2の面を有する第1導電型(n型)の厚さ450μmのGaAsからなる半導体ウエハ30(半導体基板)を準備する。
ウエハ30は、多層半導体層3を形成する第1の面がGaAs結晶の結晶面(001)に対してθ(10°)ほど傾斜する結晶面となっている。半導体基板2の第1の面は<001>方向となる。また、半導体レーザ素子1の共振器の延在方向は結晶の<110>方向となる。図3(a)において示す2本の一点鎖線はウエハ30を分割する位置を示すものである。従って、2本の一点鎖線間が半導体レーザ素子形成部分となる。2本の一点鎖線間の長さは、例えば、400μmである。一点鎖線から一点鎖線に至る方向がウエハ30のX方向であり、紙面に垂直となる方向がY方向である。このウエハ30は最終的には薄型化されかつ縦横に分割(X方向に劈開され、Y方向に分割)されて複数の半導体レーザ素子1とされる。
つぎに、MOCVD(有機金属気相成長法)によって、図3(b)に示すように、n型クラッド層4,多重量子井戸構造の活性層5,p型クラッド層6及びp型コンタクト層11を一回のMOCVD処理によって形成する。これによりウエハ30の第1の面にはn型クラッド層4、活性層5、p型クラッド層6及びコンタクト層11による多層半導体層3が形成される。一例であるが、n型クラッド層4は厚さ1.5μmのAlGaInPで形成される。活性層5は、障壁層が厚さ5nmのAlGaInP層からなり、井戸層が厚さ6nmのGaInP層からなり、井戸層が3層となる多重量子井戸構造となっている。p型クラッド層6は厚さ1.5μmのAlGaInPで形成される。コンタクト層11は厚さ0.4μmのGaAsで形成される。
つぎに、図3(c)に示すように、CVD法によってコンタクト層11の上面に絶縁膜を形成するとともに、常用のホトリソグラフィ技術とエッチング技術によって絶縁膜を所定のパターンに形成して溝形成用マスクを形成する。絶縁膜は、例えば400nmのSiO膜である。溝形成用マスクは、リッジ14を形成するためのストライプ状(帯状)のリッジ形成用エッチングマスク31と、このリッジ形成用エッチングマスク31からそれぞれ所定の距離離れた位置に形成されるストライプ状のフィールド用エッチングマスク32とからなっている。ストライプはウエハ30のY方向に沿って所定長さ形成されている。
1本のリッジ形成用エッチングマスク31と、このリッジ形成用エッチングマスク31の両側のフィールド用エッチングマスク32を一組とする溝形成用マスクが、図3(c)に示すように、2本の一点鎖線間の半導体レーザ素子形成部分に4組並列に設けられる。 つぎに、溝形成用マスク(リッジ形成用エッチングマスク31及びフィールド用エッチングマスク32)をマスクとしてエッチングが行われ、コンタクト層11の表面から下層のp型クラッド層6の途中深さに到達する溝が設けられる。溝は、図3(d)に示すように、リッジ形成用エッチングマスク31とフィールド用エッチングマスク32間では分離溝13となり、フィールド用エッチングマスク32とフィールド用エッチングマスク32との間、即ち、溝形成用マスクと溝形成用マスクとの間では区画溝12となる。また、リッジ形成用エッチングマスク31の下方にはリッジ14が形成され、フィールド用エッチングマスク32の下にはフィールド部分が形成される。
例えば、リッジ14の幅は1〜3μm、分離溝13の幅は10〜20μm、区画溝12の幅は10〜20μmである。
つぎに、ウエハ30の第1の面側への絶縁層形成と前記絶縁層の選択的エッチングによって、図4(a)に示すように、各リッジ14のコンタクト層11の両側面からそれぞれ分離溝13を越えて区画溝12上に至る部分を覆う絶縁層15を形成する。絶縁層15は隣接するリッジ14間に亘って形成される。なお、図4以降においては単一の半導体レーザ素子部分を図示して説明を行う。
つぎに、図4(b)に示すように、ウエハ30の第1の面側全域に第2の電極層22を形成する。第2の電極層22は、例えば、Ti/Pt/Auからなる。最上層はAu層である。第2の電極層22は、例えば、厚さ0.3〜0.5μm程度となる。
つぎに、第2の電極層22の上に選択的に第2のメッキ層23を形成する。第2のメッキ層23の形成にあっては、図4(c)及び図8に示すように、ウエハ30の第1の面に選択的にマスク35を形成する。ウエハ30の第1の面側へのホトレジスト膜の形成とホトレジスト膜の選択的エッチングによってマスク35は形成される。即ち、リッジ14及びリッジ14の両側の分離溝13並びに分離溝13に隣り合う多層半導体層3とからなる区画部分に対して一方の多層半導体層3の所定位置から他方の多層半導体層3の所定位置に及ぶ領域を開口したホトレジスト膜からなるマスク35を形成する。マスク35は、図8に点々を施して示すように、ウエハ30の周縁部分を除く領域に格子状に設けられる。
つぎに、前記各開口に露出する第2の電極層22上にメッキ処理によって所定厚さの第2のメッキ層23を形成する。例えば、図5(a)に示すように、電界メッキによってウエハ30の第1の面に設けられた第2の電極層22上に厚さ3〜5μm程度のAuからなる第2のメッキ層23を形成する。電界メッキにおいては、図9に示すように、メッキ槽36の内底上にウエハ30を配置した後、ウエハ30に対面するように電界メッキ陽極板37を配置し、かつメッキ槽36内にメッキ液38を入れる。ウエハ30及び電界メッキ陽極板37はメッキ液38中に埋没する。また、図8に示すように、ウエハ30の第1の面の第2の電極層22に陰極に接続される電界メッキ給電ピン39を取り付ける。電界メッキ給電ピン39は第2の電極層22全体に均一に電圧が印加されるように複数本取り付ける。そして、図9に示すように、電界メッキ陽極板37はとウエハ30に電源40によって所定の電圧を印加する。電界メッキ陽極板37は電源40の陽極に接続され、ウエハ30の図示しない第2の電極層22は電源40の陰極に接続される。この状態で所定時間メッキを行うことによって、図5(a)に示すようにマスク35から外れて露出する第2の電極層22上に第2のメッキ層23が形成される。これにより、第2の電極層22及び第2のメッキ層23からなる第2の電極(p電極)21が形成されることになる。第2のメッキ層23の表面はリッジ14及び分離溝13の凹凸を反映して凹凸が形成されることから、以降の平坦化プロセスを考慮して第2のメッキ層23は10μm程度と厚く形成される。
つぎに、ウエハ30の第1の面側のマスク35及び第2のメッキ層23を一括研磨して平坦な面とした後マスク35を除去する。即ち、図5(b)に示すように、ウエハ30の第1の面側を研磨して、マスク35及び第2のメッキ層23の表面を同一平面となるように形成する。この平坦化工程においては、第2のメッキ層23を円弧状断面に形成する後続の研磨工程を考慮して、リッジ14の表面上での第2のメッキ層23の厚さを5〜7μm程度としておく。研磨は、例えば、CMP研磨で行う。その後、図5(c)に示すように、マスク35をエッチングして除去する。
つぎに、ウエハ30の第1の面側を一括研磨して平坦面であった第2のメッキ層23をリッジ部分に対応する箇所が最も厚くなり分離溝13を越えて区画溝12に隣接する多層半導体層3に向かって徐々に薄くなる円弧状断面に形成する。即ち、ウエハ30の第1の面側を研磨する。研磨は、例えば、Al(アルミナ)等を研磨剤とするポリシングであって、5分程度行う。これにより、第2のメッキ層23のリッジ14上の厚さは3〜5μm程度となる。また、長時間の研磨によって、第2のメッキ層23の縁部分は徐々にだれて丸くなる。図5(c)に示すように、直角に略近かった第2のメッキ層23の縁は、図6(a)に示すように、だれて丸みを有するようになる。即ち、長時間の研磨によって、第2のメッキ層23は、リッジ14部分に対応する箇所となる第2のメッキ層23の中央部分が最も厚くなり、区画溝12に向かって徐々に薄くなる円弧状断面となる。
つぎに、第2の電極層22のパターンを決定する。第2の電極層22のパターンを決定するために第2の電極層22をエッチングするが、エッチングの前に、図6(b)に示すように、ホトレジスト膜を選択的に形成してエッチング用マスク41を形成する。エッチング用マスク41は第2のメッキ層23全体を覆うストライプ状のパターンとなり、エッチング用マスク41の両側縁は第2のメッキ層23の両側の縁から1〜3μm程度突出したフィールド部分上に形成される。その後、第2の電極層22のエッチングを行う。エッチングはドライエッチングまたはウエットエッチングで行う。エッチング後はエッチング用マスク41を除去する。これにより、図6(c)に示すように、第2のメッキ層23の両側の縁から僅かに突出するパターンの第2の電極層22が形成され、第2の電極21の形成が終了する。なお、第2の電極層22の縁は区画溝12の縁前後まで延在するようにしてもよい。
つぎに、ウエハ30の第2の面を研磨してウエハ30の厚さを100μm弱程度とした後、ウエハ30の第2の面に厚さ0.3〜0.5μm程度のTi/Pt/Auからなる第1の電極層19を形成する。その後、第1の電極層19に重ねて厚さ3〜5μmのAuからなる第1のメッキ層20を形成する。第1の電極層19及び第1のメッキ層20によって、図6(c)に示すように、第1の電極(n電極)18が形成される。
つぎに、ウエハ30をリッジ14の延在方向(Y方向)に直交する方向(X方向)に所定間隔で劈開して複数の短冊体42を形成する。ウエハ30はこの劈開によって半導体基板2となる。図7(a)は短冊体42を模式的に示す斜視図である。図7(a)は、説明の便宜上4個の半導体レーザ素子1を形成する図としてある。即ち、一点鎖線間が単一の半導体レーザ素子1を形成する部分である。また、図7では、区画溝12等を省略し、第2の電極21を第2のメッキ層23の特徴ある形状として円弧状体として表してある。短冊体42の両側面(X方向に沿う面)は結晶の劈開面となる。また、この劈開面に現れる活性層5を含む結晶面部分が共振器の端面となる。共振器は各第2の電極21の中心線に対応する活性層5を含む部分で形成される。
つぎに、複数の区画溝12が残留するように短冊体42を所定の区画溝12部分でかつ区画溝12に沿って分割し、図7(b)に示すように、半導体レーザ素子1を複数製造する。分割は区画溝12の中央線を目安に行われる。実施例1では、残留させる区画溝12は、切断部分の区画溝12を除くと3本となる。従って、図7(b)に示すように半導体レーザ素子部は4本となり、4本のレーザ光を出射する半導体レーザ素子1が複数製造される。
このような半導体レーザ素子1は、パッケージ(封止容器)に組み込まれて光半導体装置(半導体レーザ装置)として使用される。図10乃至図12に半導体レーザ素子1を組み込んだ光半導体装置45の一例を示す。図10は一部を切り欠いた状態の光半導体装置の斜視図、図11は図10の一部を示す拡大斜視図、図12は図11の一部を示す拡大斜視図である。
光半導体装置45は、第1の面及びこの第1の面の反対面となる第2の面を有する金属板(円板)からなる数mmの厚さのステム46と、このステム46の第1の面(図10では上面)を覆うように固定される帽子型のキャップ47とを有している。このステム46とキャップ47によってパッケージ48が形成される。
キャップ47の下部はフランジ部49を有し、このフランジ部49の下面がステム46に接続されている。キャップ47の天井部分50には穴51が設けられるとともに、この穴51は透明なガラス板52で塞がれて窓53が形成されている。この窓53からレーザ光がパッケージ48の外部に放射される。天井部分50はステム46の第1の面に対面している。
ステム46の第1の面の中央から外れた部分には銅製のヒートシンク54が導電性の鑞材等で固定されている。図11に示すように、ヒートシンク54のステム46の中央に面する側面の先端側にはAlN(窒化アルミニウム)からなる熱伝導性が良好な支持板(サブマウント)55が固定されている。なお、以降で説明する細部の部品を示す符号は図11に示す、図10は微細な図部分が存在することから一部の符号を省略する。
図11に示すように、サブマウント55は半導体レーザ素子1よりも大きい矩形板からなっている。半導体レーザ素子1はその上下の端面からレーザ光を出射するようにヒートシンク54の側面に図示しない接合材を介して固定されている。即ち、半導体レーザ素子1の上端面である前方出射面は窓53に対面する構造になる。この結果、前方出射面から出射したレーザ光は窓53を透過するようになる。
半導体レーザ素子1は微小片であることから、一度サブマウント55に固定した後ヒートシンク54に固定するのが一般的である。サブマウント55は、図12に示すように、半導体レーザ素子1よりも幅及び長さが長い構造になっている。例えば、厚さ200μm、長さ2000μm、幅2000μmの板材である。サブマウント55の第1の面には、半導体レーザ素子1の第2の電極21に対応する電極パッド56を有する配線62が設けられている。半導体レーザ素子1が4本の第2の電極21を有することからサブマウント55にも4本の電極パッド56が設けられている。配線62は半導体レーザ素子の固定領域の外側に延在するとともに、その先端部分は導電性のワイヤ58を接続するための幅が広いワイヤボンディングパッド57となっている。実施例では、特に限定はされないが、4個のワイヤボンディングパッド57はサブマウント55の両側にそれぞれ2個ずつ振り分けられている。そして、これらワイヤボンディングパッド57にはワイヤ58の一端が接続される。半導体レーザ素子1の第2の面に設けられる第1の電極18は、図12に示すように、露出することから、この第1の電極18にもワイヤ58の一端が接続される。
サブマウント55の第1の面の反対面となる第2の面にはサブマウント55をヒートシンク54に固定するためにメタライズ層59が設けられている。
図12では、半導体ウエハ(半導体基板)を劈開し、かつ分割して半導体レーザ素子1を形成する際、第1の電極18部分を劈開、分割しないようなパターンに第1の電極18を設けた半導体レーザ素子1を示してある。
半導体レーザ素子1の各第2の電極21は、図15(b)に示すように、接合材60を介して電極パッド56に固定されている。接合材60は例えば、AuSn等のハンダが使用される。
一方、図10及び図11に示すように、ヒートシンク54のステム46の中央側に位置する側面には半導体レーザ素子1を搭載したサブマウント55が図示しない接合材を介して重ねて固定されている。半導体レーザ素子1は前方出射面がサブマウント55の端面に位置するようにサブマウント55に固定される。また、半導体レーザ素子1の前方出射面がヒートシンク54の上面に位置するようにサブマウント55はヒートシンク54に固定される。さらに、この固定の際、半導体レーザ素子1のレーザ光を出射する部分(共振器端)がステム46の中心に位置するように設定される。
他方、図10及び図11に示すように、ステム46には金属からなる6本のリード63a〜63fが固定されている。5本のリード63b〜63fは絶縁体64を介してステム46に貫通状態で固定されている。残りの1本のリード63aはステム46の第1の面と反対面となる第2の面に突き合わせ状態で固定され、かつステム46と電気的に等電位状態になっている。
図11及び図12に示すように、半導体レーザ素子1の第1の電極18とヒートシンク54はワイヤ58によって接続されている。この結果、第1の電極18はリード63aに電気的に接続されることになる。また、図11及び図12に示すように、各ワイヤボンディングパッド57とリード63b,63c,63e,63fはワイヤ58によって電気的に接続されている。これにより、半導体レーザ素子1の各半導体レーザ素子部の第2の電極21は各リード63b,63c,63e,63fに電気的に接続されることになる。従って、リード63aと各リード63b,63c,63e,63fに所定の電圧を印加すれば、各半導体レーザ素子部の各共振器端からレーザ光を出射する。
さらに、半導体レーザ素子1の後方出射面から出射されるレーザ光を受光するように、ステム46の第1の面には受光素子65が固定されている。受光素子65の透明な上面電極66とリード63dはワイヤ58で電気的に接続されている。
以上のように、ステム46の第1の面側のヒートシンク54、リード63a〜63f、サブマウント55、半導体レーザ素子1及びワイヤ58は、キャップ47によって覆われる構造になる。
光半導体装置45において、リード63aと、リード63b,63c,63e,63fのうちの所定のリード間に所定の電圧を印加すると半導体レーザ素子1のうちの所定の半導体レーザ素子部からレーザ光を出射する。このレーザ光は窓53を透過してパッケージ48の外部に放射されることになる。
また、リード63aと、リード63b,63c,63e,63f間に所定の電圧を印加すると半導体レーザ素子1のうちの全ての半導体レーザ素子部(4本の半導体レーザ素子部)からレーザ光を出射する。
つぎに、図13乃至図16を参照して光半導体装置45の製造方法について説明する。 最初に図13(a)に示すように、リード63a〜63f及びヒートシンク54が取り付けられたステム46を準備する。ステム46の第1の面にはキャップ47が嵌合するように一段高くなっている。また、受光素子65を固定する受光素子固定面は、受光素子面で反射したレーザ光が半導体レーザ素子1の後方出射面に戻らないように僅かに傾斜している。図13ではステム46の下方に延在するリード部分は省略してある。
つぎに、図13(b)に示すように、受光素子固定面に受光素子65を上面電極66が上になるように固定する。また、ヒートシンク54のステム46の中心寄りの側面に半導体レーザ素子1を取り付けたサブマウント55を図示しない接合材で固定する。
ここで、図14及び図15を参照しながらサブマウント55に接合材60を介して半導体レーザ素子1を搭載する方法について説明する。接合材60は、例えば、AuSn等のハンダを使用する。
サブマウント55に半導体レーザ素子1を搭載するには、図14(a)に示すように、各電極パッド56上に接合材60を所定厚さ(例えば、3〜5μm)塗布したサブマウント55を準備する。その後、図14(a)に示すように、第2の電極21が下面に位置する状態で半導体レーザ素子1をサブマウント55に対して位置決めし、かつ半導体レーザ素子1を降下させる。図示しないが、サブマウント55は第1の面を上にして作業テーブル上に載置され、半導体レーザ素子1は図示しない真空吸着工具にて保持される。真空吸着工具を徐々に降下させることにより、円弧状断面となる第2の電極21、厳密には第2のメッキ層23の最も突出した中央部分が最初に接合材60に接触する。半導体レーザ素子1がさらに降下を続けると、図15(a)に示すように、接合材60に食い込んだ第2の電極21(第2のメッキ層23)と接合材60との間の空気は矢印61に示すように強制的に大気中に押し出される。この結果、所定高さまで半導体レーザ素子1を降下させた状態では、図15(b)に示すように、第2の電極21(第2のメッキ層23)と接合材60との間には気泡(ボイド)が存在しなくなる。従って、接合材60を所定の温度(例えば、300℃)で所定時間(例えば、10秒)加熱処理することによって、図14(b)に示すように、半導体レーザ素子1をサブマウント55に固定することができる。半導体レーザ素子1の4本の半導体レーザ素子部の第2の電極21と接合材60はいずれも気泡(ボイド)を含むことなく接合することができる。
つぎに、半導体レーザ素子1及び受光素子65の各電極と所定のリード63a〜63fがそれぞれ電気的に接続されるようにワイヤボンディングを行う。図16はワイヤボンディングが終了した状態のステム46を示す斜視図である。ワイヤ58の接続関係は、既に図11及び図12を参照して説明してあることから省略する。
つぎに、すでに説明した窓53を有するキャップ47を準備した後、キャップ47のフランジ部49をステム46に接合材によって固定することによって、図10に示す光半導体装置45を製造することができる。
実施形態1によれば以下の効果を有する。
(1)光半導体装置45は、レーザ光を出射する半導体レーザ素子部を複数並列に有する半導体レーザ素子1がサブマウント55に柔らかい接合材60(AuSn等のハンダ)を介して重ねて接合する構造になっている。半導体レーザ素子1は半導体基板2の第1の面側に共通電極となる第1の電極18を有し、第2の面側には前記各半導体レーザ素子部固有の第2の電極21を有する構造になっている。また、サブマウント55の第1の面には前記各半導体レーザ素子部固有の第2の電極21に対応して電極パッド56が設けられている。また、各第2の電極21は下層の第2の電極層22と、上層の第2のメッキ層23とからなっている。第2のメッキ層23は各半導体レーザ素子部のリッジ14部分に対応する箇所が最も厚くなり分離溝13を越えて区画溝12に向かって徐々に薄くなる円弧状断面となっている。サブマウント55の電極パッド56に第2の電極21を重ねて固定する場合、電極パッド56上にハンダからなる柔らかい接合材60(AuSn等のハンダ)を設けておき、その後半導体レーザ素子1を第2の電極21が下面となる状態で位置決めして下降させて各第2の電極21を各電極パッド56上の接合材60に食い込むように重ね合わせる。第2のメッキ層23の表面はその中央線部分からその両側の表面部分が順次接合材60に接触し食い込むようになる。
このため、電極パッド56と第2のメッキ層23との間に存在する空気は、第2のメッキ層23の円弧状断面の作用によってストライプ状の接合部分の両側に押し出されることになり、接合材60と第2のメッキ層23(第2の電極21)との界面に気泡(ボイド)が形成されなくなる。また、第2のメッキ層の表面が平坦な面である場合、平坦な表面の接合材との間で接合材が濡れない部分が発生することもあるが、円弧状断面となる第2のメッキ層23では接合材60が濡れないという現象の発生もなくなる。
従って、気泡及び接合材の濡れ不良に起因するリッジ部分に加わる応力分布が均一になり、共振器(光導波路)に不均一な応力が加わらなくなり、レーザ光の偏光角回転を低減することができる。
このように実施例の半導体レーザ素子1はその全て(4個)の半導体レーザ素子部の第2の電極21とサブマウント55との接合部分には気泡(ボイド)を含むことがないことから、各接合部分の応力バランスは一定し、レーザ光の偏光方向のばらつきは起き難くなり、偏光方向は揃う。
この結果、実施例のマルチビームレーザである光半導体装置45は、レーザ光を案内する光学部品に偏光角依存性がある場合でも所望の特性が得られるようになる。従って、例えば、コピー機(PPC)、レーザビームプリンタの光源として最適なマルチビーム構造の光半導体装置45となる。
図17は本発明の実施例2の光半導体装置におけるサブマウントに搭載した半導体レーザ素子の一部を示す拡大図であり、実施例1の図14(b)に対応する図である。
実施例2においては半導体レーザ素子1の断面構造のみが実施例1と異なる。即ち、実施例1で第2導電型(p型)からなる第2導電型クラッド層6の部分は、第1の第2導電型クラッド層7と、第1の第2導電型クラッド層7上に重なる第2導電型からなるエッチングストッパ層8と、エッチングストッパ層8上に重なる第2導電型からなる第2の第2導電型クラッド層9とからなっている。そして、エッチングストッパ層8は第2の第2導電型クラッド層9のエッチング速度よりもエッチング速度が遅い材質からなっている。即ち、第1の第2導電型クラッド層7及び第2の第2導電型クラッド層9はAlGaInP層からなり、エッチングストッパ層8はGaInP層からなっている。
従って、半導体レーザ素子1の製造方法において区画溝12及び分離溝13を形成する際、区画溝12及び分離溝13の底面にエッチングストッパ層8が現れるようにすることができる。この結果、リッジ14は第2の第2導電型クラッド層9及びコンタクト層11で形成されることになる。
半導体レーザ素子1の製造においては、図示はしないが、半導体基板2の第1の面に多層半導体層3を形成する場合、n型クラッド層4,活性層5,第1の第2導電型クラッド層7,エッチングストッパ層8,第2の第2導電型クラッド層9,コンタクト層11を順次形成する。そして、リッジ形成用エッチングマスク31及びフィールド用エッチングマスク32からなる溝形成用マスクをエッチング用マスクとして、コンタクト層11及び第2の第2導電型クラッド層9をエッチングして区画溝12及び分離溝13を形成する。この結果、区画溝12及び分離溝13の底面はエッチングストッパ層8となる。それ以降の工程は実施例1で説明した工程によって半導体レーザ素子1は製造される。これにより、図17に示すような半導体レーザ素子1を製造することができる。
以上本発明者によってなされた発明を実施形態に基づき具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。実施例では0.6μm帯の半導体レーザ素子に本発明を適用した例について示したが、他の半導体レーザ素子、例えば、光通信用の長波長半導体レーザ素子(1.3μm帯,1.5μm帯)を組みこむ光半導体装置にも同様に適用できる。
本発明の実施例1である半導体レーザ素子の断面図である。 図1の一部を示す拡大断面図である。 実施例1の半導体レーザ素子の製造方法において、ウエハ準備工程からリッジ形成工程までを示すウエハの模式的断面図である。 前記半導体レーザ素子の製造方法において、絶縁膜形成工程から第2のメッキ膜を形成するためのホトレジスト膜形成工程までを示すウエハの模式的断面図である。 前記半導体レーザ素子の製造方法において、第2のメッキ膜を形成する工程、第2のメッキ膜を平坦化する工程及び前記ホトレジスト膜を除去する工程を示すウエハの模式的断面図である。 前記半導体レーザ素子の製造方法において、第2のメッキ膜を円弧状断面に形成する工程及び第2のメッキ膜のパターンを決めるためのホトレジスト膜形成工程及び前記第2のメッキ膜を選択的にエッチングして第2のメッキ膜を所定のパターンに形成する工程を示すウエハの模式的断面図である。 前記半導体レーザ素子の製造方法において、ウエハを所定ピッチで劈開して複数の短冊体を形成する工程及び短冊体を分割して半導体レーザ素子を形成する工程を示す模式図である。 前記第2のメッキ膜を形成するときのウエハを示す模式図である。 前記メッキ槽及び前記ウエハ等を示す模式図である。 本発明の実施例1である一部を切り欠いた状態の光半導体装置の斜視図である。 図10の一部を示す拡大斜視図である。 図11の一部を示す拡大斜視図である。 実施例1の光半導体装置の製造方法において、ステムを準備する工程、受光素子及び半導体レーザ素子を搭載する工程におけるステムの一部を示す斜視図である。 前記光半導体装置の製造方法において、サブマウントに半導体レーザ素子を搭載する方法を示す拡大断面図である。 前記光半導体装置の製造方法において、半導体レーザ素子のサブマウントへの搭載過程を示す一部の模式的拡大断面図である。 前記光半導体装置の製造方法において、ワイヤボンディングが終了したステムの状態を示す斜視図である。 本発明の実施例2の光半導体装置におけるサブマウントに搭載した半導体レーザ素子の一部を示す拡大図である。 偏光角を説明する模式図である。 本発明に先立って検討したリッジ構造の半導体レーザ素子のサブマウントへの搭載構造を示す模式図である。
符号の説明
1…半導体レーザ素子(半導体レーザチップ)、2…半導体基板、3…多層半導体層、4…第1導電型(n型)クラッド層、5…活性層、6…第2導電型(p型)クラッド層、7…第1の第2導電型クラッド層、8…エッチングストッパ層、9…第2の第2導電型クラッド層、11…コンタクト層、12…区画溝、13…分離溝、14…リッジ、15…絶縁層、18…第1の電極(n電極)、19…第1の電極層、20…第1のメッキ層、21…第2の電極、22…第2の電極層、23…第2のメッキ層、30…半導体ウエハ、31…リッジ形成用エッチングマスク、32…フィールド用エッチングマスク、35…マスク、36…メッキ槽、37…電界メッキ陽極板、38…メッキ液、39…電界メッキ給電ピン、40…電源、41…エッチング用マスク、42…短冊体、45…光半導体装置、46…ステム、47…キャップ、48…パッケージ、49…フランジ部、50…天井部分、51…穴、52…ガラス板、53…窓、54…ヒートシンク、55…支持板(サブマウント)、56…電極パッド、57…ワイヤボンディングパッド、58…ワイヤ、59…メタライズ層、60…接合材、61…矢印、62…配線、63a〜63f…リード、64…絶縁体、65…受光素子、66…上面電極、70…サブマウント、70a…第1の面、71…電極パッド、72…接合材、75…半導体レーザ素子、76…半導体基板、77…第1導電型クラッド層、78…活性層、79…第2導電型クラッド層、80…コンタクト層、81…区画溝、82…区画部分、83…分離溝、84…リッジ、85…フィールド部分、86…絶縁層、91…第1の電極、92…第1の電極層、93…第1のメッキ層、95…第2の電極、96…第2の電極層、97…第2のメッキ層、98…気泡(ボイド)、100…ステム、101…ヒートシンク、102…レーザ光、103…偏波面。

Claims (14)

  1. 第1導電型からなる半導体基板と、
    前記半導体基板の第1の面に順次重ねて形成され、かつ第1導電型からなる第1導電型クラッド層、活性層、第2導電型からなる第2導電型クラッド層、第2導電型からなるコンタクト層で構成される多層半導体層と、
    前記多層半導体層に形成され、前記半導体基板の一端から他端に亘りかつ前記コンタクト層の表面から前記第2導電型クラッド層の所定深さに形成される複数本の区画溝と、
    隣接する前記区画溝によって挟まれる各区画部分に形成され、前記半導体基板の前記一端から前記他端に亘りかつ前記コンタクト層の表面から前記第2導電型クラッド層の所定深さに形成される2本の分離溝によって挟まれたストライプ状のリッジと、
    前記各リッジの前記コンタクト層の両側面からそれぞれ前記分離溝を越えて前記区画部分の端に至る部分を覆う絶縁層と、
    前記半導体基板の前記第1の面の反対面となる第2の面に設けられる第1の電極と、
    前記各区画部分において前記リッジ上及び前記リッジの両側の前記分離溝上並びに前記分離溝の外側の前記多層半導体層上に亘って設けられる第2の電極とを有し、
    前記第2の電極は下層となる第2の電極層と、前記第2の電極層に重ねて形成される第2のメッキ層とからなり、
    前記第2のメッキ層は前記リッジ部分に対応する箇所が最も厚くなり前記区画溝に向かって徐々に薄くなる円弧状断面となっていることを特徴とする半導体レーザ素子。
  2. 前記第2導電型からなる第2導電型クラッド層は第1の第2導電型クラッド層と、前記第1の第2導電型クラッド層上に重なるエッチングストッパ層と、前記エッチングストッパ層上に重なる第2の第2導電型クラッド層とからなり、
    前記エッチングストッパ層は前記第2の第2導電型クラッド層のエッチング速度よりもエッチング速度が遅い材質からなり、
    前記区画溝及び前記分離溝の底面は前記エッチングストッパ層で形成され、
    前記リッジは前記第2の第2導電型クラッド層及び前記コンタクト層で形成されていることを特徴とする請求項1に記載の半導体レーザ素子。
  3. 前記活性層は多重量子井戸構造であることを特徴とする請求項1に記載の半導体レーザ素子。
  4. 前記第2の電極層はTi層,Pt層,Au層を順次重ねた層となり、前記第2のメッキ層はAu層からなっていることを特徴とする請求項1に記載の半導体レーザ素子。
  5. 前記区画溝は2本であることを特徴とする請求項1に記載の半導体レーザ素子。
  6. (a)第1導電型からなる半導体基板を準備する工程、
    (b)前記半導体基板の第1の面に、第1導電型からなる第1導電型クラッド層、活性層、第2導電型からなる第2導電型クラッド層及び第2導電型からなるコンタクト層を順次積層するように連続的にエピタキシャル成長させて多層半導体層を形成する工程、
    (c)前記半導体基板の前記第1の面側への被膜形成と前記被膜の選択的エッチングによって、前記多層半導体層上に1本のストライプ状のリッジ形成用エッチングマスクと、このリッジ形成用エッチングマスクの両側に所定の距離離れて位置するフィールド用エッチングマスクとからなる溝形成用マスクを並列に複数形成する工程、
    (d)前記溝形成用マスクをマスクとして前記コンタクト層の表面から前記第1導電型クラッド層の所定深さに至るまでエッチングを行い、前記溝形成用マスクの両側にそれぞれ区画溝を形成するとともに、隣接する前記区画溝によって挟まれる各区画部分においては前記リッジ形成用エッチングマスクと前記フィールド用エッチングマスクとの間にそれぞれ分離溝を形成して前記リッジ形成用エッチングマスク下にストライプ状のリッジを形成する工程、
    (e)前記半導体基板の前記第1の面側への絶縁層形成と前記絶縁層の選択的エッチングによって、前記各リッジの前記コンタクト層の両側面からそれぞれ前記分離溝を越えて前記区画溝上に至る部分を覆う絶縁層を形成する工程、
    (f)前記各リッジ上において前記リッジ上及び前記リッジの両側の前記分離溝上並びに前記分離溝の外側の前記多層半導体層上に亘って第2の電極を形成する工程、
    (g)前記半導体基板の前記第1の面の反対面となる第2の面に第1の電極を形成する工程、
    (h)前記半導体基板を前記リッジの長手方向に直交する方向に所定間隔で劈開して複数の短冊体を形成する工程、
    (i)複数の前記区画溝が残留するように前記短冊体を所定の前記区画溝部分でかつ前記区画溝に沿って分割する工程、
    を有する半導体レーザ素子の製造方法であって、
    前記工程(f)における前記第2の電極は、
    (j)前記半導体基板の前記第1の面全域に第2の電極層を形成する工程、
    (k)前記半導体基板の前記第1の面側へのホトレジスト膜の形成と前記ホトレジスト膜の選択的エッチングによって、前記リッジ及び前記リッジの両側の前記分離溝並びに前記分離溝に隣り合う前記多層半導体層とからなる前記区画部分に対して一方の前記多層半導体層の所定位置から他方の前記多層半導体層の所定位置に及ぶ領域を開口したホトレジスト膜を形成する工程、
    (l)前記各開口に露出する前記第2の電極層上にメッキ処理によって所定厚さの第2のメッキ層を形成する工程、
    (m)前記半導体基板の前記第1の面側の前記ホトレジスト膜及び前記メッキ層を一括研磨して平坦な面とした後前記ホトレジスト膜を除去する工程、
    (n)前記半導体基板の前記第1の面側を一括研磨して平坦面であった前記第2のメッキ層を前記リッジ部分に対応する箇所が最も厚くなり前記分離溝を越えて前記多層半導体層側に向かって徐々に薄くなる円弧状断面に形成する工程、
    によって形成され、
    前記第2の電極は前記第2の電極層と前記第2の電極層に重なる前記第2のメッキ層によって形成されることを特徴とする半導体レーザ素子の製造方法。
  7. 前記工程(n)のつぎに、(o)少なくとも各区画溝上の前記第1の電極層を除去する工程を有することを特徴とする請求項6に記載の半導体レーザ素子の製造方法。
  8. 前記工程(b)では、
    前記半導体基板の前記第1の面に、第1導電型からなる第1導電型クラッド層、活性層、第2導電型からなる第1の第2導電型クラッド層、第2導電型からなるエッチングストッパ層、第2導電型からなる第2の第2導電型クラッド層及び第2導電型からなるコンタクト層を順次積層形成し、かつ前記エッチングストッパ層は前記第2の第2導電型クラッド層のエッチング速度よりもエッチング速度が遅い材質で形成することを特徴とする請求項6に記載の半導体レーザ素子の製造方法。
  9. 前記工程(b)では、前記活性層を多重量子井戸構造として形成することを特徴とする請求項6に記載の半導体レーザ素子の製造方法。
  10. 前記工程(i)ではTi層,Pt層,Au層を順次重ねて前記第2の電極層を形成し、
    前記工程(k)では前記各開口部に露出する前記第2の電極層上にAu層をメッキ処理によって形成することを特徴とする請求項6に記載の半導体レーザ素子の製造方法。
  11. 第1導電型の半導体基板と、
    前記半導体基板の第1の面に順次重ねて形成され、かつ第1導電型からなる第1導電型クラッド層、活性層、第2導電型からなる第2導電型クラッド層、第2導電型からなるコンタクト層で構成される多層半導体層と、
    前記多層半導体層に形成され、前記半導体基板の一端から他端に亘りかつ前記コンタクト層の表面から前記第2導電型クラッド層の所定深さに形成される複数本の区画溝と、
    隣接する前記区画溝によって挟まれる各区画部分に形成され、前記半導体基板の前記一端から前記他端に亘りかつ前記コンタクト層の表面から前記第2導電型クラッド層の所定深さに形成される2本の分離溝によって挟まれたストライプ状のリッジと、
    前記各リッジの前記コンタクト層の両側面からそれぞれ前記分離溝を越えて前記区画部分の端に至る部分を覆う絶縁層と、
    前記リッジに対応する前記活性層部分に形成される共振器と、
    前記半導体基板の前記第1の面の反対面となる第2の面に形成されかつ前記各共振器に電力を供給する第1の電極と、
    前記各区画部分に形成され、かつ前記リッジ上及び前記リッジの両側の前記分離溝上並びに前記分離溝の外側の前記多層半導体層上に亘って設けられる第2の電極とを有し、
    前記第2の電極は下層となる第2の電極層と、前記第2の電極層に重ねて形成されかつ前記リッジ部分に対応する箇所が最も厚くなり前記分離溝を越えて前記区画溝に向かって徐々に薄くなる円弧状断面となる第2のメッキ層とからなる半導体レーザ素子を準備する工程と、
    前記半導体レーザ素子が第1の面側に重ねて搭載されるものであり、前記第1の面には前記第2の電極に対応する電極パッドを含む配線を有する支持板を準備する工程と、
    前記支持板の前記電極パッドに柔らかい導電性の接合材を形成した後、前記半導体レーザ素子の前記各第2の電極を対応する各前記電極パッドに重ねるようにして押し付けて接着し、かつ前記接合材を硬化処理して前記支持板に前記半導体レーザ素子を搭載する工程とを有することを特徴とする光半導体装置の製造方法。
  12. 前記第2導電型からなる第2導電型クラッド層は第1の第2導電型クラッド層と、前記第1の第2導電型クラッド層上に重なるエッチングストッパ層と、前記エッチングストッパ層上に重なる第2の第2導電型クラッド層とからなり、
    前記エッチングストッパ層は前記第2の第2導電型クラッド層のエッチング速度よりもエッチング速度が遅い材質からなり、
    前記区画溝及び前記分離溝の底面は前記エッチングストッパ層で形成され、
    前記リッジは前記第2の第2導電型クラッド層及び前記コンタクト層で形成されていることを特徴とする請求項11に記載の光半導体装置の製造方法。
  13. 前記活性層は多重量子井戸構造であることを特徴とする請求項11に記載の光半導体装置の製造方法。
  14. 前記第2の電極層はTi層,Pt層,Au層を順次重ねた層となり、前記第2のメッキ層はAu層からなっていることを特徴とする請求項11に記載の光半導体装置の製造方法。
JP2007138621A 2007-05-25 2007-05-25 半導体レーザ素子及びその製造方法並びに光半導体装置の製造方法 Active JP4845132B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007138621A JP4845132B2 (ja) 2007-05-25 2007-05-25 半導体レーザ素子及びその製造方法並びに光半導体装置の製造方法
US12/153,681 US7653114B2 (en) 2007-05-25 2008-05-22 Semiconductor laser diode and the manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007138621A JP4845132B2 (ja) 2007-05-25 2007-05-25 半導体レーザ素子及びその製造方法並びに光半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2008294252A JP2008294252A (ja) 2008-12-04
JP4845132B2 true JP4845132B2 (ja) 2011-12-28

Family

ID=40072356

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007138621A Active JP4845132B2 (ja) 2007-05-25 2007-05-25 半導体レーザ素子及びその製造方法並びに光半導体装置の製造方法

Country Status (2)

Country Link
US (1) US7653114B2 (ja)
JP (1) JP4845132B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5347541B2 (ja) * 2009-01-30 2013-11-20 三洋電機株式会社 半導体レーザ素子およびそれを備えた半導体レーザ装置
JP2010212499A (ja) * 2009-03-11 2010-09-24 Sony Corp 半導体レーザ素子
JP5380135B2 (ja) * 2009-04-03 2014-01-08 日本オクラロ株式会社 マルチビーム半導体レーザ装置
US9318874B2 (en) * 2009-06-03 2016-04-19 Nichia Corporation Semiconductor device and method of manufacturing semiconductor device
JP5410195B2 (ja) * 2009-08-11 2014-02-05 日本オクラロ株式会社 マルチビーム半導体レーザ装置
JP5465514B2 (ja) * 2009-11-19 2014-04-09 日本オクラロ株式会社 光半導体装置
JP6125166B2 (ja) * 2012-07-17 2017-05-10 ウシオオプトセミコンダクター株式会社 マルチビーム半導体レーザ装置
JP5959484B2 (ja) 2013-08-23 2016-08-02 ウシオオプトセミコンダクター株式会社 半導体レーザ素子、及び半導体レーザ装置
US10431955B2 (en) * 2014-04-25 2019-10-01 Lmd Power Of Light Corp Laser core having conductive mass electrical connection
JP6933794B2 (ja) * 2016-12-01 2021-09-08 富士通株式会社 光モジュール及び光モジュールの製造方法
DE102017119664A1 (de) * 2017-08-28 2019-02-28 Osram Opto Semiconductors Gmbh Kantenemittierender Laserbarren
CN111684344B (zh) * 2018-02-09 2023-03-21 三菱电机株式会社 光半导体元件及其制造方法
JP7411483B2 (ja) * 2020-04-02 2024-01-11 浜松ホトニクス株式会社 量子カスケードレーザ素子の製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4538920B2 (ja) 2000-08-10 2010-09-08 ソニー株式会社 半導体レーザおよび半導体装置
JP4131623B2 (ja) * 2001-09-12 2008-08-13 三洋電機株式会社 電極構造およびその製造方法
JP2005217255A (ja) 2004-01-30 2005-08-11 Sharp Corp 半導体レーザおよびその製造方法
JP2005223070A (ja) * 2004-02-04 2005-08-18 Toshiba Corp 半導体発光素子及び半導体発光装置
JP2006059881A (ja) * 2004-08-17 2006-03-02 Sharp Corp 半導体レーザ素子及びその製造方法
JP2006278661A (ja) * 2005-03-29 2006-10-12 Opnext Japan Inc 光半導体素子及びその製造方法並びに光半導体装置

Also Published As

Publication number Publication date
US20080291960A1 (en) 2008-11-27
US7653114B2 (en) 2010-01-26
JP2008294252A (ja) 2008-12-04

Similar Documents

Publication Publication Date Title
JP4845132B2 (ja) 半導体レーザ素子及びその製造方法並びに光半導体装置の製造方法
KR100705718B1 (ko) 발광 다이오드 및 이의 제조 방법
JP4948307B2 (ja) 半導体レーザ素子およびその製造方法
JP5368957B2 (ja) 半導体レーザチップの製造方法
JP5214844B2 (ja) 光半導体装置
JPH06152074A (ja) 半導体レーザダイオード及びその製造方法並びに半導体レーザダイオードアレイ
JP2006278661A (ja) 光半導体素子及びその製造方法並びに光半導体装置
JP2009164233A (ja) 窒化物半導体レーザ素子およびその製造方法
JP2009123939A (ja) 窒化物系半導体素子およびその製造方法
WO2009107621A1 (ja) 半導体レーザ素子およびその製造方法
JP5292443B2 (ja) 光半導体素子の製造方法
JP5803134B2 (ja) 半導体レーザ素子の保護膜作製方法
JP2012054474A (ja) 半導体レーザ装置
JP2013179210A (ja) アレイ型半導体レーザ装置およびその製造方法
JP6037484B2 (ja) 半導体レーザ装置の製造方法
JP4799847B2 (ja) 半導体レーザ素子及びその製造方法
JP5043495B2 (ja) 半導体発光素子
JP5118875B2 (ja) 半導体発光素子および半導体発光素子製造方法
US20030113977A1 (en) Method of isolating semiconductor laser diode
JP3771333B2 (ja) 半導体レーザ素子及びその製造方法
JP4810808B2 (ja) 半導体レーザ発光装置の製造方法
JP4964027B2 (ja) 窒化物系半導体レーザ素子の作製方法
JP7245061B2 (ja) 半導体発光装置及び半導体発光装置の製造方法
CN115917897A (zh) 半导体激光元件的制造方法、半导体激光元件及半导体激光装置
JP2024059781A (ja) レーザダイオード素子及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100315

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20110512

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110520

TRDD Decision of grant or rejection written
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110907

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110913

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111006

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141021

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4845132

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250