WO2019026943A1 - 光半導体素子の製造方法および光半導体素子 - Google Patents

光半導体素子の製造方法および光半導体素子 Download PDF

Info

Publication number
WO2019026943A1
WO2019026943A1 PCT/JP2018/028800 JP2018028800W WO2019026943A1 WO 2019026943 A1 WO2019026943 A1 WO 2019026943A1 JP 2018028800 W JP2018028800 W JP 2018028800W WO 2019026943 A1 WO2019026943 A1 WO 2019026943A1
Authority
WO
WIPO (PCT)
Prior art keywords
opening
layer
mesa structure
insulating film
semiconductor substrate
Prior art date
Application number
PCT/JP2018/028800
Other languages
English (en)
French (fr)
Inventor
圭吾 福永
裕一郎 堀口
和弘 前田
大介 津波
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to US16/616,805 priority Critical patent/US20210173236A1/en
Priority to JP2019534552A priority patent/JP6716040B2/ja
Priority to CN201880040231.1A priority patent/CN110914745A/zh
Publication of WO2019026943A1 publication Critical patent/WO2019026943A1/ja

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/015—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction
    • G02F1/025—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on semiconductor elements having potential barriers, e.g. having a PN or PIN junction in an optical waveguide structure
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12133—Functions
    • G02B2006/12142—Modulator
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B2006/12133—Functions
    • G02B2006/12159—Interferometer
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/06—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 integrated waveguide
    • G02F2201/063—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 integrated waveguide ridge; rib; strip loaded

Definitions

  • the present invention relates to a method of manufacturing an optical semiconductor device and an optical semiconductor device, and more particularly to a method of manufacturing an optical semiconductor device used in a Mach-Zehnder type optical modulator and the optical semiconductor device.
  • FIG. 20 is a cross-sectional view of an optical semiconductor device, generally indicated by 500, used in a conventional Mach-Zehnder type optical modulator.
  • the optical semiconductor device 500 includes a mesa structure 12 composed of an active layer 9, a cladding layer 10 and a contact layer 11 on a semiconductor substrate 1.
  • An insulating film 28 is formed on the surface of the semiconductor substrate 1 and the side surfaces of the mesa structure 12, and both sides of the mesa structure 12 are embedded with a dielectric resin layer 14.
  • An insulating film 15 is formed on the dielectric resin layer 14. Then, the insulating film 15 on the contact layer 11 is opened, and the electrode 16 electrically connected to the contact layer 11 is provided.
  • the cap layer 24 is formed on the contact layer 11 of the mesa structure 12, and the insulating film 28 and the dielectric are covered to cover the mesa structure 12 and the cap layer.
  • the resin layer 14 is formed.
  • a resist mask 25 is formed on the dielectric resin layer 14.
  • the insulating film 28 and the dielectric resin layer 14 are etched using the resist mask 25 as an etching mask.
  • the etching is stopped on the basis of the point of time when the upper surface of the cap layer 24 is exposed. Over-etching of the insulating film 28 and the dielectric resin layer 14 on the side surface, that is, peeling of the dielectric resin layer 14 is prevented (see, for example, Patent Document 1).
  • etching stop point a point at which the upper surface of the cap layer 24 is exposed during etching, for example, by a change in emission intensity of ions or radicals.
  • the area of the top surface is extremely small compared to the area of the semiconductor substrate 1. Therefore, the light emission intensity of ions and the like is also small, and it is difficult to detect the etching stop point due to the change of the light emission intensity.
  • this invention does not need to detect an etching state, but aims at the manufacturing method of an optical semiconductor element which prevented peeling of the dielectric resin layer from a mesa structure, and provision of an optical semiconductor element.
  • the present invention Preparing a semiconductor substrate; Sequentially depositing an active layer, a cladding layer, and a contact layer on the semiconductor substrate; Etching the active layer, the cladding layer, and the contact layer to form a mesa structure in which the active layer, the cladding layer, and the contact layer are stacked on the semiconductor substrate; Forming an insulating film on the semiconductor substrate to cover the mesa structure; Reducing the thickness of the insulating film until the upper surface of the contact layer is exposed, and using the insulating film left on the side surface of the mesa structure as a sidewall; Forming a dielectric resin layer on the semiconductor substrate and embedding the mesa structure and the sidewalls; A first opening step of selectively etching the dielectric resin layer to form a first opening, and exposing the upper surface of the contact layer in the first opening; Forming an electrode so as to be connected to the contact layer, and a method of manufacturing an optical semiconductor device.
  • the present invention is A semiconductor substrate, A mesa structure formed on a semiconductor substrate and laminated with an active layer, a cladding layer, and a contact layer; Side walls covering the sides of the mesa structure, A dielectric resin layer having a first opening formed on the semiconductor substrate so as to fill the sidewall and exposing the upper surface of the contact layer; And an electrode provided to be connected to the contact layer.
  • peeling of the dielectric resin layer from the side surface of the mesa structure can be prevented without detecting the etching stop point, and the yield can be improved.
  • the optical semiconductor device since the surface of the dielectric resin layer that is easily etched is not exposed, peeling and deterioration of the dielectric resin layer can be prevented, and a highly reliable optical semiconductor device can be obtained. it can.
  • FIG. 1 is a plan view of a Mach-Zehnder type optical modulator according to a first embodiment of the present invention.
  • FIG. 2 is a cross-sectional view of the optical semiconductor device when the Mach-Zehnder type optical modulator of FIG. 1 is viewed in the II-II direction.
  • FIG. 7 is a cross-sectional view of the manufacturing process of the optical semiconductor device according to Embodiment 1 of the present invention.
  • FIG. 7 is a cross-sectional view of the manufacturing process of the optical semiconductor device according to Embodiment 1 of the present invention.
  • FIG. 7 is a cross-sectional view of the manufacturing process of the optical semiconductor device according to Embodiment 1 of the present invention.
  • FIG. 7 is a cross-sectional view of the manufacturing process of the optical semiconductor device according to Embodiment 1 of the present invention.
  • FIG. 7 is a cross-sectional view of the manufacturing process of the optical semiconductor device according to Embodiment 1 of the present invention.
  • FIG. 7 is a cross-sectional view of the manufacturing process of the optical semiconductor device according to Embodiment 1 of the present invention.
  • FIG. 7 is a cross-sectional view of the manufacturing process of the optical semiconductor device according to Embodiment 1 of the present invention.
  • FIG. 7 is a cross-sectional view of the manufacturing process of the optical semiconductor device according to Embodiment 1 of the present invention.
  • FIG. 7 is a cross-sectional view of the manufacturing process of the optical semiconductor device according to Embodiment 1 of the present invention.
  • FIG. 7 is a cross-sectional view of the manufacturing process of the optical semiconductor device according to Embodiment 1 of the present invention.
  • FIG. 7 is a cross-sectional view of the manufacturing process of the optical semiconductor device according to Embodiment 1 of the present invention.
  • FIG. 7 is a cross-sectional view of the manufacturing process of the optical semiconductor device according to Embodiment 1 of the present invention.
  • FIG. 7 is a cross-sectional view of the manufacturing process of the optical semiconductor device according to Embodiment 1 of the present invention.
  • FIG. 7 is a cross-sectional view of the manufacturing process of the optical semiconductor device according to Embodiment 1 of the present invention.
  • FIG. 7 is a cross-sectional view of the manufacturing process of the optical semiconductor device according to Embodiment 1 of the present invention. It is sectional drawing of the optical-semiconductor element concerning Embodiment 2 of this invention. It is sectional drawing of the manufacturing process of the optical-semiconductor element concerning Embodiment 2 of this invention.
  • FIG. 1 is a plan view of a Mach-Zehnder type optical modulator according to a first embodiment of the present invention, generally indicated by 50.
  • the Mach-Zehnder optical modulator 50 has a semiconductor substrate 1. On the semiconductor substrate 1, a branching filter 3, a multiplexer 4, and two phase modulation areas 6 are provided. The optical waveguide 2 is connected between the demultiplexer 3, the multiplexer 4, and the phase modulation area 6.
  • the demultiplexer 3 and the multiplexer 4 are, for example, MMI (Multi-Mode Interference) couplers.
  • MMI Multi-Mode Interference
  • the light entering from one of the optical waveguides 2 is split by the splitter 3 into the two optical waveguides 2.
  • the demultiplexed light passes through the respective phase modulation regions 6 and is then multiplexed by the multiplexer 4 and emitted from the other optical waveguide 2.
  • the phase of light is modulated by the electrode 16. For example, when light emitted from two phase modulation areas 6 has the same phase, the output of the light multiplexed by the multiplexer 4 becomes large, and when light emitted from the two phase modulation areas 6 has an opposite phase, the light is synthesized. The output of the light combined by the wave generator 4 is zero.
  • FIG. 2 is a cross-sectional view of the optical semiconductor device generally indicated by 100 when the Mach-Zehnder optical modulator 50 of FIG. 1 is viewed in the II-II direction.
  • the optical semiconductor device 100 includes a semiconductor substrate 1 made of, for example, n-type InP.
  • a mesa structure 12 in which an active layer 9, a cladding layer 10, and a contact layer 11 are stacked is provided on the surface 8 of the semiconductor substrate 1.
  • the optical waveguide 2 of the optical modulator 50 includes the mesa structure 12.
  • Side walls 13 are formed on both sides of the mesa structure 12.
  • an inorganic material made of a silicon-based compound such as SiN or SiO 2 is used for the side wall 13 .
  • the width of the side wall 13 is preferably designed in consideration of the positional accuracy of the etching mask formed by the photolithography technique and the side etching amount generated when the dielectric resin layer 14 is opened. Even in the prior art, the insulating film which is a silicon-based compound portion is provided on the side wall of the mesa structure, but in many cases, it is 0.5 ⁇ m or less. On the other hand, the width of the side wall 13 is desirably 0.5 ⁇ m or more.
  • the outer side of the sidewall 13 is embedded with a dielectric resin layer 14.
  • a dielectric resin layer 14 for example, an organic material such as BCB (benzocyclobutene) is used.
  • BCB benzocyclobutene
  • the height of the top surface of the dielectric resin layer 14 is higher than the height of the mesa structure 12, and a part of the dielectric resin layer 14 extends to the top surface of the sidewall 13.
  • the surface of the dielectric resin layer 14 is covered with a second insulating film 15.
  • the second insulating film 15 uses, for example, an inorganic material made of a silicon compound such as SiN or SiO 2 .
  • the second insulating film 15 covers the surface of the dielectric resin layer 14 and extends to the top of the sidewall 13.
  • the second insulating film 15 has an opening that exposes the top of the mesa structure 12.
  • An electrode 16 is provided to fill the opening.
  • the electrode 16 is made of, for example, Ti / Pt / Au.
  • the electrode 16 is formed on the top of the mesa structure 12 so as to fill the opening, and is in contact with the contact layer 11 and the sidewalls 13 on both side walls of the mesa structure 12. By forming the electrode 16 so as to contact not only the contact layer 11 but also the side walls 13 on both sides of the mesa structure 12, the entire top surface of the contact layer 11 contacts the electrode 16 so that the contact resistance can be lowered.
  • the method of manufacturing the optical semiconductor device 100 includes the following steps 1-14. 3 to 15 are cross-sectional views of the manufacturing process, and in the drawings, the same reference numerals as in FIG. 2 indicate the same or corresponding portions.
  • Step 1 As shown in FIG. 3, first, a semiconductor substrate 1 made of, for example, n-type InP is prepared.
  • the active layer 9, the cladding layer 10, and the contact layer 11 are epitaxially grown sequentially on the semiconductor substrate 1.
  • the active layer 9 is made of, for example, an undoped semiconductor such as AlGaInAs, and may be a single layer or may have a quantum well structure.
  • the cladding layer 10 is made of, for example, p-type InP.
  • the contact layer 11 is made of, for example, p-type InGaAs.
  • MOCVD metal organic chemical vapor deposition
  • Step 2 As shown in FIG. 4, an insulating film made of SiO 2 is formed on the contact layer 11 by using, for example, the CVD method, and a resist mask 18 is formed thereon. Subsequently, the insulating film is dry etched using the resist mask 18 as an etching mask to form an etching mask 17. After the etching mask 17 is formed, the resist mask 18 is removed by a chemical solution.
  • Step 3 As shown in FIG. 5, the contact layer 11, the cladding layer 10, and the active layer 9 are etched using the etching mask 17 to form a mesa structure 12.
  • a part of the semiconductor substrate 1 may be etched.
  • the mesa structure 12 has, for example, a width (length in the horizontal direction in FIG. 5) W1 of 2.0 ⁇ m and a height of 4.0 ⁇ m.
  • plasma etching such as, for example, RIE (Reactive Ion Etching).
  • the etching mask 17 is removed by a chemical solution.
  • Step 4 As shown in FIG. 6, an insulating film for forming the side wall 13 is formed on the entire surface.
  • the insulating film is made of, for example, SiN and is formed by the CVD method.
  • the insulating film is preferably a material capable of suppressing deterioration due to oxidation of the active layer 9 exposed to the side surface of the mesa structure 12.
  • Step 5 As shown in FIG. 7, the insulating film is left on both sides of the mesa structure 12 by dry etching the entire surface of the insulating film on the semiconductor substrate 1 without forming an etching mask.
  • the sidewalls 13 are formed. It is necessary to design the film thickness of the side wall 13 in the direction (left and right direction in FIG. 7) intersecting the mesa structure 12 in consideration of processing accuracy such as mask alignment accuracy and side etching amount of the exposure apparatus.
  • the width W1 of the mesa structure 12 is 2.0 ⁇ m
  • the width of the etching mask 17 on the mesa structure 12 is 2.2 ⁇ m
  • the mask alignment accuracy of the exposure apparatus is ⁇ 0.5 ⁇ m
  • the side etching amount is +0.1 ⁇ m.
  • the film thickness of the side wall 13 is 0.7 ⁇ m or more.
  • the sidewalls 13 may be formed of a plurality of dielectric materials.
  • Step 6 As shown in FIG. 8, the dielectric resin layer 14 is formed so as to embed the mesa structure 12 and the sidewalls 13.
  • the dielectric resin layer 14 is made of, for example, BCB, and is applied by spin coating, for example, so as to be higher than the height of the mesa structure 12 and the side wall 13. After that, heat treatment is performed to cure.
  • BCB resin which is a low dielectric material as the material of the dielectric resin layer 14, parasitic capacitance between the electrode 16 and the semiconductor substrate 1 can be reduced, and high frequency characteristics can be improved.
  • Step 7 As shown in FIG. 9, an etching mask 19 for exposing the top of the mesa structure 12 is formed.
  • the etching mask 19 first, an insulating film made of, for example, SiO 2 is formed on the dielectric resin layer 14 by a plasma CVD method.
  • a resist mask 20 is formed on the insulating film by photolithography.
  • the insulating film is dry etched using the resist mask 20 to form an etching mask 19.
  • the resist mask 20 is removed by a chemical solution.
  • Step 8 As shown in FIG. 10, the dielectric resin layer 14 is dry etched using the etching mask 19 to expose the top of the mesa structure 12 and the side wall 13.
  • the width of the opening 30 of the dielectric resin layer 14 is wider than the width W 1 of the mesa structure 12, and the end of the opening of the dielectric resin layer 14 is formed above the sidewall 13.
  • the etching mask 19 is removed by a chemical solution. Dry etching may be used to remove the etching mask 19.
  • Step 9 As shown in FIG. 11, the second insulating film 15 is formed so as to cover the mesa structure 12, the sidewalls 13 and the dielectric resin layer 14.
  • SiO 2 is used as a material of the second insulating film 15 and is formed by a plasma CVD method or the like.
  • Step 10 As shown in FIG. 12, a resist mask 21 is formed by photolithography.
  • Step 11 As shown in FIG. 13, the second insulating film 15 on the top of the mesa structure 12 is removed by dry etching using a resist mask 21 to form an opening 32.
  • the width of the opening 32 of the second insulating film 15 is wider than the width W1 of the mesa structure 12.
  • the end of the opening 32 of the second insulating film 15 is in contact with the upper portion of the sidewall 13.
  • the contact area between the contact layer and the electrode is reduced. , The problem of increased resistance occurs.
  • the dielectric resin layer 14 can be covered with the second insulating film 15, etching of the dielectric resin layer 14 in the processing step of the second insulating film 15 and subsequent steps can be prevented, and the mesa structure can be prevented. Peeling of the dielectric resin layer 14 from 12 can be prevented. After the opening 32 of the second insulating film 15 is formed, the resist mask 21 is removed by a chemical solution.
  • Step 12 As shown in FIG. 14, a resist mask 23 is formed on the second insulating film 15 by photolithography.
  • Step 13 As shown in FIG. 15, the metal layer 22 is formed on the entire surface. Metal layer 22 also contacts mesa structure 12 and sidewalls 13.
  • a vacuum evaporation method or a sputtering method can be used for forming the metal layer 22.
  • Ti / Pt / Au can be used as a material of the metal layer 22.
  • Step 14 The resist mask 23 is removed by a chemical solution, and the metal layer 22 on the resist mask 23 is removed by a lift-off method. The remaining metal layer 22 becomes an electrode 16.
  • the optical semiconductor device 100 according to the first embodiment of the present invention shown in FIG. 2 is completed.
  • the dielectric resin layer 14 is etched to form the opening 30 (see step 8 and FIG. 10). Even if a sufficient etching time is provided (even if over-etching is performed) in consideration of variations in film thickness from the top to the top of the mesa structure 12, even from the top of the dielectric resin layer 14 to the top of the mesa structure 12.
  • the etching of the dielectric resin layer 14 proceeds in the direction intersecting with the mesa structure 12 (horizontal direction in FIG. 10) because of the presence of the side walls 13. That is, it is possible to prevent the decrease in the contact area of the side wall 13 and the dielectric resin layer 14 and to prevent the side wall 13 and the dielectric resin layer 14 from peeling off from the mesa structure 12.
  • the dielectric resin layer 14 is not etched and peeled off from the sidewall 13.
  • the width of the opening 30 of the dielectric resin layer 14 is wider than the width W 1 of the mesa structure 12, and the end of the opening 30 of the dielectric resin layer 14 is formed above the sidewall 13. (See Figure 10).
  • FIG. 16 is a cross-sectional view of the optical semiconductor device according to the second embodiment of the present invention, generally indicated by 200.
  • the same reference numerals as in FIG. 2 indicate the same or corresponding parts.
  • the sidewall 13 made of an insulating film extends also on the surface 8 of the semiconductor substrate 1.
  • the other structure is the same as that of the optical semiconductor device 100 according to the first embodiment.
  • FIGS. 17 to 19 are cross-sectional views of manufacturing steps of the optical semiconductor device 200 according to the second embodiment of the present invention, and in FIGS. 17 to 19, the same reference numerals as in FIG. 2 indicate the same or corresponding portions.
  • steps a to c are performed after steps 1 to 4 (FIGS. 3 to 6) of the first embodiment.
  • Step a As shown in FIG. 17, following the step 4 (FIG. 6), the insulating film 41 is formed on the sidewall 13.
  • the insulating film 41 is made of, for example, SiO 2 .
  • the sidewall 13 remains on the surface of the semiconductor substrate 1.
  • the insulating film 41 is etched using a resist mask (not shown) to form an opening 43. In the opening 43, the upper side of the sidewall 13 is exposed.
  • Step b As shown in FIG. 18, the sidewall 13 exposed in the opening 43 is etched using the insulating film 41 as an etching mask to expose the top of the contact layer 11 of the mesa structure 12 and the sidewall 13 Let
  • Step c As shown in FIG. 19, the insulating film 41 is selectively removed to expose the sidewall 13.
  • steps 6 to 14 (FIGS. 8 to 15) of the first embodiment are performed to complete the optical semiconductor device 200 according to the second embodiment of the present invention shown in FIG.
  • the optical semiconductor device 200 for example, as shown in FIG. 16, not only on the side wall of the mesa structure 12 but also on the surface 8 of the semiconductor substrate 1 is a side made of an insulating film. Since the wall 13 extends, the contact between the dielectric resin layer 14 and the semiconductor substrate 1 is eliminated. Thereby, the dielectric resin layer 14 and the side wall 13 come into contact with each other to improve the adhesion, and the peeling of the dielectric resin layer 14 can be further prevented.
  • the structure having the second insulating film 15 above the dielectric resin layer 14 is described as an example, but the structure without the second insulating film 15 may be used, and the present invention Is not limited to the structure described in the first and second embodiments.
  • Reference Signs List 1 semiconductor substrate, 2 optical waveguide, 3 splitter, 4 coupler, 6 phase modulation region, 8 surface, 9 active layer, 10 cladding layer, 11 contact layer, 12 mesa structure, 13 side wall, 14 dielectric resin Layers, 15 second insulating film, 16 electrodes, 17 etching masks, 18 resist masks, 19 etching masks, 20 resist masks, 21 resist masks, 22 metal layers, 23 resist masks, 30 openings, 50 Mach-Zehnder light modulation , 100 optical semiconductor devices.

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

半導体基板の上に、活性層、クラッド層、コンタクト層を堆積する工程と、これらの層をエッチングしてメサ構造を形成する工程と、絶縁膜を形成してメサ構造を覆う工程と、コンタクト層の上面が露出するまで絶縁膜の膜厚を減じ、残った絶縁膜をサイドウォールとする工程と、誘電体樹脂層を形成してメサ構造とサイドウォールを埋め込む工程と、誘電体樹脂層を選択的にエッチングして開口部を形成してコンタクト層の上面を露出させる工程と、開口部内に電極を形成する工程とを含む。

Description

光半導体素子の製造方法および光半導体素子
　本発明は、光半導体素子の製造方法および光半導体素子に関し、特に、マッハツェンダー型光変調器に用いられる光半導体素子の製造方法および光半導体素子に関する。
　図２０は、全体が５００で表される、従来のマッハツェンダー型光変調器に用いられる光半導体素子の断面図である。光半導体素子５００は、半導体基板１の上に、活性層９、クラッド層１０およびコンタクト層１１からなるメサ構造１２を備える。半導体基板１の表面およびメサ構造１２の側面には絶縁膜２８が形成され、さらにメサ構造１２の両側は誘電体樹脂層１４で埋め込まれている。誘電体樹脂層１４の上には、絶縁膜１５が形成されている。そして、コンタクト層１１の上の絶縁膜１５が開口され、コンタクト層１１と電気的に接続された電極１６が設けられている。
　光半導体素子５００の製造工程では、図２１に示すように、メサ構造１２のコンタクト層１１の上にキャップ層２４を形成し、メサ構造１２およびキャップ層を覆うように、絶縁膜２８および誘電体樹脂層１４を形成する。続いて、誘電体樹脂層１４の上にレジストマスク２５を形成する。
　次に、図２２に示すように、レジストマスク２５をエッチングマスクに用いて、絶縁膜２８および誘電体樹脂層１４をエッチングする。このとき、キャップ層２４の幅Ｗ２は、メサ構造１２の幅Ｗ１より狭いため、キャップ層２４の上面が露出した時点を目安にエッチングを停止することで、図２３に示すようなメサ構造１２の側面の絶縁膜２８および誘電体樹脂層１４のオーバーエッチ、即ち誘電体樹脂層１４の剥離を防止している（例えば、特許文献１参照）。
特開２０１３－４４７９３号公報
　しかしながら、上述の従来の製造方法では、エッチング中にキャップ層２４の上面が露出した時点（エッチング停止点）を、例えばイオンやラジカルの発光強度の変化により検出する必要があるが、キャップ層２４の上面の面積は、半導体基板１の面積に比較して極めて小さい。このため、イオン等の発光強度も小さく、発光強度の変化によるエッチング停止点の検出は困難であった。
　そこで、本発明は、エッチング状態を検出する必要はなく、メサ構造からの誘電体樹脂層の剥離を防止した光半導体素子の製造方法および光半導体素子の提供を目的とする。
　本発明は、
　半導体基板を準備する工程と、
　半導体基板の上に、活性層、クラッド層、およびコンタクト層を順次堆積する工程と、
　活性層、クラッド層、およびコンタクト層をエッチングして、半導体基板の上に、活性層、クラッド層、およびコンタクト層が積層されたメサ構造を形成する工程と、
　半導体基板の上に絶縁膜を形成して、メサ構造を覆う工程と、
　コンタクト層の上面が露出するまで絶縁膜の膜厚を減じ、メサ構造の側面上に残った絶縁膜をサイドウォールとする工程と、
　半導体基板の上に誘電体樹脂層を形成して、メサ構造およびサイドウォールを埋め込む工程と、
　誘電体樹脂層を選択的にエッチングして第１開口部を形成し、第１開口部内にコンタクト層の上面を露出させる第１開口工程と、
　コンタクト層に接続するように、電極を形成する工程と、を含むことを特徴とする光半導体素子の製造方法である。
　また、本発明は、
　半導体基板と、
　半導体基板の上に形成され、活性層、クラッド層、およびコンタクト層が積層されたメサ構造と、
　メサ構造の側面を覆うサイドウォールと、
　半導体基板の上に、サイドウォールを埋めるように形成され、コンタクト層の上面を露出させた第１開口部を有する誘電体樹脂層と、
　コンタクト層と接続するように設けられ電極と、を含むことを特徴とする光半導体素子である。
　本発明にかかる光半導体素子の製造方法では、エッチング停止点の検出を行うことなく、メサ構造の側面からの誘電体樹脂層の剥離を防止でき、歩留りの向上が可能となる。
　また、本発明にかかる光半導体素子では、エッチングされやすい誘電体樹脂層の表面が露出していないため、誘電体樹脂層の剥離や劣化が防止でき、信頼性の高い光半導体素子を得ることができる。
本発明の実施の形態１にかかるマッハツェンダー型光変調器の平面図である。 図１のマッハツェンダー型光変調器をＩＩ－ＩＩ方向に見た場合の光半導体素子の断面図である。 本発明の実施の形態１にかかる光半導体素子の製造工程の断面図である。 本発明の実施の形態１にかかる光半導体素子の製造工程の断面図である。 本発明の実施の形態１にかかる光半導体素子の製造工程の断面図である。 本発明の実施の形態１にかかる光半導体素子の製造工程の断面図である。 本発明の実施の形態１にかかる光半導体素子の製造工程の断面図である。 本発明の実施の形態１にかかる光半導体素子の製造工程の断面図である。 本発明の実施の形態１にかかる光半導体素子の製造工程の断面図である。 本発明の実施の形態１にかかる光半導体素子の製造工程の断面図である。 本発明の実施の形態１にかかる光半導体素子の製造工程の断面図である。 本発明の実施の形態１にかかる光半導体素子の製造工程の断面図である。 本発明の実施の形態１にかかる光半導体素子の製造工程の断面図である。 本発明の実施の形態１にかかる光半導体素子の製造工程の断面図である。 本発明の実施の形態１にかかる光半導体素子の製造工程の断面図である。 本発明の実施の形態２にかかる光半導体素子の断面図である。 本発明の実施の形態２にかかる光半導体素子の製造工程の断面図である。 本発明の実施の形態２にかかる光半導体素子の製造工程の断面図である。 本発明の実施の形態２にかかる光半導体素子の製造工程の断面図である。 従来のマッハツェンダー型光変調器の光半導体素子の断面図である。 従来の光半導体素子の製造工程の断面図である。 従来の光半導体素子の製造工程の断面図である。 従来の光半導体素子の製造工程の断面図である。
　図１は、全体が５０で表される、本発明の実施の形態１にかかるマッハツェンダー型光変調器の平面図である。マッハツェンダー型光変調器５０は、半導体基板１を有する。半導体基板１の上には、分波器３と合波器４、および２つの位相変調領域６が設けられている。分波器３、合波器４、および位相変調領域６の間は、光導波路２で接続されている。分波器３および合波器４は、例えばＭＭＩ（Multi-Mode Interference）カプラからなる。
位相変調領域６には、光の位相を変調するための電極１６が設けられ、光半導体素子（図２参照）を形成している。
　光変調器５０では、一方の光導波路２から入った光は、分波器３で２つの光導波路２に分波される。分波された光は、それぞれの位相変調領域６を通過した後、合波器４で合波され、他方の光導波路２から出射される。位相変調領域６では、電極１６により光の位相が変調される。例えば、２つの位相変調領域６から出る光が同位相の場合は、合波器４で合波された光の出力は大きくなり、２つの位相変調領域６から出る光が逆位相の場合は合波器４で合波された光の出力はゼロとなる。
　図２は、図１のマッハツェンダー型光変調器５０をＩＩ－ＩＩ方向に見た場合の、全体が１００で表される光半導体素子の断面図である。
　光半導体素子１００は、例えばｎ型のＩｎＰからなる半導体基板１を含む。半導体基板１の表面８の上には、活性層９、クラッド層１０、およびコンタクト層１１が積層されたメサ構造１２を有する。なお、光変調器５０の光導波路２は、かかるメサ構造１２からなる。
　メサ構造１２の両側には、サイドウォール１３が形成されている。サイドウォール１３には、例えばＳｉＮやＳｉＯ２などのシリコン系化合物からなる無機材料が用いられる。サイドウォール１３の幅は、フォトリソグラフィー技術により形成するエッチングマスクの位置精度や、誘電体樹脂層１４の開口時に生じるサイドエッチング量を考慮して設計されることが望ましい。先行技術でもメサ構造の側壁にシリコン系化合部である絶縁膜が設けられているが、多くの場合が０．５μｍ以下である。一方、サイドウォール１３の幅は、０．５μｍ以上であることが望ましい。
　サイドウォール１３の外側は誘電体樹脂層１４により埋め込まれている。誘電体樹脂層１４には、例えばＢＣＢ（Benzocyclobutene）などの有機材料を用いる。誘電体樹脂層１４の上面の高さはメサ構造１２の高さよりも高く、誘電体樹脂層１４の一部はサイドウォール１３の上面まで延びている。
　誘電体樹脂層１４の表面は第２の絶縁膜１５により覆われている。第２の絶縁膜１５は、例えばＳｉＮやＳｉＯ２などのシリコン化合物からなる無機材料を用いる。第２の絶縁膜１５は、誘電体樹脂層１４の表面を覆い、サイドウォール１３の上まで延びている。第２の絶縁膜１５は、メサ構造１２の上部を露出させた開口部を有する。第２の絶縁膜１５を形成することにより、誘電体樹脂層の劣化の抑制や電極との密着性を向上させることができる。
　開口部を埋めるように、電極１６が設けられている。電極１６は、例えばＴｉ／Ｐｔ／Ａｕからなる。電極１６は、メサ構造１２の上部に、開口部を埋めるように形成され、コンタクト層１１やメサ構造１２の両側壁のサイドウォール１３と接触する。コンタクト層１１だけでなくメサ構造１２の両側のサイドウォール１３と接触するように電極１６を形成することで、コンタクト層１１の上面全体が電極１６と接触するためコンタクト抵抗を低くできる。
　次に、図３～１５を用いて、本発明の実施の形態１にかかる光半導体素子１００の製造方法について説明する。光半導体素子１００の製造方法は、以下の工程１～１４を含む。図３～１５は製造工程の断面図であり、図中、図２と同一符合は、同一または相当箇所を示す。
　工程１：図３に示すように、まず、例えばｎ型ＩｎＰからなる半導体基板１を準備する。半導体基板１の上に、活性層９、クラッド層１０、コンタクト層１１を順次エピタキシャル成長させる。活性層９は、例えばＡｌＧａＩｎＡｓなどのアンドープ半導体からなり、単一の層でもよく、量子井戸構造を有してもよい。クラッド層１０は、例えばｐ型ＩｎＰからなる。また、コンタクト層１１は、例えばｐ型ＩｎＧａＡｓからなる。成長方法には、例えば有機金属気相成長法（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）が用いられる。
　工程２：図４に示すように、コンタクト層１１の上に例えばＣＶＤ法を用いてＳｉＯ２からなる絶縁膜を形成し、その上にレジストマスク１８を形成する。続いて、レジストマスク１８をエッチングマスクに用いて絶縁膜をドライエッチングし、エッチングマスク１７を形成する。エッチングマスク１７を形成した後に、レジストマスク１８を薬液で除去する。
　工程３：図５に示すように、エッチングマスク１７を用いて、コンタクト層１１、クラッド層１０、活性層９をエッチングしてメサ構造１２を形成する。図５のように、半導体基板１の一部をエッチングしても構わない。メサ構造１２は、例えば幅（図５の左右方向の長さ）Ｗ１が２．０μｍ、高さが４．０μｍである。ドライエッチングには、例えばＲＩＥ（Reactive Ion Etching）などのプラズマエッチングを用いることが好ましい。
メサ構造１２を形成後に、エッチングマスク１７は薬液により除去される。
　工程４：図６に示すように、サイドウォール１３を形成する絶縁膜を全面に形成する。絶縁膜は、例えばＳｉＮからなり、ＣＶＤ法で形成される。絶縁膜は、メサ構造１２の側面に露出した活性層９の酸化による劣化を抑制できる材料が好ましい。
　工程５：図７に示すように、エッチングマスクを形成せずに、半導体基板１の上の絶縁膜の全面に対してドライエッチングを行うことで、メサ構造１２の両側に絶縁膜を残して、サイドウォール１３を形成する。メサ構造１２と交差する方向（図７では左右方向）のサイドウォール１３の膜厚は、露光装置のマスク合わせ精度やサイドエッチング量などの加工精度を考慮して設計する必要がある。例えば、メサ構造１２の幅Ｗ１が２．０μｍ、メサ構造１２の上のエッチングマスク１７の幅が２．２μｍ、露光装置のマスク合わせ精度が±０．５μｍ、サイドエッチング量が＋０．１μｍの場合、サイドウォール１３の膜厚は０．７μｍ以上となる。なお、サイドウォール１３は、複数の誘電体材料から形成されても良い。
　工程６：図８に示すように、メサ構造１２およびサイドウォール１３を埋め込むように、誘電体樹脂層１４を形成する。誘電体樹脂層１４は、例えばＢＣＢからなり、メサ構造１２およびサイドウォール１３の高さより高くなるように例えばスピンコート塗布する。
その後、熱処理を行い硬化させる。誘電体樹脂層１４の材料として低誘電体材料であるＢＣＢ樹脂を使用することにより、電極１６と半導体基板１との間の寄生容量を低減し、高周波特性を向上させることができる。
　工程７：図９に示すように、メサ構造１２の上部を露出させるためのエッチングマスク１９を形成する。エッチングマスク１９の形成は、まず、誘電体樹脂層１４の上に、例えばＳｉＯ２からなる絶縁膜をプラズマＣＶＤ法により形成する。次に、絶縁膜の上に、フォトリソグラフィー技術によりレジストマスク２０を形成する。レジストマスク２０を用いて、絶縁膜をドライエッチングして、エッチングマスク１９を形成する。エッチングマスク１９を形成した後に、レジストマスク２０は薬液により除去される。
　工程８：図１０に示すように、エッチングマスク１９を用いて誘電体樹脂層１４をドライエッチングして、メサ構造１２およびサイドウォール１３の上部を露出させる。誘電体樹脂層１４の開口部３０の幅は、メサ構造１２の幅Ｗ１より広く、誘電体樹脂層１４の開口部の端部がサイドウォール１３の上部に位置するように形成される。誘電体樹脂層１４に開口部３０を形成した後、エッチングマスク１９は薬液により除去される。エッチングマスク１９の除去には、ドライエッチングを用いても良い。
　工程９：図１１に示すように、メサ構造１２、サイドウォール１３、誘電体樹脂層１４を覆うように第２の絶縁膜１５を形成する。第２の絶縁膜１５の材料には、例えばＳｉＯ２が用いられ、プラズマＣＶＤ法等により形成する。
　工程１０：図１２に示すように、フォトリソグラフィー技術により、レジストマスク２１を形成する。
　工程１１：図１３に示すように、レジストマスク２１を用いてドライエッチングを行うことにより、メサ構造１２の上部の第２の絶縁膜１５を除去して、開口部３２を形成する。第２の絶縁膜１５の開口部３２の幅は、メサ構造１２の幅Ｗ１より広い。また、第２の絶縁膜１５の開口部３２の端部は、サイドウォール１３の上部と接触する。第２の絶縁膜１５の開口部３２の端部が、サイドウォール１３の上部と接触しておらず、メサ構造１２の上部と接触している場合、コンタクト層と電極との接触面積が小さくなり、抵抗が大きくなる問題が発生する。開口部３２の端部がサイドウォール１３の上部と接触することで、コンタクト層１１と電極と間で良好コンタクトを得ることができる。また、誘電体樹脂層１４を第２の絶縁膜１５で被覆することができるため、第２の絶縁膜１５の加工工程や後工程での誘電体樹脂層１４のエッチング等を防止でき、メサ構造１２からの誘電体樹脂層１４の剥離を防止できる。第２の絶縁膜１５の開口部３２の形成後に、レジストマスク２１は薬液により除去される。
　工程１２：図１４に示すように、フォトリソグラフィー技術により、第２の絶縁膜１５の上にレジストマスク２３を形成する。
　工程１３：図１５に示すように、全面に金属層２２を形成する。金属層２２は、メサ構造１２およびサイドウォール１３にも接触する。金属層２２の形成には、例えば、真空蒸着法やスパッタリング法を用いることができる。金属層２２の材料には、例えばＴｉ／Ｐｔ／Ａｕを用いることができる。
　工程１４：レジストマスク２３を薬液により除去して、レジストマスク２３の上の金属層２２をリフトオフ法により除去する。残った金属層２２は電極１６となる。
　以上の工程で、図２に示す、本発明の実施の形態１にかかる光半導体素子１００が完成する。
　本発明の実施の形態１にかかる光半導体素子１００の製造方法では、誘電体樹脂層１４をエッチングして開口部３０を形成する工程（工程８、図１０参照）において、誘電体樹脂層１４の上部からメサ構造１２の上部までの膜厚のばらつきを考慮して、十分なエッチンング時間を設けても（オーバーエッチングを行っても）、誘電体樹脂層１４の上部からメサ構造１２の上部までの誘電体樹脂層１４を除去した後、サイドウォール１３があるために、誘電体樹脂層１４のエッチングはメサ構造１２と交差する方向（図１０では左右方向）に進む。つまり、サイドウォール１３と誘電体樹脂層１４の接触する面積が減少するのを防止し、メサ構造１２からのサイドウォール１３および誘電体樹脂層１４が剥離するのを防止することができる。
　このように、従来のようなエッチング停止点を別途検出しなくても、誘電体樹脂層１４がエッチングされてサイドウォール１３から剥離することはない。
　また、誘電体樹脂層１４の開口部３０の幅は、メサ構造１２の幅Ｗ１より広く、誘電体樹脂層１４の開口部３０の端部がサイドウォール１３の上部に位置するように形成される（図１０参照）。これにより、メサ構造１２の上部のコンタクト層１１を完全に露出することができるため、コンタクト層１１の上面全体が電極１６と接触し、コンタクト抵抗を低くすることができる。
実施の形態２．
　図１６は、全体が２００で表される、本発明の実施の形態２にかかる光半導体素子の断面図である。図２と同一符合は、同一または相当箇所を示す。本発明の実施の形態２にかかる光半導体素子２００では、絶縁膜からなるサイドウォール１３が、半導体基板１の表面８の上にも延在している。他の構造は、実施の形態１にかかる光半導体素子１００と同様である。
　次に、図１７～１９を用いて、光半導体素子２００の製造方法について説明する。図１７～１９は、本発明の実施の形態２にかかる光半導体素子２００の製造工程の断面図であり、図１７～１９中、図２と同一符合は、同一または相当箇所を示す。
　本発明の実施の形態２にかかる製造方法では、実施の形態１の工程１～工程４（図３～６）の後に、次の工程ａ～工程ｃ（図１７～１９）を行う。
　工程ａ：図１７に示すように、工程４（図６）に続いて、サイドウォール１３の上に、絶縁膜４１を形成する。絶縁膜４１は、例えばＳｉＯ２からなる。このとき、半導体基板１の表面上にもサイドウォール１３は残っている。続いて、レジストマスク（図示せず）を用いて絶縁膜４１をエッチングし、開口部４３を形成する。開口部４３には、サイドウォール１３の上方が露出する。
　ここでは、半導体基板１の表面上にもサイドウォール１３を残したが、図７に示すように、半導体基板１の上のサイドウォール１３を一旦除去した後に、別途絶縁膜を形成しても良い。
　工程ｂ：図１８に示すように、絶縁膜４１をエッチングマスクに用いて、開口部４３の中に露出したサイドウォール１３をエッチングし、メサ構造１２のコンタクト層１１およびサイドウォール１３の上部を露出させる。
　工程ｃ：図１９に示すように、絶縁膜４１を選択的に除去して、サイドウォール１３を露出させる。
　工程ｃに続いて、実施の形態１の工程６～工程１４（図８～図１５）を行うことで、図１６に示す、本発明の実施の形態２にかかる光半導体素子２００が完成する。
　本発明の実施の形態２にかかる光半導体素子２００では、例えば図１６に示すように、メサ構造１２の側壁の上だけでなく、半導体基板１の表面８の上にも、絶縁膜からなるサイドウォール１３が延在しているため、誘電体樹脂層１４と半導体基板１との接触はなくなる。これにより、誘電体樹脂層１４とサイドウォール１３が接触し、密着性が向上して、誘電体樹脂層１４の剥離をより防止することができる。
　なお、実施の形態１、２では、誘電体樹脂層１４の上部に第２の絶縁膜１５を有する構造を例に挙げて説明したが、第２の絶縁膜１５が無い構造でも良く、本発明は、本実施の形態１、２に記載した構造に限定されるものではない。
　１　半導体基板、２　光導波路、３　分波器、４　合波器、６　位相変調領域、８　表面、９　活性層、　１０　クラッド層、１１　コンタクト層、１２　メサ構造、１３　サイドウォール、１４　誘電体樹脂層、１５　第２の絶縁膜、１６　電極、１７　エッチングマスク、１８　レジストマスク、１９　エッチングマスク、２０　レジストマスク、２１　レジストマスク、２２　金属層、２３　レジストマスク、３０　開口部、５０　マッハツェンダー型光変調器、１００　光半導体素子。

Claims (12)

  1. 　半導体基板を準備する工程と、
    　該半導体基板の上に、活性層、クラッド層、およびコンタクト層を順次堆積する工程と、
    　該活性層、該クラッド層、および該コンタクト層をエッチングして、該半導体基板の上に、該活性層、該クラッド層、および該コンタクト層が積層されたメサ構造を形成する工程と、
    　該半導体基板の上に絶縁膜を形成して、該メサ構造を覆う工程と、
    　該コンタクト層の上面が露出するまで該絶縁膜の膜厚を減じ、該メサ構造の側面上に残った絶縁膜をサイドウォールとする工程と、
    　該半導体基板の上に誘電体樹脂層を形成して、該メサ構造および該サイドウォールを埋め込む工程と、
    　該誘電体樹脂層を選択的にエッチングして第１開口部を形成し、該第１開口部内に該コンタクト層の上面を露出させる第１開口工程と、
    　該コンタクト層に接続するように、電極を形成する工程と、を含むことを特徴とする光半導体素子の製造方法。
  2. 　更に、上記第１開口工程の後に、
    　上記半導体基板の上に第２の絶縁膜を形成して、上記第１開口部の内面および上記誘電体樹脂層を覆う工程と、
    　該第２の絶縁膜を選択的にエッチングして第２開口部を形成し、該第２開口部内に上記コンタクト層の上面を露出させる第２開口工程と、を含むことを特徴とする請求項１に記載の製造方法。
  3. 　上記第１開口部の幅は上記メサ構造の幅より広く、上記第１開口工程は、上記誘電体樹脂層の開口端が上記サイドウォールの上に位置するように該誘電体樹脂層をエッチングする工程であることを特徴とする請求項１または２に記載の製造方法。
  4. 　上記第２開口部の幅は上記メサ構造の幅より広く、上記第２開口工程は、上記絶縁膜の開口端が上記サイドウォールの上に位置するように該絶縁膜をエッチングする工程であることを特徴とする請求項２に記載の製造方法。
  5. 　半導体基板と、
    　該半導体基板の上に形成され、活性層、クラッド層、およびコンタクト層が積層されたメサ構造と、
    　該メサ構造の側面を覆うサイドウォールと、
    　該半導体基板の上に、該サイドウォールを埋めるように形成され、該コンタクト層の上面を露出させた第１開口部を有する誘電体樹脂層と、
    　該コンタクト層と接続するように設けられ電極と、を含むことを特徴とする光半導体素子。
  6. 　更に、上記サイドウォールおよび上記誘電体樹脂層を覆い、上記コンタクト層の上面を露出させた第２開口部を有する絶縁膜を含むことを特徴とする請求項５に記載の光半導体素子。
  7. 　上記第１開口部の幅は上記メサ構造の幅より大きく、該第１開口部の開口端は上記サイドウォールの表面上に位置することを特徴とする請求項５または６に記載の光半導体素子。
  8. 　上記第２開口部の幅は上記メサ構造の幅より大きく、該第２開口部の開口端は上記サイドウォールの表面上に位置することを特徴とする請求項６に記載の光半導体素子。
  9. 　半導体基板と、
    　該半導体基板の上に形成され、光導波路活性層、クラッド層、およびコンタクト層が積層されたメサ構造と、
    　該メサ構造の側面を覆い、かつ該半導体基板の表面上に延在するサイドウォールと、
    　該半導体基板の上に、該サイドウォールを埋めるように形成され、該コンタクト層の上面を露出させた第１開口部を有する誘電体樹脂層と、
    　該コンタクト層と接続するように設けられ電極と、を含むことを特徴とする光半導体素子。
  10. 　更に、上記サイドウォールを覆い、上記コンタクト層の上面を露出させた第２開口部を有する第２の絶縁膜を含むことを特徴とする請求項９に記載の光半導体素子。
  11. 　第１開口部の幅は、第２開口部の幅より大きいことを特徴とする請求項６、８、１０のいずれかに記載の光半導体素子。
  12. 　請求項５～１１いずれかに記載の光半導体素子を備えた光変調器。
PCT/JP2018/028800 2017-08-01 2018-08-01 光半導体素子の製造方法および光半導体素子 WO2019026943A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US16/616,805 US20210173236A1 (en) 2017-08-01 2018-08-01 Method for manufacturing optical semiconductor element, and optical semiconductor element
JP2019534552A JP6716040B2 (ja) 2017-08-01 2018-08-01 光半導体素子の製造方法および光半導体素子
CN201880040231.1A CN110914745A (zh) 2017-08-01 2018-08-01 光半导体元件的制造方法及光半导体元件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017149325 2017-08-01
JP2017-149325 2017-08-01

Publications (1)

Publication Number Publication Date
WO2019026943A1 true WO2019026943A1 (ja) 2019-02-07

Family

ID=65232896

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2018/028800 WO2019026943A1 (ja) 2017-08-01 2018-08-01 光半導体素子の製造方法および光半導体素子

Country Status (4)

Country Link
US (1) US20210173236A1 (ja)
JP (1) JP6716040B2 (ja)
CN (1) CN110914745A (ja)
WO (1) WO2019026943A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020008710A (ja) * 2018-07-06 2020-01-16 住友電気工業株式会社 マッハツェンダー変調器、マッハツェンダー変調器を作製する方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001013479A1 (en) * 1999-08-16 2001-02-22 Telefonaktiebolaget Lm Ericsson (Publ) Modulator and integrated circuit
JP2013044803A (ja) * 2011-08-22 2013-03-04 Sumitomo Electric Ind Ltd 光半導体素子の製造方法
JP2013044793A (ja) * 2011-08-22 2013-03-04 Sumitomo Electric Ind Ltd 光半導体素子の製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009212386A (ja) * 2008-03-05 2009-09-17 Mitsubishi Electric Corp 半導体光素子の製造方法
JP2013044794A (ja) * 2011-08-22 2013-03-04 Sumitomo Electric Ind Ltd 光半導体素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001013479A1 (en) * 1999-08-16 2001-02-22 Telefonaktiebolaget Lm Ericsson (Publ) Modulator and integrated circuit
JP2013044803A (ja) * 2011-08-22 2013-03-04 Sumitomo Electric Ind Ltd 光半導体素子の製造方法
JP2013044793A (ja) * 2011-08-22 2013-03-04 Sumitomo Electric Ind Ltd 光半導体素子の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020008710A (ja) * 2018-07-06 2020-01-16 住友電気工業株式会社 マッハツェンダー変調器、マッハツェンダー変調器を作製する方法
JP7077824B2 (ja) 2018-07-06 2022-05-31 住友電気工業株式会社 マッハツェンダー変調器を作製する方法

Also Published As

Publication number Publication date
CN110914745A (zh) 2020-03-24
US20210173236A1 (en) 2021-06-10
JP6716040B2 (ja) 2020-07-01
JPWO2019026943A1 (ja) 2019-11-21

Similar Documents

Publication Publication Date Title
US9280030B2 (en) Method for producing semiconductor optical device and semiconductor optical device
JP2010263153A (ja) 半導体集積光デバイス及びその作製方法
JP5598297B2 (ja) 半導体光変調素子及びその製造方法
JP6209843B2 (ja) 半導体変調器を作製する方法、半導体変調器
US20160047986A1 (en) Method of manufacturing a photonic integrated circuit optically coupled to a laser of iii-v material
US8986553B2 (en) Method for manufacturing optical semiconductor device
US9223088B2 (en) Method for manufacturing semiconductor optical device
JP6716040B2 (ja) 光半導体素子の製造方法および光半導体素子
JP2013044793A (ja) 光半導体素子の製造方法
CN111162447B (zh) 一种电极窗口、具有电极窗口的半导体器件的制作方法
JP5962022B2 (ja) 半導体光素子の製造方法
JP2011022281A (ja) 半導体装置及びその製造方法
JP2013044803A (ja) 光半導体素子の製造方法
US10754093B2 (en) Fabrication process of polymer based photonic apparatus and the apparatus
US11175520B2 (en) Optical semiconductor device and method for manufacturing the same
JP2010230978A (ja) 光半導体装置及びその製造方法
JP6589530B2 (ja) 半導体光素子を作製する方法、半導体光素子
JP2020017650A (ja) 光半導体素子の製造方法
JP2012226162A (ja) マッハツェンダー変調器を作製する方法、及びマッハツェンダー変調器
US11251143B2 (en) Semiconductor device and method of manufacturing the same
US10901290B2 (en) Method for fabricating Mach-Zehnder modulator, Mach-Zehnder modulator
KR20210052762A (ko) 반도체 레이저 다이오드를 제조하기 위한 방법
KR100230732B1 (ko) 화합물 반도체 제조방법
JP2014093393A (ja) リッジ型光導波路構造を有する光半導体素子の製造方法及び光半導体素子

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 18840454

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2019534552

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 18840454

Country of ref document: EP

Kind code of ref document: A1