CN111584624A - 一种igbt器件结构及其制备方法 - Google Patents
一种igbt器件结构及其制备方法 Download PDFInfo
- Publication number
- CN111584624A CN111584624A CN202010630739.6A CN202010630739A CN111584624A CN 111584624 A CN111584624 A CN 111584624A CN 202010630739 A CN202010630739 A CN 202010630739A CN 111584624 A CN111584624 A CN 111584624A
- Authority
- CN
- China
- Prior art keywords
- layer
- substrate
- mounting groove
- region
- super junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 85
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 8
- 238000004519 manufacturing process Methods 0.000 claims abstract description 5
- 239000010410 layer Substances 0.000 claims description 168
- 239000002184 metal Substances 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 11
- 210000000746 body region Anatomy 0.000 claims description 7
- 238000001312 dry etching Methods 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 6
- 230000000392 somatic effect Effects 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 239000011229 interlayer Substances 0.000 claims description 3
- 238000009434 installation Methods 0.000 abstract description 11
- 238000009413 insulation Methods 0.000 abstract description 5
- 230000001413 cellular effect Effects 0.000 abstract description 4
- 230000005669 field effect Effects 0.000 abstract description 3
- 239000012774 insulation material Substances 0.000 abstract description 2
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 2
- 150000004706 metal oxides Chemical class 0.000 abstract description 2
- 239000011810 insulating material Substances 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 230000008021 deposition Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- TVEXGJYMHHTVKP-UHFFFAOYSA-N 6-oxabicyclo[3.2.1]oct-3-en-7-one Chemical compound C1C2C(=O)OC1C=CC2 TVEXGJYMHHTVKP-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供一种IGBT器件结构及其制备方法，属于半导体功率器件与工艺制造技术领域。该IGBT器件结构及其制备方法包括N‑衬底、超结区、元胞、FS层、P+层、N+层、填充层。本发明中的N‑衬底、超结区、元胞、FS层、P+层、N+层可以保障器件耐压，还通过在N‑衬底上设置第一安装槽，并在第一安装槽内填充第一绝缘层，第一绝缘层通过高K绝缘材料制成，从而起到在器件开通时，提高FS层中空穴载流子密度，有效地隔离了IGBT区域和MOSFET区域，从而有效降低器件导通电阻，抑制器件开通时的snapback现象。
Description
技术领域
本发明属于半导体功率器件与工艺制造技术领域，涉及一种IGBT器件结构及其制备方法。
背景技术
IGBT，中文名字为绝缘栅双极型晶体管，是场效应晶体管MOSFET和双极功率晶体管BJT结合形成的达林顿结构，具有MOSFET输入阻抗高、驱动简单、开关速度高的优点，又具有BJT电流密度大、饱和压降低、电流处理能力强的优点，是比较理想的全控型器件，频率特性介于MOSFET与功率晶体管之间，可正常工作于几十kHz频率范围内。绝缘双极晶体管IGBTInsulate Gate Bipolar Transistor，自发明以来，由于其优越的开关特性，已成为中高功率电子领域的主流开关器件，广泛应用于消费电子、工业、轨道交通、新能源汽车、能源发电等领域。现有的半超结IGBT结构，相较普通的trench IGBT，半超结IGBT具有更好的耐压特性。IGBT由于反向耐压能力较弱，所以在实际应用中需要反并联一个二极管，用以在IGBT关断时起续流作用。如果可以将IGBT和二极管设计在同一种器件结构中，无疑将会大大节省成本，同时IGBT和FRD将会有更好的匹配性，但这样的结构通常会引起开通时的负阻snapback现象。
发明内容
本发明针对现有的技术存在的上述问题，提供一种IGBT器件结构及其制备方法，本发明所要解决的技术问题是：如何提供一种IGBT器件结构及其制备方法。
本发明的目的可通过下列技术方案来实现：
一种IGBT器件结构，包括N-衬底、设置于N-衬底上的超结区、设置于超结区上端的元胞、设置于N-衬底下端的FS层、设置于N-衬底下端的P+层、设置于N-衬底下端的N+层、设置于N-衬底上的填充层，所述填充层包括设置于N-衬底上的第一安装槽、填充于第一安装槽内的第一绝缘层。
优选的，所述第一安装槽为2个，2个所述第一安装槽平行设置，2个所述第一安装槽对称设置于N-衬底的中心线的两侧。
优选的，所述超结区为由P型区域和N型区域交替形成的P/N超结区。
优选的，所述P/N超结区设置于N-衬底的中部，所述FS层设置于P/N超结区的下端，所述P+层设置于FS层下端的中部，所述N+层设置于FS层下端的两侧，所述第一安装槽顶端设置于P/N超结区内、底端设置于N-衬底的底端，所述P+层和N+层分别设置于第一安装槽的两侧。
优选的，所述元胞包括设置于P/N超结区上端的第二安装槽、设置于第二安装槽内的栅电极、设置于P/N超结区上端的P型体区、设置于P/N超结区上端的P+区域、设置于第二安装槽上端的N+源区、设置于N+源区上的金属层。
优选的，所述第二安装槽内侧设有第二绝缘层，所述栅电极设置于第二绝缘层内侧。
优选的，所述第二安装槽设置于P/N超结区上端的中部，所述第二安装槽的中心线和N-衬底的中心线重合，所述N+源区的中心线和第二安装槽的中心线重合，所述P型体区为2个，2个所述P型体区对称设置于第二安装槽的两侧，所述P+区域为2个，所述P+区域底端连接于P型体区、一端连接于N+源区。
如权利要求1所述的一种IGBT器件结构的制备方法，包括如下步骤：
S1：采用N半导体材料制备N-衬底；
S2：在N-衬底中部制备由P型区域和N型区域交替形成的P/N超结区；
S3：在N-衬底背面上位于P/N超结区至底端的部分制备第一安装槽，在第一安装槽内填充第一绝缘层；
S4：在N-衬底上分别制备FS层、P+层、N+层和元胞。
优选的，步骤S4中具体包括：在N-衬底上位于P/N超结区的下端注入N+制备FS层，在N-衬底上位于FS层的下端注入N+分别制备P+层和N+层。
优选的，步骤S4中制备元胞的具体包括如下步骤：在N-衬底上制备第二安装槽；在第二安装槽内侧壁淀积第二绝缘层；在第二安装槽位于第二绝缘层内侧填入多晶硅以形成栅电极；在N-衬底上位于P/N超结区的上端的部分分别制备P型体区、N+源区和P+区域；淀积不同层间介质，通过光刻、干刻形成接触孔；在N+源区上端淀积形成金属层并对金属层进行光刻、干刻形成图形。
本发明中的有益效果：1、N-衬底、超结区、元胞、FS层、P+层、N+层可以保障器件耐压，还通过在N-衬底上设置第一安装槽，并在第一安装槽内填充第一绝缘层，第一绝缘层通过高K绝缘材料制成，从而起到在器件开通时，提高FS层中空穴载流子密度，有效地隔离了IGBT区域和MOSFET区域，从而有效降低器件导通电阻，抑制器件开通时的snapback现象；
2、第一安装槽为2个，2个第一安装槽平行设置，2个第一安装槽对称设置于N-衬底的中心线的两侧，便于在N-衬底上制备第一安装槽，同时第一绝缘层为2个，进一步提高填充层的绝缘性，更为有效地降低器件导通电阻和抑制器件开通时的snapback现象；
3、超结区为由P型区域和N型区域交替形成的P/N超结区，一个P型区域可以设置于一个N型区域一端，一个P型区域也可以设置两个N型区域之间，则可以在器件上形成多对PN结，提高器件的广泛使用性；
4、首先在N-衬底的中部设置P/N超结区，然后在P/N超结区下端设置FS层,接着在FS层下端的中部设置P+层，在FS层下端的两侧设置N+层，第一安装槽顶端设置于P/N超结区内、底端设置于N-衬底的底端，P+层和N+层分别设置于第一安装槽的两侧，从而增大第一安装槽的面积，进而提高第一绝缘层的面积，更为有效地降低器件导通电阻和抑制器件开通时的snapback现象；
5、第二安装槽内设有第二绝缘层，栅电极设置于第二绝缘层内侧，提高第二安装槽的绝缘性；
6、首先采用N半导体材料制备N-衬底，接着在N-衬底中部制备由P型区域和N型区域交替形成的P/N超结区，可以在器件上形成多对PN结，提高器件的广泛使用性，接着在N-衬底背面上位于P/N超结区至底端的部分制备第一安装槽，在第一安装槽内填充第一绝缘层，第一绝缘层通过高K绝缘材料制成，从而起到在器件开通时，提高FS层中空穴载流子密度，有效地隔离了IGBT区域和MOSFET区域，从而有效降低器件导通电阻，抑制器件开通时的snapback现象，最后在N-衬底上分别制备FS层、P+层、N+层和元胞，保障器件耐压。
附图说明
图1是本发明中的结构示意图；
图2是本发明中的流程示意图。
图中：1：N-衬底，2：P型区域，3：N型区域，4：第二安装槽，5：第二绝缘层，6：栅电极，7：P型体区，8：P+区域，9：N+源区，10：金属层，11：FS层，12：P+层，13：第一绝缘层，14：N+层，15：第一安装槽。
具体实施方式
以下是本发明的具体实施例并结合附图，对本发明的技术方案作进一步的描述，但本发明并不限于这些实施例。
请参阅图1-2，本实施例中的IGBT器件结构，包括N-衬底1、设置于N-衬底1上的超结区、设置于超结区上端的元胞、设置于N-衬底1下端的FS层11、设置于N-衬底1下端的P+层12、设置于N-衬底1下端的N+层14、设置于N-衬底1上的填充层，填充层包括设置于N-衬底1上的第一安装槽15、填充于第一安装槽15内的第一绝缘层13。
此处，N-衬底1、超结区、元胞、FS层11、P+层12、N+层14可以保障器件耐压，还通过在N-衬底1上设置第一安装槽15，并在第一安装槽15内填充第一绝缘层13，第一绝缘层13通过高K绝缘材料制成，从而起到在器件开通时，提高FS层11中空穴载流子密度，有效地隔离了IGBT区域和MOSFET区域，从而有效降低器件导通电阻，抑制器件开通时的snapback现象。
第一安装槽15可以为2个，2个第一安装槽15平行设置，2个第一安装槽15对称设置于N-衬底1的中心线的两侧。第一安装槽15为2个，2个第一安装槽15平行设置，2个第一安装槽15对称设置于N-衬底1的中心线的两侧，便于在N-衬底1上制备第一安装槽15，同时第一绝缘层13为2个，进一步提高填充层的绝缘性，更为有效地降低器件导通电阻和抑制器件开通时的snapback现象。2个第一安装槽15之间没有相连。
超结区可以为由P型区域2和N型区域3交替形成的P/N超结区，一个P型区域2可以设置于一个N型区域3一端，一个P型区域2也可以设置两个N型区域3之间，则可以在器件上形成多对PN结，提高器件的广泛使用性。P/N超结区可以包括设置于中部的N型区域3、设置于N型区域3一端的一个P型区域2、设置于N型区域3另一端的另一个P型区域2，N型区域3、P型区域2均可以为方形区，N型区域3的长度可以等于P型区域2的长度，N型区域3的宽度可以大于P型区域2的宽度。第一安装槽15的中心线可以和N型区域3、P型区域2的连接处所在直线重合，第一安装槽15可以为方形安装槽。
P/N超结区可以设置于N-衬底1的中部，FS层11设置于P/N超结区的下端，P+层12设置于FS层11下端的中部，N+层14设置于FS层11下端的两侧，第一安装槽15顶端设置于P/N超结区内、底端设置于N-衬底1的底端，P+层12和N+层14分别设置于第一安装槽15的两侧。首先在N-衬底1的中部设置P/N超结区，然后在P/N超结区下端设置FS层11,接着在FS层11下端的中部设置P+层12，在FS层11下端的两侧设置N+层14，第一安装槽15顶端设置于P/N超结区内、底端设置于N-衬底1的底端，P+层12和N+层14分别设置于第一安装槽15的两侧，从而增大第一安装槽15的面积，进而提高第一绝缘层13的面积，更为有效地降低器件导通电阻和抑制器件开通时的snapback现象。第一安装槽15顶端设置于P/N长度的1/3~1/2处，从而增大第一绝缘层13的面积，又不影响P/N超结区的正常使用，更为有效地降低器件导通电阻和抑制器件开通时的snapback现象。FS层11可以为方形，FS层11与P/N超结区可以分离，FS层11与P/N超结区底端没有相连,FS层11可以包括三部分，一部分设置于两个第一安装槽15之间、一部分设置于一个第一安装槽15一侧、一部分设置于另一个第一安装槽15一侧。P+层12和N+层14可以分别为方形层，P+层12的长度和N+层14的长度可以相等，P+层12的水平中心线和N+层14的水平中心线重合，P+层12可以设置于两个第一安装槽15之间，N+层14可以为2个，一个N+层14设置于一个第一安装槽15一侧，另一个N+层14设置于另一个第一安装槽15一侧。
元胞可以包括设置于P/N超结区上端的第二安装槽4、设置于第二安装槽4内的栅电极6、设置于P/N超结区上端的P型体区7、设置于P/N超结区上端的P+区域8、设置于第二安装槽4上端的N+源区9、设置于N+源区9上的金属层10。栅电极6可以为多晶硅栅电极6。金属层10可以为Source极金属层10。P型体区7和N+源区9构成导电沟道。
第二安装槽4内侧设有第二绝缘层5，栅电极6设置于第二绝缘层5内侧。第二安装槽4内设有第二绝缘层5，栅电极6设置于第二绝缘层5内侧，提高第二安装槽4的绝缘性。
第二安装槽4设置于P/N超结区上端的中部，第二安装槽4的中心线和N-衬底1的中心线重合，N+源区9的中心线和第二安装槽4的中心线重合，P型体区7为2个，2个P型体区7对称设置于第二安装槽4的两侧，P+区域8为2个，P+区域8底端连接于P型体区7、一端连接于N+源区9。第二安装槽4可以为方形槽。金属层10可以为矩形金属层10。P型体区7一端连接于第二安装槽4、顶部一端连接于N+源区9、顶部另一端连接于P+区域8，P型体区7可以为方形P型体区7，P+区域8可以为方形P+区域8，N+源区9可以为方形N+源区9，N+源区9可以为2个，2个N+源区9分别对称设置于第二安装槽4的两侧。
请参阅图1-2，如权利要求1所述的一种IGBT器件结构的制备方法，包括如下步骤：
S1：采用N半导体材料制备N-衬底1；
S2：在N-衬底1中部制备由P型区域2和N型区域3交替形成的P/N超结区；
S3：在N-衬底1背面上位于P/N超结区至底端的部分制备第一安装槽15，在第一安装槽15内填充第一绝缘层13；
S4：在N-衬底上分别制备FS层11、P+层12、N+层14和元胞。
首先采用N半导体材料制备N-衬底1，接着在N-衬底1中部制备由P型区域2和N型区域3交替形成的P/N超结区，可以在器件上形成多对PN结，提高器件的广泛使用性，接着在N-衬底1背面上位于P/N超结区至底端的部分制备第一安装槽15，在第一安装槽15内填充第一绝缘层13，第一绝缘层13通过高K绝缘材料制成，从而起到在器件开通时，提高FS层11中空穴载流子密度，有效地隔离了IGBT区域和MOSFET区域，从而有效降低器件导通电阻，抑制器件开通时的snapback现象，最后在N-衬底上分别制备FS层11、P+层12、N+层14和元胞，保障器件耐压。在步骤S3中首先将N-衬底1背部减薄，然后在N-衬底1背面上位于P/N超结区至底端的部分刻蚀深槽以形成第一安装槽15，第一安装槽15穿过N-衬底1一部分并深入P/N超结区，在第一安装槽15内填入高K的绝缘层材料即实现在第一安装槽15内填充第一绝缘层13的步骤。
步骤S4中具体包括：在N-衬底1上位于P/N超结区的下端注入N+制备FS层11，在N-衬底1上位于FS层11的下端注入N+分别制备P+层12和N+层14，在N-衬底1的背面注入N+层形成P+层12和N+层14，实现背部金属化。
步骤S4中制备元胞的具体包括如下步骤：在N-衬底1上制备第二安装槽4；在第二安装槽4内侧壁淀积第二绝缘层5；在第二安装槽4位于第二绝缘层5内侧填入多晶硅以形成栅电极6；在N-衬底1上位于P/N超结区的上端的部分分别制备P型体区7、N+源区9和P+区域8；淀积不同层间介质，通过光刻、干刻形成接触孔；在N+源区9上端淀积形成金属层10并对金属层10进行光刻、干刻形成图形，从而在金属层10上形成所需要的图形。绝缘层可以为绝缘薄膜层，介质可以为导电介质薄膜，淀积可以为薄膜淀积，通过淀积工艺可以在硅片上生长导各种导电薄膜层和绝缘薄膜层。不同介质层间的绝缘膜形成之后，通过光刻和干刻形成接触孔，为了降低接触孔的接触电阻以及光刻工艺时的偏移，在开孔之后辅之以导电离子注入。
本文中所描述的具体实施例仅仅是对本发明精神作举例说明。本发明所属技术领域的技术人员可以对所描述的具体实施例做各种各样的修改或补充或采用类似的方式替代，但并不会偏离本发明的精神或者超越所附权利要求书所定义的范围。
Claims (10)
1.一种IGBT器件结构，其特征在于：包括N-衬底（1）、设置于N-衬底（1）上的超结区、设置于超结区上端的元胞、设置于N-衬底（1）下端的FS层（11）、设置于N-衬底（1）下端的P+层（12）、设置于N-衬底（1）下端的N+层（14）、设置于N-衬底（1）上的填充层，所述填充层包括设置于N-衬底（1）上的第一安装槽（15）、填充于第一安装槽（15）内的第一绝缘层（13）。
2.如权利要求1所述的一种IGBT器件结构，其特征在于：所述第一安装槽（15）为2个，2个所述第一安装槽（15）平行设置，2个所述第一安装槽（15）对称设置于N-衬底（1）的中心线的两侧。
3.如权利要求1或2所述的一种IGBT器件结构，其特征在于：所述超结区为由P型区域（2）和N型区域（3）交替形成的P/N超结区。
4.如权利要求3所述的一种IGBT器件结构，其特征在于：所述P/N超结区设置于N-衬底（1）的中部，所述FS层（11）设置于P/N超结区的下端，所述P+层（12）设置于FS层（11）下端的中部，所述N+层（14）设置于FS层（11）下端的两侧，所述第一安装槽（15）顶端设置于P/N超结区内、底端设置于N-衬底（1）的底端，所述P+层（12）和N+层（14）分别设置于第一安装槽（15）的两侧。
5.如权利要求4所述的一种IGBT器件结构，其特征在于：所述元胞包括设置于P/N超结区上端的第二安装槽（4）、设置于第二安装槽（4）内的栅电极（6）、设置于P/N超结区上端的P型体区（7）、设置于P/N超结区上端的P+区域（8）、设置于第二安装槽（4）上端的N+源区（9）、设置于N+源区（9）上的金属层（10）。
6.如权利要求5所述的一种IGBT器件结构，其特征在于：所述第二安装槽（4）内侧设有第二绝缘层（5），所述栅电极（6）设置于第二绝缘层（5）内侧。
7.如权利要求5所述的一种IGBT器件结构，其特征在于：所述第二安装槽（4）设置于P/N超结区上端的中部，所述第二安装槽（4）的中心线和N-衬底（1）的中心线重合，所述N+源区（9）的中心线和第二安装槽（4）的中心线重合，所述P型体区（7）为2个，2个所述P型体区（7）对称设置于第二安装槽（4）的两侧，所述P+区域（8）为2个，所述P+区域（8）底端连接于P型体区（7）、一端连接于N+源区（9）。
8.如权利要求1所述的一种IGBT器件结构的制备方法，其特征在于，包括如下步骤：
S1：采用N半导体材料制备N-衬底（1）；
S2：在N-衬底（1）中部制备由P型区域（2）和N型区域（3）交替形成的P/N超结区；
S3：在N-衬底（1）背面上位于P/N超结区至底端的部分制备第一安装槽（15），在第一安装槽（15）内填充第一绝缘层（13）；
S4：在N-衬底上分别制备FS层、P+层、N+层和元胞。
9.如权利要求8所述的一种IGBT器件结构的制备方法，其特征在于：步骤S4中具体包括：在N-衬底（1）上位于P/N超结区的下端注入N+制备FS层（11），在N-衬底（1）上位于FS层（11）的下端注入N+分别制备P+层（12）和N+层（14）。
10.如权利要求8或9所述的一种IGBT器件结构的制备方法，其特征在于，步骤S4中制备元胞的具体包括如下步骤：在N-衬底（1）上制备第二安装槽（4）；在第二安装槽（4）内侧壁淀积第二绝缘层（5）；在第二安装槽（4）位于第二绝缘层（5）内侧填入多晶硅以形成栅电极（6）；在N-衬底（1）上位于P/N超结区的上端的部分分别制备P型体区（7）、N+源区（9）和P+区域（8）；淀积不同层间介质，通过光刻、干刻形成接触孔；在N+源区（9）上端淀积形成金属层（10）并对金属层（10）进行光刻、干刻形成图形。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010630739.6A CN111584624A (zh) | 2020-07-03 | 2020-07-03 | 一种igbt器件结构及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010630739.6A CN111584624A (zh) | 2020-07-03 | 2020-07-03 | 一种igbt器件结构及其制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111584624A true CN111584624A (zh) | 2020-08-25 |
Family
ID=72111311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010630739.6A Withdrawn CN111584624A (zh) | 2020-07-03 | 2020-07-03 | 一种igbt器件结构及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111584624A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112951906A (zh) * | 2021-01-25 | 2021-06-11 | 南瑞联研半导体有限责任公司 | 一种SiC绝缘栅双极型晶体管器件及其制造方法 |
| CN115295612A (zh) * | 2022-09-29 | 2022-11-04 | 深圳芯能半导体技术有限公司 | 一种单边沟道rc-igbt器件及其制备方法、芯片 |
-
2020
- 2020-07-03 CN CN202010630739.6A patent/CN111584624A/zh not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112951906A (zh) * | 2021-01-25 | 2021-06-11 | 南瑞联研半导体有限责任公司 | 一种SiC绝缘栅双极型晶体管器件及其制造方法 |
| CN112951906B (zh) * | 2021-01-25 | 2024-02-06 | 南瑞联研半导体有限责任公司 | 一种SiC绝缘栅双极型晶体管器件及其制造方法 |
| CN115295612A (zh) * | 2022-09-29 | 2022-11-04 | 深圳芯能半导体技术有限公司 | 一种单边沟道rc-igbt器件及其制备方法、芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103794647B (zh) | 一种双向igbt器件及其制作方法 | |
| CN106653836A (zh) | 具有低导通压降的绝缘栅双极型晶体管器件及其制造方法 | |
| CN110444586B (zh) | 具有分流区的沟槽栅igbt器件及制备方法 | |
| CN108682624B (zh) | 一种具有复合栅的igbt芯片制作方法 | |
| CN107808899A (zh) | 具有混合导电模式的横向功率器件及其制备方法 | |
| WO2021088231A1 (zh) | 碳化硅mosfet器件的元胞结构及碳化硅mosfet器件 | |
| CN112687746B (zh) | 碳化硅平面mosfet器件及制备方法 | |
| CN114823886B (zh) | 提升转换效率的沟槽型rc-igbt器件及制备方法 | |
| WO2016101134A1 (zh) | 一种双向mos型器件及其制造方法 | |
| CN111584624A (zh) | 一种igbt器件结构及其制备方法 | |
| WO2019242100A1 (zh) | 氧化镓垂直结构半导体电子器件及其制作方法 | |
| CN112687744A (zh) | 平面型碳化硅逆阻mosfet器件及其制备方法 | |
| CN111755502A (zh) | 一种沟槽rc-igbt器件结构及其制作方法 | |
| CN105895671A (zh) | 超低功耗半导体功率器件及制备方法 | |
| CN108899363B (zh) | 能降低导通压降和关断损耗的沟槽栅igbt器件 | |
| CN112599524B (zh) | 一种具有增强可靠性的碳化硅功率mosfet器件 | |
| CN103117309A (zh) | 一种横向功率器件结构及其制备方法 | |
| CN109065608A (zh) | 一种横向双极型功率半导体器件及其制备方法 | |
| CN117747648A (zh) | 半导体装置 | |
| CN204577432U (zh) | 一种具有分离式集电极的平面栅igbt | |
| WO2019242101A1 (zh) | 氧化镓垂直结构半导体电子器件及其制作方法 | |
| CN108258041B (zh) | 一种具有载流子存储层的三栅薄soi ligbt | |
| CN106298897A (zh) | 一种具有分离式集电极的平面栅igbt及其制作方法 | |
| CN114566539A (zh) | 一种新型结构的igbt芯片及制备方法 | |
| WO2021128653A1 (zh) | 逆导型igbt的元胞结构及逆导型igbt |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20200825 |
|
| WW01 | Invention patent application withdrawn after publication |