CN111583850A - 移位寄存器、发光控制电路和显示面板 - Google Patents

Abstract

本发明实施例公开了一种移位寄存器、发光控制电路和显示面板，其中移位寄存器中，第二公共节点电位控制模块在移位寄存器输出的信号为第一电位信号时保持公共节点的电位，使得在移位寄存器长时间输出第一电位信号时，公共节点的电位可以得到较好的保持，可以保证第一输出控制模块根据公共节点的电位信号向第二节点输出的信号较为准确，以及可以保证第二输出控制模块根据公共节点的电位信号向第一节点输出的信号较为准确，进而使得第一输出模块和第二输出模块的导通状态较为准确，即减少移位寄存器中各模块的动作异常，保证移位寄存器可以在显示面板进行低刷新率显示时可以正常工作，保证显示面板的显示效果。

Description

移位寄存器、发光控制电路和显示面板

技术领域

本发明实施例涉及显示技术领域，尤其涉及一种移位寄存器、发光控制电路和显示面板。

背景技术

随著移动显示的普及，人们所需要的信息能很方便的透过手机或穿戴类显示产品获得，为了更即时迅速的获得资讯，移动显示器需要长时间不关闭，以使用户随时看见所需要的信息，这种不通过开关显示屏动作，而一直让显示屏持续开启(不自动关闭)的功能，即所谓的AOD(Always on Display)显示功能。

为了使得移动显示装置的电池不会过度的损耗，AOD功能通常伴随低刷新率显示以降低能源耗损并保证移动显示装置的使用时长。

但是现有的发光控制电路已不够支持低刷新率的操作，在低刷新频率下发光控制电路有可能出现动作异常，导致显示效果受到影响。

发明内容

本发明提供一种移位寄存器、发光控制电路和显示面板，以保证发光控制电路可以在低刷新频率下正常工作，进而保证显示效果。

第一方面，本发明实施例提供了一种移位寄存器，包括：第一输出模块、第二输出模块、第一输出控制模块、第二输出控制模块、第一公共节点电位控制模块、第二公共节点电位控制模块；所述第一公共节点电位控制模块用于根据第一时钟信号端的信号控制公共节点的电位；所述第二公共节点电位控制模块与第一节点、所述公共节点电连接，用于根据所述第一时钟信号端的信号、第二时钟信号端的信号、第一节点的信号控制所述公共节点的电位，以及用于在所述移位寄存器输出第一电位信号时，保持所述公共节点的电位；所述第一输出控制模块用于根据所述第二时钟信号端的信号、所述第一节点和所述公共节点的信号控制第二节点的电位；所述第一输出模块用于根据所述第二节点的电位将所述第一电压端的信号传输至所述移位寄存器的输出端；所述第二输出控制模块用于根据所述第一时钟信号端的信号、所述第二时钟信号端的信号和所述公共节点的电位控制所述第一节点的电位；所述第二输出模块用于根据所述第一节点的电位将第二电压端的信号传输至所述移位寄存器的输出端。

第二方面，本发明实施例还提供了一种发光控制电路，其特征在于，包括多个级联连接的上述第一方面提供的移位寄存器。

第三方面，本发明实施例还提供了一种显示面板，包括上述第二方面提供的发光控制电路，还包括第一时钟信号线、第二时钟信号线、第一电位信号线、第二电位信号线，各级移位寄存器的第一电压端与所述第一电位信号线电连接，各级移位寄存器的第二电压端与所述第二电位信号线电连接；相邻的两级移位寄存器中，前一级所述移位寄存器的第一时钟信号端与所述第一时钟信号线电连接，前一级所述移位寄存器的第二时钟信号端与所述第二时钟信号线电连接；后一级所述移位寄存器的第一时钟信号端与所述第二时钟信号线电连接，后一级所述移位寄存器的第二时钟信号端与所述第二时钟信号线电连接。

本发明实施例提供的移位寄存器、发光控制电路和显示面板，设置第二公共节点电位控制模块分别与第一节点、公共节点电连接，该第二公共节点电位控制模块在移位寄存器输出的信号为第一电位信号时(该第一电位信号为显示面板在低刷新频率下，移位寄存器长时间输出的电位信号，像素电路接收到该第一电位信号时，像素电路中发光器件不发光)保持公共节点的电位，使得在移位寄存器长时间输出第一电位信号时，公共节点的电位可以得到较好的保持，因第一输出控制模块需根据公共节点的电位控制第一节点的电位，第二输出控制模块均需根据公共节点的电位控制第二节点的电位，公共节点电位得到良好保持可以保证第一输出控制模块根据公共节点的电位信号向第二节点输出的信号较为准确，以及可以保证第二输出控制模块根据公共节点的电位信号向第一节点输出的信号较为准确，进而使得第一输出模块和第二输出模块的导通状态较为准确，即减少移位寄存器中各模块的动作异常，保证移位寄存器可以在显示面板进行低刷新率显示时可以正常工作，保证显示面板的显示效果。

附图说明

图1是现有技术中常用的一种移位寄存器的结构示意图；

图2是本发明实施例提供的一种移位寄存器的结构示意图；

图3是本发明实施例提供的一种移位寄存器的驱动时序图；

图4是本发明实施例提供的另一种移位寄存器的结构示意图；

图5是本发明实施例提供的另一种移位寄存器的结构示意图；

图6是本发明实施例提供的另一种移位寄存器的结构示意图；

图7是本发明实施例提供的另一种移位寄存器的结构示意图；

图8是本发明实施例提供的另一种移位寄存器的结构示意图；

图9是本发明实施例提供的移位寄存器输出仿真波形的示意图；

图10是本发明实施例提供的一种发光控制电路的结构示意图；

图11是本发明实施例提供的一种显示面板的结构示意图；

图12是本发明实施例提供的另一种显示面板的结构示意图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部结构。

正如背景技术中所述，现有的发光控制电路已不够支持低刷新率的操作，在低刷新频率下发光控制电路有可能出现动作异常，导致显示效果受到影响。经发明人研究发现，出现上述问题的原因在于，现有发光控制电路中通常包括多个级联的移位寄存器，每个移位寄存器通常包括多个薄膜晶体管，为保证低刷新频率下显示面板具有较低的功耗，通常需要移位寄存器长时间输出同一电平信号，移位寄存器长时间输出同一电平信号会使得移位寄存器中的某个或某些晶体管长期处于正电压的应力或者负电压的应力下，导致长期处于正电压的应力或负电压的应力下的薄膜晶体管的阈值电压发生正偏或负偏，阈值电压正偏或者负偏造成薄膜晶体管的漏电增加，导致移位寄存器的动作异常。因发光控制电路中各移位寄存器通常级联连接，则一个移位寄存器的动作异常会引起整个发光控制电路的动作异常，最终导致显示效果受到影响。

图1是现有技术中常用的一种移位寄存器的结构示意图，参考图1，移位寄存器包括第一输出晶体管T01、第二输出晶体管T02，以及与第二输出晶体管T02栅极电连接的控制晶体管T03，还包括第一输出控制模块和第二输出控制模块，还包括第一电压端VGH、第二电压端VGL和第一时钟信号端ECK1，还可包括第二时钟信号端(图中未示出)。其中第一输出控制模块和第二输出控制模块中均可包括至少一个薄膜晶体管，例如以该移位寄存器中的各个薄膜晶体管为P型晶体管(栅极为低电平信号时导通)，且发光控制电路所驱动的显示面板中的像素电路中的薄膜晶体管也为P型晶体管为例，则移位寄存器需要长时间输出高电平信号，第二输出晶体管T02的栅极(即N0节点)的电位需长时间为高电位，以使得第二输出晶体管T02处于关断状态。但是N0节点的电位长时间为高电位，会使得控制晶体管T03长时间处于正电压的应力下，则控制晶体管T03的漏电会增加，而第一输出控制模块和第二输出控制模块均与控制晶体管T03电连接，控制晶体管T03的漏电增加则可能会导致第一输出控制模块和第二输出控制模块中薄膜晶体管动作异常，而第一输出控制模块输出端与第一输出晶体管T01电连接，第二输出控制模块输出端与第二输出晶体管T02电连接，则第一输出控制模块和第二输出控制模块中薄膜晶体管动作异常会导致第一输出晶体管T01和第二输出晶体管T02动作异常，最终使得移位寄存器输出的信号不准确，影响显示效果。

基于上述问题，本发明实施例提供一种移位寄存器，图2是本发明实施例提供的一种移位寄存器的结构示意图，参考图2，该移位寄存器包括：第一输出模块110、第二输出模块120、第一输出控制模块130、第二输出控制模块140、第一公共节点电位控制模块150、第二公共节点电位控制模块160；

第一公共节点电位控制模块150用于根据第一时钟信号端ECK1的信号控制公共节点A的电位；第二公共节点电位控制模块160与第一节点N1、公共节点A电连接，用于根据第一时钟信号端ECK1的信号、第二时钟信号端ECK2的信号、第一节点N1的信号控制公共节点A的电位，以及用于在移位寄存器输出第一电位信号时，保持公共节点A的电位；

第一输出控制模块130用于根据第二时钟信号端ECK2的信号、第一节点N1和公共节点A的信号控制第二节点N2的电位；第一输出模块110用于根据第二节点N2的电位将第一电压端VGH的信号传输至移位寄存器的输出端；

第二输出控制模块140用于根据第一时钟信号端ECK1的信号、第二时钟信号端ECK2的信号和公共节点A的电位控制第一节点N1的电位；第二输出模块120用于根据第一节点N1的电位将第二电压端VGL的信号传输至移位寄存器的输出端OUT。

具体的，该移位寄存器可用于发光控制电路中，在显示面板中，每个移位寄存器可连接至少一条发光控制线，每条发光控制线可以连接一行像素电路。可选的，移位寄存器的输出信号为第一电位信号时，像素电路中发光器件不发光，移位寄存器的输出信号为第二电位信号时，像素电路中发光器件发光。示例性的，像素电路中的发光控制晶体管为P型晶体管时，第一电位信号为高电位信号，第二电位信号为低电位信号。如上述说明的，移位寄存器长时间输出同一电平信号会使得移位寄存器中的某个或某些晶体管长期处于正电压的应力或者负电压的应力下，导致栅极与输出晶体管栅极电连接的薄膜晶体管的漏电会增加，导致与该薄膜晶体管源极或漏极电连接的节点的电位无法保持稳定，导致移位寄存器的动作异常。

本发明技术方案中，第一节点N1即相当于图1所示移位寄存器中的N0节点。本实施例的移位寄存器，设置第二公共节点电位控制模块160分别与第一节点N1、公共节点A电连接，该第二公共节点电位控制模块160在移位寄存器输出的信号为第一电位信号时(该第一电位信号为显示面板在低刷新频率下，移位寄存器长时间输出的电位信号，像素电路接收到该第一电位信号时，像素电路中发光器件不发光)保持公共节点A的电位，例如第二公共节点电位控制模块160相对于图1所示移位寄存器中的控制晶体管T03可以具有较小的漏电流，使得在移位寄存器长时间输出第一电位信号时，公共节点A的电位可以得到较好的保持，因第一输出控制模块130需根据公共节点A的电位控制第一节点N1的电位，第二输出控制模块140均需根据公共节点A的电位控制第二节点N2的电位，进而公共节点A电位得到良好保持可以保证第一输出控制模块130根据公共节点A的电位信号向第二节点N2输出的信号较为准确，以及可以保证第二输出控制模块140根据公共节点A的电位信号向第一节点N1输出的信号较为准确，进而使得第一输出模块110和第二输出模块120的导通状态较为准确，即减少移位寄存器中各模块的动作异常，保证移位寄存器可以在显示面板进行低刷新率显示时可以正常工作，保证显示面板的显示效果。

以上是本发明的核心思想，下面将继续结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下，所获得的所有其他实施例，都属于本发明保护的范围。

继续参考图2，可选的，第一公共节点电位控制模块150分别与第一时钟信号端ECK1、第二电压端VGL、公共节点A电连接；第二公共节点电位控制模块160还分别与第一时钟信号端ECK1、第二时钟信号端ECK2、第一电压端VGH和第二电压端VGL电连接；第一输出控制模块130分别与第二时钟信号端ECK2、第一电压端VGH、第一节点N1和公共节点A和第二节点N2电连接；第二输出控制模块140分别与第一时钟信号端ECK1的信号、第二时钟信号端ECK2的信号、公共节点A、第一电压端VGH、第一节点N1和起始信号端电连接；第一输出模块110分别与第二节点N2、第一电压端VGH和移位寄存器的输出端电连接；第二输出模块120分别与第一节点N1、第二电压端VGL和移位寄存器的输出端电连接。

图3是本发明实施例提供的一种移位寄存器的驱动时序图，该驱动时序可用于驱动图1所示的移位寄存器，参考图2和图3，图2所示移位寄存器的工作过程包括第一阶段t1、第二阶段t2、第三阶段23、第四阶段t4、第五阶段t5、第六阶段t6和第七阶段t7。可选的，第一电压端VGH输入的信号为第一电位信号，第二电压端VGL输入的信号为第二电位信号，可选的，第一电位信号为高电位，第二电位信号为低电位。以下将第一时钟信号输入端输入的信号记为第一时钟信号，第二时钟信号输入端输入的信号记为第二时钟信号。以下以第一时钟信号、第二时钟信号均为低电位有效(即由第一时钟信号控制的模块在第一时钟信号为低电位时导通，由第二时钟信号控制的模块在第二时钟信号为低电位时导通)为例进行说明。

在第一阶段t1，起始信号端输入低电位，第一时钟信号为低电位，第二时钟信号为高电位。第一公共节点电位控制模块150响应第一时钟信号的低电位将第二电压端VGL的低电位信号传输至公共节点A，使得公共节点A的电位为低电位。第二公共节点电位控制模块160响应第一节点N1的低电位和第一时钟信号的低电位，将第二电压端VGL的低电位信号传输至公共节点A。第二输出控制模块140响应第一时钟信号的低电位而使得起始信号端与第一节点N1之间导通，将起始信号端的低电位信号传输至第一节点N1，第二输出模块120响应第一节点N1的低电位而导通，使得第二电压端VGL的低电位信号传输至移位寄存器的输出端。第一输出控制模块130响应第一节点N1的低电位而使得第一电压端VGH与第二节点N2之间导通，使得第一电压端VGH的高电位传输至第二节点N2，第一输出模块110响应第二节点N2的高电位而关断，使得第一电压端VGH的高电位无法传输至移位寄存器的输出端。

在第二阶段t2，起始信号端输入低电位，第一时钟信号为高电位，第二时钟信号为低电位。可选的，第二输出控制模块140包括与第一节点N1电连接的第一存储单元，该第一存储单元用于对第一节点N1的电位进行存储，则第一节点N1电位保持为低电位。则在第二阶段t2，第二输出模块120响应第一节点N1的低电位而导通，使得第二电压端VGL的低电位信号传输至移位寄存器的输出端。第一输出控制模块130响应第一节点N1的低电位而使得第一电压端VGH与第二节点N2之间导通，使得第一电压端VGH的高电位传输至第二节点N2，则第一输出模块110响应第二节点N2的高电位而关断，使得第一电压端VGH的高电位无法传输至移位寄存器的输出端。第二公共节点电位控制模块160响应第一节点N1的低电位和第二时钟信号的低电位，将第一电压端VGH的高电位信号传输至公共节点A。因此，在第二阶段t2，移位寄存器的输出端继续输出低电位信号。

在第三阶段t3，起始信号端输入高电位，第一时钟信号为低电位，第二时钟信号为高电位。第一公共节点电位控制模块150响应第一时钟信号将第二电压端VGL的低电位信号传输至公共节点A，使得公共节点A的的电位为低电位。第二输出控制模块140响应第一时钟信号的低电位而使得起始信号端与第一节点N1之间导通，将起始信号端的高电位信号传输至第一节点N1，第二输出模块120响应第一节点N1的高电位而关断，使得第二电压端VGL的低电位信号无法传输至移位寄存器的输出端。第一输出控制模块130响应第一节点N1的高电位而使得第一电压端VGH与第二节点N2之间无法导通，使得第一电压端VGH的高电位无法传输至第二节点N2，且第一输出控制模块130响应第二时钟信号端ECK2的高电位，使得第二时钟信号端ECK2与第二节点N2之间不导通；第一输出模块110可包括第二存储单元，第二存储单元可用于存储第二节点N2电位，使得第二节点N2保持上一阶段的高电位，进而使得第一输出模块110也关断。第二公共节点电位控制模块160根据第一节点N1的高电位关断。因此，在第三阶段t3，第一输出模块110和第二输出模块120均关断，移位寄存器的输出端保持上一阶段输出的低电位。

在第四阶段t4，起始信号端输入高电位，第一时钟信号为高电位信号，第二时钟信号为低电位。可选的，第一输出控制模块130包括与公共节点A电连接的第三存储单元，该第三存储单元可用于对公共节点A的电位进行存储。第一输出控制模块130响应公共节点A的低电位和第二时钟信号端ECK2的低电位，使得第二时钟信号端ECK2与第二节点N2之间导通，将第二时钟信号端ECK2的低电位信号传输至第二节点N2，第一输出模块110响应第二节点N2的低电位而导通，将第一电压端VGH的高电位信号传输至移位寄存器的输出端。同时，第二输出控制模块140响应公共节点A的低电位和第二时钟信号端ECK2的低电位，使得第一电压端VGH与第一节点N1之间导通，将第一电压端VGH的高电位信号传输至第一节点N1，第二输出模块120响应第一节点N1的高电位而关断，使得第二电压端VGL的低电位信号无法传输至移位寄存器的输出端。第二公共节点电位控制模块160根据第一节点N1的高电位关断。

在第五阶段t5，起始信号端输入高电位，第一时钟信号为低电位，第二时钟信号为高电位。第一公共节点电位控制模块150响应第一时钟信号的低电位而导通，将第二电压端VGL的低电位信号传输至公共节点A，公共节点A为低电位。第二输出控制模块140响应第一时钟信号的低电位而使起始信号端与第一节点N1之间导通，将起始信号端的高电位传输至第一节点N1，第二输出模块120响应第一节点N1的高电位而关断。且第二输出控制模块140响应第二时钟信号的高电位，使得第一电压端VGH与第一节点N1之间无法导通。第一输出控制模块130响应第二时钟信号端ECK2的高电位信号，使得第二时钟信号端ECK2与第二节点N2之间无法导通，且第一输出控制模块130响应第一节点N1的高电位，使得第一电压端VGH与第二节点N2之间无法导通。在第五阶段t5，第一输出模块110的第二存储单元保持第二节点N2的低电位，第一输出模块110响应第二节点N2的低电位而导通，将第一电压端VGH的高电位传输至移位信号的输出端。第二公共节点电位控制模块160根据第一节点N1的高电位关断。

在第六阶段t6，起始信号端输入低电位信号，第一时钟信号为高电位，第二时钟信号为低电位。第一公共节点电位控制模块150响应第一时钟信号的高电位而关断，使得第二电压端VGL与公共节点A之间无法导通。第一存储单元保持第一节点N1的高电位，第二公共节点A控电位制模块响应第一节点N1的高电位而关断，使得第一电压端VGH的高电位信号、第二电压端VGL的低电位信号均无法通过第二公共节点电位控制模块160传输至公共节点A。第二存储单元保持公共节点A上一阶段的低电位。第一输出控制模块130响应公共节点A的低电位和第二时钟信号的低电位，使得第二时钟信号端ECK2与第二节点N2之间导通，将第二时钟信号的低电位传输至第一节点N1，第一输出模块110响应第一节点N1的低电位而导通，将第一电压端VGH的高电位信号传输至移位寄存器的输出端。

在第七阶段t7，起始信号端输入低电位，第一时钟信号为低电位，第二时钟信号为高电位。第一公共节点电位控制模块150响应第一时钟信号的低电位而导通，将第二电压端VGL的低电位信号传输至公共节点A，使得公共节点A的电位为低电位。第二输出控制模块140响应第一时钟信号的低电位而使得起始信号端与第一节点N1之间导通，将起始信号端的低电位信号传输至第一节点N1，第二输出模块120响应第一节点N1的低电位而导通，使得第二电压端VGL的低电位信号传输至移位寄存器的输出端。第一输出控制模块130响应第一节点N1的低电位而使得第一电压端VGH与第二节点N2之间导通，使得第一电压端VGH的高电位传输至第二节点N2，第一输出模块110响应第二节点N2的高电位而关断，使得第一电压端VGH的高电位无法传输至移位寄存器的输出端。

通过以上对移位寄存器工作过程的分析可知，在第三阶段t3、第四阶段t4、第五阶段t5和第六阶段t6，第一节点N1的电位均为第一电压端VGH的信号，即第一电位信号(本发明实施例均以第一电位信号为高电位信号进行说明)。本实施例的移位寄存器，通过设置该第二公共节点电位控制模块160在移位寄存器输出的信号为第一电位信号时(该第一电位信号为显示面板在低刷新频率下，移位寄存器长时间输出的电位信号，像素电路接收到该第一电位信号时，像素电路中发光器件不发光)，保持公共节点A的电位，例如第二公共节点电位控制模块160相对于图1所示移位寄存器中的控制晶体管T03可以具有较小的漏电流，使得在移位寄存器长时间输出第一电位信号时，公共节点A的电位可以得到较好的保持，保证移位寄存器可以在显示面板进行低刷新率显示时可以正常工作，进而保证显示面板的显示效果。

图4是本发明实施例提供的另一种移位寄存器的结构示意图，参考图4，可选的，第二公共节点电位控制模块160包括第一防漏电单元151和第二防漏电单元152；第一防漏电单元151包括第一输入端、第一输出端、第一控制端和第二控制端，第一输入端与第二电压端VGL电连接，第一控制端与第一节点N1电连接，第二控制端与第一时钟信号端ECK1电连接，第一输出端与公共节点A电连接；第二防漏电单元152包括第二输入端、第二输出端、第三控制端和第四控制端，第二输入端与第一电压端VGH电连接，第三控制端与第一节点N1电连接，第四控制端与第二时钟信号端ECK2电连接，第二输出端与公共节点A电连接。

具体的，第一防漏电单元151根据第一节点N1电位和第一时钟信号导通或关断，示例性的，第一防漏电单元151对低电平有效时，第一节点N1电位为低电位且第一时钟信号为低电位时，第一防漏电单元151导通，并将第二电压端VGL的信号传输至公共节点A。第二防漏电单元152根据第一节点N1电位和第二时钟信号导通或关断，示例性的，第二防漏电单元152对低电平有效时，第一节点N1为低电位且第二时钟信号为低电位时，第二防漏电单元152导通，并将第一电压端VGH的信号传输至公共节点A。可选的，该第一防漏电单元151和第二防漏电单元152相对于图1中的控制晶体管T03可以具有较小的漏电流，使得在移位寄存器长时间输出第一电位信号时，公共节点A的电位可以得到较好的保持，保证移位寄存器可以在显示面板进行低刷新率显示时可以正常工作，进而保证显示面板的显示效果。

继续参考图4，可选的，第一防漏电单元151包括第一晶体管T1和第二晶体管T2，第一晶体管T1的栅极作为第一防漏电单元151的第一控制端，第一晶体管T1的第一极作为第一防漏电单元151的第一输入端，第一晶体管T1的第二极与第二晶体管T2的第一极电连接；第二晶体管T2的栅极作为第一防漏电单元151的第二控制端，第二晶体管T2的第二极第一防漏电单元151的第一输出端。

具体的，第一晶体管T1响应第一节点N1的电位导通或关断，第二晶体管T2响应第一时钟信号导通或关断，并在第一晶体管T1和第二晶体管T2均导通时，将第二电压端VGL的第二电位信号传输至公共节点A，例如第一晶体管T1和第二晶体管T2均为P型晶体管时，在第一节点N1电位为低电位且第一时钟信号为低电位时，第一晶体管T1和第二晶体管T2导通。通过设置第一防漏电单元151包括第一晶体管T1和第二晶体管T2，第一晶体管T1的栅极作为第一控制端与第一节点N1(相当于图1中的N0节点)电连接，使得移位寄存器的输出端长时间输出第一电位信号(该第一电位信号为显示面板在低刷新频率下，移位寄存器长时间输出的电位信号，像素电路接收到该第一电位信号时，像素电路中发光器件不发光)时，例如第二输出模块120包括P型薄膜晶体管，第一节点N1的电位长时间为高电位信号，则第一晶体管T1虽仍会长时间处于正电压的应力下，但第一晶体管T1还与公共节点A之间包括第二晶体管T2，该第二晶体管T2可以对第一晶体管T1的漏电起到截断作用，使得该第一防漏电单元151相比于现有技术图1中与N0节点电连接的一个控制晶体管T03具有较小的漏流，进而使得公共节点A的电位可以得到良好的保持，进而减少移位寄存器的动作异常，保证移位寄存器的正常工作。

可选的，第二晶体管T2为氧化物晶体管，例如第二晶体管T2可以是IGZO晶体管。因氧化物晶体管的漏电流较小，因此设置第二晶体管T2为氧化物晶体管，可以进一步防止第一晶体管T1的漏电流通过第二晶体管T2流至公共节点A，使得公共节点A的电位可以更好地得到保持。

可选的，第一晶体管T1为氧化物晶体管，例如第一晶体管T1可以是IGZO晶体管。因氧化物晶体管的漏电流较小，因此设置第一晶体管T1为IGZO晶体管，可以使得第一晶体管T1本身的漏电漏就较小，进而更加有利于公共节点A的电位保持。

继续参考图4，可选的，第二防漏电单元152包括第三晶体管T3和第四晶体管T4，第三晶体管T3的栅极作为第二防漏电单元152的第三控制端，第三晶体管T3的第一极作为第二防漏电单元152的第二输入端，第三晶体管T3的第二极与第四晶体管T4的第一极电连接；第四晶体管T4的栅极作为第二防漏电单元152的第四控制端，第四晶体管T4的第二极作为第二防漏电单元152的第二输出端。

具体的，第三晶体管T3响应第一节点N1的电位导通或关断，第四晶体管T4响应第二时钟信号导通或关断，并在第三晶体管T3和第四晶体管T4均导通时，将第二电压端VGL的第二电位信号传输至公共节点A，例如第三晶体管T3和第四晶体管T4均为P型晶体管时，在第一节点N1电位为低电位且第二时钟信号为低电位时，第三晶体管T3和第四晶体管T4导通。通过设置第一防漏电单元151包括第三晶体管T3和第四晶体管T4，第三晶体管T3的栅极作为第三控制端与第一节点N1(相当于图1中的N0节点)电连接，使得移位寄存器的输出端长时间输出第一电位信号(该第一电位信号为显示面板在低刷新频率下，移位寄存器长时间输出的电位信号，像素电路接收到该第一电位信号时，像素电路中发光器件不发光)时，例如第二输出模块120包括P型薄膜晶体管，第一节点N1的电位长时间为高电位，则第三晶体管T3虽仍会长时间处于正电压的应力下，但第三晶体管T3还与公共节点A之间包括第四晶体管T4，该第四晶体管T4可以对第三晶体管T3的漏电起到截断作用，使得该第二防漏电单元152相比于现有技术图1中与N0节点电连接的一个控制晶体管T03具有较小的漏流，进而使得公共节点A的电位可以得到良好的保持，进而减少移位寄存器的动作异常，保证移位寄存器的正常工作。

图5是本发明实施例提供的另一种移位寄存器的结构示意图，参考图5，可选的，第一输出控制模块130包括第五晶体管T5、第六晶体管T6、第七晶体管T7和第一电容C1，第五晶体管T5的栅极与第一节点N1电连接，第五晶体管T5的第一极与第一电压端VGH电连接，第五晶体管T5的第二极与第二节点N2电连接；第六晶体管T6的栅极与公共节点A电连接，第六晶体管T6的第一极与第二时钟信号端ECK2电连接，第六晶体管T6的第二极与第七晶体管T7的第一极电连接；第七晶体管T7的栅极与第二时钟信号端ECK2电连接，第七晶体管T7的第二极与第二节点N2电连接；第一电容C1的一端与第六晶体管T6的栅极电连接，第一电容C1的另一端与第六晶体管T6的第二极电连接。

具体的，第五晶体管T5响应第一节点N1的电位导通或关断，并在导通时将第一电压端VGH的第一电位信号传输至第二节点N2，例如第五晶体管T5为P型晶体管时，在第一节点N1为低电位时，第五晶体管T5导通。第六晶体管T6响应公共节点A的电位导通或关断，第七晶体管T7响应第二时钟信号的电位导通或关断，在第六晶体管T6和第七晶体管T7均导通时，第二时钟信号的电位通过第六晶体管T6和第七晶体管T7传输至第二节点N2，例如第六晶体管T6和第七晶体管T7为P型晶体管时，第六晶体管T6在公共节点A为低电位时导通，第七晶体管T7在第二时钟信号为低电位时导通。第一电容C1可以作为上述实施例中第三存储单元，用于对公共节点A电位进行存储。

图6是本发明实施例提供的另一种移位寄存器的结构示意图，参考图6，可选的，第二输出控制模块140包括第八晶体管T8、第九晶体管T9、第十晶体管T10和第二电容C2，第八晶体管T8的栅极与第一时钟信号端ECK1电连接，第八晶体管T8的第一极与起始信号端电连接，第八晶体管T8的第二极与第一节点N1电连接；第九晶体管T9的栅极与公共节点A电连接，第九晶体管T9的第一极与第一电压端VGH电连接，第九晶体管T9的第二极与第十晶体管T10的第一极电连接；第十晶体管T10的栅极与第二时钟信号端ECK2电连接，第十晶体管T10的第二极与第一节点N1电连接；第二电容C2的第一端与第二时钟信号端ECK2电连接，第二电容C2的第一端与第一节点N1电连接。

具体的，第八晶体管T8响应第一时钟信号的电位导通或关断，并在导通时，将起始信号端的信号传输至第一节点N1；第九晶体管T9响应公共节点A的电位导通或关断，第十晶体管T10响应第二时钟信号的电位导通或关断，在第九晶体管T9和第十晶体管T10导通时，第一电压端VGH的第一电压信号经过第九晶体管T9和第十晶体管T10传输至第一节点N1。第二电容C2可以作为上述实施例中第一存储单元，用于对第一节点N1的电位进行保持。

图7是本发明实施例提供的另一种移位寄存器的结构示意图，参考图7，可选的，第一输出模块110包括第十一晶体管T11和第三电容C3，第十一晶体管T11的栅极与第二节点N2电连接，第十一晶体管T11的第一极与第一电压端VGH电连接，第十一晶体管T11的第二极与移位寄存器的输出端电连接；第三电容C3的第一点与第十一晶体管T11的栅极电连接，第三电容C3的第二端与第十一晶体管T11的第一极电连接；优选的，第二输出模块120包括第十二晶体管T12，第十二晶体管T12的栅极与第一节点N1电连接，第十二晶体管T12的第一极与第二电压端VGL电连接，第十二晶体管T12的第二极与移位寄存器的输出端电连接；优选的，第一公共节点电位控制模块150包括第十三晶体管T13，第十三晶体管T13的栅极与第一时钟信号端ECK1电连接，第十三晶体管T13的第一极与第二电压端VGL电连接，第十三晶体管T13的第二极与公共节点A电连接。

具体的，第十一晶体管T11响应第二节点N2的电位导通或关断，并在导通时将第一电压端VGH的第一电位信号传输至移位寄存器的输出端，第三电容C3可作为上述实施例中的第二存储单元，用于对第二节点N2的电位进行存储。第十二晶体管T12响应第一节点N1的电位导通或关断，并在导通时，将第二电压端VGL的电位传输至移位寄存器的输出端。第十三晶体管T13响应第一时钟信号的电位导通或关断，并在导通时，将第二电压端VGL的第二电位信号传输至公共节点A。

图8是本发明实施例提供的另一种移位寄存器的结构示意图，参考图8，可选的，第二公共节点电位控制模块160包括第一晶体管T1、第二晶体管T2、第三晶体管T3和第四晶体管T4；第一输出控制模块130包括第五晶体管T5、第六晶体管T6、第七晶体管T7和第一电容C1；第二输出控制模块140包括第八晶体管T8、第九晶体管T9、第十晶体管T10和第二电容C2；第一输出模块110包括第十一晶体管T11和第三电容C3；第二输出模块120包括第十二晶体管T12；第一公共节点电位控制模块150包括第十三晶体管T13。

图2所示驱动时序同样适用于驱动图8所示移位寄存器，参考图2和图8，该移位寄存器的工作过程包括第一阶段t1、第二阶段t2、第三阶段t3、第四阶段t4、第五阶段t5、第六阶段t6和第七阶段t7。可选的，第一电位信号为高电位，第二电位信号为低电位。以下仍以第一时钟信号、第二时钟信号为低电位有效(即由第一时钟信号控制的晶体管在第一时钟信号为低电位时导通，由第二时钟信号控制的晶体管在第二时钟信号为低电位时导通)为例进行说明。

在第一阶段t1，起始信号端输入低电位，第一时钟信号为低电位，第二时钟信号为高电位。第八晶体管T8响应第一时钟信号的低电位而导通，将起始信号端的低电位信号传输至第一节点N1，同时第二电容C2被写入低电位。第十二晶体管T12响应第一节点N1的低电位而导通，使得第二电压端VGL的低电位信号传输至移位寄存器的输出端。第五晶体管T5响应第一节点N1的低电位导通，使得第一电压端VGH的高电位传输至第二节点N2，第十一晶体管T11响应第二节点N2的高电位而关断，使得第一电压端VGH的高电位无法传输至移位寄存器的输出端。第十三晶体管T13响应第一时钟信号的低电位而导通，将第二电压端VGL的低电位信号传输至公共节点A；第一晶体管T1响应第一节点N1的低电位导通，第二晶体管T2响应第一时钟信号的低电位导通，第二电压端VGL的低电位信号传输至公共节点A。同时第一电容C1被写入第二电压端VGL的低电位信号。

在第二阶段t2，起始信号端输入低电位，第一时钟信号为高电位，第二时钟信号为低电位。可选的，第二电容C2对第一节点N1的电位进行存储，使得第一节点N1电位保持为低电位。则在第二阶段t2，第十二晶体管T12、第五晶体管T5、以及第一晶体管T1、第三晶体管T3响应第一节点N1的低电位而导通，第二电压端VGL的低电位信号通过第十二晶体管T12传输至移位寄存器的输出端。第一电压端VGH的高电位通过第五晶体管T5传输至第二节点N2，同时第三电容C3被写入高电位，则第十一晶体管T11响应第二节点N2的高电位而关断，使得第一电压端VGH的高电位无法传输至移位寄存器的输出端。第四晶体管T4响应第二时钟信号的低电位而导通，则第一电压端VGH的高电位信号通过第三晶体管T3和第四晶体管T4传输至公共节点A，同时第一电容C1被写入高电位。

在第三阶段t3，起始信号端输入高电位，第一时钟信号为低电位，第二时钟信号为高电位。第十三晶体管T13和第八晶体管T8响应第一时钟信号的低电位而导通，第二电压端VGL的低电位通过第十三晶体管T13传输至公共节点A，使得公共节点A的的电位为低电位，同时第一电容C1被写入低电位，第六晶体管T6响应公共节点A的低电位而导通，但是因第二时钟信号为高电位，使得第七晶体管T7关断，使得第二时钟信号端ECK2的电位无法传输至第二节点N2。起始信号端的高电位信号通过第八晶体管T8传输至第一节点N1，第十二晶体管T12、第五晶体管T5响应第一节点N1的高电位而关断。则在此阶段，第三电容C3保持第二节点N2上一阶段的高电位，进而使得第十一晶体管T11也关断。因此，在第三阶段t3，第十一晶体管T11和第十二晶体管T12均关断，移位寄存器的输出端保持上一阶段输出的低电位。同时第一晶体管T1和第三晶体管T3响应第一节点N1的高电位关断。

在第四阶段t4，起始信号端输入高电位，第一时钟信号为高电位信号，第二时钟信号为低电位。第一电容C1对公共节点A的电位进行存储，使得公共节点A保持上一阶段的低电位。第六晶体管T6响应公共节点A的低电位导通，第七晶体管T7响应第二时钟信号端ECK2的低电位导通，将第二时钟信号端ECK2的低电位信号传输至第二节点N2，第十一晶体管T11响应第二节点N2的低电位而导通，将第一电压端VGH的高电位信号传输至移位寄存器的输出端。同时，第九晶体管T9响应公共节点A的低电位导通，第十晶体管T10响应第二时钟信号端ECK2的低电位导通，将第一电压端VGH的高电位信号传输至第一节点N1，第十二晶体管T12响应第一节点N1的高电位而关断，使得第二电压端VGL的低电位信号无法传输至移位寄存器的输出端。同时第一晶体管T1和第三晶体管T3响应第一节点N1的高电位关断。

在第五阶段t5，起始信号端输入高电位，第一时钟信号为低电位，第二时钟信号为高电位。第八晶体管T8响应第一时钟信号的低电位导通，将起始信号端的高电位传输至第一节点N1，第十二晶体管T12、第五晶体管T5、第一晶体管T1和第三晶体管T3响应第一节点N1的高电位关断。且第二时钟信号的高电位，使得第十晶体管T10和第七晶体管T7关断。第十三晶体管T13响应第一时钟信号的低电位而导通，将第二电压端VGL的低电位信号传输至公共节点A和第一电容C1，公共节点A为低电位。在第五阶段t5，第三电容C3保持第二节点N2的低电位，第十一晶体管T11响应第二节点N2的低电位而导通，将第一电压端VGH的高电位传输至移位信号的输出端。

在第六阶段t6，起始信号端输入低电位信号，第一时钟信号为高电位，第二时钟信号为低电位。第八晶体管T8和第十三晶体管T13根据第一时钟信号的高电位而关断。第一电容C1保持公共节点A上一阶段的低电位。第六晶体管T6响应公共节点A的低电位导通，第七晶体管T7响应第二时钟信号的低电位导通，将第二时钟信号的低电位传输至第一节点N1，第十一晶体管T11响应第一节点N1的低电位而导通，将第一电压端VGH的高电位信号传输至移位寄存器的输出端。同时第一晶体管T1和第三晶体管T3响应第一节点N1的高电位关断。

在第七阶段t7，起始信号端输入低电位，第一时钟信号为低电位，第二时钟信号为高电位。第十三晶体管T13响应第一时钟信号的低电位而导通，将第二电压端VGL的低电位信号传输至公共节点A，使得公共节点A的的电位为低电位。第八晶体管T8响应第一时钟信号的低电位导通，将起始信号端的低电位信号传输至第一节点N1，第十二晶体管T12响应第一节点N1的低电位而导通，使得第二电压端VGL的低电位信号传输至移位寄存器的输出端。第五晶体管T5响应第一节点N1的低电位导通，使得第一电压端VGH的高电位传输至第二节点N2，第十一晶体管T11响应第二节点N2的高电位而关断，使得第一电压端VGH的高电位无法传输至移位寄存器的输出端。

需要说明的是，本发明上述任意实施例中，设置移位寄存器中各模块包括晶体管，因晶体管的结构简单，且制作工艺简单，使得移位寄存器的结构和制作工艺较为简单。将该移位寄存器应用于显示面板时，可以将移位寄存器中的晶体管，与显示面板上的晶体管在同一工艺流程中制作而成，从而节约了工艺流程，降低了成本。

还需说明的是，本发明上述任意实施例提供的移位寄存器的工作过程的第七阶段t7(可参考图3)，移位寄存器输出的低电位信号并不能完全等于第二电压端VGL的第二电位信号，因晶体管关断需要一定的时间，因此在第七阶段t7，第一输出模块110(或者说第十一晶体管T11)未完全关断，使得在该阶段移位寄存器输出的电位信号会高于第二电位信号的电位。

图9是本发明实施例提供的移位寄存器输出仿真波形的示意图，其中图9中，横坐标表示时间，纵坐标表示输出电压，第一波形11为理想的输出波形，第二波形12为图1所示现有技术中移位寄存器输出波形，第三波形13为本发明实施例提供的移位寄存器的输出波形，由图9所示仿真波形可以看出，本发明实施例提供的移位寄存器的输出波形与理想输出波形基本一致，进而可以保证移位寄存器可以在低刷新频率下正常工作，进而可以改善现有技术移位寄存器波形输出不准确给显示效果带来的影响。

本发明实施例还提供了一种发光控制电路，图10是本发明实施例提供的一种发光控制电路的结构示意图，参考图10，该发光控制电路包括多个级联连接的本发明上述任意实施例提供的移位寄存器100。

本发明实施例还提供了一种显示面板，图11是本发明实施例提供的一种显示面板的结构示意图，参考图11，该显示面板200包括上述实施例的发光控制电路，还包括第一时钟信号线210、第二时钟信号线220、第一电位信号线230、第二电位信号线240，各级移位寄存器100的第一电压端VGH与第一电位信号线230电连接，各级移位寄存器100的第二电压端VGL与第二电位信号线240电连接；相邻的两级移位寄存器中，前一级移位寄存器的第一时钟信号端ECK1与第一时钟信号线210电连接，前一级移位寄存器的第二时钟信号端ECK2与第二时钟信号线220电连接；后一级移位寄存器的第一时钟信号端ECK1与第二时钟信号线220电连接，后一级移位寄存器的第二时钟信号端ECK2与第二时钟信号线220电连接。

其中，该显示面板例如可以为有机发光二极管显示面板、液晶显示面板或电子纸显示面板等。每一级移位寄存器的输出端与显示面板上的发光控制线260电连接，向各发光控制线260传输扫描信号。参考图11，显示面板还包括起始信号线250，第一级移位寄存器的起始信号端与起始信号线250电连接，并将起始信号线250上的起始信号移位，并通过其移位寄存器的输出端输出。相邻的两级移位寄存器中，后一级移位寄存器将前一级移位寄存器输出的信号移位，并输出。因此，本发明实施例提供的显示面板实现了逐行输出信号(例如是发光控制信号)的功能，且各级移位寄存器输出的信号稳定性良好。

图12是本发明实施例提供的另一种显示面板的结构示意图，参考图12，可选的，发光控制电路设置于显示面板的两侧。因发光控制线260具有一定的阻抗和容抗，因此设置发光控制电路位于显示面板的两侧，且两侧的发光控制电路中，同级移位寄存器可以连接相同的发光控制线260，即从两侧为发光控制线260提供发光控制信号，进而有利于降低发光控制线260上阻抗和容抗对显示效果的影响，使得显示面板中显示更加均匀，提高显示效果。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (10)

1.一种移位寄存器，其特征在于，包括：第一输出模块、第二输出模块、第一输出控制模块、第二输出控制模块、第一公共节点电位控制模块、第二公共节点电位控制模块；

所述第一公共节点电位控制模块用于根据第一时钟信号端的信号控制公共节点的电位；所述第二公共节点电位控制模块与第一节点、所述公共节点电连接，用于根据所述第一时钟信号端的信号、第二时钟信号端的信号、第一节点的信号控制所述公共节点的电位，以及用于在所述移位寄存器输出第一电位信号时，保持所述公共节点的电位；

所述第一输出控制模块用于根据所述第二时钟信号端的信号、所述第一节点和所述公共节点的信号控制第二节点的电位；所述第一输出模块用于根据所述第二节点的电位将所述第一电压端的信号传输至所述移位寄存器的输出端；

所述第二输出控制模块用于根据所述第一时钟信号端的信号、所述第二时钟信号端的信号和所述公共节点的电位控制所述第一节点的电位；所述第二输出模块用于根据所述第一节点的电位将第二电压端的信号传输至所述移位寄存器的输出端。

2.根据权利要求1所述的移位寄存器，其特征在于，所述第一公共节点电位控制模块分别与所述第一时钟信号端、所述第二电压端、所述公共节点电连接；

所述第二公共节点电位控制模块还分别与所述第一时钟信号端、所述第二时钟信号端、所述第一电压端和所述第二电压端电连接；

所述第一输出控制模块分别与所述第二时钟信号端、所述第一电压端、所述第一节点和所述公共节点和所述第二节点电连接；

所述第二输出控制模块分别与所述第一时钟信号端、所述第二时钟信号端、所述公共节点、所述第一电压端、所述第一节点和起始信号端电连接；

所述第一输出模块分别与所述第二节点、所述第一电压端和所述移位寄存器的输出端电连接；

所述第二输出模块分别与所述第一节点、所述第二电压端和所述移位寄存器的输出端电连接。

3.根据权利要求1所述的移位寄存器，其特征在于，所述第二公共节点电位控制模块包括第一防漏电单元和第二防漏电单元；

所述第一防漏电单元包括第一输入端、第一输出端、第一控制端和第二控制端，所述第一输入端与所述第二电压端电连接，所述第一控制端与所述第一节点电连接，所述第二控制端与所述第一时钟信号端电连接，所述第一输出端与所述公共节点电连接；

所述第二防漏电单元包括第二输入端、第二输出端、第三控制端和第四控制端，所述第二输入端与所述第一电压端电连接，所述第三控制端与所述第一节点电连接，所述第四控制端与所述第二时钟信号端电连接，所述第二输出端与所述公共节点电连接。

4.根据权利要求3所述的移位寄存器，其特征在于，所述第一防漏电单元包括第一晶体管和第二晶体管，所述第一晶体管的栅极作为所述第一防漏电单元的第一控制端，所述第一晶体管的第一极作为所述第一防漏电单元的第一输入端，所述第一晶体管的第二极与所述第二晶体管的第一极电连接；

所述第二晶体管的栅极作为所述第一防漏电单元的第二控制端，所述第二晶体管的第二极所述第一防漏电单元的第一输出端；

优选的，所述第二晶体管为氧化物晶体管。

5.根据权利要求3所述的移位寄存器，其特征在于，所述第二防漏电单元包括第三晶体管和第四晶体管，所述第三晶体管的栅极作为所述第二防漏电单元的第三控制端，所述第三晶体管的第一极作为所述第二防漏电单元的第二输入端，所述第三晶体管的第二极与所述第四晶体管的第一极电连接；

所述第四晶体管的栅极作为所述第二防漏电单元的第四控制端，所述第四晶体管的第二极作为所述第二防漏电单元的第二输出端；

优选的，所述第四晶体管为氧化物晶体管。

6.根据权利要求1或2所述的移位寄存器，其特征在于，所述第一输出控制模块包括第五晶体管、第六晶体管、第七晶体管和第一电容，所述第五晶体管的栅极与所述第一节点电连接，所述第五晶体管的第一极与所述第一电压端电连接，所述第五晶体管的第二极与所述第二节点电连接；

所述第六晶体管的栅极与所述公共节点电连接，所述第六晶体管的第一极与所述第二时钟信号端电连接，所述第六晶体管的第二极与所述第七晶体管的第一极电连接；

所述第七晶体管的栅极与所述第二时钟信号端电连接，所述第七晶体管的第二极与所述第二节点电连接；

所述第一电容的一端与所述第六晶体管的栅极电连接，所述第一电容的另一端与所述第六晶体管的第二极电连接。

7.根据权利要求1或2所述的移位寄存器，其特征在于，所述第二输出控制模块包括第八晶体管、第九晶体管、第十晶体管和第二电容，所述第八晶体管的栅极与所述第一时钟信号端电连接，所述第八晶体管的第一极与起始信号端电连接，所述第八晶体管的第二极与所述第一节点电连接；

所述第九晶体管的栅极与所述公共节点电连接，所述第九晶体管的第一极与所述第一电压端电连接，所述第九晶体管的第二极与所述第十晶体管的第一极电连接；

所述第十晶体管的栅极与所述第二时钟信号端电连接，所述第十晶体管的第二极与所述第一节点电连接；

所述第二电容的第一端与所述第二时钟信号端电连接，所述第二电容的第一端与所述第一节点电连接。

8.根据权利要求1或2所述的移位寄存器，其特征在于，所述第一输出模块包括第十一晶体管和第三电容，所述第十一晶体管的栅极与所述第二节点电连接，所述第十一晶体管的第一极与所述第一电压端电连接，所述第十一晶体管的第二极与所述移位寄存器的输出端电连接；所述第三电容的第一点与所述第十一晶体管的栅极电连接，所述第三电容的第二端与所述第十一晶体管的第一极电连接；

优选的，所述第二输出模块包括第十二晶体管，所述第十二晶体管的栅极与所述第一节点电连接，所述第十二晶体管的第一极与所述第二电压端电连接，所述第十二晶体管的第二极与所述移位寄存器的输出端电连接；

优选的，所述第一公共节点电位控制模块包括第十三晶体管，所述第十三晶体管的栅极与第一时钟信号端电连接，所述第十三晶体管的第一极与所述第二电压端电连接，所述第十三晶体管的第二极与所述公共节点电连接。

9.一种发光控制电路，其特征在于，包括多个级联连接的如权利要求1-8任一项所述移位寄存器。

10.一种显示面板，其特征在于，包括权利要求9所述的发光控制电路，还包括第一时钟信号线、第二时钟信号线、第一电位信号线、第二电位信号线，各级移位寄存器的第一电压端与所述第一电位信号线电连接，各级移位寄存器的第二电压端与所述第二电位信号线电连接；

相邻的两级移位寄存器中，前一级所述移位寄存器的第一时钟信号端与所述第一时钟信号线电连接，前一级所述移位寄存器的第二时钟信号端与所述第二时钟信号线电连接；后一级所述移位寄存器的第一时钟信号端与所述第二时钟信号线电连接，后一级所述移位寄存器的第二时钟信号端与所述第二时钟信号线电连接。

Images