CN111566721B - 液晶显示装置及其驱动方法 - Google Patents

液晶显示装置及其驱动方法 Download PDF

Info

Publication number
CN111566721B
CN111566721B CN201880076179.5A CN201880076179A CN111566721B CN 111566721 B CN111566721 B CN 111566721B CN 201880076179 A CN201880076179 A CN 201880076179A CN 111566721 B CN111566721 B CN 111566721B
Authority
CN
China
Prior art keywords
data
voltage
sub
liquid crystal
pixels
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880076179.5A
Other languages
English (en)
Other versions
CN111566721A (zh
Inventor
岩佐隆行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
JVCKenwood Corp
Original Assignee
JVCKenwood Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by JVCKenwood Corp filed Critical JVCKenwood Corp
Publication of CN111566721A publication Critical patent/CN111566721A/zh
Application granted granted Critical
Publication of CN111566721B publication Critical patent/CN111566721B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3614—Control of polarity reversal in general
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0857—Static memory circuit, e.g. flip-flop
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

根据一个实施方式，液晶显示装置(10)包括多个像素(12)和控制电路，各像素(12)包括第一开关(SW1)、第二开关(SW2)、第一存储部(SM1)、第二存储部(DM2)、液晶显示元件(LC)，控制电路将保存在分别设置于多个像素(12)的第一存储部(SM1)中的子帧数据一次全部改写为固定数据，并且通过导通分别设置于多个像素(12)的第二开关(SW2)，而将由第一存储部(SM1)保持的固定数据一次全部传送到第二存储部(DM2)。

Description

液晶显示装置及其驱动方法
技术领域
本发明涉及液晶显示装置及其驱动方法，并涉及适于提高图像质量的反射型液晶显示装置及其驱动方法。
背景技术
作为液晶显示装置中的半色调显示方式之一，已知有子帧驱动方式。在作为时间轴调制方式的一种的子帧驱动方式中，将预定期间(例如，在动态图像的情况下为作为1个图像的显示单位的一帧)分割为多个子帧，通过与要显示的灰度对应的子帧的组合来驱动像素。所显示的灰度由像素的驱动期间相对于预定期间所占的比例来确定，该比例由子帧的组合确定。
在采用了子帧驱动方式的液晶显示装置中，存在各像素包括主锁存器及从锁存器、液晶显示元件、多个开关晶体管的液晶显示装置。
在该像素中，当通过第一开关晶体管向主锁存器的输入端子施加1比特的第一数据，并经由行扫描线施加的行选择信号变为有效时，第一开关晶体管变为导通状态，第一数据被写入主锁存器。
一旦对设置在所有像素中的主锁存器的数据写入完成，则在该子帧期间内，设置在所有像素中的第二开关晶体管变为导通状态。由此，设置在所有像素中的主锁存器的数据被一次全部读出并被写入从锁存器，并且写入该从锁存器的数据被施加到液晶显示元件的像素电极。在各子帧期间中，对所有像素执行相同的处理。其结果是，各像素能够通过构成一帧的多个子帧的组合进行期望的灰度显示。
另外，构成一帧的多个子帧的期间分别预先分配给相同或不同的预定期间。例如，在各像素中，在进行最大灰度显示(显示白色)的情况下，在构成一帧的多个子帧的全部中进行显示，在进行最小灰度显示(显示黑色)的情况下，在构成一帧的多个子帧的全部中不进行显示，在进行除此以外的灰度显示的情况下，根据要显示的灰度选择要显示的子帧。采用该以往的方法的液晶显示装置将表示灰度的数字数据作为输入数据，另外，采用了两级锁存结构的数字驱动方式(例如，参照专利文献1及专利文献2)。
在先技术文献
专利文献
专利文献1：日本专利第5733154号公报；
专利文献2：日本专利第6115056号公报。
发明内容
在这里，专利文献1及专利文献2所公开的液晶显示装置对设置成二维矩阵状的多个像素按每列依次写入子帧数据，在对所有像素写入子帧数据结束后，对所有像素的液晶显示元件一次全部施加子帧数据。因此，在随着像素数的增加而向所有像素写入子帧所需的时间增大的情况下，从对所有像素的液晶显示元件施加子帧数据到施加下一个子帧数据为止的间隔变长。即，对所有像素的液晶显示元件施加一个子帧数据的期间(子帧期间)根据对所有像素写入子帧数据所需的时间而被限速，从而变长。由此，专利文献1及专利文献2所公开的液晶显示装置由于不能充分缩短最小比特的子帧期间，所以不能增加灰度数，其结果是，存在无法提高图像质量的问题。
本发明是鉴于以上问题而完成的，其目的在于，提供一种能够提高图像质量的液晶显示装置及其驱动方法。
本实施方式的一个方式涉及液晶显示装置，包括：多个像素，设置为矩阵状，并显示灰度等级的图像，所述灰度等级针对每一帧组合了多个1比特的子帧数据；以及控制电路，每个所述像素包括：SRAM单元；DRAM单元；以及液晶显示元件，所述SRAM单元具有：第一开关，对所述子帧数据进行采样；以及第一数据保持部，保持由所述第一开关采样的所述子帧数据，所述DRAM单元具有：第二开关，对由所述第一数据保持部保持的所述子帧数据进行采样；以及第二数据保持部，保持由所述第二开关采样的所述子帧数据，并且将所保持的所述子帧数据施加到所述液晶显示元件的反射电极，其中，所述控制电路将保持在设置于所述多个像素的每一个中的第一数据保持部中的所述子帧数据一次全部改写为固定数据，并且通过将设置于所述多个像素的每一个中的所述第二开关导通，将保持在所述第一数据保持部中的所述固定数据一次全部传送到所述第二数据保持部。
本实施方式的一个方式涉及液晶显示装置的驱动方法，其中，所述液晶显示装置包括：多个像素，设置为矩阵状，并显示灰度等级的图像，所述灰度等级的图像针对每一帧组合了多个1比特的子帧数据，每个所述像素包括：SRAM单元；DRAM单元；以及液晶显示元件，所述SRAM单元具有：第一开关，对所述子帧数据进行采样；以及第一数据保持部，保持由所述第一开关采样的所述子帧数据，所述DRAM单元具有：第二开关，对由所述第一数据保持部保持的所述子帧数据进行采样；以及第二数据保持部，保持由所述第二开关采样的所述子帧数据，并且将所保持的所述子帧数据施加到所述液晶显示元件的反射电极，所述驱动方法包括：将保持在设置于所述多个像素的每一个中的第一数据保持部中的所述子帧数据一次全部改写为固定数据，以及通过将设置于所述多个像素的每一个中的所述第二开关导通，将保持在所述第一数据保持部中的所述固定数据一次全部传送到所述第二数据保持部。
根据本实施方式，能够提供一种能够提高图像质量的液晶显示装置及其驱动方法。
附图说明
图1是示出实施方式1所涉及的液晶显示装置的框图；
图2是示出设置在图1所示的液晶显示装置中的像素的具体结构的电路图；
图3是图2所示的像素的示意性截面图；
图4是示出比较例所涉及的液晶显示装置的动作的时序图；
图5是示出比较例所涉及的液晶显示装置的动作的流程图；
图6是示出比较例所涉及的液晶显示装置中的液晶的施加电压(RMS电压)与液晶的灰度值之间的关系的图；
图7是示出实施方式1所涉及的液晶显示装置的动作的时序图；
图8是示出实施方式1所涉及的液晶显示装置的动作的流程图；
图9是示出实施方式1所涉及的液晶显示装置中的液晶的施加电压(RMS电压)与液晶的灰度值之间的关系的图。
具体实施方式
<实施方式1>
以下，使用附图，对本发明的实施方式进行说明。
图1是表示实施方式1所涉及的液晶显示装置10的框图。
如图1所示，液晶显示装置10包括：图像显示部11、定时发生器13、垂直移位寄存器14、数据锁存电路15、水平驱动器16。水平驱动器16包括水平移位寄存器161、锁存部162、电平移位器/像素驱动器163。
图像显示部11具有规则地配置在被划分为矩阵状的多个像素配置区域的每一个中的多个像素12。
多个像素12在多个交叉部配置成二维矩阵状，所述多个交叉部是一端与垂直移位寄存器14连接并在行方向(X方向)上延伸的m条(m为2以上的自然数)行扫描线g1～gm和一端与电平移位器/像素驱动器163连接并在列方向(Y方向)上延伸的n条(n为2以上的自然数)列数据线d1～dn分别交叉的交叉部。图像显示部11中的所有像素12共同连接到触发线trig、trigb，触发线trig、trigb的一端连接到定时发生器13。正转触发脉冲TRI传输到触发线trig，作为正转触发脉冲TRI的反转信号的反转触发脉冲TRIB传输到触发线trigb。
另外，在本实施方式中，以设置了n条列数据线d1～dn的情况为例进行了说明，但不限于此，也可以设置以传输正转数据的列数据线dj(j为1～n的任意值)及传输反转数据的列数据线dbj为一组的合计n组的列数据线d1、db1～dn、dbn。另外，在列数据线dj中传输的正转数据和在列数据线dbj中传输的反转数据始终是处于逆逻辑值的关系(互补的关系)的1比特的数据。
定时发生器13接收从上位装置20输出的垂直同步信号Vst、水平同步信号Hst以及基本时钟CLK等外部信号作为输入信号，基于这些外部信号生成交流化信号FR、V起动脉冲VST、H起动脉冲HST、时钟信号VCK、HCK、锁存脉冲LT以及触发脉冲TRI、TRIB等各种内部信号。
交流化信号FR是按每一子帧极性反转的信号，并作为后述的公共电极电压Vcom被提供给像素12内的液晶显示元件的公共电极，像素12构成图像显示部11。
起动脉冲VST是在后述的各子帧的开始定时输出的脉冲信号，通过该起动脉冲VST来控制子帧的切换。
起动脉冲HST是在水平移位寄存器161的开始定时向该水平移位寄存器161输出的脉冲信号。
时钟信号VCK是规定垂直移位寄存器14中的一个水平扫描期间(1H)的移位时钟，垂直移位寄存器14以时钟信号VCK的定时进行移位动作。
时钟信号HCK是水平移位寄存器161中的移位时钟，是用于使数据以32比特宽度移位的信号。
锁存脉冲LT是在水平移位寄存器161完成水平方向的一行的像素数的数据移位的定时输出的脉冲信号。
正转触发脉冲TRI和反转触发脉冲TRIB分别是经由触发线trig、trigb提供给图像显示部11内的所有像素12的脉冲信号。
在这里，触发脉冲TRI在某一子帧期间，在数据被写入图像显示部11内的所有像素12内的第一数据保持部之后，从定时发生器13输出。由此，在该子帧期间，图像显示部11内的所有像素12内的第一数据保持部中保持的数据被一次全部传送到分别对应的像素12内的第二数据保持部。
垂直移位寄存器14根据时钟信号VCK传送在各子帧的开始定时提供的V起动脉冲VST，将行扫描信号以1H为单位依次排他地提供给行扫描线g1～gm。由此，从位于图像显示部11的最上面的行扫描线g1到位于最下面的行扫描线gm，以1H为单位逐个依次选择行扫描线。
数据锁存电路15将从未图示的外部电路提供的1个子帧单位的32比特宽度的数据基于来自上位装置20的基本时钟CLK进行锁存后，与基本时钟CLK同步地输出到水平移位寄存器161。
另外，液晶显示装置10将影像信号的一帧分割为多个子帧，该多个子帧具有比该影像信号的一帧期间短的显示期间，通过这些子帧的组合进行灰度显示。因此，上述外部电路将表示各像素的灰度的灰度数据转换为与多个子帧对应的多个1比特的子帧数据。此外，上述外部电路将属于相同子帧的32个像素的子帧数据一起作为32比特宽度的数据提供给数据锁存电路15。
水平移位寄存器161在作为1比特串行数据的处理***来看时，利用在1H的初期从定时发生器13提供的起动脉冲HST开始移位，与时钟信号HCK同步地移位从数据锁存电路15提供的32比特宽度的数据。
一旦水平移位寄存器161完成与图像显示部11的一行量的像素数n相同的n比特量的数据的移位，则锁存部162与从定时发生器13提供的锁存脉冲LT同步地锁存从水平移位寄存器161并行地提供的n比特量的数据(即，n个像素的子帧数据)，并输出到电平移位器/像素驱动器163的电平移位器。另外，当锁存部162的数据传送结束时，从定时发生器13再次输出起动脉冲HST，水平移位寄存器161根据时钟信号HCK重新开始对来自数据锁存电路15的32比特宽度的数据进行移位。
电平移位器/像素驱动器163的电平移位器将从锁存部162传送的与一行的n像素对应的n个子帧数据的信号电平电平移位到液晶驱动电压。电平移位器/像素驱动器163的像素驱动器将电平移位后的与一行的n像素对应的n个子帧数据并行输出到n条列数据线d1～dn。
水平驱动器16并行地进行：朝向在一个水平扫描期间被选择为数据写入对象的行的像素的子帧数据的输出、以及用于在下一个水平扫描期间要被选择为数据写入对象的行的像素的子帧数据的移位。并且，在某一水平扫描期间，与一行的n像素对应的n个子帧数据作为数据信号分别并行且一次全部被输出到n条列数据线d1～dn。
在构成图像显示部11的多个像素12中的、通过来自垂直移位寄存器14的行扫描信号选择的一行的n个像素12经由n条列数据线d1～dn对从电平移位器/像素驱动器163一次全部输出的一行量的n个子帧数据进行采样，并写入到各像素12内的后述的第一数据保持部。
(像素12的具体结构)
接着，对像素12的具体结构进行说明。
图2是示出像素12的具体结构的电路图。
如图2所示，像素12设置在行扫描线g1～gm中的任意一条(以下，称为行扫描线g)和列数据线d1～dn中的任意一条(以下，称为列数据线d)交叉的交叉部分。
像素12包括SRAM单元201、DRAM单元202和液晶显示元件LC。SRAM单元201包括作为第一开关的开关SW1和作为第一数据保持部的存储部SM1。DRAM单元202包括作为第二开关的开关SW2和作为第二数据保持部的存储部DM2。液晶显示元件LC是在分离相对配置的作为具有光反射特性的像素电极的反射电极PE和具有透光性的公共电极CE之间的空间中填充封入有液晶LCM的公知的结构。
(SRAM单元201的结构)
开关SW1例如由N沟道MOS型晶体管(以下，称为NMOS晶体管)MN1构成。在构成开关SW1的NMOS晶体管MN1中，源极与存储部SM1的输入端子(节点a)连接，漏极与列数据线d连接，栅极与行扫描线g连接。
存储部SM1是由两个反相器INV11、INV12构成的自保持型存储器，所述两个两个反相器INV11、INV12中的一个反相器的输出端子与另一个反相器的输入端子连接。更具体而言，反相器INV11的输入端子与反相器INV12的输出端子以及构成开关SW1的NMOS晶体管MN1的源极连接。反相器INV12的输入端子与开关SW2和反相器INV11的输出端子连接。
反相器INV11是以下的公知的CMOS反相器：具有串联连接在高电位侧电源线V1和低电位侧电源线V0之间的P沟道MOS型晶体管(以下，称为PMOS晶体管)MP11和NMOS晶体管MN11，并将提供给各个晶体管的栅极的输入信号反转后从各个晶体管的漏极输出。同样地，反相器INV12是以下的公知的CMOS反相器：具有串联连接在高电位侧电源线V1和低电位侧电源线V0之间的PMOS晶体管MP12和NMOS晶体管MN12，并将提供给各个晶体管的栅极的输入信号反转后从各个晶体管的漏极输出。
在这里，PMOS晶体管MP11、MP12各自的源极与其阱(well)分离，与高电位侧电源线V1连接。NMOS晶体管MN11、MN12各自的源极与其阱分离，与低电位侧电源线V0连接。高电位侧电源线V1和低电位侧电源线V0各自的电压例如可以通过上位装置20等控制电路任意设定。
例如，向PMOS晶体管MP11、MP12各自的阱提供3.3V的电源电压VDD，向PMOS晶体管MP11、MP12各自的源极经由高电位侧电源线V1提供2.8V的电压(以下，也称为电压V1)。另外，向NMOS晶体管MN11、MN12各自的阱提供0V的接地电压GND，向NMOS晶体管MN11、MN12各自的源极经由低电位侧电源线V0提供0.5V的电压(以下，也称为电压V0)。例如，在经由列数据线d将3.3V的数据输入到像素12的情况下，由存储部SM1锁存的数据的振幅为2.3V(＝2.8V-0.5V)。详细情况在后面叙述，通过将由存储部SM1锁存的数据经由开关SW2传送到存储部DM2，对液晶显示元件LC的反射电极PE施加振幅为2.3V的1比特数字数据。
另外，在反相器INV11和反相器INV12中，驱动能力有所不同。具体而言，构成存储部SM1的反相器INV11、INV12中的从开关SW1看为输入侧的反相器INV11内的晶体管MP11、MN11的驱动能力大于从开关SW1看为输出侧的反相器INV12内的晶体管MP12、MN12的驱动能力。由此，数据容易从列数据线d经由开关SW1向存储部SM1传输，另一方面，数据难以经由开关SW2从存储部DM2向存储部SM1传输。
此外，构成开关SW1的NMOS晶体管MN1的驱动能力大于构成反相器INV12的NMOS晶体管MN12的驱动能力。由此，例如，在使在列数据线d上表示H电平的数据存储在存储部SM1中的情况下，能够使从列数据线d经由开关SW1流向存储部SM1的输入端子(节点a)的电流大于从存储部SM1的输入端子经由NMOS晶体管MN12流向低电位侧电源线V0的电流，因此能够使节点a的电压上升到表示H电平的程度，其结果是，能够使H电平的数据正确地存储到存储部SM1中。
(DRAM单元202的结构)
开关SW2是由并联连接的NMOS晶体管MN2和PMOS晶体管MP2构成的公知的传输门。更具体而言，在NMOS晶体管MN2和PMOS晶体管MP2中，各自的漏极与存储部SM1的输出端子共同连接，各自的源极与存储部DM2的输入端子和液晶显示元件LC的反射电极PE共同连接。并且，NMOS晶体管MN2的栅极与正转触发脉冲用触发线trig连接，PMOS晶体管MP2的栅极与反转触发脉冲用触发线trigb连接。
例如，开关SW2在经由触发线trig提供的正转触发脉冲TRI为H电平(经由触发线trigb提供的反转触发脉冲TRIB为L电平)的情况下成为导通状态，并将从存储部SM1读出的数据向存储部DM2和反射电极PE传送。另外，开关SW2在经由触发线trig提供的正转触发脉冲TRI为L电平(经由触发线trigb提供的反转触发脉冲TRIB为H电平)的情况下成为关断状态，不进行存储部SM1的存储数据的读出。
开关SW2是公知的传输门，因此能够在导通状态下传送大范围的电压。更具体而言，在从存储部SM1对晶体管MN2、MP2的漏极施加了L电平的电压的情况下，代替PMOS晶体管MP2的源极/漏极不导通，NMOS晶体管MN2的源极/漏极能够以低电阻导通。另一方面，在从存储部SM1对晶体管MN2、MP2的漏极施加了H电平的电压的情况下，代替NMOS晶体管MN2的源极/漏极不导通，PMOS晶体管MP2的源极/漏极能够以低电阻导通。这样，在开关SW2中，由于传输门的源极/漏极能够以低电阻导通，因此能够在导通状态下传送大范围的电压。
存储部DM2由电容C1构成。电容C1例如能够使用在布线间形成电容的MIM(MetalInsulator Metal，金属绝缘体金属)电容、在基板-多晶硅之间形成电容的Diffusion电容(扩散电容)、或在双层多晶硅之间形成电容的PIP(Poly Insulator Poly，多晶硅-介质膜-多晶硅)电容等。
当开关SW2导通时，存储在存储部SM1中的数据被读出，经由开关SW2被传送给存储部DM2内的电容C1和反射电极PE。由此，存储在存储部DM2中的数据被改写。
在这里，在存储部SM1的存储数据与存储部DM2的存储数据不同的情况下，一旦存储部SM1的存储数据经由开关SW2被传送到存储部DM2，则利用存储部SM1的存储数据改写存储部DM2的存储数据。具体而言，通过设置在存储部SM1中的反相器INV11的输出信号，对设置在存储部DM2中的电容C1进行充电或放电。
例如，在将保持在电容C1中的L电平的数据改写为H电平的数据的情况下，从反相器INV11输出H电平的信号。此时，设置在反相器INV11上的PMOS晶体管MP11导通，NMOS晶体管MN11关断，因此利用从电源线(这里为高电位侧电源线V1)经由PMOS晶体管MP11提供的电压V1对电容C1进行充电。
与此相对，在将保持在电容C1中的H电平的数据改写为L电平的数据的情况下，从反相器INV11输出L电平的信号。此时，设置在反相器INV11上的PMOS晶体管MP11关断，NMOS晶体管MN11导通，因此利用从电源线(这里为低电位侧电源线V0)经由NMOS晶体管MN11提供的电压V0对电容C1进行放电。
开关SW2是使用上述传输门的模拟开关的结构，因此能够进行电容C1的高速充放电。并且，如上所述，由于反相器INV11被构成为具有比反相器INV12驱动能力大的驱动能力，因此能够进行电容C1的高速充放电。
另外，在开关SW2导通的情况下，存在设置在存储部SM1中的反相器INV12受到电容C1的保持数据的影响而误动作的可能性。但是，由于使反相器INV11的驱动能力比反相器INV12的驱动能力大，因此与反相器INV12受到电容C1的保持数据的影响相比，由反相器INV11进行的电容C1的保持数据的改写是优先的。因此，存储部SM1的数据不会被电容C1的保持数据无意中改写。
如上所述，本实施方式所涉及的液晶显示装置10通过使用各具备一个SRAM单元和DRAM单元的像素12，与使用具备两个SRAM单元的像素的情况相比，能够减少构成像素的晶体管的数量，因此能够实现像素的小型化。
在本实施方式中，对开关SW2由PMOS晶体管MP2和NMOS晶体管MN2构成的情况进行了说明，但不限于此。开关SW2可以适当变更为设置有PMOS晶体管MP2及NMOS晶体管MN2中的任一个的结构。在该情况下，仅设置触发线trig、trigb中的一个。
在这里，作为像素12的比较例，对代替SRAM单元201而设置有DRAM单元501的像素52进行研究。在像素52中，在使DRAM单元501和DRAM单元202导通的情况下，设置于DRAM单元501的电容中蓄积的电荷和DRAM单元202的电容中蓄积的电荷被中和，所以难以从主锁存器向从锁存器传送大范围的电压。与此相对，像素12能够进行大范围的电压的传送，因此能够对液晶显示元件LC的反射电极施加更大范围的电压。
接着，作为像素12的比较例，对代替SRAM单元201而设置有DRAM单元501、代替DRAM单元202而设置有SRAM单元502的像素62进行研究。在像素62中，需要利用设置于DRAM单元501的电容中蓄积的电荷来改写SRAM单元502的存储数据。但是，通常，SRAM单元502的数据保持能力比电容的电荷保持能力高，因此，设置在DRAM单元501中的电容的保持数据被SRAM单元502的存储数据无意中改写。即，在像素62中，与像素12的情况相比，动作变得不稳定。在为了消除不稳定的动作而增大DRAM单元501中设置的电容的大小的情况下，像素间距增大。与此相对，在像素12中，不会产生像素62那样的问题。
另外，液晶显示装置10不仅能够通过减少构成像素的晶体管的数量来实现像素的小型化，而且如以下说明的那样，还能够通过在元件的高度方向上有效地配置存储部SM1、DM2和反射电极PE来实现像素的小型化。以下，使用图3进行详细说明。
(像素12的截面结构)
图3是示出像素12的主要部分的简要截面图。另外，在图3中，以电容C1由在布线间形成电容的MIM构成的情况为例进行说明。
如图3所示，在硅基板100上形成有N阱101和P阱102。
在N阱101上形成有开关SW2的PMOS晶体管MP2和反相器INV11的PMOS晶体管MP11。更具体而言，在N阱101上形成有成为PMOS晶体管MP2、MP11各自的漏极的一个共同扩散层和成为PMOS晶体管MP2、MP11各自的源极的两个扩散层，在共同扩散层和两个扩散层之间的沟道区域上经由栅极氧化膜形成有成为PMOS晶体管MP2、MP11各自的栅极的多晶硅。
在P阱102上形成有开关SW2的NMOS晶体管MN2和反相器INV11的NMOS晶体管MN11。更具体而言，在P阱102上形成有成为NMOS晶体管MN2、MN11各自的漏极的一个共同扩散层和成为NMOS晶体管MN2、MN11各自的源极的两个扩散层，在共同扩散层和两个扩散层之间的沟道区域上经由栅极氧化膜形成有成为NMOS晶体管MN2、MN11各自的栅极的多晶硅。
另外，在N阱101上的有源区(扩散层和沟道区)和P阱102上的有源区之间形成有元件分离氧化膜103。
在晶体管MP2、MP11、MN2、MN11的上方，使层间绝缘膜105介于金属间而层叠有第一金属106、第二金属108、第三金属110、MIM电极112、第四金属114和第五金属116。
第五金属116构成针对每个像素形成的反射电极PE。
构成晶体管MN2、MP2的各源极的各扩散层经由接触部118、第一金属106、通孔119a、第二金属108、通孔119b、第三金属110、通孔119c、第四金属114以及通孔119e与作为反射电极PE的第五金属116电连接。此外，构成晶体管MN2、MP2的各源极的各扩散层经由接触部118、第一金属106、通孔119a、第二金属108、通孔119b、第三金属110、通孔119c、第四金属114以及通孔119d与MIM电极112电连接。即，构成开关SW2的晶体管MN2、MP2的各源极与反射电极PE和MIM电极112电连接。
反射电极PE(第五金属116)隔着作为形成在其上表面上的保护膜的钝化膜(PSV)117与作为透明电极的公共电极CE分离并相对配置。在反射电极PE和公共电极CE之间填充密封有液晶LCM。液晶显示元件LC包括反射电极PE、公共电极CE以及它们之间的液晶LCM。
在这里，MIM电极112经由层间绝缘膜105形成在第三金属110上。由该MIM电极112、第三金属110、以及它们之间的层间绝缘膜105构成电容C1。因此，开关SW1、SW2及存储部SM1使用作为第一、第二层布线的第一金属106及第二金属108和晶体管形成，与此相对，存储部DM2使用作为它们的上层的第三金属110和MIM电极112形成。即，开关SW1、SW2以及存储部SM1和存储部DM2分别由不同的层形成。
来自未图示的光源的光透过公共电极CE及液晶LCM入射到反射电极PE(第五金属116)而被反射，在与原来的入射路径反向前进，通过公共电极CE射出。
这样，液晶显示装置10将作为第五层布线的第五金属116用作反射电极PE，将作为第三层布线的第三金属110用作存储部DM2的一部分，将作为第一、第二层布线的第一金属106及第二金属108和晶体管用作存储部SM1等，由此能够在高度方向上有效地配置存储部DM2及反射电极PE，因此能够使像素进一步小型化。由此，例如，能够由电源电压为3.3V的晶体管构成3μm以下的间距的像素。通过使用该3μm以下的间距的像素，能够实现对角的长度为0.55英寸的横向4000像素、纵向2000像素的液晶显示面板。
(比较例所涉及的液晶显示装置10的动作)
接着，使用图4及图5对比较例所涉及的液晶显示装置10的动作进行说明。图4是示出比较例所涉及的液晶显示装置10的动作的时序图。图5是示出比较例所涉及的液晶显示装置10的动作的流程图。
如上所述，在液晶显示装置10中，根据来自垂直移位寄存器14的行扫描信号，以1H为单位逐条依次选择行扫描线g1～gm，因此，对于构成图像显示部11的多个像素12，以与所选择的行扫描线共同连接的一行的n个像素为单位写入数据。然后，一旦对构成图像显示部11的多个像素12的全部写入数据，之后，基于触发脉冲TRI、TRIB一次全部读出所有像素12的数据(更具体而言，所有像素12内的存储部SM1的数据被一次全部传送到存储部DM2及反射电极PE)。
图4的(X)示出电源电压VDD、电压V1、电压V0、接地电压GND各自的电压值。在本例中，电源电压VDD为3.3V，电压V1为2.8V，电压V0为0.5V，接地电压GND为0V。在该情况下，在列数据线d中传输的子帧数据的信号振幅为3.3V，设置在开关SW1、SW2中的各晶体管的栅极控制电压的振幅为3.3V，各PMOS晶体管的阱电压为3.3V，各NMOS晶体管的阱电压为0V。另一方面，由存储部SM1存储的数据的振幅为2.3V(＝2.8V-0.5V)，由存储部DM2存储的数据的振幅为2.3V。
图4的(A)示出存储在各像素12中的子帧数据的变化。另外，纵轴表示行号，横轴表示时间。如图4的(A)所示，子帧数据的边界线为向右下方下降的边界线。这表示行号越大的像素，子帧数据越被延迟写入。从该边界线的一端到另一端的期间相当于子帧数据的写入期间。另外，B0b、B1b、B2b分别表示比特B0、B1、B2的子帧数据的反转数据。
图4的(B)示出触发脉冲TRI的输出定时(上升定时)。另外，由于触发脉冲TRIB总是表示将触发脉冲TRI逻辑反转后的值，因此予以省略。图4的(C)示意性地示出施加到反射电极PE的子帧数据的比特。图4的(D)示出公共电极电压Vcom的值的变化。图4的(E)示出施加到液晶LCM的电压的变化。
(比特B0的子帧数据的写入动作)
首先，在通过行扫描信号选择的像素12中，通过开关SW1导通，从水平驱动器16输出到列数据线d的比特B0的正转子帧数据经由开关SW1被写入到存储部SM1。
此时，从水平驱动器16输出到列数据线d的子帧数据的信号振幅为3.3V。另外，开关SW1的栅极控制电压的振幅(行扫描线g的电压振幅)也是3.3V。因此，当子帧数据为L电平时，存储部SM1的输入端子(节点a)的电压为0V，当子帧数据为H电平时，存储部SM1的输入端子(节点a)的电压为2.7V(＝3.3V-阈值电压0.6V)。
例如，在列数据线d中传输的子帧数据表示H电平(3.3V)的情况下(图5的步骤S101)，一旦行扫描线g成为H电平，则开关SW1导通，因此，存储部SM1的输入端子(节点a)的电压成为2.7V(＝3.3V-阈值电压0.6V)(图5的步骤S102)。另外，高电位侧电源线V1的电压示出2.8V。此时，在设置于存储部SM1的PMOS晶体管MP11中，栅极电压示出2.7V，阱电压(背栅极电压)示出3.3V，因此，以阱电压为基准的栅极电压成为-0.6V。因此，当PMOS晶体管MP11的阈值电压为-0.6V时，PMOS晶体管MP11通常处于是否导通的边界线上。但是，实际上，由于PMOS晶体管MP11的源极电压(2.8V)比阱电压(3.3V)低，所以因衬底效应的影响，PMOS晶体管MP11的阈值电压成为-0.8V左右。因此，PMOS晶体管MP11成为关断的状态。与此相对，设置在存储部SM1中的NMOS晶体管MN11由于源极电压示出0.5V，栅极电压示出2.7V，所以成为以低电阻导通的状态。由此，由PMOS晶体管MP11及NMOS晶体管MN11构成的反相器INV11输出0.5V的L电平的信号。即，存储部SM1正常动作。
然后，当由于行扫描线g成为L电平而开关SW1关断时，采样后的子帧数据被存储部SM1保持。具体而言，反相器INV12将反相器INV11的L电平的输出信号反转而输出H电平的信号，反相器INV11将反相器INV12的H电平的输出信号反转而输出L电平的信号。此时，节点a的电压从2.7V电平移位到电压V1的2.8V(图5的步骤S103)。
同样，对构成图像显示部11的所有像素12的存储部SM1写入比特B0的正转子帧数据。由此，通过所有像素12的存储部SM1保持振幅为2.3V的子帧数据。
之后，对构成图像显示部11的所有像素12同时提供H电平的触发脉冲TRI(以及L电平的触发脉冲TRIB)(时刻T1)。
由此，所有像素12的开关SW2导通，所以存储在存储部SM1中的振幅为2.3V的比特B0的正转子帧数据经由开关SW2被一次全部传送到存储部DM2和反射电极PE(图5的步骤S104)。之后，通过开关SW2关断，传送来的子帧数据被存储部DM2保持，并且被施加到反射电极PE(图5的步骤S105)。由于设置在存储部DM2中的电容C1能够保持模拟数据，因此能够保持在从接地电压GND到电源电压VDD的范围内任意设定的电压V0、V1。
另外，从图4的(C)也可知，存储部DM2保持比特B0的正转子帧数据的期间(向反射电极PE施加比特B0的正转子帧数据的期间)是从触发脉冲TRI成为H电平的时刻T1到下一次再成为H电平的时刻T2为止的1个子帧期间。
在这里，当子帧数据的比特值为“1”、即H电平时，对反射电极PE施加电压V1(这里为“2.8V”)，当比特值为“0”、即L电平时，对反射电极PE施加电压V0(这里为0.5V)。另一方面，在公共电极CE上，不受接地电压GND、电源电压VDD、电压V0、V1限制，能够施加自由的电压作为公共电极电压Vcom，并以与H电平的正转触发脉冲TRI的输入同步地将公共电极电压Vcom切换为预定电压的方式进行控制。在本例中，在比特B0的正转子帧数据被施加到反射电极PE的子帧期间中，如图4的(D)所示，公共电极电压Vcom被设定为比0.5V低液晶的阈值电压Vtt的电压。
液晶显示元件LC进行与液晶LCM的施加电压对应的灰度显示，液晶LCM的施加电压是反射电极PE的施加电压与公共电极电压Vcom之间的差电压的绝对值。因此，在比特B0的正转子帧数据被施加到反射电极PE的子帧期间(时刻T1～T2)，液晶LCM的施加电压如图4的(E)所示，当子帧数据的比特值为“1”时，液晶LCM的施加电压为2.3V+Vtt(＝2.8V-(0.5V-Vtt))，当子帧数据的比特值为“0”时，液晶LCM的施加电压为Vtt(＝0.5V-(0.5V-Vtt))。
图6示出液晶的施加电压(RMS电压)与液晶的灰度值之间的关系。
参照图6，灰度值曲线被移位为：黑色灰度值与液晶的阈值电压Vtt的RMS电压对应，并且白色灰度值与液晶的饱和电压Vsat(＝2.3V+Vtt)的RMS电压对应。能够使灰度值与液晶响应曲线的有效部分一致。因此，如上所述，当液晶LCM的施加电压为(2.3V+Vtt)时，液晶显示元件LC显示白色，当为+Vtt时，液晶显示元件LC显示黑色。
(比特B0b的子帧数据的写入动作)
返回到图4继续进行说明。在液晶显示元件LC显示比特B0的正转子帧数据的子帧期间(时刻T1～T2)经过之前，依次开始对所有像素12的存储部SM1写入比特B0的反转子帧数据。
此时，从水平驱动器16输出到列数据线d的子帧数据的信号振幅为3.3V。另外，开关SW1的栅极控制电压的振幅(行扫描线g的电压振幅)也为3.3V。因此，在子帧数据为L电平时，存储部SM1的输入端子(节点a)的电压为0V，在子帧数据为H电平时，存储部SM1的输入端子(节点a)的电压为2.7V(＝3.3V-阈值电压0.6V)。
例如，在列数据线d中传输的子帧数据表示H电平(3.3V)的情况下，存储部SM1的输入端子(节点a)的电压为2.7V(＝3.3V-阈值电压0.6V)。另外，高电位侧电源线V1的电压示出2.8V。此时，在设置于存储部SM1的PMOS晶体管MP11中，栅极电压示出2.7V，阱电压(背栅极电压)示出3.3V，因此以阱电压为基准的栅极电压为-0.6V。因此，当PMOS晶体管MP11的阈值电压为-0.6V时，PMOS晶体管MP11通常处于是否导通的边界线上。但是，实际上，由于PMOS晶体管MP11的源极电压(2.8V)比阱电压(3.3V)低，所以因衬底效应的影响，PMOS晶体管MP11的阈值电压成为-0.8V左右。因此，PMOS晶体管MP11成为关断的状态。与此相对，设置在存储部SM1中的NMOS晶体管MN11由于源极电压示出0.5V，栅极电压示出2.7V，所以成为以低电阻导通的状态。由此，由PMOS晶体管MP11及NMOS晶体管MN11构成的反相器INV11输出0.5V的L电平的信号。即，存储部SM1正常动作。
之后，如果开关SW1关断，则采样后的子帧数据被存储部SM1保持。具体而言，反相器INV12将反相器INV11的L电平的输出信号反转而输出H电平的信号，反相器INV11将反相器INV12的H电平的输出信号反转而输出L电平的信号。此时，节点a的电压从2.7V电平移位到电压V1的2.8V。
同样，对构成图像显示部11的所有像素12的存储部SM1写入比特B0的反转子帧数据。由此，通过所有像素12的存储部SM1保持振幅为2.3V的子帧数据。
之后，对构成图像显示部11的所有像素12同时提供H电平的触发脉冲TRI(以及L电平的触发脉冲TRIB)(时刻T2)。
由此，所有像素12的开关SW2导通，所以存储在存储部SM1中的振幅为2.3V的比特B0的反转子帧数据经由开关SW2被一次全部传送到存储部DM2并被保持，并且被施加到反射电极PE。由于设置在存储部DM2中的电容C1能够保持模拟数据，因此能够保持在从接地电压GND到电源电压VDD的范围内任意设定的电压V0、V1。
另外，从图4的(C)也可知，存储部DM2保持比特B0的反转子帧数据的期间(向反射电极PE施加比特B0的反转子帧数据的期间)是从触发脉冲TRI成为H电平的时刻T2到下一次再成为H电平的时刻T3为止的1个子帧期间。
在这里，比特B0的反转子帧数据由于始终与比特B0的正转子帧数据处于逆逻辑值的关系，因此当比特B0的正转子帧数据为“1”时示出“0”，当比特B0的正转子帧数据为“0”时示出“1”。
另一方面，在比特B0的反转子帧数据被施加到反射电极PE的子帧期间中，如图4的(D)所示，公共电极电压Vcom被设定为比2.8V高液晶的阈值电压Vtt的电压。因此，在比特B0的反转子帧数据被施加到反射电极PE的子帧期间(时刻T2～T3)，如图4的(E)所示，当子帧数据的比特值为“1”时，液晶LCM的施加电压为-Vtt(＝2.8V-(2.8V+Vtt))，当子帧数据的比特值为“0”时，液晶LCM的施加电压为-2.3V-Vtt(＝0.5V-(2.8V+Vtt))。
例如，在比特B0的正转子帧数据的比特值为“1”的情况下，接着被施加的比特B0的反转子帧数据的比特值为“0”。此时，液晶LCM的施加电压成为-(2.3V+Vtt)，与被施加比特B0的正转子帧数据时相比，电位方向相反但是绝对值相同。因此，像素12在被施加比特B0的反转子帧数据时，也与被施加比特B0的正转帧数据时同样地显示白色。另外，在比特B0的正转子帧数据的比特值为“0”的情况下，接着被施加的比特B0的反转子帧数据的比特值为“1”。此时，液晶LCM的施加电压成为-Vtt，与被施加比特B0的正转子帧数据时相比，电位的方向相反但是绝对值相同。因此，像素12在被施加比特B0的反转子帧数据时，也与被施加比特B0的正转帧数据时同样地显示黑色。
因此，如图4的(E)所示，像素12在时刻T1～T3的两个子帧期间中，在比特B0和比特B0的互补比特B0b中显示相同的灰度，且进行液晶LCM的电位方向按每个子帧反转的交流驱动，因此能够防止液晶LCM烧坏。
(比特B1的子帧数据的写入动作)
之后，在液晶显示元件LC显示比特B0的反转子帧数据的子帧期间(时刻T2～T3)经过之前，依次开始对所有像素12的存储部SM1写入比特B1的正转子帧数据。
此时，从水平驱动器16输出到列数据线d的子帧数据的信号振幅为3.3V。另外，开关SW1的栅极控制电压的振幅(行扫描线g的电压振幅)也为3.3V。因此，在子帧数据为L电平时，存储部SM1的输入端子(节点a)的电压为0V，在存储部SM1的输入端子(节点a)的电压为H电平时，子帧数据为2.7V(＝3.3V-阈值电压0.6V)。
例如，在列数据线d中传输的子帧数据表示H电平(3.3V)的情况下，存储部SM1的输入端子(节点a)的电压成为2.7V(＝3.3V-阈值电压0.6V)。另外，高电位侧电源线V1的电压示出2.8V。此时，在设置于存储部SM1的PMOS晶体管MP11中，栅极电压示出2.7V，阱电压(背栅极电压)示出3.3V，因此以阱电压为基准的栅极电压为-0.6V。因此，当PMOS晶体管MP11的阈值电压为-0.6V时，PMOS晶体管MP11通常处于是否导通的边界线上。但是，实际上，由于PMOS晶体管MP11的源极电压(2.8V)比阱电压(3.3V)低，所以因衬底效应的影响，PMOS晶体管MP11的阈值电压为-0.8V左右。因此，PMOS晶体管MP11成为关断的状态。与此相对，设置在存储部SM1中的NMOS晶体管MN11由于源极电压示出0.5V，栅极电压示出2.7V，所以成为以低电阻导通的状态。由此，由PMOS晶体管MP11及NMOS晶体管MN11构成的反相器INV11输出0.5V的L电平的信号。即，存储部SM1正常动作。
之后，若开关SW1关断，则采样后的子帧数据被存储部SM1保持。具体而言，反相器INV12将反相器INV11的L电平的输出信号反转而输出H电平的信号，反相器INV11将反相器INV12的H电平的输出信号反转而输出L电平的信号。此时，节点a的电压从2.7V电平移位到电压V1的2.8V。
同样，对构成图像显示部11的所有像素12的存储部SM1写入比特B1的正转子帧数据。由此，由所有像素12的存储部SM1保持振幅为2.3V的子帧数据。
之后，对构成图像显示部11的所有像素12同时提供H电平的触发脉冲TRI(以及L电平的触发脉冲TRIB)(时刻T3)。
由此，由于所有像素12的开关SW2导通，所以存储在存储部SM1中的振幅为2.3V的比特B1的正转子帧数据经由开关SW2被一次全部传送到存储部DM2并被保持，并且被施加到反射电极PE。由于设置在存储部DM2中的电容C1能够保持模拟数据，因此能够保持在从接地电压GND到电源电压VDD的范围内任意设定的电压V0、V1。
另外，从图4的(C)也可知，在存储部DM2保持比特B1的正转子帧数据的期间(向反射电极PE施加比特B1的正转子帧数据的期间)是从触发脉冲TRI成为H电平的时刻T3到下一次再成为H电平的时刻T4为止的1个子帧期间。
另一方面，在比特B1的正转子帧数据被施加到反射电极PE的子帧期间中，如图4的(D)所示，公共电极电压Vcom被设定为比0.5V低液晶的阈值电压Vtt的电压。因此，在比特B1的正转子帧数据被施加到反射电极PE的子帧期间(时刻T3～T4)，如图4的(E)所示，当子帧数据的比特值为“1”时，液晶LCM的施加电压为2.3V+Vtt(＝2.8V-(0.5V-Vtt))，当子帧数据的比特值为“0”时，液晶LCM的施加电压为Vtt(＝0.5V-(0.5V-Vtt))。
(比特B1b的子帧数据的写入动作)
之后，在液晶显示元件LC显示比特B1的正转子帧数据的子帧期间(时刻T3～T4)经过之前，依次开始对所有像素12的存储部SM1写入比特B1的反转子帧数据。
此时，从水平驱动器16输出到列数据线d的子帧数据的信号振幅为3.3V。另外，开关SW1的栅极控制电压的振幅(行扫描线g的电压振幅)也为3.3V。因此，在子帧数据为L电平时，存储部SM1的输入端子(节点a)的电压为0V，在子帧数据为H电平时，存储部SM1的输入端子(节点a)的电压为2.7V(＝3.3V-阈值电压0.6V)。
例如，在列数据线d中传输的子帧数据表示H电平(3.3V)的情况下，存储部SM1的输入端子(节点a)的电压为2.7V(＝3.3V-阈值电压0.6V)。另外，高电位侧电源线V1的电压示出2.8V。此时，在设置于存储部SM1的PMOS晶体管MP11中，由于栅极电压示出2.7V，阱电压(背栅极电压)示出3.3V，因此以阱电压为基准的栅极电压为-0.6V。因此，当PMOS晶体管MP11的阈值电压为-0.6V时，PMOS晶体管MP11通常处于是否导通的边界线上。但是，实际上，由于PMOS晶体管MP11的源极电压(2.8V)比阱电压(3.3V)低，所以因衬底效应的影响，PMOS晶体管MP11的阈值电压为-0.8V左右。因此，PMOS晶体管MP11成为关断的状态。与此相对，设置在存储部SM1中的NMOS晶体管MN11由于源极电压示出0.5V，栅极电压示出2.7V，所以成为以低电阻导通的状态。由此，由PMOS晶体管MP11及NMOS晶体管MN11构成的反相器INV11输出0.5V的L电平的信号。即，存储部SM1正常动作。
之后，若开关SW1关断，则采样后的子帧数据被存储部SM1保持。具体而言，反相器INV12将反相器INV11的L电平的输出信号反转而输出H电平的信号，反相器INV11将反相器INV12的H电平的输出信号反转而输出L电平的信号。此时，节点a的电压从2.7V电平移位到电压V1的2.8V。
同样，对构成图像显示部11的所有像素12的存储部SM1写入比特B1的反转子帧数据。由此，通过所有像素12的存储部SM1保持振幅为2.3V的子帧数据。
之后，对构成图像显示部11的所有像素12同时提供H电平的触发脉冲TRI(以及L电平的触发脉冲TRIB)(时刻T4)。
由此，由于所有像素12的开关SW2导通，所以存储在存储部SM1中的振幅为2.3V的比特B1的反转子帧数据经由开关SW2被一次全部传送到存储部DM2并被保持，且被施加到反射电极PE。由于设置在存储部DM2中的电容C1能够保持模拟数据，因此能够保持在从接地电压GND到电源电压VDD的范围内任意设定的电压V0、V1。
另外，从图4的(C)也可知，由存储部DM2保持比特B1的反转子帧数据的期间(向反射电极PE施加比特B1的反转子帧数据的期间)是从触发脉冲TRI成为H电平的时刻T4到下一次再成为H电平的时刻T5为止的1个子帧期间。
在这里，比特B1的反转子帧数据由于始终与比特B1的正转子帧数据处于逆逻辑值的关系，因此当比特B1的正转子帧数据为“1”时示出“0”，当比特B1的正转子帧数据为“0”时示出“1”。
另一方面，在比特B1的反转子帧数据被施加到反射电极PE的子帧期间中，如图4的(D)所示，公共电极电压Vcom被设定为比2.8V高液晶的阈值电压Vtt的电压。因此，在比特B1的反转子帧数据被施加到反射电极PE的子帧期间(时刻T4～T5)，如图4的(E)所示，当子帧数据的比特值为“1”时，液晶LCM的施加电压为-Vtt(＝2.8V-(2.8V+Vtt))，当子帧数据的比特值为“0”时，液晶LCM的施加电压为-2.3V-Vtt(＝0.5V-(2.8V+Vtt))。
由此，像素12如图4的(E)所示，在时刻T3～T5的2个子帧期间中，在比特B1和比特B1的互补比特B1b中显示相同的灰度，且进行液晶LCM的电位方向按每个子帧反转的交流驱动，因此能够防止液晶LCM烧坏。对于比特B2以后也重复同样的动作。
如上所述，液晶显示装置10通过多个子帧的组合进行灰度显示。
另外，比特B0和互补比特B0b的各显示期间是相同的第一子帧期间，另外，比特B1和互补比特B1b的各显示期间也是相同的第二子帧期间，但是第一子帧期间和第二子帧期间不一定相同。在这里，如图4的(E)所示，某2个一组的子帧期间被设定为紧接之前的2个一组的子帧期间的2倍。根据***的规格等，能够任意设定各子帧期间的长度以及子帧数。
但是，在比较例所涉及的液晶显示装置10的动作中，随着像素数的增加而向所有像素12写入子帧数据所需的时间增大的情况下，从对所有像素12的反射电极PE一次全部施加子帧数据到施加下一个子帧数据为止的间隔变长。即，对所有像素12的反射电极PE施加一个子帧数据的期间(子帧期间)根据向所有像素12写入子帧数据所需的时间而被限速，从而变长。在图4的例子中，最小比特的子帧期间(时刻T1～T3)没有变得足够短。由此，在比较例所涉及的液晶显示装置10的动作中，能够在一帧期间***的子帧数有限制，无法增加灰度数，其结果是，存在使图像质量变差的问题。
因此，找到了液晶显示装置10及其驱动方法：即使在随着像素数的增加而向所有像素12写入子帧数据所需的时间增大的情况下，也能够确保所希望的子帧期间，其结果是，能够提高图像质量。以下，具体地进行说明。
(实施方式1所涉及的液晶显示装置10的动作)
图7是示出实施方式1所涉及的液晶显示装置10的动作的时序图。图8是示出实施方式1所涉及的液晶显示装置10的动作的流程图。
另外，在本实施方式中，定时发生器13例如被构成为：接受来自上位装置20的指示，从而能够对高电位侧电源线V1及低电位侧电源线V0提供任意脉冲状的电压。
在这里，如上所述，高电位侧电源线V1与设置在存储部SM1中的PMOS晶体管MP11、MP12各自的源极连接。低电位侧电源线V0与设置在存储部SM1中的NMOS晶体管MN11、MN12各自的源极连接。因此，高电位侧电源线V1的电压(电压V1)成为各像素12中的H电平，低电位侧电源线V0的电压(电压V0)成为像素12中的L电平。
如上所述，在液晶显示装置10中，根据来自垂直移位寄存器14的行扫描信号，以1H为单位逐条依次选择行扫描线g1～gm，因此对于构成图像显示部11的多个像素12，以与所选择的行扫描线共同连接的一行的n个像素为单位写入数据。然后，一旦对构成图像显示部11的多个像素12的全部写入数据，之后，基于触发脉冲TRI、TRIB，所有像素12的数据被一次全部读出(更具体而言，所有像素12内的存储部SM1的数据被一次全部传送到存储部DM2及反射电极PE)。
图7的(X)示出电源电压VDD、电压V1、电压V0、接地电压GND各自的电压值。在本例中，电源电压VDD为3.3V，电压V1为2.8V，电压V0为0.5V，接地电压GND为0V。在这种情况下，在列数据线d中传输的子帧数据的信号振幅为3.3V，设置在开关SW1、SW2中的各晶体管的栅极控制电压的振幅为3.3V，各PMOS晶体管的阱电压为3.3V，各NMOS晶体管的阱电压为0V。另一方面，由存储部SM1存储的数据的振幅为2.3V(＝2.8V-0.5V)，由存储部DM2存储的数据的振幅为2.3V。
图7的(A)示出存储在各像素12中的子帧数据的变化。另外，纵轴表示行号，横轴表示时间。如图7的(A)所示，子帧数据的边界线为向右下方下降的边界线。这表示行号越大的像素，子帧数据越被延迟写入。从该边界线的一端到另一端的期间相当于子帧数据的写入期间。另外，B0b、B1b、B2b分别表示比特B0、B1、B2的子帧数据的反转数据。
图7的(B)示出触发脉冲TRI的输出定时(上升定时)。另外，由于触发脉冲TRIB总是表示将触发脉冲TRI逻辑反转后的值，因此予以省略。图7的(C)示意性地示出施加到反射电极PE的子帧数据的比特。图7的(D)示出公共电极电压Vcom的值的变化。图7的(E)示出施加到液晶LCM的电压的变化。
(比特B0的子帧数据的写入动作)
首先，在通过行扫描信号选择的像素12中，通过开关SW1导通，从水平驱动器16输出到列数据线d的比特B0的正转子帧数据经由开关SW1被写入到存储部SM1。
此时，从水平驱动器16输出到列数据线d的子帧数据的信号振幅为3.3V。另外，开关SW1的栅极控制电压的振幅(行扫描线g的电压振幅)也为3.3V。因此，当子帧数据为L电平时，存储部SM1的输入端子(节点a)的电压为0V，当子帧数据为H电平时，存储部SM1的输入端子(节点a)的电压为2.7V(＝3.3V-阈值电压0.6V)。
例如，在列数据线d中传输的子帧数据表示H电平(3.3V)的情况下(图8的步骤S201)，一旦行扫描线g成为H电平，则开关SW1导通，因此，存储部SM1的输入端子(节点a)的电压变为2.7V(＝3.3V-阈值电压0.6V)(图8的步骤S202)。另外，高电位侧电源线V1的电压示出2.8V。此时，在设置于存储部SM1的PMOS晶体管MP11中，由于栅极电压示出2.7V，阱电压(背栅极电压)示出3.3V，因此以阱电压为基准的栅极电压为-0.6V。因此，当PMOS晶体管MP11的阈值电压成为-0.6V时，PMOS晶体管MP11通常处于是否导通的边界线上。但是，实际上，由于PMOS晶体管MP11的源极电压(2.8V)比阱电压(3.3V)低，所以因衬底效应的影响，PMOS晶体管MP11的阈值电压为-0.8V左右。因此，PMOS晶体管MP11成为关断的状态。与此相对，设置在存储部SM1中的NMOS晶体管MN11由于源极电压示出0.5V，栅极电压示出2.7V，所以成为以低电阻导通的状态。由此，由PMOS晶体管MP11及NMOS晶体管MN11构成的反相器INV11输出0.5V的L电平的信号。即，存储部SM1正常动作。
之后，当由于行扫描线g成为L电平而开关SW1关断时，采样后的子帧数据被存储部SM1保持。具体而言，反相器INV12将反相器INV11的L电平的输出信号反转而输出H电平的信号，反相器INV11将反相器INV12的H电平的输出信号反转而输出L电平的信号。此时，节点a的电压从2.7V电平移位到电压V1的2.8V(图8的步骤S203)。
同样，对构成图像显示部11的所有像素12的存储部SM1写入比特B0的正转子帧数据。由此，通过所有像素12的存储部SM1保持振幅为2.3V的子帧数据。
之后，对构成图像显示部11的所有像素12同时提供H电平的触发脉冲TRI(以及L电平的触发脉冲TRIB)(时刻T1)。
由此，所有像素12的开关SW2导通，所以存储在存储部SM1中的振幅为2.3V的比特B0的正转子帧数据经由开关SW2被一次全部传送到存储部DM2和反射电极PE(图8的步骤S204)。之后，通过开关SW2关断，传送来的子帧数据被存储部DM2保持，并且被施加到反射电极PE(图8的步骤S205)。由于设置在存储部DM2中的电容C1能够保持模拟数据，因此能够保持在从接地电压GND到电源电压VDD的范围内任意设定的电压V0、V1。
另外，从图7的(C)也可知，存储部DM2保持比特B0的正转子帧数据的期间(向反射电极PE施加比特B0的正转子帧数据的期间)是从触发脉冲TRI成为H电平的时刻T1到下一次再成为H电平的时刻T2为止的1个子帧期间。
在这里，当子帧数据的比特值为“1”、即H电平时，对反射电极PE施加电压V1(这里为“2.8V”)，当比特值为“0”、即L电平时，对反射电极PE施加电压V0(这里为0.5V)。另一方面，在公共电极CE上，不受接地电压GND、电源电压VDD、电压V0、V1限制，能够施加自由的电压作为公共电极电压Vcom，并以与H电平的正转触发脉冲TRI的输入同步地将公共电极电压Vcom切换为预定电压的方式进行控制。在本例中，在比特B0的正转子帧数据被施加到反射电极PE的子帧期间中，如图7的(D)所示，公共电极电压Vcom被设定为比0.5V低液晶的阈值电压Vtt的电压。
液晶显示元件LC进行与液晶LCM的施加电压对应的灰度显示，液晶LCM的施加电压是反射电极PE的施加电压与公共电极电压Vcom之间的差电压的绝对值。因此，在比特B0的正转子帧数据被施加到反射电极PE的子帧期间(时刻T1～T2)，如图7的(E)所示，当子帧数据的比特值为“1”时，液晶LCM的施加电压为2.3V+Vtt(＝2.8V-(0.5V-Vtt))，当子帧数据的比特值为“0”时，液晶LCM的施加电压为Vtt(＝0.5V-(0.5V-Vtt))。另外，液晶显示元件LC如已经说明的那样，当液晶LCM的施加电压为(2.3V+Vtt)时显示白色，当液晶LCM的施加电压为+Vtt时显示黑色。
在这里，在液晶显示元件LC显示比特B0的正转子帧数据的期间(时刻T1～T2)内某个任意的时刻T1a，使用定时发生器13等使电压V1从2.8V变为与电压V0相同的0.5V(图8的步骤S206)。由此，在各像素12中，对设置在存储部SM1中的PMOS晶体管MP11、MP12各自的源极提供0.5V的电压V1，对设置在存储部SM1中的NMOS晶体管MN11、MN12各自的源极提供0.5V的电压V0。由此，通过所有像素12的存储部SM1保持0.5V的数据(时刻T1a)。
另外，使电压V1从2.8V变化为与电压V0相同的0.5V的时刻T1a需要考虑高电位侧电源线V1的电阻和电容引起的波形的钝化来决定。
之后，对构成图像显示部11的所有像素12同时提供H电平的触发脉冲TRI(以及L电平的触发脉冲TRIB)(时刻T2)。
由此，所有像素12的开关SW2导通，所以存储在存储部SM1中的0.5V的子帧数据经由开关SW2被一次全部传送到存储部DM2和反射电极PE(图8的步骤S207)。之后，通过开关SW2关断，0.5V的子帧数据被存储部DM2保持，并且被施加到反射电极PE(图8的步骤S208)。由于设置在存储部DM2中的电容C1能够保持模拟数据，能够保持在从接地电压GND到电源电压VDD的范围内任意设定的电压(这里为0.5V)。
另外，从图7的(C)也可知，存储部DM2保持0.5V电压的期间(对反射电极PE施加0.5V电压的期间)是从触发脉冲TRI成为H电平的时刻T2到下一次再成为H电平的时刻T3为止的期间。
在这里，作为最小比特的比特B0的正转子帧数据的显示期间为时刻T1～T3，但是由于对于时刻T2～T3的期间强制地显示黑显示级别的数据，因此，实际的显示期间缩短为时刻T1～T2。另外，在时刻T1～T2，当子帧数据的比特值为“1”、即H电平时，对反射电极PE施加电压V1(这里为2.8V)，当比特值为“0”、即L电平时，对反射电极PE施加电压V0(这里为0.5V)。
另一方面，在公共电极CE上，不受到接地电压GND、电源电压VDD、电压V0、V1的限制，能够施加自由的电压作为公共电极电压Vcom，以与H电平的正转触发脉冲TRI的输入同步地将公共电极电压Vcom切换为预定电压的方式进行控制。在本例中，在比特B0的正转子帧数据被施加到反射电极PE的子帧期间中，如图7的(D)所示，公共电极电压Vcom被设定为比0.5V低液晶的阈值电压Vtt的电压。
(比特B0b的子帧数据的写入动作)
在所有像素12中，自从存储部SM1向存储部DM2及反射电极PE传送黑显示级别的子帧数据(时刻T2)起，到通过液晶显示元件LC显示黑显示级别的正转子帧数据的期间经过之前(时刻T3)的任意定时，依次开始对所有像素12的存储部SM1写入比特B0的反转子帧数据(时刻T2a)。
另外，电压V1在时刻T2～T2a的期间内从0.5V恢复到2.8V。使电压V1从0.5V变化到2.8V的定时需要考虑由高电位侧电源线V1的电阻和电容引起的波形的钝化来决定。
此时，从水平驱动器16输出到列数据线d的子帧数据的信号振幅为3.3V。另外，开关SW1的栅极控制电压的振幅(行扫描线g的电压振幅)也是3.3V。因此，在子帧数据为L电平时，存储部SM1的输入端子(节点a)的电压为0V，在子帧数据为H电平时，存储部SM1的输入端子(节点a)的电压为2.7V(＝3.3V-阈值电压0.6V)。
例如，在列数据线d中传输的子帧数据表示H电平(3.3V)的情况下，存储部SM1的输入端子(节点a)的电压为2.7V(＝3.3V-阈值电压0.6V)。另外，高电位侧电源线V1的电压示出2.8V。此时，在设置于存储部SM1的PMOS晶体管MP11中，由于栅极电压示出2.7V，阱电压(背栅极电压)示出3.3V，因此以阱电压为基准的栅极电压成为-0.6V。因此，当PMOS晶体管MP11的阈值电压为-0.6V时，PMOS晶体管MP11通常处于是否导通的边界线上。但是，实际上，由于PMOS晶体管MP11的源极电压(2.8V)比阱电压(3.3V)低，所以因衬底效应的影响，PMOS晶体管MP11的阈值电压成为-0.8V左右。因此，PMOS晶体管MP11成为关断的状态。与此相对，设置在存储部SM1中的NMOS晶体管MN11由于源极电压示出0.5V、栅极电压示出2.7V，所以成为以低电阻导通的状态。由此，由PMOS晶体管MP11及NMOS晶体管MN11构成的反相器INV11输出0.5V的L电平的信号。即，存储部SM1正常动作。
之后，若开关SW1关断，则采样后的子帧数据被存储部SM1保持。具体而言，反相器INV12将反相器INV11的L电平的输出信号反转而输出H电平的信号，反相器INV11将反相器INV12的H电平的输出信号反转而输出L电平的信号。此时，节点a的电压从2.7V电平移位到电压V1的2.8V。
同样，对构成图像显示部11的所有像素12的存储部SM1写入比特B0的反转子帧数据。由此，通过所有像素12的存储部SM1保持振幅为2.3V的子帧数据。
之后，对构成图像显示部11的所有像素12同时提供H电平的触发脉冲TRI(以及L电平的触发脉冲TRIB)(时刻T3)。
由此，由于所有像素12的开关SW2导通，所以存储在存储部SM1中的振幅为2.3V的比特B0的反转子帧数据经由开关SW2被一次全部传送到存储部DM2并被保持，并且被施加到反射电极PE。由于设置在存储部DM2中的电容C1能够保持模拟数据，因此能够保持在从接地电压GND到电源电压VDD的范围内任意设定的电压V0、V1。
另外，从图7的(C)也可知，存储部DM2保持比特B0的反转子帧数据的期间(向反射电极PE施加比特B0的反转子帧数据的期间)是从触发脉冲TRI成为H电平的时刻T3到下一次再成为H电平的时刻T4为止的1个子帧期间。
在这里，比特B0的反转子帧数据由于始终与比特B0的正转子帧数据处于逆逻辑值的关系，因此当比特B0的正转子帧数据为“1”时表示“0”，当比特B0的正转子帧数据为“0”时表示“1”。
另一方面，在比特B0的反转子帧数据被施加到反射电极PE的子帧期间中，如图7的(D)所示，公共电极电压Vcom被设定为比2.8V高液晶的阈值电压Vtt的电压。因此，在比特B0的反转子帧数据被施加到反射电极PE的子帧期间(时刻T3～T4)，如图7的(E)所示，当子帧数据的比特值为“1”时，液晶LCM的施加电压为-Vtt(＝2.8V-(2.8V+Vtt))，当子帧数据的比特值为“0”时，液晶LCM的施加电压为-2.3V-Vtt(＝0.5V-(2.8V+Vtt))。
例如，在比特B0的正转子帧数据的比特值为“1”的情况下，接着被施加的比特B0的反转子帧数据的比特值为“0”。此时，液晶LCM的施加电压成为-(2.3V+Vtt)，与被施加比特B0的正转子帧数据时相比，电位方向相反但是绝对值相同。因此，像素12在被施加比特B0的反转子帧数据时，也与被施加比特B0的正转帧数据时同样地显示白色。另外，在比特B0的正转子帧数据的比特值为“0”的情况下，接着被施加的比特B0的反转子帧数据的比特值为“1”。此时，液晶LCM的施加电压成为-Vtt，与被施加比特B0的正转子帧数据时相比，电位的方向相反但是绝对值相同。因此，像素12在被施加比特B0的反转子帧数据时，也与被施加比特B0的正转帧数据时同样地显示黑色。
在这里，在液晶显示元件LC显示比特B0的正转子帧数据的期间(时刻T3～T4)内的某个任意时刻T3a，使用定时发生器13等使电压V0从0.5V变为与电压V1相同的2.8V。由此，在各像素12中，向设置在存储部SM1中的PMOS晶体管MP11、MP12各自的源极提供2.8V的电压V1，向设置在存储部SM1中的NMOS晶体管MN11、MN12各自的源极提供2.8V的电压V0。由此，通过所有像素12的存储部SM1保持0.5V的数据(时刻T3a)。
另外，使电压V0从0.5V变化为与电压V1相同的2.8V的时刻T3a需要考虑由低电位侧电源线V0的电阻和电容引起的波形的钝化来决定。
然后，对构成图像显示部11的所有像素12同时提供H电平的触发脉冲TRI(以及L电平的触发脉冲TRIB)(时刻T4)。
由此，所有像素12的开关SW2导通，所以存储在存储部SM1中的2.8V的子帧数据经由开关SW2被一次全部传送到存储部DM2并保持，并且被施加到反射电极PE。由于设置在存储部DM2中的电容C1能够保持模拟数据，因此能够保持在从接地电压GND到电源电压VDD的范围内任意设定的电压(这里为2.8V)。
另外，从图7的(C)也可知，存储部DM2保持2.8V电压的期间(对反射电极PE施加2.8V电压的期间)是从触发脉冲TRI成为H电平的时刻T4到下一次再成为H电平的时刻T5为止的期间。
在这里，作为最小比特的比特B0的反转子帧数据的显示期间为时刻T3～T5，但是由于对于时刻T4～T5的期间强制地显示黑显示级别的数据，因此，实际的显示期间被缩短为时刻T3～T4。另外，在时刻T3～T4，当子帧数据的比特值为“1”、即H电平时，对反射电极PE施加电压V1(这里为2.8V)，当比特值为“0”、即L电平时，对反射电极PE施加电压V0(这里为0.5V)。
另一方面，在公共电极CE上，不受接地电压GND、电源电压VDD、电压V0、V1限制，能够施加自由的电压作为公共电极电压Vcom，以与H电平的正转触发脉冲TRI的输入同步地将公共电极电压Vcom切换为预定电压的方式进行控制。在本例中，在比特B0的反转子帧数据被施加到反射电极PE的子帧期间中，如图7的(D)所示，公共电极电压Vcom被设定为比2.8V高液晶的阈值电压Vtt的电压。
因此，如图7的(E)所示，像素12在时刻T1～T5的两个子帧期间中，在比特B0和比特B0的互补比特B0b中显示相同的灰度，且进行液晶LCM的电位方向按每个子帧反转的交流驱动，因此能够防止液晶LCM烧坏。
(比特B1的子帧数据的写入动作)
在所有像素12中，自从存储部SM1向存储部DM2及反射电极PE传送了黑显示级别的子帧数据(时刻T4)起，到通过液晶显示元件LC显示黑显示级别的反转子帧数据的期间经过之前(时刻T5)的任意定时，依次开始对所有像素12的存储部SM1写入比特B1的正转子帧数据(时刻T4a)。
另外，电压V0在时刻T4～T4a的期间内从2.8V恢复到0.5V。使电压V0从2.8V变化到0.5V的定时需要考虑由低电位侧电源线V0的电阻和电容引起的波形的钝化来决定。
此时，从水平驱动器16输出到列数据线d的子帧数据的信号振幅为3.3V。另外，开关SW1的栅极控制电压的振幅(行扫描线g的电压振幅)也为3.3V。因此，在子帧数据为L电平时，存储部SM1的输入端子(节点a)的电压为0V，在子帧数据为H电平时，存储部SM1的输入端子(节点a)的电压为2.7V(＝3.3V-阈值电压0.6V)。
例如，在列数据线d中传输的子帧数据表示H电平(3.3V)的情况下，存储部SM1的输入端子(节点a)的电压为2.7V(＝3.3V-阈值电压0.6V)。另外，高电位侧电源线V1的电压示出2.8V。此时，在设置于存储部SM1的PMOS晶体管MP11中，由于栅极电压示出2.7V，阱电压(背栅极电压)示出3.3V，因此以阱电压为基准的栅极电压成为-0.6V。因此，当PMOS晶体管MP11的阈值电压为-0.6V时，PMOS晶体管MP11通常处于是否导通的边界线上。但是，实际上，由于PMOS晶体管MP11的源极电压(2.8V)比阱电压(3.3V)低，所以因衬底效应的影响，PMOS晶体管MP11的阈值电压为-0.8V左右。因此，PMOS晶体管MP11成为关断的状态。与此相对，设置在存储部SM1中的NMOS晶体管MN11由于源极电压示出0.5V、栅极电压示出2.7V，所以成为以低电阻导通的状态。由此，由PMOS晶体管MP11及NMOS晶体管MN11构成的反相器INV11输出0.5V的L电平的信号。即，存储部SM1正常动作。
之后，若开关SW1关断，则采样后的子帧数据被存储部SM1保持。具体而言，反相器INV12将反相器INV11的L电平的输出信号反转而输出H电平的信号，反相器INV11将反相器INV12的H电平的输出信号反转而输出L电平的信号。此时，节点a的电压从2.7V电平移位到电压V1的2.8V。
同样，对构成图像显示部11的所有像素12的存储部SM1写入比特B1的正转子帧数据。由此，通过所有像素12的存储部SM1保持振幅为2.3V的子帧数据。
之后，对构成图像显示部11的所有像素12同时提供H电平的触发脉冲TRI(以及L电平的触发脉冲TRIB)(时刻T5)。
由此，由于所有像素12的开关SW2导通，所以存储在存储部SM1中的振幅为2.3V的比特B1的正转子帧数据经由开关SW2被一次全部传送到存储部DM2并被保持，并且被施加到反射电极PE。由于设置在存储部DM2中的电容C1能够保持模拟数据，因此能够保持在从接地电压GND到电源电压VDD的范围内任意设定的电压V0、V1。
另外，从图7的(C)也可知，存储部DM2保持比特B1的正转子帧数据的期间(向反射电极PE施加比特B1的正转子帧数据的期间)是从触发脉冲TRI成为H电平的时刻T5到下一次再成为H电平的时刻T6为止的1个子帧期间。
另一方面，在比特B1的正转子帧数据被施加到反射电极PE的子帧期间中，如图7的(D)所示，公共电极电压Vcom被设定为比0.5V低液晶的阈值电压Vtt的电压。因此，在比特B1的正转子帧数据被施加到反射电极PE的子帧期间(时刻T5～T6)，如图7的(E)所示，当子帧数据的比特值为“1”时，液晶LCM的施加电压为2.3V+Vtt(＝2.8V-(0.5V-Vtt))，当子帧数据的比特值为“0”时，液晶LCM的施加电压为Vtt(＝0.5V-(0.5V-Vtt))。
(比特B1b子帧数据的写入动作)
在所有像素12中，自从存储部SM1向存储部DM2及反射电极PE传送比特B1的正转子帧数据(时刻T5)起，到通过液晶显示元件LC显示比特B1的正转子帧数据的期间经过之前(时刻T6)的任意定时，依次开始对所有像素12的存储部SM1写入比特B1的反转子帧数据(时刻T5a)。
此时，从水平驱动器16输出到列数据线d的子帧数据的信号振幅为3.3V。另外，开关SW1的栅极控制电压的振幅(行扫描线g的电压振幅)也为3.3V。因此，在子帧数据为L电平时，存储部SM1的输入端子(节点a)的电压为0V，在子帧数据为H电平时，存储部SM1的输入端子(节点a)的电压为2.7V(＝3.3V-阈值电压0.6V)。
例如，在列数据线d中传输的子帧数据表示H电平(3.3V)的情况下，存储部SM1的输入端子(节点a)的电压为2.7V(＝3.3V-阈值电压0.6V)。另外，高电位侧电源线V1的电压示出2.8V。此时，在设置于存储部SM1的PMOS晶体管MP11中，由于栅极电压示出2.7V，阱电压(背栅极电压)示出3.3V，因此以阱电压为基准的栅极电压成为-0.6V。因此，当PMOS晶体管MP11的阈值电压为-0.6V时，PMOS晶体管MP11通常处于是否导通的边界线上。但是，实际上，由于PMOS晶体管MP11的源极电压(2.8V)比阱电压(3.3V)低，所以因衬底效应的影响，PMOS晶体管MP11的阈值电压成为-0.8V左右。因此，PMOS晶体管MP11成为关断的状态。与此相对，设置在存储部SM1中的NMOS晶体管MN11由于源极电压示出0.5V、栅极电压示出2.7V，所以成为以低电阻导通的状态。由此，由PMOS晶体管MP11及NMOS晶体管MN11构成的反相器INV11输出0.5V的L电平的信号。即，存储部SM1正常动作。
之后，若开关SW1关断，则采样后的子帧数据被存储部SM1保持。具体而言，反相器INV12将反相器INV11的L电平的输出信号反转而输出H电平的信号，反相器INV11将反相器INV12的H电平的输出信号反转而输出L电平的信号。此时，节点a的电压从2.7V电平移位到电压V1的2.8V。
同样，对构成图像显示部11的所有像素12的存储部SM1写入比特B1的反转子帧数据。由此，通过所有像素12的存储部SM1保持振幅为2.3V的子帧数据。
之后，对构成图像显示部11的所有像素12同时提供H电平的触发脉冲TRI(以及L电平的触发脉冲TRIB)(时刻T6)。
由此，由于所有像素12的开关SW2导通，所以存储在存储部SM1中的振幅为2.3V的比特B1的反转子帧数据经由开关SW2被一次全部传送到存储部DM2并被保持，并且被施加到反射电极PE。由于设置在存储部DM2中的电容C1能够保持模拟数据，因此能够保持在从接地电压GND到电源电压VDD的范围内任意设定的电压V0、V1。
另外，从图7的(C)也可知，存储部DM2保持比特B1的反转子帧数据的期间(向反射电极PE施加比特B1的反转子帧数据的期间)是从触发脉冲TRI成为H电平的时刻T6到下一次再成为H电平的时刻T7为止的1个子帧期间。
在这里，比特B1的反转子帧数据由于始终与比特B1的正转子帧数据处于逆逻辑值的关系，因此当比特B1的正转子帧数据为“1”时示出“0”，当比特B1的正转子帧数据为“0”时示出“1”。
另一方面，在比特B1的反转子帧数据被施加到反射电极PE的子帧期间中，如图7的(D)所示，公共电极电压Vcom被设定为比2.8V高液晶的阈值电压Vtt的电压。因此，在比特B1的反转子帧数据被施加到反射电极PE的子帧期间(时刻T6～T7)，如图7的(E)所示，当子帧数据的比特值为“1”时，液晶LCM的施加电压为-Vtt(＝2.8V-(2.8V+Vtt))，当子帧数据的比特值为“0”时，液晶LCM的施加电压为-2.3V-Vtt(＝0.5V-(2.8V+Vtt))。
由此，如图7的(E)所示，像素12在时刻T5～T7的2个子帧期间中，在比特B1和比特B1的互补比特B1b中显示相同的灰度，且进行液晶LCM的电位方向按每个子帧反转的交流驱动，因此能够防止液晶LCM烧坏。对于比特B2以后也重复同样的动作。
如上所述，液晶显示装置10通过多个子帧的组合进行灰度显示。
另外，比特B0和互补比特B0b的各显示期间是相同的第一子帧期间，另外，比特B1和互补比特B1b的各显示期间也是相同的第二子帧期间，但是第一子帧期间和第二子帧期间不一定相同。在这里，如图7的(E)所示，某2个一组的子帧期间被设定为紧接之前的2个一组的子帧期间的2倍。根据***的规格等，能够任意设定各子帧期间的长度以及子帧数。
图9示出液晶的施加电压(RMS电压)与液晶的灰度值之间的关系。如图9所示，灰度值曲线被移位为：黑色的灰度值与液晶的阈值电压Vtt的RMS电压对应，且白色的灰度值与液晶的饱和电压的RMS电压对应。例如，在液晶投影仪中，有与RGB的三原色对应地使用三块面板的三板方式，但是根据R、G、B各颜色，液晶的饱和电压不同。Red的面板的饱和电压Vsat最高，其次Green的面板的饱和电压Vsat高，Blue的面板的饱和电压Vsat最低。例如，在Red的面板中，白色灰度值被移位为与3.3V+Vtt的饱和电压Vsat的RMS电压对应。在Green的面板中，白色灰度值被移位为与2.8V+Vtt的饱和电压Vsat的RMS电压对应。在Blue的面板中，白色灰度值被移位为与1.8V+Vtt的饱和电压Vsat的RMS电压对应。由此，能够使灰度值与液晶响应曲线的有效部分一致。因此，液晶显示元件LC如上所述那样在Red的面板中，当液晶LCM的施加电压为(3.3V+Vtt)时显示白色，当液晶LCM的施加电压为+Vtt时显示黑色。另外，在Green的面板中，当液晶LCM的施加电压为(2.8V+Vtt)时显示白色，当液晶LCM的施加电压为+Vtt时显示黑色。此外，在Blue的面板中，当液晶LCM的施加电压为(1.8V+Vtt)时显示白色，当液晶LCM的施加电压为+Vtt时显示黑色。与此对应，决定各颜色面板的电压V0、V1。例如，在Red的面板中，可以设定为V0＝0V(＝GND)、V1＝3.3V(＝VDD)，在Green的面板中，可以设定为V0＝0.5V、V1＝2.8V，在Blue的面板中，可以设定为V0＝0.75V、V1＝2.55V等来使用。
另外，由于电压V0、V1能够作为模拟电压设定为任意的电压值，因此考虑到所制造的液晶的单元间隙的偏差等，也可以用于制造后的调整。
如上所述，在本实施方式所涉及的液晶显示装置10及其驱动方法中，将提供给设置在所有像素12中的存储部SM1的高电位侧电源线V1和低电位侧电源线V0各自的电压(V1、V0)固定为黑显示级别的电压，并在子帧期间内的任意定时一次全部传送给存储部DM2及反射电极PE，由此实现了子帧期间的实质性缩短。由此，在本实施方式所涉及的液晶显示装置10及其驱动方法中，即使在随着像素数的增加而向所有像素12写入子帧数据所需的时间增大的情况下，也能够确保所希望的子帧期间，因此能够增加灰度数，其结果是，能够提高图像质量。
在本实施方式中，以开关SW1由NMOS晶体管MN1构成的情况为例进行了说明，但是不限于此。开关SW1也可以由PMOS晶体管MP1构成。在这种情况下，提供给PMOS晶体管MP1的栅极的行扫描线g的电压电平被控制为与NMOS晶体管MN1的情况相反的逻辑。
另外，在本实施方式中，以高电位侧电源线V1及低电位电源线V0各自的电压(电压V1、V0)在子帧期间内的任意定时被固定为黑显示级别的电压的情况为例进行了说明，但是不限于此。电压V1、V0也可以在子帧期间内的任意定时被固定为白显示级别的电压或其他期望的显示电平的电压。在电压V1、V0被固定为白显示级别的电压的情况下，整体的帧时间中，白显示的子帧期间增加，因此能够使面板明亮。这样的驱动方法例如在高亮度投影仪等中采用。
并且，在本实施方式中，作为一例，以用黑显示级别的数据遮蔽最小比特的子帧期间的一部分(实质上缩短最小比特的子帧期间)的情况为例进行了说明，但是不限于此。一般已知通过以帧为单位***黑色画面来改善动态图像性能，因此本实施方式所涉及的液晶显示装置10的驱动方法也可以为了改善动态图像性能而用黑显示级别的数据遮蔽各子帧期间的一部分。
本申请要求以2017年11月30日申请的日本申请特愿2017-230091为基础的优先权，并将其全部公开内容纳入本文中。
产业上的可利用性
本发明能够优选适用于搭载于投影仪等的液晶显示装置。
符号说明
10 反射型液晶显示装置
11 图像显示部
12 像素
13 定时发生器
14 垂直移位寄存器
15 数据锁存电路
16 水平驱动器
20 上位装置
100 硅基板
101 N阱
102 P阱
103 元件分离氧化膜
105 层间绝缘膜
106 第一金属
108 第二金属
110 第三金属
112 MIM电极
114 第四金属
116 第五金属
117 钝化膜(PSV)
118 接触部
119a～119e 通孔
161 水平移位寄存器
162 锁存部
163 电平移位器/像素驱动器
201 SRAM单元
202 DRAM单元
d1～dn 列数据线
g1～gm 行扫描线
trig、trigb 触发线
C1 电容
CE 公共电极
DM2 存储部
INV11、INV12 反相器
LC 液晶显示元件
LCM 液晶
MN1、MN2 NMOS晶体管
MN11、MN12 NMOS晶体管
MP2 PMOS晶体管
MP11、MP12 PMOS晶体管
PE 反射电极
SM1 存储部
SW1、SW2 开关

Claims (7)

1.一种液晶显示装置，包括：多个像素，设置为矩阵状，并显示灰度等级的图像，所述灰度等级针对每一帧组合了多个1比特的子帧数据；以及控制电路，
每个所述像素包括：
SRAM单元；
DRAM单元；以及
液晶显示元件，
所述SRAM单元具有：
第一开关，对所述子帧数据进行采样；以及
第一数据保持部，保持由所述第一开关采样的所述子帧数据，所述DRAM单元具有：
第二开关，对由所述第一数据保持部保持的所述子帧数据进行采样；以及
第二数据保持部，保持由所述第二开关采样的所述子帧数据，并且将所保持的所述子帧数据施加到所述液晶显示元件的反射电极，其中，所述控制电路将保持在设置于所述多个像素的每一个中的第一数据保持部中的所述子帧数据一次全部改写为固定数据，并且通过将设置于所述多个像素的每一个中的所述第二开关导通，将保持在所述第一数据保持部中的所述固定数据一次全部传送到所述第二数据保持部。
2.如权利要求1所述的液晶显示装置，其中，
每个所述第一数据保持部具有：
第一反相器，由第一PMOS晶体管和第一NMOS晶体管构成，将由所述第一开关采样的所述子帧数据和第二反相器的输出中的任一个反转后输出；以及
所述第二反相器，由第二PMOS晶体管和第二NMOS晶体管构成，将所述第一反相器的输出反转后输出，
所述控制电路对设置于所述多个像素的每一个中的所述第一PMOS晶体管和所述第二PMOS晶体管的源极提供与阱电压不同的固定电压，并且对设置于所述多个像素的每一个中的所述第一NMOS晶体管和所述第二NMOS晶体管的源极提供与阱电压不同的所述固定电压，由此，将保持在设置于所述多个像素的每一个中的第一数据保持部中的所述子帧数据一次全部改写为所述固定数据。
3.如权利要求1所述的液晶显示装置，其中，
所述控制电路在所有所述像素中，自从所述第一数据保持部向所述第二数据保持部及所述反射电极传送固定电压的子帧数据起，到通过所述液晶显示元件显示所述固定电压的子帧数据的期间经过之前的任意定时，依次开始对所有所述像素的所述第一存储部写入下一个比特的子帧数据。
4.如权利要求1至3中的任一项所述的液晶显示装置，其中，
所述固定数据是黑显示级别的数据。
5.一种液晶显示装置的驱动方法，其中，所述液晶显示装置包括：多个像素，设置为矩阵状，并显示灰度等级的图像，所述灰度等级的图像针对每一帧组合了多个1比特的子帧数据，
每个所述像素包括：
SRAM单元；
DRAM单元；以及
液晶显示元件，
所述SRAM单元具有：
第一开关，对所述子帧数据进行采样；以及
第一数据保持部，保持由所述第一开关采样的所述子帧数据，所述DRAM单元具有：
第二开关，对由所述第一数据保持部保持的所述子帧数据进行采样；以及
第二数据保持部，保持由所述第二开关采样的所述子帧数据，并且将所保持的所述子帧数据施加到所述液晶显示元件的反射电极，所述驱动方法包括：
将保持在设置于所述多个像素的每一个中的第一数据保持部中的所述子帧数据一次全部改写为固定数据，以及
通过将设置于所述多个像素的每一个中的所述第二开关导通，将保持在所述第一数据保持部中的所述固定数据一次全部传送到所述第二数据保持部。
6.如权利要求5所述的液晶显示装置的驱动方法，其中，
每个所述第一数据保持部具有：
第一反相器，由第一PMOS晶体管和第一NMOS晶体管构成，将由所述第一开关采样的所述子帧数据和第二反相器的输出中的任一个反转后输出；以及
所述第二反相器，由第二PMOS晶体管和第二NMOS晶体管构成，将所述第一反相器的输出反转后输出，
对设置于所述多个像素的每一个中的所述第一PMOS晶体管和所述第二PMOS晶体管的源极提供与阱电压不同的固定电压，并且对设置于所述多个像素的每一个中的所述第一NMOS晶体管和所述第二NMOS晶体管的源极提供与阱电压不同的所述固定电压，由此，将保持在设置于所述多个像素的每一个中的第一数据保持部中的所述子帧数据一次全部改写为所述固定数据。
7.如权利要求5或6所述的液晶显示装置的驱动方法，其中，
固定数据是黑显示级别的数据。
CN201880076179.5A 2017-11-30 2018-11-19 液晶显示装置及其驱动方法 Active CN111566721B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-230091 2017-11-30
JP2017230091A JP6870596B2 (ja) 2017-11-30 2017-11-30 液晶表示装置及びその駆動方法
PCT/JP2018/042638 WO2019107197A1 (ja) 2017-11-30 2018-11-19 液晶表示装置及びその駆動方法

Publications (2)

Publication Number Publication Date
CN111566721A CN111566721A (zh) 2020-08-21
CN111566721B true CN111566721B (zh) 2022-06-24

Family

ID=66664962

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880076179.5A Active CN111566721B (zh) 2017-11-30 2018-11-19 液晶显示装置及其驱动方法

Country Status (4)

Country Link
US (1) US11145267B2 (zh)
JP (1) JP6870596B2 (zh)
CN (1) CN111566721B (zh)
WO (1) WO2019107197A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106448553B (zh) * 2016-11-29 2018-10-23 京东方科技集团股份有限公司 显示基板、显示装置及显示控制方法
KR20220042031A (ko) * 2020-09-25 2022-04-04 삼성디스플레이 주식회사 게이트 구동 회로 및 이를 포함하는 표시 장치
EP4239401A4 (en) * 2020-12-04 2024-05-29 JVCKenwood Corporation OPTICAL NODE DEVICE
CN113470570B (zh) * 2021-07-15 2022-11-22 中科芯集成电路有限公司 一种led显示驱动芯片sram控制方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11109921A (ja) * 1997-09-12 1999-04-23 Internatl Business Mach Corp <Ibm> 液晶表示装置における画像表示方法及び液晶表示装置
CN1358297A (zh) * 2000-01-14 2002-07-10 松下电器产业株式会社 有源矩阵型显示装置及其驱动方法
JP2008033276A (ja) * 2006-07-04 2008-02-14 Victor Co Of Japan Ltd 画像表示装置、及び画像表示装置の駆動方法
CN103119640A (zh) * 2010-09-27 2013-05-22 Jvc建伍株式会社 液晶显示装置、液晶显示元件的驱动装置以及驱动方法
JP2014059441A (ja) * 2012-09-18 2014-04-03 Jvc Kenwood Corp 液晶表示装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100354903C (zh) * 2001-12-27 2007-12-12 株式会社瑞萨科技 显示驱动控制***
JP2006285118A (ja) * 2005-04-05 2006-10-19 Hitachi Displays Ltd 表示装置
TWI294615B (en) * 2005-10-14 2008-03-11 Innolux Display Corp Driving method of liquid crystal display device
JP2008268286A (ja) * 2007-04-16 2008-11-06 Sharp Corp 画像表示装置
JP5733154B2 (ja) 2011-10-27 2015-06-10 株式会社Ｊｖｃケンウッド 液晶表示装置
JP5765205B2 (ja) * 2011-12-01 2015-08-19 株式会社Ｊｖｃケンウッド 液晶表示装置及びその画素検査方法
JP5865134B2 (ja) * 2012-03-15 2016-02-17 株式会社ジャパンディスプレイ 液晶表示装置、液晶表示装置の駆動方法、及び、電子機器
JP6263862B2 (ja) * 2013-04-26 2018-01-24 株式会社Ｊｖｃケンウッド 液晶表示装置
JP6255709B2 (ja) * 2013-04-26 2018-01-10 株式会社Ｊｖｃケンウッド 液晶表示装置
JP6774599B2 (ja) * 2016-08-31 2020-10-28 株式会社Ｊｖｃケンウッド 液晶表示装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11109921A (ja) * 1997-09-12 1999-04-23 Internatl Business Mach Corp <Ibm> 液晶表示装置における画像表示方法及び液晶表示装置
CN1358297A (zh) * 2000-01-14 2002-07-10 松下电器产业株式会社 有源矩阵型显示装置及其驱动方法
JP2008033276A (ja) * 2006-07-04 2008-02-14 Victor Co Of Japan Ltd 画像表示装置、及び画像表示装置の駆動方法
CN103119640A (zh) * 2010-09-27 2013-05-22 Jvc建伍株式会社 液晶显示装置、液晶显示元件的驱动装置以及驱动方法
JP2014059441A (ja) * 2012-09-18 2014-04-03 Jvc Kenwood Corp 液晶表示装置

Also Published As

Publication number Publication date
JP2019101141A (ja) 2019-06-24
US11145267B2 (en) 2021-10-12
CN111566721A (zh) 2020-08-21
US20200294458A1 (en) 2020-09-17
JP6870596B2 (ja) 2021-05-12
WO2019107197A1 (ja) 2019-06-06

Similar Documents

Publication Publication Date Title
US9934761B2 (en) Liquid crystal display device
CN111566721B (zh) 液晶显示装置及其驱动方法
US8493309B2 (en) Shift register circuit and image display comprising the same
JP6263862B2 (ja) 液晶表示装置
US9626926B2 (en) Liquid crystal display device
JP5765205B2 (ja) 液晶表示装置及びその画素検査方法
US10013931B2 (en) Liquid crystal display device and pixel inspection method therefor
JP5207865B2 (ja) シフトレジスタ
JP2014215495A (ja) 液晶表示装置及び液晶表示装置の検査方法
US20190197938A1 (en) Liquid crystal display apparatus
JP2017126075A (ja) 液晶表示装置及び液晶表示装置の検査方法
WO2019098151A1 (ja) 反射型液晶表示装置
US9520092B2 (en) Liquid crystal display
JP2015161836A (ja) 液晶表示装置
JP2014215496A (ja) 液晶表示装置及び液晶表示装置の検査方法
JP6319138B2 (ja) 液晶表示装置及びその製造方法
JP2014132355A (ja) 液晶表示装置
JP2006018087A (ja) 画像表示装置
JP2017173513A (ja) 液晶表示装置
JP2015184529A (ja) 液晶表示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant