CN111508407A - 数据处理装置、数据驱动装置和用于驱动显示装置的*** - Google Patents

数据处理装置、数据驱动装置和用于驱动显示装置的*** Download PDF

Info

Publication number
CN111508407A
CN111508407A CN202010075613.7A CN202010075613A CN111508407A CN 111508407 A CN111508407 A CN 111508407A CN 202010075613 A CN202010075613 A CN 202010075613A CN 111508407 A CN111508407 A CN 111508407A
Authority
CN
China
Prior art keywords
data
communication
clock
link
data processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010075613.7A
Other languages
English (en)
Other versions
CN111508407B (zh
Inventor
金道锡
文龙焕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LX Semicon Co Ltd
Original Assignee
Silicon Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Works Co Ltd filed Critical Silicon Works Co Ltd
Publication of CN111508407A publication Critical patent/CN111508407A/zh
Application granted granted Critical
Publication of CN111508407B publication Critical patent/CN111508407B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G09G5/008—Clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G09G2310/0221—Addressing of scan or signal lines with use of split matrices
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0278—Details of driving circuits arranged to drive both scan and data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0252—Improving the response speed
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/12—Test circuits or failure detection circuits included in a display system, as permanent part thereof
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明涉及一种数据处理装置、数据驱动装置和用于驱动显示装置的***。实施例提供了如下的技术，该技术用于进行高速数据通信和低速数据通信这两者，并且通过低速数据通信来发送高速数据通信的配置值。

Description

数据处理装置、数据驱动装置和用于驱动显示装置的***
技术领域
本发明涉及用于驱动显示装置的技术。
背景技术
显示面板由以矩阵形式布置的多个像素构成，并且各像素由诸如红色(R)、绿色(G)和蓝色(B)等的子像素构成。各个子像素在根据图像数据按灰度发光的同时，在显示面板上显示图像。
从被称为定时控制器的数据处理装置向被称为源极驱动器的数据驱动装置发送图像数据。图像数据是作为数字值发送的，并且数据驱动装置将图像数据转换成模拟电压以驱动各像素。
由于图像数据单独地或独立地表示各像素的灰度值，因此随着显示面板中所布置的像素的数量的增加，图像数据的量增加。随着帧速率的增加，单位时间中要发送的图像数据的量增加。
随着近来显示面板的分辨率越来越高，显示面板中所布置的像素数以及帧速率这两者都已增加。为了处理根据更高的分辨率而增加的图像数据的量，需要对显示装置中的数据通信进行加速。
发明内容
在该背景下，本发明的一方面是提供用于对显示装置中的数据通信进行加速的技术。
为了解决上述的技术问题，实施例提供了如下的技术，该技术用于进行高速数据通信和低速数据通信这两者，并且通过低速数据通信来发送高速数据通信的配置值。
另一实施例提供一种数据处理装置，其通过通信线与数据驱动装置连接，所述数据驱动装置被配置为使用图像数据来驱动像素，所述数据处理装置包括：第一通信单元，其被配置为将所述图像数据以第一数据速率经由第一通信线发送至所述数据驱动装置；以及第二通信单元，其被配置为经由第二通信线从所述数据驱动装置接收用于接收所述图像数据的第一时钟的训练状态作为反馈，其中，所述第一通信单元在发送所述图像数据之前，以比所述第一数据速率低的第二数据速率经由所述第一通信线发送用于发送和接收所述图像数据的设置值。
数据处理第一通信单元可以使用所述设置值来表示所述图像数据的数据速率、加扰的使用或游程长度受限编码即LRLC的使用。
数据处理第一通信单元还可以包括用于生成第二数据速率的通信信号的命令器，并且所述第二通信单元可以经由所述第二通信线接收所述第二数据速率的通信信号的接收状态作为反馈。
数据处理第一通信单元可以在显示通信模式下以所述第一数据速率且在命令通信模式下以所述第二数据速率发送所述图像数据，并且在所述命令通信模式和所述显示通信模式之间，可以使所述第一通信线的电压维持为预定直流电压并持续预定时间。
所述显示通信模式可以包括时钟训练时间段和链路训练时间段，并且在所述数据驱动装置中时钟训练完成的情况下，所述第二通信线的电压可以从第一电平改变为第二电平。
数据处理第一通信单元可以使用两个单位时间构成一位的曼彻斯特码来发送所述设置值，并且在将不同电压电平的信号分配至构成一位的所述两个单位时间的情况下，相应的位表示零。
数据处理第一通信单元可以使用包括第一时间段和第二时间段的通信协议来发送所述设置值，并且所述第一通信单元可以在所述第一时间段中发送零数据且在所述第二时间段中发送所述设置值。
所述数据驱动装置可以使用在所述第一时间段中接收到的零数据来训练用于所述第二数据速率的通信的第二时钟，并且经由所述第二通信线发送所述第二时钟的训练状态作为反馈。
数据处理第一通信单元可以在所述第二时间段内的第一阶段中发送开始消息，在所述第二时间段内的第二阶段中发送包括所述设置值的数据消息，并且在所述第二时间段内的第三阶段中发送包括校验和值的校验和消息。
数据处理第一通信单元可以在发送所述图像数据之前发送多个均衡器测试信号即多个EQ测试信号，并且所述数据驱动装置可以使用不同的均衡器设置值来接收所述多个EQ测试信号，各均衡器设置值被应用于各EQ测试信号以搜索EQ测试信号的接收速率高的均衡器设置值。
又一实施例提供一种数据驱动装置，其被配置为将图像数据转换成数据电压，并且使用所述数据电压来驱动像素，所述数据驱动装置包括：第一通信单元，其被配置为以第一数据速率从数据处理装置经由第一通信线接收所述图像数据；以及第二通信单元，其被配置为将用于接收所述图像数据的第一时钟的训练状态作为反馈经由第二通信线发送至所述数据处理装置，其中，所述第一通信单元以比所述第一数据速率低的第二数据速率经由所述第一通信线接收用于发送和接收所述图像数据的设置值。
数据驱动装置还可以包括解扰器和解码器至少之一，所述解扰器被配置为将处于加扰状态的接收数据还原为处于原始状态的数据，所述解码器被配置为根据游程长度受限编码方法即LRLC方法来对数据进行解码。
数据驱动第一通信单元可以接收使用所述设置值来表示所述图像数据的数据速率、加扰的使用或LRLC的使用的值。
数据驱动第一通信单元在接收所述图像数据之前可以使用不同的均衡器设置值来接收多个均衡器测试信号即多个EQ测试信号，各均衡器设置值被应用于各EQ测试信号以搜索EQ测试信号的接收速率高的均衡器设置值。
所述EQ测试信号可以包括EQ时钟码型和EQ链路数据，并且所述第一通信单元可以使用所述EQ时钟码型来训练所述第一时钟，并使用所述EQ链路数据来训练链路时钟。
所述EQ链路数据可以包括第一EQ链路数据和第二EQ链路数据，其中，所述第一EQ链路数据可以包括符号集重复的码型，各符号集包含多个符号，并且所述第二EQ链路数据可以包括DC平衡和加扰的零符号。
所述EQ链路数据可以包括第一EQ链路数据和第二EQ链路数据，其中，所述第一通信单元可以使用所述第一EQ链路数据来训练链路时钟，所述EQ时钟码型和所述第一EQ链路数据可以是在帧时间段内的帧垂直消隐时间段中接收到的，并且所述第二EQ链路数据可以是在所述帧时间段内的帧活动时间段中接收到的。
又一实施例提供一种***，包括：多个数据驱动装置，各数据驱动装置被配置为将图像数据转换成数据电压，并且使用所述数据电压来驱动像素；以及数据处理装置，其被配置为将所述图像数据以第一数据速率经由第一通信线发送至所述数据驱动装置，其中，所述数据处理装置在发送所述图像数据之前，以比所述第一数据速率低的第二数据速率经由所述第一通信线发送用于发送和接收所述图像数据的设置值。
所述多个数据驱动装置中的各数据驱动装置可以经由第二通信线发送用于接收所述图像数据的第一时钟的训练状态作为反馈，其中所述第二通信线可以是以级联形式连接的。
所述多个数据驱动装置中的各数据驱动装置可以将经由所述第一通信线以所述第二数据速率发送和接收的通信所用的反馈经由所述第二通信线发送至所述数据处理装置。
如上所述，根据本发明，可以对显示装置中的数据通信进行加速。
附图说明
通过结合附图进行的以下的详细描述，本发明的以上和其它方面、特征和优点将变得更加明显，其中：
图1是示出根据实施例的显示装置的框图；
图2是示出根据实施例的***的框图；
图3是示出根据实施例的数据处理装置和数据驱动装置各自的结构以及这两者之间的连接关系的图；
图4是示出根据实施例的数据处理装置的第一通信单元和数据驱动装置的第一通信单元各自的框图；
图5是示出根据实施例的显示装置中的主通信信号和辅助通信信号的序列的第一示例的图；
图6是示出根据实施例的显示装置中的像素驱动方法的流程图；
图7是示出根据实施例的显示装置中发送图像数据的方法的流程图；
图8是示出根据实施例的数据处理装置还包括低速数据通信所用的组件的状态的图；
图9是示出根据实施例的显示装置中的主通信信号和辅助通信信号的序列的第二示例的图；
图10是示出根据实施例的命令通信模式的详细序列的第一示例的图；
图11是示出根据实施例的低速数据通信中的第二时间段的消息的结构图。
图12是示出根据实施例的显示装置中的主通信信号和辅助通信信号的序列的第三示例的图；
图13是示出根据实施例的显示装置中的主通信信号和辅助通信信号的序列的第四示例的图；
图14是例示示出根据实施例的数据驱动装置的第一通信单元中还包括均衡器的示例的第一通信单元的框图；
图15是示出根据实施例的显示装置中的主通信信号和辅助通信信号的序列的第五示例的图；
图16是示出根据实施例的EQ测试信号的示例的结构图；
图17是示出根据实施例的第一示例的在帧时间与EQ测试信号的时间之间的比较的图；
图18是示出根据实施例的第二示例的在帧活动时间与EQ测试信号的时间之间的比较的图；
图19是示出根据实施例的***的连接关系的示意图；
图20是示出根据实施例的***中的在数据驱动装置正常接收主通信信号时的通信信号的波形的图；
图21是示出根据实施例的***中的在数据驱动装置未正常识别开始消息时的通信信号的波形的图；
图22是示出根据实施例的***中的在数据驱动装置未正常识别结束消息时的通信信号的波形的图；
图23是示出根据实施例的显示装置中的主通信信号和辅助通信信号的序列的第六示例的图；
图24是示出根据实施例的显示装置中的主通信信号和辅助通信信号的序列的第七示例的图；
图25是示出可应用于实施例的命令通信模式的示例的图；以及
图26是示出可应用于实施例的命令通信模式的另一示例的图。
具体实施方式
图1是示出根据实施例的显示装置的框图。
参考图1，显示装置100可以包括显示面板110、数据驱动装置120、栅极驱动装置130和数据处理装置140。
在显示面板110上，可以布置有多个数据线DL和多个栅极线GL，并且可以布置有多个像素。像素可以由多个子像素SP构成。这里，子像素SP可以是红色(R)、绿色(G)、蓝色(B)或白色(W)等。一个像素可以由RGB的SP、RGBG的SP、或RGBW的SP等构成。在以下的说明中，为了便于说明，一个像素被描述为由RGB的子像素SP构成。
数据驱动装置120、栅极驱动装置130和数据处理装置140可以是生成用于将图像显示在显示面板110上的信号的装置。
栅极驱动装置130可以将接通电压或断开电压的栅极驱动信号供给至栅极线GL。在将接通电压的栅极驱动信号供给至子像素SP的情况下，子像素SP连接至数据线DL。在将断开电压的栅极驱动信号供给至给子像素SP的情况下，子像素SP和数据线DL之间的连接被释放。栅极驱动装置130可被称为栅极驱动器。
数据驱动装置120可以将数据电压Vp经由数据线DL供给至子像素SP。可以根据栅极驱动信号将供给至数据线DL的数据电压Vp供给至子像素SP。数据驱动装置120可被称为源极驱动器。
数据驱动装置120可以包括至少一个集成电路。该至少一个集成电路可以是带式自动键合(TAB)型或玻璃覆晶(COG)型，并且可以连接至面板110的接合垫，或者可以直接形成在面板110上。根据一些实施例，该至少一个集成电路可以与显示面板110集成。另外，数据驱动装置120可以以薄膜覆晶(COF)型实现。
数据处理装置140可以将控制信号供给至栅极驱动装置130和数据驱动装置120。例如，数据处理装置140可以将能够使扫描开始的栅极控制信号GCS发送至栅极驱动装置130。数据处理装置140可以将图像数据输出至数据驱动装置120。另外，数据处理装置140可以发送用于控制数据驱动装置120的数据控制信号，以将数据电压Vp供给至各个子像素SP。数据处理装置140可被称为定时控制器。
数据处理装置140可以通过使用内部嵌入有时钟的主通信信号MLP来发送图像数据和数据控制信号。在下文，包括图像数据的通信信号将被称为主通信信号。然而，由于本实施例不限于这样的名称，因此上述的包括图像数据的通信信号可被称为第一通信信号。
数据驱动装置120可以将主通信信号MLP中所嵌入的时钟的训练状态经由辅助通信信号ALP发送至数据处理装置140。在下文，区别于主通信信号MLP的另一通信信号将被称为辅助通信信号。然而，由于本实施例不限于这样的名称，因此上述的另一通信信号可被称为第二通信信号。
数据处理装置140和数据驱动装置120可以使用主通信信号MLP来进行高速数据通信。在高速数据通信中，数据丢失率可以根据接收侧的配置而有所不同。数据处理装置140可以将高速数据通信的配置值通过低速数据通信发送至数据驱动装置120。
数据处理装置140可以在高速数据通信之前，将高速数据通信的测试信号经由主通信信号MLP发送至数据驱动装置120。例如，数据处理装置140可以针对数据驱动装置120的均衡器发送测试信号，并且数据驱动装置120可以使用这样的测试信号来最佳地配置均衡器等的增益。
数据驱动装置120可以将其状态经由辅助通信信号ALP反馈到数据处理装置140。数据驱动装置120可以反馈针对高速数据通信的时钟训练状态作为辅助通信信号ALP。高速数据通信的时钟训练状态所用的信号可被具体称为LOCK(锁定)信号，并且数据驱动装置120可以经由辅助通信信号ALP发送LOCK信号。
数据驱动装置120可以经由辅助通信信号ALP反馈主通信信号MLP的接收状态。数据驱动装置120可以经由辅助通信信号ALP反馈经由主通信信号MLP发送的特定信息的接收状态。
主通信信号MLP可以经由第一通信线LN1来发送和接收，并且辅助通信信号ALP可以经由第二通信线LN2来发送和接收。第一通信线LN1可以是AC差分信号线，并且第二通信线LN2可以是包括晶体管-晶体管线TTL或开漏电路的单个通信线。数据处理装置140和数据驱动装置120可以经由第一通信线LN1进行一对一通信，并且可以经由第二通信线LN2以链形式进行级联通信。关于级联通信，例如，在数据驱动装置120由多个集成电路构成的情况下，在第二通信线LN2连接在相邻的集成电路之间的状态下，集成电路可以以级联形式连接，并且多个集成电路中的至少一个集成电路可以经由第二通信线LN2连接至数据处理装置140。
图2是示出根据实施例的***的框图。
参考图2，该***可以包括至少一个数据处理装置140以及多个数据驱动装置120a、120b、120c和120d。
数据处理装置140可以布置在第一印刷电路板PCB1上。数据处理装置140可以经由第一通信线LN1和第二通信线LN2连接至多个数据驱动装置120a、120b、120c和120d。
第一通信线LN1和第二通信线LN2可以经由第一PCB PCB1和第二PCB PCB2到达多个数据驱动装置120a、120b、120c和120d。第一PCB PCB1和第二PCB PCB2可以连接至由柔性材料制成的第一膜FL1。第一通信线LN1和第二通信线LN2可以从第一PCB PCB1经由这样的第一膜FL1延伸到第二PCB PCB2。
数据驱动装置120a、120b、120c和120d各自可以以COF的形式布置在第二膜FL2上。第二膜FL2可以是由连接第二PCB PCB2和面板110的柔性材料制成的支撑基板。第一通信线LN1和第二通信线LN2可以从第二PCB PCB2经由第二膜FL2延伸到数据驱动装置120a、120b、120c和120d中的各数据驱动装置。
第一通信线LN1可以一对一地连接在数据处理装置140与数据驱动装置120a、120b、120c和120d之间。
在平面图中第二通信线LN2不与第一通信线LN1重叠的状态下，第二通信线LN2可以连接在各个数据驱动装置120a、120b、120c和120d之间，或者连接在数据驱动装置120d和数据处理装置140之间。例如，第一数据驱动装置120a可以经由第二通信线LN2连接至第二数据驱动装置120b，并且第二数据驱动装置120b可以经由第二通信线LN2连接至第三数据驱动装置120c。在这种情况下，第二数据驱动装置120b和第三数据驱动装置120c各自可以连接至不同的第二PCB PCB2，因而布置在这两个第二PCB PCB2之间的第二通信线LN2可以经由第二PCB PCB2、第一膜FL1和第一PCB PCB1连接第二数据驱动装置120b和第三数据驱动装置120c。第三数据驱动装置120c可以经由第二通信线LN2连接至第四数据驱动装置120d，并且第四数据驱动装置120d可以经由第二通信线LN2连接至数据处理装置140。
图3是示出根据实施例的数据处理装置和数据驱动装置各自的结构以及这两者之间的连接关系的图。
参考图3，数据处理装置140可以包括数据处理控制单元242、数据处理第一通信单元244和数据处理第二通信单元246。数据驱动装置120可以包括数据驱动控制单元222、数据驱动第一通信单元224和数据驱动第二通信单元226。
数据处理第一通信单元244和数据驱动第一通信单元224可以经由第一通信线LN1彼此连接。另外，数据处理第一通信单元244可以将主通信信号MLP经由第一通信线LN1发送至数据驱动第一通信单元224。
数据处理第二通信单元246和数据驱动第二通信单元226可以经由第二通信线LN2彼此连接。数据处理第二通信单元246和数据驱动第二通信单元226可以经由第二通信线LN2来发送和接收辅助通信信号ALP。
主通信信号MLP可以包括表示像素的灰度值的图像数据，并且辅助通信信号ALP可以包括表示数据驱动装置120中的时钟训练状态的信号，例如LOCK信号。
图4是示出根据实施例的数据处理装置的第一通信单元和数据驱动装置的第一通信单元各自的框图。
参考图4，数据处理第一通信单元244可以包括加扰器312、编码器314和发送器318，并且数据驱动第一通信单元224可以包括接收器328、字节对齐单元325、解码器324、解扰器322和像素对齐单元321。
数据(例如，图像数据)由加扰器312加扰。加扰是对要发送的数据的各个位进行混合的处理，该处理可以防止将相同的位(例如，1或0)在数据的传输流中连续放置超过K次(其中，K是2或更大的自然数)。根据先前约定的协议来进行加扰，并且解扰器322可以进行用于将混合了各个位的流还原回为原始数据的功能。
加扰器312可以选择性地对主通信信号MLP的一些数据进行加扰。例如，加扰器312可以仅对针对均衡器的测试信号(以下称为“EQ测试信号”)中的零数据的一部分进行加扰和发送。后面将说明其更具体的细节。
编码器314可以将传输流的P个位编码为相应数据中的Q个位。这里，P例如可以是8，并且Q例如可以是10。将8位的数据编码为10位的数据被称为8B10B编码。8B10B编码是将相应数据编码为DC平衡码的方法。
编码器314可以对相应数据进行编码，使得传输流的位增加。然后，编码后的数据可以由解码器324解码为DC平衡码(例如，8B10B)。在另一方面，编码后的数据可以由解码器324还原为原始位。
编码器314可以在相应数据的编码中使用游程长度受限编码(LRLC)。“游程长度”意味着相同位连续放置。LRLC控制相应数据中间的特定位，使得“游程长度”出现在数据中的大小不大于特定大小。
在编码器314使用LRLC对数据进行编码的情况下，解码器314可以根据编码器314所使用的LRLC方案来对数据进行解码。
在数据处理装置中并行发送的数据可被串行转换，以在数据处理装置和数据驱动装置之间发送。数据处理装置中的数据的串行到并行转换可以由P2S转换单元(未示出)进行。在数据驱动装置中，S2P转换单元(未示出)可以进行并行地对串行接收到的数据进行转换的功能。
串行转换后的数据可以经由数据处理装置的发送器318被发送至数据驱动装置。在这种情况下，该数据可以以主通信信号MLP的形式经由第一通信线LN1来发送。
数据驱动装置所接收到的数据可被发送至接收器328、字节对齐单元325、解码器324、解扰器322和像素对齐单元321。
发送器318可以经由至少一个第一通信线LN1发送数据。各第一通信线LN1可以由两个信号线构成以采用差分方式发送信号。在使用多个第一通信线LN1的情况下，发送器318可以向多个第一通信线LN1分发数据，并且发送该数据。另外，接收器328可以通过收集经由多个第一通信线LN1分发而接收到的信号，来配置数据。
数据驱动装置可以根据主通信信号MLP中所包括的链路数据来训练数据链路(例如，符号时钟或像素时钟)。字节对齐单元325和像素对齐单元321可以根据训练后的数据链路以字节为单位(例如，以符号和像素为单位)来对齐数据。
字节对齐单元325可以以字节为单位对齐数据。字节单位可以是构成数据中所包括的信息的基本单位，并且例如可以是8位或10位等。字节对齐单元325可以对齐数据，使得可以以字节为单位读出串行发送的数据。
像素对齐单元321可以以像素为单位对齐数据。该数据可以顺次包括与诸如RGB等的子像素相对应的信息。像素对齐单元321可以对齐数据，使得可以以像素为单位读出串行发送的数据。
在像素对齐单元321以像素为单位对齐图像数据的情况下，可以针对各个子像素生成灰度数据(例如，图像数据)。
图5是示出根据实施例的显示装置中的主通信信号和辅助通信信号的序列的第一示例的图。在图5中，以辅助方式示出供给至数据处理装置和数据驱动装置的驱动电压VCC的波形。
在将驱动电压VCC供给至数据处理装置的情况下，数据处理装置可以在预定时间内将时钟码型(clock pattern)发送至数据驱动装置。时钟码型可被包括在主通信信号MLP中并被发送。
数据驱动装置可以接收时钟码型，并且可以根据该时钟码型来训练时钟。在完成时钟的训练之后，数据驱动装置可以将在第二通信线中形成的辅助通信信号ALP的电压从第一信号电平(例如，低电压电平)改变为第二信号电平(例如，高电压电平)。
数据处理装置和数据驱动装置可以使用锁相环(PLL)方法进行通信。在该方法中，数据驱动装置可以根据时钟码型的频率和相位来生成内部时钟。
数据驱动装置可以在训练时间极限Tlck内完成时钟训练。数据处理装置可以在包括预定的余裕时间的比训练时间极限Tlck长的初始时钟训练(ICT)时间段期间发送时钟码型。
可以在用于发送数据的初始级进行时钟训练。另外，在数据处理装置和数据驱动装置之间的链路坏了的情况下，可以再次进行时钟训练。
在完成时钟训练之后，数据处理装置可以经由主通信信号MLP发送链路数据。
数据驱动装置可以根据时钟接收链路数据，并且可以根据该链路数据来训练数据链路。链路训练可以在数据处理装置发送链路数据的初始链路训练(ILT)时间段期间进行。
可以在用于发送数据的初始级进行链路训练。在数据处理装置和数据驱动装置之间的链路坏了的情况下，可以再次进行链路训练。
在完成链路训练之后，数据处理装置可以经由主通信信号MLP发送图像数据。
可以针对各帧发送图像数据。另外，在针对各帧的图像数据的发送之间的间隔中可以存在帧垂直消隐时间段(V-blank)。在一帧的时间段中，除帧垂直消隐时间段以外的剩余时间段可被称为帧活动时间段。
一帧时间段可以包括多个子时间段，并且可以在各子时间段的一个时间段中发送图像数据。
例如，一帧时间段可以包括与显示面板的多个线分别相对应的多个水平(H)时间段(1-H，水平时间段)。数据处理装置可以针对各H时间段1-H发送与各线相对应的图像数据。
就数据处理装置而言，H时间段1-H例如可以由配置发送区段(section)、图像发送区段和水平消隐区段构成。数据处理装置可以在各H时间段1-H的图像发送区段中发送图像数据。就数据驱动装置而言，H时间段1-H可以由配置接收区段CFG、图像接收区段DATA和水平消隐区段BLT构成。另外，数据驱动装置可以在图像接收区段DATA中接收图像数据。
数据驱动装置可以在图像接收区段DATA中接收图像数据，并且可以根据数据链路来对齐图像数据。由于图像数据是在无单独的时钟或链路信号的情况下发送的，因此应在数据驱动装置中适当地读出图像数据。数据驱动装置可以根据上述的数据链路来对齐图像数据，并且可以适当地读出该图像数据。
数据驱动装置可以检查配置数据、图像数据或链路数据，并且在配置数据、图像数据或链路数据背离预定义的规则的情况下，产生失败信号。失败信号表示数据处理装置和数据驱动装置之间的链路坏了。数据驱动装置可以对失败信号进行计数，并且在失败信号发生了多于N次(N是自然数)的情况下，可以经由连接至数据处理装置的第二通信线发送用以改变时钟训练状态的信号。
在时钟训练状态改变的情况下，作为初始级，数据处理装置可以在初始时钟训练(ICT)时间段期间重新发送时钟码型，并且可以在初始链路训练(ILT)时间段期间重新发送链路数据。另外，数据驱动装置可以重新进行用于在时钟码型上训练通信时钟并且根据链路数据来训练数据链路的处理。
图6是示出根据实施例的显示装置中的像素驱动方法的流程图。参考图6所述的像素驱动方法可以由上述的数据驱动装置进行。
参考图6，在操作S500中，数据驱动装置可以接收时钟码型，并且可以根据该时钟码型来训练时钟。
在训练了时钟之后，在操作S502中，数据驱动装置可以根据该时钟来接收链路数据，并且可以根据该链路数据来训练数据链路。在训练数据链路的步骤S502中，数据驱动装置可以通过进行链路数据的字节单位对齐和像素单位对齐来训练数据链路。
在训练了数据链路之后，在操作S504中，数据驱动装置可以根据该数据链路来接收图像数据。
在操作S506中，数据驱动装置可以根据由链路数据所表示的信息来对图像数据进行转换(例如，解码和解扰)。
在操作S508中，数据驱动装置可以使用通过图像数据的转换所生成的数据电压来驱动子像素。
图7是示出根据实施例的在显示装置中发送图像数据的方法的流程图。
参考图7所述的用于发送图像数据的方法可以由上述的数据处理装置进行。
参考图7，在操作S600中，数据处理装置可以将表示时钟的时钟码型发送至数据驱动装置。数据驱动装置可以根据该时钟码型来训练时钟。在时钟的训练完成时，数据驱动装置可以将LOCK信号发送至数据处理装置。这里，LOCK信号是表示时钟训练状态的信号中的表示时钟训练的完成状态的信号。
在操作S602中接收到LOCK信号之后，在操作S604中，数据处理装置可以将链路数据发送至数据驱动装置。数据处理装置可以与时钟同步地发送链路数据。
数据处理装置可以在操作S606中对图像数据进行编码，并且可以在操作S608中将编码后的图像数据发送至数据驱动装置。
对图像数据进行编码的操作S606可以包括对图像数据进行加扰、或者利用LRLC对图像数据进行编码等。
数据处理装置和数据驱动装置可以进行高速数据通信和低速数据通信这两者。上述的图像数据的发送和接收可以通过高速数据通信来进行。如参考图5～7所述，用于训练高速数据通信所用的时钟和链路、并且根据训练后的时钟和链路来发送和接收图像数据和配置数据的模式通常被称为显示通信模式。在显示通信模式中，在进行时钟训练和链路训练之后，可以重复以帧为单位的图像数据和配置数据的发送和接收。
在显示通信模式中，由于通过高速数据通信来发送和接收数据，因此数据的接收速率可以根据通信的配置值而有所不同。为了提高接收速率并且促进高速数据通信，数据处理装置和数据驱动装置可以通过低速数据通信来发送和接收用于支持高速数据通信的信息。
图8是示出根据实施例的数据处理装置还包括低速数据通信所用的组件的状态的图。
参考图8，数据处理第一通信单元244还可以包括能够经由第一通信线LN1的主通信信号MLP进行低速数据通信的命令器814。另外，数据处理第二通信单元246还可以包括能够经由第二通信线LN1的辅助通信信号ALP接收低速数据通信的反馈的反馈处理单元824、以及辅助通***822。
命令器814可以将数据速率低的低速主通信信号MLP发送至第一通信线LN1。这里，高速数据通信的数据速率可以比低速数据通信的数据速率高达五倍。命令器814可以指示是否经由低速数据通信发送例如均衡器测试信号，可以指示高速数据通信的数据速率，可以指示是否使用LRLC，可以指示是否使用加扰，并且可以指示通过先前的pin设置所表示的值。
命令器814可以生成低速主通信信号MLP，并且可以将所生成的低速主通信信号MLP经由发送器318发送至第一通信线LN1。
数据驱动装置可以经由第二通信线LN2的辅助通信信号ALP反馈低速数据通信的接收状态。辅助通***822可以将经由辅助通信信号ALP接收到的状态信号(诸如针对低速数据通信的接收状态的信号或者LOCK信号等)发送至反馈处理单元824，并且反馈处理单元824可以通过分析辅助通信信号ALP来确定数据驱动装置的状态。数据处理装置的整体配置可以由数据处理控制单元控制。例如，数据处理控制单元可以确认经由命令器814发送的信息，并且可以确定经由辅助通信信号ALP接收到的数据驱动装置的状态，以确认相应的信息是否被正确地发送和接收。
图9是示出根据实施例的显示装置中的主通信信号和辅助通信信号的序列的第二示例的图。
参考图9，数据处理装置和数据驱动装置可以在显示通信模式DPM中进行高速数据通信之前，在命令通信模式CDM中进行低速数据通信。
命令通信模式CDM可以包括DC区段。在DC区段中，主通信信号可以维持预定的DC电压。数据处理装置和数据驱动装置可以通过DC区段来识别模式的变化。
图10是示出根据实施例的命令通信模式的详细序列的第一示例的图。在图10中，省略了命令通信模式中所包括的DC区段。
参考图10，命令通信模式可以包括第一时间段Tcm1、第二时间段Tcm2、第三时间段Tcm3和第四时间段Tcm4。
在第一时间段Tcm1中，可以将零数据作为主通信信号MLP进行发送/接收。在命令通信模式中，可以利用曼彻斯特码码(例如，曼彻斯特II码)来对信号进行编码。在曼彻斯特码中，两个单位时间2UIc构成一位，并且在将不同电压电平的信号分配至构成一位的两个单位时间的情况下，相应的位表示零。第一时间段Tcm1可以由表示零的位构成。
数据处理装置可以在第一时间段Tcm1中发送零数据，并且数据驱动装置可以使用零数据来还原低速数据通信的时钟。
在第一时间段Tcm1中还原低速数据通信的时钟的情况下，数据驱动装置可以将辅助通信信号ALP从第一信号电平改变为第二信号电平，以向数据处理装置通知时钟已还原。
数据处理装置可以通过辅助通信信号ALP确认时钟已还原，并且可以在经过了第一预定时间Tcmlck1之后，将第二时间段Tcm2的信号作为主通信信号MLP来发送。
数据处理装置可以在第二时间段Tcm2中通过低速数据通信发送要发送的数据。第二时间段Tcm2可被划分为三个阶段P1、P2和P3。
数据处理装置可以在第一阶段P1中发送表示消息的开始的开始消息。该开始消息例如可以由具有低电平的2位信号和具有高电平的2位信号构成。在这种情况下，数据处理装置可以不在开始消息中使用曼彻斯特码。数据驱动装置可以接收该开始消息，并且作为对该开始消息的反馈，可以将辅助通信信号从第二信号电平改变为第一信号电平。
数据处理装置可以在第二阶段P2中发送包括信息的数据消息。数据消息可以包括至少一个字节，并且各字节可以包括8个位。
数据处理装置可以在第三阶段P3中发送包括校验和值的校验和消息。数据处理装置可以使通过针对各字节求校验和而获得的值能够包括在校验和消息中，并且可以发送该校验和消息。
数据处理装置可以在第二时间段Tcm2之后的第三时间段Tcm3中发送零数据。数据驱动装置可以确认第三时间段Tcm3的零数据，并且作为对该零数据的反馈，可以将辅助通信信号的信号电平从第一信号电平改变为第二信号电平。根据实施例，数据驱动装置可以在第三时间段Tcm3中重新训练低速数据通信所用的时钟。
数据处理装置可以在第四时间段Tcm4中发送结束消息和零数据。第四时间段Tcm4可被划分为两个阶段P4和P5。结束消息可以在第四阶段P4中发送，并且零数据可以在第五阶段P5中发送。结束消息例如可以由具有高电平的2位信号和具有低电平的2位信号构成。在这种情况下，数据处理装置可以不在结束消息中使用曼彻斯特码。数据驱动装置可以接收该结束消息，并且作为对该结束消息的反馈，可以将辅助通信信号从第二信号电平改变为第一信号电平。第四时间段Tcm4可以包括零数据，并且该零数据可以是在数据驱动装置无法识别结束消息等的情况下发送的。
图11是示出根据实施例的低速数据通信中的第二时间段的消息的结构图。
参考图11，在第二时间段Tcm2中，消息可以包括布置在第一阶段P1中的开始消息STT、布置在第二阶段P2中的数据消息DATA1～DATAn、以及校验和消息CKS。
开始消息STT可以具有4个位的大小，并且可以不是曼彻斯特码。
数据消息DATA1～DATAn可以由多个字节构成，并且各字节可以由8个位构成。
校验和消息CKS可以包括通过对数据消息DATA1～DATAn的各个字节求校验和而获得的值。在通过对所接收到的数据消息DATA1～DATAn求校验和而获得的值不同于校验和消息CKS中所包括的值的情况下，数据驱动装置可以忽略数据消息DATA1～DATAn中所包括的信息。
图12是示出根据实施例的显示装置中的主通信信号和辅助通信信号的序列的第三示例的图。
数据驱动装置可以在第二时间段Tcm2中确认校验和消息CKS，并且在校验和正常时，可以在第三时间段Tcm3中将辅助通信信号ALP从第一信号电平改变为第二信号电平。然而，在判断为在第二时间段Tcm2中校验和异常的情况下，数据驱动装置可以在第三时间段Tcm3中维持辅助通信信号ALP的信号电平。在数据处理装置确认为辅助通信信号ALP的信号电平维持不变的情况下，数据处理装置可以再次发送第二时间段Tcm2的消息。
与此同时，为了增强通信功能，数据驱动装置还可以包括均衡器，并且数据处理装置还可以经由主通信信号发送用于测试均衡器的测试信号。
图13是示出根据实施例的显示装置中的主通信信号和辅助通信信号的序列的第四示例的图。
参考图13，在命令通信模式CDM和显示通信模式DPM之间还可以布置有均衡器测试模式EQM。
数据处理装置可以在均衡器测试模式EQM中发送多个EQ测试信号。数据驱动装置可以将不同的均衡器配置值应用于各EQ测试信号，并且可以搜索均衡器的最佳配置值。
均衡器测试模式EQM可被划分为EQ测试信号区段EQT和DC区段。数据处理装置可以在EQ测试信号区段EQT中将多个EQ测试信号作为主通信信号MLP来发送。另外，数据处理装置可以在EQ测试信号区段EQT之后的DC区段中配置预定时间，以通知模式的变化。
图14是例示示出如下示例的第一通信单元的框图：在根据实施例的数据驱动装置的第一通信单元中还包括均衡器。
参考图14，数据驱动装置的第一通信单元224可以在接收器328中包括均衡器1421和时钟还原单元1422。
均衡器1421可以在连接至第一通信线LN1的状态下，调整经由第一通信线LN1接收到的主通信信号MLP。均衡器1421可以将调整后的主通信信号MLP发送至时钟还原单元1422和/或字节对齐单元325、以及像素对齐单元321，由此提高数据驱动装置的第一通信单元224的接收性能。
均衡器1421可以根据其配置来调整主通信信号MLP。例如，均衡器1421可以存储增益作为配置值，并且可以根据所配置的增益来调整主通信信号MLP的放大增益。
时钟还原单元1422可以经由主通信信号MLP接收时钟码型，并且可以根据该时钟码型来训练第一时钟。在这种情况下，时钟还原单元1422的时钟训练性能可能受到均衡器1421对主通信信号MLP的调整的影响。
包括字节对齐单元325和像素对齐单元321的链路还原单元1430可以根据链路数据来训练链路时钟(例如，符号时钟或像素时钟)，并且可以根据该链路时钟来以字节为单位(例如，以符号为单位和以像素为单位)对齐图像数据。在这种情况下，链路还原单元1430的链路训练性能或链路还原性能可能受到均衡器1421对主通信信号MLP的调整的影响。
与此同时，为了自动确定均衡器的最佳配置，数据处理装置可以将多个EQ测试信号发送至数据驱动装置，并且数据驱动装置可以在均衡器的不同配置状态下评价多个EQ测试信号的接收性能(例如，时钟还原单元1422的时钟训练性能和链路还原单元1430的链路还原性能)，由此搜索最佳配置值。数据处理装置可以在发送EQ测试信号之前发送EQ测试信息，使得数据驱动装置可以在改变均衡器的配置的同时评价EQ测试信号。EQ测试信息可以包括与均衡器的配置有关的信息。例如，EQ测试信息可以包括均衡器的增益的配置值。数据处理装置可以发送EQ测试信息，使得数据驱动装置可以将均衡器配置成具有特定配置值，然后可以发送EQ测试信号，使得数据驱动装置可以使用特定配置值来评价EQ测试信号。
图15是示出根据实施例的显示装置中的主通信信号和辅助通信信号的序列的第五示例的图。
参考图15，数据处理装置可以在与初始时钟训练(ICT)时间段之前的时间段相对应的均衡器测试模式EQM的时间段中经由主通信信号MLP发送多个EQ测试信号EQTS_1～EQTS_N。
数据驱动装置(例如，控制单元)可以针对均衡器的各配置状态，评价数据驱动装置(例如，第一通信单元)针对经由主通信信号MLP接收到的EQ测试信号EQTS_1～EQTS_N的接收性能。另外，数据驱动装置(例如，控制单元)可以根据评价结果来确定均衡器的最佳配置。
EQ测试信号EQTS_1～EQTS_N可以包括时钟码型。例如，EQ测试信号EQTS_1～EQTS_N中的一些EQ测试信号可以包括EQ时钟码型EQCT。
数据驱动装置(例如，第一通信单元)可以从EQ时钟码型还原第一时钟，并且作为第一时钟的还原的结果，数据驱动装置(例如，控制单元)可以评价数据驱动装置(例如，第一通信单元)的接收性能。
EQ测试信号EQTS_1～EQTS_N可以包括链路数据。例如，在EQ测试信号EQTS_1～EQTS_N中的一些EQ测试信号中可以包括EQ链路数据EQLT。
数据驱动装置(例如，第一通信单元)可以根据还原后的第一时钟来接收EQ链路数据EQLT，并且数据驱动装置(例如，控制单元)可以使用多个符号的接收速率来评价数据驱动装置(例如，第一通信单元)的接收性能。
EQ链路数据EQLT可以包括直流(DC)平衡的多个零符号。DC平衡可以意味着表示1的位数和表示0的位数相同。零符号可以是表示0作为字节值的符号。
数据驱动装置(例如，控制单元)可以基于多个零符号的接收速率来评价数据驱动装置(例如，第一通信单元)的接收性能。多个零符号可以被加扰。被加扰可以意味着构成符号的位的位置被混合。数据驱动装置(例如，控制单元)可以通过使用多个加扰后的零符号来测试不同类型的符号。
链路数据EQLT可以包括多个第一类型符号和多个第二类型符号。多个第一类型符号可以是用于链路训练的符号，并且多个第二类型符号可以是用于接收性能评价的符号。例如，多个第一类型符号可以由表示红色(R)、绿色(G)、蓝色(B)和白色(W)的四个不同的符号构成，并且这四个符号可以在链路数据EQLT的一个区段中重复布置。多个第二类型符号可以由零符号构成。
数据驱动装置(例如，第一通信单元)可以将链路时钟(例如，符号时钟和/或像素时钟)还原为多个第一类型符号，并且可以根据链路时钟来还原多个第二类型符号。数据驱动装置(例如，控制单元)可以基于链路时钟是否被还原和/或多个第二类型符号的接收速率来评价数据驱动装置(例如，第一通信单元)的接收性能。
数据驱动装置(例如，控制单元)可以将均衡器配置成具有接收性能最高的均衡器的配置值。可选地，数据驱动装置(例如，控制单元)可以将均衡器配置成具有针对被评价出较高接收性能的多个配置状态的各配置状态的中间值。
数据驱动装置(例如，控制单元)可以确定均衡器的最佳配置，并且可以使用辅助通信信号ALP将所确定的配置值发送至数据处理装置。数据处理装置(例如，控制单元)可以判断所接收到的配置值与预先存储的值是否类似，并且在这两者之间的差大的情况下，可以生成错误或警告的信号。
数据驱动装置(例如，第一通信单元)可以在数据驱动装置启动之后且在接收图像数据之前的时间段内接收EQ测试信号EQTS_1～EQTS_N，并且数据驱动装置(例如，控制单元)可以在接收图像数据之前确定均衡器的最佳配置。
数据处理装置可以分别在N个时间段TT_1～TT_N中按预定时间间隔发送EQ测试信号EQTS_1～EQTS_N。例如，数据处理装置可以针对N个帧时间段中的各帧时间段发送EQ测试信号EQTS_1～EQTS_N。可选地，数据处理装置可以针对通过将一帧的帧活动时间段划分成N个时间段所获得的各子时间段发送EQ测试信号EQTS_1～EQTS_N。
数据处理装置(例如，数据处理装置的控制单元)可以以帧为单位重复周期性操作。为了将由该操作引起的噪声的影响均等地施加于各个EQ测试信号EQTS_1～EQTS_N，数据处理装置可以针对N个帧时间段中的各帧时间段发送EQ测试信号EQTS_1～EQTS_N，或者可以针对通过将一帧的帧活动时间段划分成N个时间段所获得的各子时间段发送EQ测试信号EQTS_1～EQTS_N。
图16是示出根据实施例的EQ测试信号的示例的结构图。
参考图16，EQ测试信号可以包括EQ时钟码型EQCT、第一EQ链路数据EQLT1和第二EQ链路数据EQLT2。
EQ时钟码型EQCT可以具有按时钟单位1UI重复的码型。数据驱动装置(例如，第一通信单元)可以训练时钟并且使用EQ时钟码型EQCT来还原第一时钟。
第一EQ链路数据EQLT1可以包括具有三个或四个符号的符号集。例如，第一EQ链路数据EQLT1可以包括由四个第一类型符号SYM1a、SYM1b、SYM1c和SYM1d构成的符号集，并且在第一EQ链路数据EQLT1中，该符号集可被布置成重复。另外，数据驱动装置(例如，第一通信单元)可以使用第一EQ链路数据EQLT1来训练链路时钟(例如，符号时钟和/或像素时钟)。
第二EQ链路数据EQLT2可以由加扰后的多个第二类型符号SYM2a、SYM2b、...、和SYM2n构成。这多个第二类型符号SYM2a、SYM2b、...、和SYM2n可以是DC平衡的零符号。
在发送一个EQ测试信号的时间TT，可以在第一时间TTA中发送EQ时钟码型EQCT，可以在第一时间TTA之后的第二时间TTB中发送第一EQ链路数据EQLT1，并且可以在第二时间TTB之后的第三时间TTC中发送第二EQ链路数据。
发送EQ测试信号的时间TT可以等于帧时间、或者等于帧活动时间的1/N。
图17是示出根据实施例的第一示例的在帧时间与EQ测试信号的时间之间的比较的图。
参考图17，发送EQ测试信号的时间TT可以等于一帧时间。发送EQ时钟码型EQCT的第一时间TTA和发送第一EQ链路数据EQLT1的第二时间TBB可以包括在帧垂直消隐时间段V-blank中。发送第二EQ链路数据EQLT2的第三时间TTC可以包括在帧活动时间段V-active中。
另外，可以以帧时间为单位周期性地发送根据时间配置的多个EQ测试信号。根据第一示例，可以通过将所有的EQ测试信号放在基本相同的环境中来更准确地比较均衡器的配置。
图18是示出根据实施例的第二示例的在帧活动时间与EQ测试信号的时间之间的比较的图。
参考图18，发送EQ测试信号的时间TT可以等于帧活动时间段的1/N(1/N V-active)。另外，发送EQ时钟码型EQCT的第一时间TTA和发送第一EQ链路数据EQLT1的第二时间TTB可以包括在帧活动时间段的1/(2N)(1/(2N)V-active)中，并且发送第二EQ链路数据EQLT2的第三时间TTC可以包括在帧活动时间段的剩余1/(2N)(1/(2N)V-active)中。
另外，可以以帧活动时间段的1/N(1/N V-active)为单位周期性地发送根据这样的时间配置的多个EQ测试信号。根据第一示例，可以通过将所有的EQ测试信号放在基本相同的环境(即，在帧活动时间段中发送所有的EQ测试信号的环境)中来更准确地比较均衡器的配置。
与此同时，根据实施例的***可以包括用以在通信失败时将通信还原回到正常状态的结构。
图19是示出根据实施例的***的连接关系的示意图。
参考图19，在***200中，数据处理装置140以及多个数据驱动装置120a、120b和120c可以经由第一通信线LN1一对一地连接。在***200中，数据处理装置140以及数据驱动装置120a、120b和120c中的各数据驱动装置可以经由第二通信线LN2以级联方式连接。
图20是示出根据实施例的***中的在数据驱动装置正常接收主通信信号时的通信信号的波形的图。
参考图19和图20，在该连接关系中，第一数据驱动装置120a可以确认经由第一通信线LN1接收到的主通信信号，并且可以将作为对该主通信信号的反馈的第一辅助通信信号ALP1发送至第二数据驱动装置120b。第二数据驱动装置120b可以确认经由第一通信线LN1接收到的主通信信号，可以将对该主通信信号的反馈生成为内部信号120b(INT)，并且可以通过将内部信号120b(INT)和第一辅助通信信号ALP1合成来生成第二辅助通信信号ALP2。第二数据驱动装置120b可以将第二辅助通信信号ALP2发送至第三数据驱动装置120c。第三数据驱动装置120c可以确认经由第一通信线LN1接收到的主通信信号，可以将对该主通信信号的反馈生成为内部信号120c(INT)，并且可以通过将内部信号120c(INT)和第二辅助通信信号ALP2合成来生成第三辅助通信信号ALP3。第三数据驱动装置120c可以将第三辅助通信信号ALP3经由第二通信线LN2发送至数据处理装置140。
图21是示出根据实施例的***中的在数据驱动装置未正常识别开始消息时的通信信号的波形的图。
参考图21，第二数据驱动装置120b未正常识别开始消息STT，因而不能改变第二辅助通信信号ALP2的信号电平。在这种情况下，最终发送至数据处理装置的最后级的辅助通信信号ALP3可能不会改变信号电平。
在这种情况下，在辅助通信信号在第二时间段Tcm2或第三时间段Tcm3期间维持第二信号电平时，数据处理装置可以重新发送在第三时间段Tcm3之后的第二时间段Tcm2的数据。此时，数据驱动装置可以再次接收由于第三时间段Tcm3而产生的零数据和由于第二时间段Tcm2而产生的开始消息STT，使得通信可以还原到其正常状态。
图22是示出根据实施例的***中的在数据驱动装置未正常识别结束消息时的通信信号的波形的图。
参考图22，第二数据驱动装置120b未正常识别结束消息END，因而不能改变第二辅助通信信号ALP2的信号电平。在这种情况下，最终发送至数据处理装置的最后级的辅助通信信号ALP3可能不会改变信号电平。
在这种情况下，在辅助通信信号在第四时间段Tcm4期间或者在第四时间段Tcm4的零数据时间段期间维持第二信号电平的情况下，数据处理装置可以重新发送第四时间段Tcm4的信号。此时，数据驱动装置可以再次接收由于第四时间段Tcm4而产生的零数据和结束消息END，使得通信可以还原到正常状态。
图23是示出根据实施例的显示装置中的主通信信号和辅助通信信号的序列的第六示例的图，并且图24是示出根据实施例的显示装置中的主通信信号和辅助通信信号的序列的第七示例的图。
在显示通信模式中PLL由于外部影响(例如噪声等)而被解锁的情况下、或者在时钟或链路坏了的情况下，辅助通信信号的信号电平可以从第二信号电平改变为第一信号电平。
在这种情况下，数据处理装置可以通过重新执行命令通信模式或者重新执行时钟训练和链路训练来还原通信。根据实施例，数据处理装置可以重新执行命令通信模式和时钟训练/链路训练，或者可以重新执行仅时钟训练/链路训练。可选地，数据处理装置可以重新执行所有的命令通信模式、均衡器测试模式和时钟训练/链路训练。
例如，在数据处理装置以显示通信模式正常工作并持续了特定时间或更长时间的情况下，当发生解锁时，数据处理装置可以在不经由命令通信模式的情况下重新执行显示通信模式。这里，该特定时间不是主通信信号的问题，而是可被认为由于瞬时的外部因素而发生了解锁的时间，并且例如可以是数百帧的时间。这样的操作方法可以包括在以显示通信模式发送的配置数据中，并且可以从数据处理装置被发送至数据驱动装置。
作为另一示例，在数据处理装置以显示通信模式工作并持续了特定时间或更长时间的情况下，当发生解锁时，数据处理装置可以顺次重新执行命令通信模式和显示通信模式。在这种情况下，数据处理装置可以不重新执行均衡器测试模式。这里，该特定时间不是主通信信号高速工作的问题，而是可被认为由于瞬时的外部因素而发生了解锁的时间，并且例如可以是数百帧的时间。该操作方法可被确定为命令通信模式的数据中所包括的EQ测试的配置值。在该操作方法中，数据驱动装置需要维持由于EQ测试而产生的配置值，诸如EQ增益值等。
与此同时，在辅助通信信号以级联方式连接的***中，当仅在连接至数据处理装置的数据驱动装置中发生解锁时，在处于解锁状态的数据驱动装置和处于正常状态的数据驱动装置之间可能发生主通信信号的操作状态的差异，由此导致在显示装置中发生不必要的故障。
为了防止这样的故障，在识别出解锁时，数据处理装置可以在主通信信号中配置DC区段并持续了预定时间Tdataskip。由于该DC区段，处于正常状态的数据驱动装置可能不能训练时钟，使得所有的数据驱动装置在解锁状态下都具有相同的状态。
与此同时，上述说明可以应用于多个数据驱动装置在相同定时以命令通信模式接收数据的方法。
然而，本实施例不限于此，并且各数据驱动装置可以在命令通信模式下逐一地接收数据。以这种方式，仅在命令通信模式下接收到数据的数据驱动装置才可以生成并发送辅助通信信号，并且其它的数据驱动装置可以避开(bypass)辅助通信信号。另外，处理了命令通信模式的数据驱动装置可以将主通信信号改变为显示通信模式。改变为显示通信模式的数据驱动装置可以将从相邻的数据驱动装置接收到的辅助通信信号和数据驱动装置自身所生成的辅助通信信号合成，由此将合成后的结果输出至第二通信线。按顺序，一侧的数据驱动装置可以开始处理命令通信模式，并且下一数据驱动装置可以根据第二通信线的连接顺序顺次地执行命令通信模式。数据处理装置可以对连接至第二通信线的最后的数据驱动装置执行命令通信模式，然后可以进入显示通信模式。
与此同时，在解锁状态下还原通信的情况下，当数据处理装置进入命令通信模式时，可以选择是在相同定时针对多个数据驱动装置执行命令通信模式、还是针对各个数据驱动装置顺次地逐一执行命令通信模式。可以判断该选择，使得与初始序列相同的序列在解锁状态下还原通信，并且该判断值可以包括在以显示通信模式发送的配置数据中。
图25是示出可应用于实施例的命令通信模式的示例的图，并且图26是示出可应用于实施例的命令通信模式的另一示例的图。
参考图25和图26，数据处理装置T-Con和数据驱动装置SD-IC这两者在通电之后以命令通信模式工作。
首先，仅第一数据驱动装置SD-IC#1可以接收命令通信模式的数据(命令数据)。接着，第二数据驱动装置SD-IC#2可以根据所接收到的数据来控制LOCK线(第二通信线)。接着，在接收到CM-END码型(END消息)的情况下，主链路(主通信信号)可以以显示通信模式工作，并且可以停止LOCK线避开操作。
在针对所有SD-IC的命令数据配置完成之后，基于TX(数据处理装置)的主链路以显示通信模式工作。
相关申请的交叉引用
本申请要求2019年1月31日提交的韩国专利申请10-2019-0012322的优先权，如同在这里全部阐述一样，其通过引用而被包含于此以用于所有目的。

Claims (20)

1.一种数据处理装置，其通过通信线与数据驱动装置连接，所述数据驱动装置被配置为使用图像数据来驱动像素，所述数据处理装置包括：
第一通信单元，其被配置为将所述图像数据以第一数据速率经由第一通信线发送至所述数据驱动装置；以及
第二通信单元，其被配置为经由第二通信线从所述数据驱动装置接收用于接收所述图像数据的第一时钟的训练状态作为反馈，
其中，所述第一通信单元在发送所述图像数据之前，以比所述第一数据速率低的第二数据速率经由所述第一通信线发送用于发送和接收所述图像数据的设置值。
2.根据权利要求1所述的数据处理装置，其中，所述第一通信单元使用所述设置值来表示所述图像数据的数据速率、加扰的使用或游程长度受限编码即LRLC的使用。
3.根据权利要求1所述的数据处理装置，其中，所述第一通信单元还包括用于生成第二数据速率的通信信号的命令器，并且所述第二通信单元经由所述第二通信线接收所述第二数据速率的通信信号的接收状态作为反馈。
4.根据权利要求1所述的数据处理装置，其中，所述第一通信单元在显示通信模式下以所述第一数据速率且在命令通信模式下以所述第二数据速率发送所述图像数据，并且在所述命令通信模式和所述显示通信模式之间，使所述第一通信线的电压维持为预定直流电压并持续预定时间。
5.根据权利要求4所述的数据处理装置，其中，所述显示通信模式包括时钟训练时间段和链路训练时间段，并且在所述数据驱动装置中时钟训练完成的情况下，所述第二通信线的电压从第一电平改变为第二电平。
6.根据权利要求1所述的数据处理装置，其中，所述第一通信单元使用两个单位时间构成一位的曼彻斯特码来发送所述设置值，并且在将不同电压电平的信号分配至构成一位的所述两个单位时间的情况下，相应的位表示零。
7.根据权利要求6所述的数据处理装置，其中，所述第一通信单元使用包括第一时间段和第二时间段的通信协议来发送所述设置值，并且所述第一通信单元在所述第一时间段中发送零数据且在所述第二时间段中发送所述设置值。
8.根据权利要求7所述的数据处理装置，其中，所述数据驱动装置使用在所述第一时间段中接收到的零数据来训练用于所述第二数据速率的通信的第二时钟，并且经由所述第二通信线发送所述第二时钟的训练状态作为反馈。
9.根据权利要求7所述的数据处理装置，其中，所述第一通信单元在所述第二时间段内的第一阶段中发送开始消息，在所述第二时间段内的第二阶段中发送包括所述设置值的数据消息，并且在所述第二时间段内的第三阶段中发送包括校验和值的校验和消息。
10.根据权利要求1所述的数据处理装置，其中，所述第一通信单元在发送所述图像数据之前发送多个均衡器测试信号即多个EQ测试信号，并且所述数据驱动装置使用不同的均衡器设置值来接收所述多个EQ测试信号，各均衡器设置值被应用于各EQ测试信号以搜索EQ测试信号的接收速率高的均衡器设置值。
11.一种数据驱动装置，其被配置为将图像数据转换成数据电压，并且使用所述数据电压来驱动像素，所述数据驱动装置包括：
第一通信单元，其被配置为以第一数据速率从数据处理装置经由第一通信线接收所述图像数据；以及
第二通信单元，其被配置为将用于接收所述图像数据的第一时钟的训练状态作为反馈经由第二通信线发送至所述数据处理装置，
其中，所述第一通信单元以比所述第一数据速率低的第二数据速率经由所述第一通信线接收用于发送和接收所述图像数据的设置值。
12.根据权利要求11所述的数据驱动装置，还包括解扰器和解码器至少之一，所述解扰器被配置为将处于加扰状态的接收数据还原为处于原始状态的数据，所述解码器被配置为根据游程长度受限编码方法即LRLC方法来对数据进行解码。
13.根据权利要求12所述的数据驱动装置，其中，所述第一通信单元接收使用所述设置值来表示所述图像数据的数据速率、加扰的使用或LRLC的使用的值。
14.根据权利要求11所述的数据驱动装置，其中，所述第一通信单元在接收所述图像数据之前使用不同的均衡器设置值来接收多个均衡器测试信号即多个EQ测试信号，各均衡器设置值被应用于各EQ测试信号以搜索EQ测试信号的接收速率高的均衡器设置值。
15.根据权利要求14所述的数据驱动装置，其中，所述EQ测试信号包括EQ时钟码型和EQ链路数据，并且所述第一通信单元使用所述EQ时钟码型来训练所述第一时钟，并使用所述EQ链路数据来训练链路时钟。
16.根据权利要求15所述的数据驱动装置，其中，所述EQ链路数据包括第一EQ链路数据和第二EQ链路数据，其中，所述第一EQ链路数据包括符号集重复的码型，各符号集包含多个符号，并且所述第二EQ链路数据包括DC平衡和加扰的零符号。
17.根据权利要求15所述的数据驱动装置，其中，所述EQ链路数据包括第一EQ链路数据和第二EQ链路数据，其中，所述第一通信单元使用所述第一EQ链路数据来训练链路时钟，所述EQ时钟码型和所述第一EQ链路数据是在帧时间段内的帧垂直消隐时间段中接收到的，并且所述第二EQ链路数据是在所述帧时间段内的帧活动时间段中接收到的。
18.一种***，包括：
多个数据驱动装置，各数据驱动装置被配置为将图像数据转换成数据电压，并且使用所述数据电压来驱动像素；以及
数据处理装置，其被配置为将所述图像数据以第一数据速率经由第一通信线发送至所述数据驱动装置，
其中，所述数据处理装置在发送所述图像数据之前，以比所述第一数据速率低的第二数据速率经由所述第一通信线发送用于发送和接收所述图像数据的设置值。
19.根据权利要求18所述的***，其中，所述多个数据驱动装置中的各数据驱动装置经由第二通信线发送用于接收所述图像数据的第一时钟的训练状态作为反馈，其中所述第二通信线是以级联形式连接的。
20.根据权利要求19所述的***，其中，所述多个数据驱动装置中的各数据驱动装置将经由所述第一通信线以所述第二数据速率发送和接收的通信所用的反馈经由所述第二通信线发送至所述数据处理装置。
CN202010075613.7A 2019-01-31 2020-01-22 数据处理装置、数据驱动装置和用于驱动显示装置的*** Active CN111508407B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2019-0012322 2019-01-31
KR1020190012322A KR102598679B1 (ko) 2019-01-31 2019-01-31 디스플레이장치를 구동하기 위한 데이터처리장치, 데이터구동장치 및 시스템

Publications (2)

Publication Number Publication Date
CN111508407A true CN111508407A (zh) 2020-08-07
CN111508407B CN111508407B (zh) 2024-05-03

Family

ID=71837780

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010075613.7A Active CN111508407B (zh) 2019-01-31 2020-01-22 数据处理装置、数据驱动装置和用于驱动显示装置的***

Country Status (3)

Country Link
US (1) US11043155B2 (zh)
KR (1) KR102598679B1 (zh)
CN (1) CN111508407B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115203104A (zh) * 2022-05-30 2022-10-18 北京奕斯伟计算技术股份有限公司 数据传输方法、时序控制器、源极驱动芯片及***

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102610838B1 (ko) * 2019-12-23 2023-12-07 주식회사 엘엑스세미콘 디스플레이 장치의 데이터 송수신 방법 및 시스템
KR20220017249A (ko) * 2020-08-04 2022-02-11 엘지디스플레이 주식회사 표시 장치의 데이터 인터페이스 장치 및 방법
KR20220099166A (ko) 2021-01-04 2022-07-13 삼성디스플레이 주식회사 데이터 구동 회로 및 이를 포함하는 표시 장치
KR20230083852A (ko) * 2021-12-03 2023-06-12 주식회사 엘엑스세미콘 디스플레이패널을 구동하기 위한 데이터처리장치, 데이터구동장치 및 디스플레이구동장치
KR20230083850A (ko) * 2021-12-03 2023-06-12 주식회사 엘엑스세미콘 디스플레이패널을 구동하기 위한 데이터처리장치, 데이터구동장치 및 데이터구동방법
KR20230083853A (ko) * 2021-12-03 2023-06-12 주식회사 엘엑스세미콘 디스플레이패널을 구동하기 위한 데이터처리장치, 데이터구동장치 및 데이터구동방법
KR20230083851A (ko) * 2021-12-03 2023-06-12 주식회사 엘엑스세미콘 디스플레이패널을 구동하기 위한 데이터처리장치, 데이터구동장치 및 데이터구동방법
TWI813323B (zh) * 2022-06-07 2023-08-21 友達光電股份有限公司 顯示裝置及訊號品質調整方法
WO2024076076A1 (ko) * 2022-10-04 2024-04-11 주식회사 엘엑스세미콘 디스플레이 구동 방법 및 디스플레이 구동 장치

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101221741A (zh) * 2006-12-29 2008-07-16 美国凹凸微系有限公司 驱动显示设备的方法
CN101246677A (zh) * 2007-02-16 2008-08-20 株式会社瑞萨科技 半导体集成电路装置和数据处理器***
KR100937509B1 (ko) * 2009-05-13 2010-01-19 고화수 타이밍 컨트롤러, 컬럼 드라이버 및 이를 갖는 표시 장치
US20120146989A1 (en) * 2010-12-13 2012-06-14 Colin Whitby-Strevens Methods and apparatus for scrambler synchronization
CN106850178A (zh) * 2016-12-26 2017-06-13 中国科学院长春光学精密机械与物理研究所 多路高速串行图像数据的传输***
KR20180032738A (ko) * 2016-09-22 2018-04-02 엘지디스플레이 주식회사 멀티비전 시스템
US20180122295A1 (en) * 2016-11-01 2018-05-03 Samsung Display Co., Ltd. Display device and operating method thereof
CN108010488A (zh) * 2016-10-31 2018-05-08 乐金显示有限公司 显示装置
JP2018077441A (ja) * 2016-11-11 2018-05-17 キヤノン株式会社 表示装置およびその制御方法
CN108932934A (zh) * 2017-05-29 2018-12-04 乐金显示有限公司 显示装置及显示装置的驱动方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100661828B1 (ko) 2006-03-23 2006-12-27 주식회사 아나패스 직렬화된 멀티레벨 데이터 신호를 전달하기 위한디스플레이, 타이밍 제어부 및 데이터 구동부
JP2008134675A (ja) * 2006-11-27 2008-06-12 Seiko Epson Corp コンピュータ、プロジェクタシステムおよびデータ通信方法
TWI485678B (zh) 2012-09-17 2015-05-21 Novatek Microelectronics Corp 面板顯示裝置
KR102576159B1 (ko) 2016-10-25 2023-09-08 삼성디스플레이 주식회사 표시 장치 및 이의 구동 방법
US10971095B2 (en) * 2016-10-31 2021-04-06 Panasonic Corporation Liquid crystal display device and failure inspection method
TWI647603B (zh) * 2018-03-12 2019-01-11 Ili Technology Corp. 觸控顯示裝置之驅動方法、觸控顯示控制裝置及觸控顯示控制方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101221741A (zh) * 2006-12-29 2008-07-16 美国凹凸微系有限公司 驱动显示设备的方法
CN101246677A (zh) * 2007-02-16 2008-08-20 株式会社瑞萨科技 半导体集成电路装置和数据处理器***
KR100937509B1 (ko) * 2009-05-13 2010-01-19 고화수 타이밍 컨트롤러, 컬럼 드라이버 및 이를 갖는 표시 장치
US20120146989A1 (en) * 2010-12-13 2012-06-14 Colin Whitby-Strevens Methods and apparatus for scrambler synchronization
KR20180032738A (ko) * 2016-09-22 2018-04-02 엘지디스플레이 주식회사 멀티비전 시스템
CN108010488A (zh) * 2016-10-31 2018-05-08 乐金显示有限公司 显示装置
US20180122295A1 (en) * 2016-11-01 2018-05-03 Samsung Display Co., Ltd. Display device and operating method thereof
JP2018077441A (ja) * 2016-11-11 2018-05-17 キヤノン株式会社 表示装置およびその制御方法
CN106850178A (zh) * 2016-12-26 2017-06-13 中国科学院长春光学精密机械与物理研究所 多路高速串行图像数据的传输***
CN108932934A (zh) * 2017-05-29 2018-12-04 乐金显示有限公司 显示装置及显示装置的驱动方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115203104A (zh) * 2022-05-30 2022-10-18 北京奕斯伟计算技术股份有限公司 数据传输方法、时序控制器、源极驱动芯片及***
CN115203104B (zh) * 2022-05-30 2023-11-28 北京奕斯伟计算技术股份有限公司 数据传输方法、时序控制器、源极驱动芯片及***

Also Published As

Publication number Publication date
TW202030718A (zh) 2020-08-16
KR102598679B1 (ko) 2023-11-07
KR20200094912A (ko) 2020-08-10
US11043155B2 (en) 2021-06-22
US20200251036A1 (en) 2020-08-06
CN111508407B (zh) 2024-05-03

Similar Documents

Publication Publication Date Title
CN111508407B (zh) 数据处理装置、数据驱动装置和用于驱动显示装置的***
US10490158B2 (en) Data driving apparatus, data processing apparatus and driving system for display panel
US20230114906A1 (en) Data Processing Device and Data Driving Device for Driving Display Panel, and Display Device
CN111081182B (zh) 用于驱动显示装置的数据处理装置以及数据驱动装置
US11817027B2 (en) Data processing device, data driving device and system for driving display device
TW202134854A (zh) 用於驅動顯示裝置的資料處理裝置、資料驅動裝置和系統
US11164493B2 (en) Data processing device, data driving device, and system for driving display device
TW202213320A (zh) 用於驅動顯示裝置的資料驅動裝置、方法和系統
CN109872672B (zh) 数据驱动装置、数据处理装置以及显示驱动***
TWI842822B (zh) 數據處理裝置、數據驅動裝置和用於驅動顯示裝置的系統
TWI845549B (zh) 用於驅動顯示裝置的資料處理裝置以及資料驅動裝置
US11948488B2 (en) Data processing device, data driving device, and system for driving display device
KR102265723B1 (ko) 저전압 차등 시그널 시스템 및 이를 채용한 표시장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant