CN111418054A - 半导体装置及其制造方法 - Google Patents

半导体装置及其制造方法 Download PDF

Info

Publication number
CN111418054A
CN111418054A CN201880077679.0A CN201880077679A CN111418054A CN 111418054 A CN111418054 A CN 111418054A CN 201880077679 A CN201880077679 A CN 201880077679A CN 111418054 A CN111418054 A CN 111418054A
Authority
CN
China
Prior art keywords
region
semiconductor layer
effect transistor
field effect
channel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201880077679.0A
Other languages
English (en)
Inventor
福崎勇三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Publication of CN111418054A publication Critical patent/CN111418054A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823821—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0924—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/107—Substrate region of field-effect devices
    • H01L29/1075—Substrate region of field-effect devices of field-effect transistors
    • H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41791—Source or drain electrodes for field effect devices for transistors with a horizontal current flow in a vertical sidewall, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823462—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本公开的半导体装置设置有：第一场效应晶体管10，其具有至少两个沟道结构部分11，每个沟道结构部分11具有纳米线结构40或纳米片结构；以及第二场效应晶体管20，其具有鳍结构，其中，所述沟道结构部分11在第一场效应晶体管的厚度方向上彼此隔开。

Description

半导体装置及其制造方法
技术领域
本公开涉及一种半导体装置及其制造方法，并且更具体地，涉及一种包括具有纳米线结构或纳米片结构的场效应晶体管和具有鳍结构的场效应晶体管的半导体装置及其制造方法。
背景技术
从2012年以来先进MOS晶体管的规模趋势来看，体平面结构的MOSFET一直是20nm一代的主流。从14nm一代开始，采用具有鳍结构的FET(为了方便起见，称为“鳍FET”)或具有完全耗尽绝缘体上硅(FD-SOI)结构的FET(为了方便起见，称为“FD-SOI FET”)已经成为一种趋势。顺便提及，与栅极长度的缩放密切相关的硅层的厚度(即鳍FET中的鳍结构的厚度或FD-SOI FET中的硅层的厚度)对于减小FET的尺寸是重要的，并且认为硅层的厚度限制为5nm。
一种克服构成这种FET的沟道形成区域的硅层厚度限制的技术包括具有纳米线结构的FET(为方便起见，称为“纳米线FET”)(例如，参见PCT日文翻译专利公开号2014-505995)。此外，由于施加到沟道形成区域的电场在纳米线FET中很强，所以具有由纳米线结构构成的沟道形成区域的纳米线FET可以具有比鳍FET等的栅极长度更短的栅极长度，其中，纳米线结构具有与鳍FET和FD-SOI FET中的硅层的厚度相同的直径。据说，鳍FET等中的栅极长度的下限是硅层的厚度的三倍，纳米线FET中的栅极长度的下限是纳米线结构的直径的两倍。
引文列表
专利文献
专利文献1：PCT日文翻译专利公开号2014-505995
发明内容
本发明要解决的问题
随着缩放的进行，FET被认为从鳍FET等过渡到纳米线FET。此时，具有高工作电压的FET需要形成在同一芯片上，FET用于连接到外部电源的电路和用于输入或输出外部信号的电路(I/O电路)。最近的FET的驱动电压通常为例如1.5伏、1.8伏或3.3伏，并且主要从可靠性的角度来看，栅绝缘膜被设置得较厚。然而，很难从纳米线FET构成满足这些要求的FET。
因此，本公开的目的是提供一种半导体装置及其制造方法，该半导体装置能够允许具有较低驱动电压的FET和具有较高驱动电压的FET共存。
问题的解决方案
用于实现上述目的的根据本公开的半导体装置包括：
第一场效应晶体管，其包括至少两个沟道结构单元，每个沟道结构单元具有纳米线结构或纳米片结构；以及
第二场效应晶体管，其具有鳍结构，其中，
所述沟道结构单元在第一场效应晶体管的厚度方向上彼此隔开。
用于实现上述目的的根据本公开的第一模式的制造半导体装置的方法包括以下步骤：
(A)在基底的第一区域和第二区域中，在第一区域上形成第一牺牲层，并且接下来在第一牺牲层上和第二区域上形成第一半导体层；
(B)在第一区域中的第一半导体层上形成第二牺牲层，并且接下来在第二区域中的第二牺牲层上和第二区域中的第一半导体层上形成第二半导体层；
(C)在第一区域上形成包括第一半导体层、第一牺牲层、第二半导体层和第二牺牲层的堆叠结构体，并且接下来去除所述堆叠结构体中的第二牺牲层和第一牺牲层的部分；
(C-1)在第一区域获得第一结构体，该第一结构体包括包含堆叠结构体的源极/漏极区域以及包含第一半导体层和与第一半导体层间隔开的第二半导体层的沟道结构单元；并且
(C-2)在第二区域获得第二结构体，该第二结构体包括包含第一半导体层和第二半导体层的堆叠结构的源极/漏极区域以及沟道形成区域；并且
(D)在第一结构体的沟道结构单元中和第二结构体的沟道形成区域中形成栅绝缘膜和栅电极，并且因此分别在第一区域和第二区域中获得第一场效应晶体管和第二场效应晶体管。
用于实现上述目的的根据本公开的第二模式的制造半导体装置的方法包括以下步骤：
(A)在基底的第一区域和第二区域上形成第一半导体层；
(B)在第一半导体层上形成牺牲层，接下来去除第二区域中的牺牲层，在第一区域中的牺牲层上形成第二半导体层，并且在第二区域中的第一半导体层上形成第二半导体层；
(C)在第一区域形成包括第二半导体层、牺牲层、第一半导体层的堆叠结构体，并且接下来去除堆叠结构体中的牺牲层的一部分；
(C-1)在第一区域获得第一结构体，该第一结构体包括包含堆叠结构体的源极/漏极区域以及包含第一半导体层和与第一半导体层间隔开的第二半导体层的沟道结构单元；并且
(C-2)在第二区域获得第二结构体，该第二结构体包括包含第一半导体层和第二半导体层的堆叠结构的源极/漏极区域以及沟道形成区域；并且
(D)在第一结构体的沟道结构单元中和第二结构体的沟道形成区域中形成栅绝缘膜和栅电极，并且因此分别在第一区域和第二区域中获得第一场效应晶体管和第二场效应晶体管。
用于实现上述目的的根据本公开的第三模式的制造半导体装置的方法包括以下步骤：
(A)在基底的第一a区域、第一b区域、第二a区域和第二b区域中，在第一a区域、第一b区域和第二a区域上形成第一A半导体层，并且接下来在第一a区域和第一b区域中的第一A半导体层上和第二b区域上形成第一B半导体层；
(B)在第一a区域和第一b区域中的第一B半导体层上和在第二a区域中的第一A半导体层上形成第二A半导体层，并且接下来在第一a区域和第一b区域中的第二A半导体层上和在第二b区域中的第一B半导体层上形成第二B半导体层；
(C)在第一a区域中形成包括第二B半导体层、第二A半导体层、第一B半导体层和第一A半导体层的第一堆叠结构体，并且在第一b区域中形成包括第二B半导体层、第二A半导体层、第一B半导体层和第一A半导体层的第二堆叠结构体；
(D)去除第一a区域中的第一堆叠结构体中的第二B半导体层和第一B半导体层的一部分，并且去除第一b区域中的第二堆叠结构体中的第二A半导体层和第一A半导体层的一部分；
(D-1)在第一a区域获得第一A结构体，该第一A结构体包括包含第一堆叠结构体的源极/漏极区域以及包含第一A半导体层和与第一A半导体层间隔开的第二A半导体层的沟道结构单元；
(D-2)在第一b区域获得第一B结构体，该第一B结构体包括包含第二堆叠结构体的源极/漏极区域以及包含第一B半导体层和与第一B半导体层间隔开的第二B半导体层的沟道结构单元；
(D-3)在第二a区域获得第二A结构体，该第二A结构体包括包含第一A半导体层和第二A半导体层的堆叠结构的源极/漏极区域以及沟道形成区域；
(D-4)在第二b区域获得第二B结构体，该第二B结构体包括包含第一B半导体层和第二B半导体层的堆叠结构的源极/漏极区域以及沟道形成区域；并且
(E)在第一A结构体和第一B结构体中的沟道结构单元中以及在第二A结构体和第二B结构体中的沟道形成区域中形成栅绝缘膜和栅电极，并且因此，分别在基底的第一a区域、第一b区域、第二a区域和第二b区域中获得第一A场效应晶体管、第一B场效应晶体管、第二A场效应晶体管和第二B场效应晶体管。
附图说明
[图1]图1A和图1B是根据示例1的半导体装置的示意性局部端视图以及根据示例1的半导体装置的沟道结构单元、沟道形成区域和源极/漏极区域的示意性布局图；
[图2]图2A、图2B和图2C是用于描述根据示例1的半导体装置的制造方法的基底等的示意性局部端视图；
[图3]图3A、图3B和图3C是继图2C之后用于描述根据示例1的半导体装置的制造方法的基底等的示意性局部端视图；
[图4]图4A、图4B和图4C是继图3C之后用于描述根据示例1的半导体装置的制造方法的基底等的示意性局部端视图；
[图5]图5A、图5B和图5C是继图4C之后用于描述根据示例1的半导体装置的制造方法的基底等的示意性局部端视图；
[图6]图6A和图6B是继图5C之后用于描述根据示例1的半导体装置的制造方法的基底等的示意性局部端视图；
[图7]图7A和图7B是继图6B之后用于描述根据示例1的半导体装置的制造方法的基底等的示意性局部端视图；
[图8]图8A和图8B是继图7B之后用于描述根据示例1的半导体装置的制造方法的基底等的示意性局部端视图；
[图9]图9A和图9B是继图8B之后用于描述根据示例1的半导体装置的制造方法的基底等的示意性局部端视图；
[图10]图10A和图10B是继图9B之后用于描述根据示例1的半导体装置的制造方法的基底等的示意性局部端视图；
[图11]图11A和图11B是继图10B之后用于描述根据示例1的半导体装置的制造方法的基底等的示意性局部端视图；
[图12]图12是继图11B之后用于描述根据示例1的半导体装置的制造方法的基底等的示意性局部端视图；
[图13]图13是根据示例2的半导体装置的示意性局部剖视图；
[图14]图14A、图14B和图14C是用于描述根据示例2的半导体装置的制造方法的基底等的示意性局部端视图；
[图15]图15A、图15B和图15C是继图14C之后用于描述根据示例2的半导体装置的制造方法的基底等的示意性局部端视图；
[图16]图16A、图16B和图16C是继图15C之后用于描述根据示例2的半导体装置的制造方法的基底等的示意性局部端视图；
[图17]图17A和图17B是继图16C之后用于描述根据示例2的半导体装置的制造方法的基底等的示意性局部端视图；
[图18]图18A和图18B是继图17B之后用于描述根据示例2的半导体装置的制造方法的基底等的示意性局部端视图；
[图19]图19A和图19B是继图18B之后用于描述根据示例2的半导体装置的制造方法的基底等的示意性局部端视图；
[图20]图20A和图20B是继图19B之后用于描述根据示例2的半导体装置的制造方法的基底等的示意性局部端视图；
[图21]图21A、图21B和图21C是继图20B之后用于描述根据示例2的半导体装置的制造方法的基底等的示意性局部端视图；
[图22]图22A和图22B是继图21C之后用于描述根据示例2的半导体装置的制造方法的基底等的示意性局部端视图；
[图23]图23是根据示例3的半导体装置的示意性局部剖视图；
[图24]图24A和图24B是用于描述根据示例3的半导体装置的制造方法的基底等的示意性局部端视图；
[图25]图25A和图25B是继图24B之后用于描述根据示例3的半导体装置的制造方法的基底等的示意性局部端视图；
[图26]图26A和图26B是继图25B之后用于描述根据示例3的半导体装置的制造方法的基底等的示意性局部端视图；
[图27]图27A和图27B是继图26B之后用于描述根据示例3的半导体装置的制造方法的基底等的示意性局部端视图；
[图28]图28A和图28B是继图27B之后用于描述根据示例3的半导体装置的制造方法的基底等的示意性局部端视图；
[图29]图29A和图29B是继图28B之后用于描述根据示例3的半导体装置的制造方法的基底等的示意性局部端视图；
[图30]图30A和图30B是继图29B之后用于描述根据示例3的半导体装置的制造方法的基底等的示意性局部端视图；
[图31]图31A和图31B是继图30B之后用于描述根据示例3的半导体装置的制造方法的基底等的示意性局部端视图；
[图32]图32A和图32B是图31B之后的用于描述根据示例3的半导体装置的制造方法的基底等的示意性局部端视图；
[图33]图33A和图33B是继图32B之后用于描述根据示例3的半导体装置的制造方法的基底等的示意性局部端视图；
[图34]图34A和图34B是继图33B之后用于描述根据示例3的半导体装置的制造方法的基底等的示意性局部端视图；
[图35]图35A和图35B是继图34B之后用于描述根据示例3的半导体装置的制造方法的基底等的示意性局部端视图；
[图36]图36是根据示例4的半导体装置的示意性局部剖视图；
[图37]图37A和图37B是用于描述根据示例4的半导体装置的制造方法的基底等的示意性局部端视图；
[图38]图38A和图38B是继图37B之后用于描述根据示例4的半导体装置的制造方法的基底等的示意性局部端视图；
[图39]图39A和图39B是继图38B之后用于描述根据示例4的半导体装置的制造方法的基底等的示意性局部端视图；
[图40]图40A和图40B是继图39B之后用于描述根据示例4的半导体装置的制造方法的基底等的示意性局部端视图；
[图41]图41A和图41B是继图40B之后用于描述根据示例4的半导体装置的制造方法的基底等的示意性局部端视图；
[图42]图42A和图42B是继图41B之后用于描述根据示例4的半导体装置的制造方法的基底等的示意性局部端视图；
[图43]图43A和图43B是继图42B之后用于描述根据示例4的半导体装置的制造方法的基底等的示意性局部端视图；
[图44]图44A和图44B是继图43B之后用于描述根据示例4的半导体装置的制造方法的基底等的示意性局部端视图。
具体实施方式
在下文中，将参考附图基于示例描述本公开。本公开不限于示例，示例中的各种数值和材料是示例。注意，将按以下顺序给出描述。
1.根据本公开的半导体装置以及根据本公开的第一模式至第三模式的制造半导体装置的方法的概述
2.示例1(根据本公开的半导体装置和根据本公开的第一模式的制造半导体装置的方法)
3.示例2(根据本公开的半导体装置的修改以及根据本公开的第二模式的制造半导体装置的方法)
4.示例3(根据本公开的半导体装置的修改以及根据本公开的第三模式的制造半导体装置的方法)
5.示例4(根据本公开的半导体装置的修改以及根据示例1和示例2的制造半导体装置的方法的修改)
6.其他
<根据本公开的半导体装置以及根据本公开的第一模式至第三模式的制造半导体装置的方法的概述>
根据本公开的半导体装置或通过根据本公开的第一模式或第二模式的制造半导体装置的方法获得的半导体装置有利地满足：
0.90≤HL/HH≤1.04，
其中，沟道结构单元的总高度为HL，并且第二场效应晶体管的沟道形成区域的高度为HH。此外，通过根据本公开的第三模式的制造半导体装置的方法获得的半导体装置有利地满足：
0.91≤HL-1A/HH-2A≤1.04；以及
0.90≤HL-1B/HH-2B≤1.03，
其中，
第一A场效应晶体管的沟道结构单元的总高度是HL-1A，
第一B场效应晶体管沟道结构单元的总高度为HL-1B，
第二A场效应晶体管的沟道形成区域的高度是HH-2A，以及
第二B场效应晶体管沟道形成区域的高度是HH-2B。
在包括上述有利形式的根据本公开的半导体装置或通过包括上述有利形式的根据本公开的第一模式和第二模式的制造半导体装置的方法获得的半导体装置中，用于第一场效应晶体管的栅绝缘膜和栅电极可以形成在第一场效应晶体管中的沟道结构单元中，并且用于第二场效应晶体管的栅绝缘膜和栅电极可以形成在第二场效应晶体管中的沟道形成区域中。即，在第一场效应晶体管中，沟道结构单元在第一场效应晶体管的厚度方向上彼此隔开，并且沟道结构单元的外周至少部分地沿圆周方向被栅绝缘膜覆盖，并且栅电极形成在栅绝缘膜上。即，栅绝缘膜和栅电极形成在沟道结构单元和沟道结构单元之间，并且沟道结构单元和沟道结构单元之间的空间嵌入有栅绝缘膜和栅电极。沟道结构单元的总高度HL是配置构成沟道结构单元的纳米线结构(不包括栅绝缘膜和栅电极)的材料(例如，Si和SiGe)的总直径，或者是构成纳米片结构(不包括栅绝缘膜和栅电极)的材料(例如，Si和SiGe)的总厚度。沟道形成区域的高度HL是构成沟道形成区域的半导体层的总厚度。
此外，在通过根据本公开的第三模式的制造半导体装置的方法获得的包括上述有利形式的半导体装置中，
在第一A场效应晶体管的沟道结构单元中形成第一A场效应晶体管的栅绝缘膜和栅电极，
在第一B场效应晶体管的沟道结构单元中形成第一B场效应晶体管的栅绝缘膜和栅电极，
在第二A场效应晶体管的沟道形成区域中形成第二A场效应晶体管的栅绝缘膜和栅电极，并且
在第二B场效应晶体管的沟道形成区域中形成第二B场效应晶体管的栅绝缘膜和栅电极，如上所述。
此外，在根据本公开的包括上述各种有利形式的半导体装置中，第一场效应晶体管可以由n沟道第一场效应晶体管和p沟道第一场效应晶体管的组合构成。然后，n沟道第一场效应晶体管和p沟道第一场效应晶体管中的一个第一场效应晶体管中的沟道结构单元可以形成在奇数级的层(第一层、第三层等)中，并且另一第一场效应晶体管的沟道结构单元可以形成在偶数级的层(第二层、第四层等)中。此外，在这些情况下，n沟道第一场效应晶体管中的沟道结构单元可以包含Si，并且p沟道第一场效应晶体管中的沟道结构单元可以包含SiGe。仅由构成栅电极的材料的功函数确定第一场效应晶体管是n沟道第一场效应晶体管还是p沟道第一场效应晶体管。
此外，在根据本公开的包括上述各种有利形式的半导体装置中，第二场效应晶体管可以由n沟道第二场效应晶体管和p沟道第二场效应晶体管的组合构成。然后，在这种情况下，n沟道第二场效应晶体管中的沟道形成区域可以包含Si，并且p沟道第二场效应晶体管中的沟道形成区域可以包含SiGe。仅由构成栅电极的材料的功函数确定第二场效应晶体管是n沟道第二场效应晶体管还是p沟道第二场效应晶体管。
可选地，在根据本公开的包括上述各种有利形式的半导体装置中，第二场效应晶体管可以由n沟道第二场效应晶体管构成。
此外，在根据本公开的包括上述各种有利形式和配置的半导体装置或者通过根据本公开的第一模式和第二模式的制造半导体装置的方法获得的包括上述各种有利形式的半导体装置中，第一场效应晶体管可以被配置为低耐压/场效应晶体管，并且第二场效应晶体管可以被配置为高耐压/场效应晶体管。然后，在这种情况下，施加到第一场效应晶体管的栅电极的电压是0.5伏到0.8伏，并且施加到第二场效应晶体管的栅电极的电压是1.5伏到3伏。在此处，场效应晶体管是适合作为低耐压/场效应晶体管还是高耐压/场效应晶体管在很大程度上取决于构成场效应晶体管的栅绝缘膜的厚度。
此外，在通过根据本公开的第三模式的制造半导体装置的方法获得的包括上述各种有利形式的半导体装置(下文中，称为根据本公开的第三模式的半导体装置等)中，
第一A场效应晶体管可以是n沟道第一场效应晶体管和p沟道第一场效应晶体管中的一个第一场效应晶体管，并且
第一B场效应晶体管可以是n沟道第一场效应晶体管和p沟道第一场效应晶体管中的另一第一场效应晶体管，并且
第二A场效应晶体管可以是n沟道第二场效应晶体管和p沟道第二场效应晶体管中的一个第二场效应晶体管，并且
第二B场效应晶体管可以是n沟道第二场效应晶体管和p沟道第二场效应晶体管中的另一第二场效应晶体管。
可选地，在根据本公开的第三模式的半导体装置等中，
第一A场效应晶体管可以是n沟道第一场效应晶体管和p沟道第一场效应晶体管中的一个第一场效应晶体管，并且
第一B场效应晶体管可以是n沟道第一场效应晶体管和p沟道第一场效应晶体管中的另一第一场效应晶体管，并且
第二A场效应晶体管和第二B场效应晶体管可以是n沟道第二场效应晶体管和p沟道第二场效应晶体管中的一个第二场效应晶体管。
然后，第一A场效应晶体管中的沟道结构单元可以形成在奇数级的层(第一层、第三层等)中，并且第一B场效应晶体管的沟道结构单元可以形成在偶数级的层(第二层、第四层等)中。
此外，在这些情况下，
n沟道各种场效应晶体管中的沟道结构单元包含Si，
p沟道各种场效应晶体管中的沟道结构单元包含SiGe，
n沟道各种场效应晶体管中的沟道形成区域包含Si，并且
p沟道各种场效应晶体管中的沟道形成区域包含SiGe。
此外，在根据本公开的第三模式的包括上述各种有利形式和配置的半导体装置等中，
第一A场效应晶体管和第一B场效应晶体管可以是低耐压/场效应晶体管，并且
第二A场效应晶体管和第二B场效应晶体管可以是高耐压/场效应晶体管。然后，在这种情况下，
施加到第一A场效应晶体管和第一B场效应晶体管的栅电极的电压可以是0.5伏至0.8伏，并且
施加到第二A场效应晶体管和第二B场效应晶体管的栅电极的电压可以是1.5伏至3伏。
在包括上述各种有利形式和配置的根据本公开的半导体装置、通过根据本公开的第一模式和第二模式的制造半导体装置的方法获得的包括上述各种有利形式和配置的半导体装置以及根据本公开的第三模式的包括上述各种有利形式和配置的半导体装置等(下文中，这些半导体装置可以统称为“根据本公开的半导体装置等”)中，构成栅电极的材料的示例包括TiN、TaN、Al、TiAl和W，以便在使用Si构成沟道结构单元或沟道形成区域的情况下具有n沟道各种场效应晶体管。同时，构成栅电极的材料的示例包括TiN和W，以便在使用SiGe构成沟道结构单元或沟道形成区域的情况下具有p沟道各种场效应晶体管。此外，构成栅绝缘膜的材料的示例包括SiON和SiO2以及高介电常数材料(所谓的高k材料)，例如，Hf02、HfAlON和Y2O3。
在根据本公开的半导体装置等中，基底的示例包括硅半导体基板和SOI基板。半导体层有利地具有结晶性。然而，半导体层可以是多晶的，或者在某些情况下可以是非晶的。牺牲层有利地具有结晶性。然而，牺牲层可以是多晶的，或者在某些情况下可以是非晶的。在使用Si来构成半导体层的情况下，例如，可以使用SiGe来构成牺牲层。在使用SiGe来构成半导体层的情况下，例如，可以使用Si来构成牺牲层。注意，牺牲层的材料不限于上述材料。简而言之，可以使用任何材料，只要该材料在去除牺牲层时在牺牲层和半导体层之间具有大的蚀刻选择性，此外，例如，在使用Si构成半导体层的情况下，构成牺牲层的材料的示例包括Ge。形成半导体层和牺牲层的方法的示例包括外延CVD法、等离子体CVD法和原子层沉积法(ALD法)。
在根据本公开的半导体装置等中，在第一场效应晶体管的厚度方向上的沟道结构单元的数量可以是两个或更多，并且在与第一场效应晶体管的厚度方向正交的方向上的沟道结构单元的数量可以是一个或两个或更多。在根据本公开配置每个半导体装置等的纳米线结构中，包含例如直径为5至10nm的Si或SiGe的线的两端由构成源极/漏极区域的堆叠结构体、第一堆叠结构体或第二堆叠结构体支撑。此外，在根据本公开的配置每个半导体装置等的纳米片结构中，例如，包含Si或SiGe并且具有例如宽度×厚度(10至50nm)×(5至10nm)的大致矩形横截面形状的材料的两端由构成源极/漏极区域的堆叠结构体、第一堆叠结构体或第二堆叠结构体支撑。注意，是否包括纳米线结构或纳米片结构取决于构成该结构的材料的厚度和宽度。
具有鳍结构的场效应晶体管包括：具有矩形横截面形状的沟道形成区域，该沟道形成区域是具有堆叠在基底上的第一半导体层和第二半导体层的沟道形成区域、具有堆叠在基底上的第一A半导体层和第二A半导体层的沟道形成区域或者具有堆叠在基底上的第一B半导体层和第二B半导体层的沟道形成区域；形成在沟道形成区域的两端并从沟道形成区域延伸的源极/漏极区域；从沟道形成区域的顶部到侧表面形成的栅绝缘膜；以及形成在栅绝缘膜上的栅电极。
在半导体装置中，如何设置第一场效应晶体管和第二场效应晶体管取决于半导体装置所需的规格，并且因此不能无条件地指定。例如，半导体装置所需的规格的示例包括但不限于由第一场效应晶体管配置逻辑电路并且由第二场效应晶体管配置与外部交换信号等的晶体管的形式、成像装置中的光接收元件由第二场效应晶体管控制并且控制成像装置的逻辑电路由第一场效应晶体管配置的形式、以及由第一场效应晶体管和与外部交换信号等的晶体管配置的CPU、GPU等由第二场效应晶体管配置的形式。
[示例1]
示例1涉及根据本公开的半导体装置和根据本公开的第一模式的制造半导体装置的方法。图1A示出了根据示例1的半导体装置的示意性局部端视图，并且图1B示出了根据示例1的半导体装置的沟道结构单元、沟道形成区域和源极/漏极区域的示意性布局图。注意，图1A是沿着图1B中箭头A-A的示意性局部端视图。
根据示例1的半导体装置包括：
第一场效应晶体管10，其包括至少两个沟道结构单元11(在所示的示例中，在厚度方向上为两个)，每个沟道结构单元11具有纳米线结构或纳米片结构(在所示的示例中为纳米线结构40')；以及
第二场效应晶体管20，其具有鳍结构，其中，
沟道结构单元11在第一场效应晶体管10的厚度方向上彼此隔开。在所示的示例中，一个沟道结构单元11在宽度方向上包括三个纳米线结构40'。
在示例1中，第一半导体层41和第二半导体层42包含Si，第一牺牲层61和第二牺牲层62包含SiGe，并且基底30包括硅半导体基板。
然后，在示例1中的半导体装置中，沟道结构单元11的总高度HL和第二场效应晶体管20的沟道形成区域21的高度HH之间的关系满足：
0.90≤HL/HH≤1.04。
具体地，例如，
纳米线结构40'的直径＝9nm，
HL＝18.5nm，以及
HH＝18.5nm。
此外，在示例1中的半导体装置中，第一场效应晶体管10的栅绝缘膜12和栅电极16形成在第一场效应晶体管10中的沟道结构单元11中，并且第二场效应晶体管20的栅绝缘膜22和栅电极26形成在第二场效应晶体管20中的沟道形成区域21中。即，在第一场效应晶体管10中，栅绝缘膜12和栅电极16形成在沟道结构单元11和沟道结构单元11之间，并且沟道结构单元11和沟道结构单元11之间的空间嵌入有栅绝缘膜12和栅电极16。第一场效应晶体管10和第二场效应晶体管20是n沟道场效应晶体管。构成栅电极16和26的材料的示例包括TiN、TaN、Al、TiAl和W。此外，构成栅绝缘膜12和22的一部分的栅绝缘膜13和23包含SiON，栅绝缘膜24包含SiO2，并且构成栅绝缘膜12和22的其余部分的栅绝缘膜15和25包含高介电常数材料，具体地，HfO2。
然后，在示例1中的半导体装置中，第一场效应晶体管10是低耐压/场效应晶体管，第二场效应晶体管20是高耐压/场效应晶体管，施加到第一场效应晶体管10的栅电极16的电压是0.5伏至0.8伏，并且施加到第二场效应晶体管20的栅电极26的电压是1.5伏至3伏。
在下文中，将参考图2A、图2B、图2C、图3A、图3B、图3C、图4A、图4B、图4C、图5A、图5B、图5C、图6A、图6B、图7A、图7B、图8A、图8B、图9A、图9B、图10A、图10B、图11A、图11B和图12描述根据示例1的半导体装置的制造方法。这些附图是与沿着图1B中的箭头A-A截取的示意性局部端视图类似的示意性局部端视图。
[进程-100]
首先，在基底30的第一区域31和第二区域32中，第一牺牲层61形成在第一区域31上，并且接下来，第一半导体层41形成在第一牺牲层61和第二区域32上。
[进程-100A]
具体地，首先，基于外延CVD法在基底30的整个表面上形成第一牺牲层61(参见图2A)，并且然后在第一牺牲层61上形成具有期望的抗蚀剂图案的抗蚀剂71A(参见图2B)。然后，图案化第一区域31上的第一牺牲层61，并且去除第二区域32上的第一牺牲层61，并且然后去除抗蚀剂71A，由此可以在第一区域31上形成第一牺牲层61(参见图2C)。
[进程-100B]
接下来，基于外延CVD法在整个表面上形成第一半导体层41(参见图3A)，并且然后在第一半导体层41上形成具有期望的抗蚀剂图案的抗蚀剂71B(参见图3B)。然后，图案化第一半导体层41，并且然后去除抗蚀剂71B，由此可以在第一牺牲层61和第二区域32上形成第一半导体层41(参见图3C)。
[进程-110]
接下来，在第一区域31中的第一半导体层41上形成第二牺牲层62，并且接下来，在第二区域32中的第二牺牲层62和第一半导体层41上形成第二半导体层42。
[进程-110A]
具体地，基于外延CVD法在整个表面上形成第二牺牲层62(参见图4A)，并且然后在第二牺牲层62上形成具有期望的抗蚀剂图案的抗蚀剂71C。然后，图案化第一区域31上的第二牺牲层62，并且去除第二区域32上的第二牺牲层62，并且然后去除抗蚀剂71C，由此可以在第一区域31中的第一半导体层41上形成第二牺牲层62(参见图4C)。
[进程-110B]
接下来，基于外延CVD法在整个表面上形成第二半导体层42(参见图5A)，并且然后在第二半导体层42上形成具有期望的抗蚀剂图案的抗蚀剂71D(参见图5B)。然后，图案化第二半导体层42，并且去除抗蚀剂71D，由此第二半导体层42可以形成在第二区域32上的第二牺牲层62上和第一半导体层41上(参见图5C)。
[进程-120]
此后，包括第一牺牲层61、第一半导体层41、第二牺牲层62和第二半导体层42的堆叠结构体10”形成在第一区域31上，并且接下来，去除堆叠结构体10”中的第二牺牲层62和第一牺牲层61的部分。
[进程-120A]
具体地，在整个表面上形成具有期望的抗蚀剂图案的抗蚀剂71E(参见图6A)。然后，图案化第一区域31中的第二半导体层42、第二牺牲层62、第一半导体层41和第一牺牲层61，并且图案化第二区域32中的第二半导体层42和第一半导体层41，并且进一步，蚀刻基底30的一部分，由此可以获得图6B中所示的结构。根据抗蚀剂71E的宽度，获得纳米线结构或纳米片结构。
与上述一起，在第二场效应晶体管20中形成包括第一半导体层41和第二半导体层42的源极/漏极区域27。此外，在第一场效应晶体管10中形成包括第一半导体层41、第一牺牲层61、第二半导体层42和第二牺牲层62的源极/漏极区域17。
[进程-120B]
接下来，基于CVD法在整个表面上形成包含SiO2的绝缘层91，并且然后执行平坦化处理，由此可以获得图7A所示的结构。接下来，在第一区域31中形成抗蚀剂71F(参见图7B)，并且然后蚀刻第二区域32中的绝缘层91，由此可以获得图8A所示的结构。通过用绝缘层91嵌入基底30的顶部来形成元件隔离区域82。此后，去除抗蚀剂71F，并且在第二区域32中形成抗蚀剂71G(参见图8B)，然后蚀刻第一区域31中的绝缘层91(参见图9A)，并且去除抗蚀剂71G(参见图9B)。此外，然后，去除抗蚀剂71E，由此可以在第一区域31中形成包括第二半导体层42、第二牺牲层62、第一半导体层41和第一牺牲层61的堆叠结构体10”(参见图10A)。通过用绝缘层91嵌入基底30的顶部来形成元件隔离区域81。
[进程-120C]
然后，使用对构成第一半导体层41和第二半导体层42的材料(Si)具有蚀刻选择性的蚀刻剂来去除包含SiGe的第一牺牲层61和第二牺牲层62，由此可以获得图10B所示的结构。具有纳米线结构40’的第一场效应晶体管10的沟道结构单元11的两端由第一场效应晶体管10的源极/漏极区域17支撑。
以这种方式，可以获得
(C-1)在第一区域31中的第一结构体10'，第一结构体10'包括具有堆叠结构体10”的源极/漏极区域17和包括第一半导体层41和与第一半导体层41间隔开的第二半导体层42的沟道结构单元11，以及
(C-2)在第二区域32中的第二结构体20'，第二结构体20'包括具有第一半导体层41和第二半导体层42的堆叠结构的源极/漏极区域27以及沟道形成区域21。
[进程-130]
此后，在第一结构体10'的沟道结构单元11中和第二结构体20'的沟道形成区域21中形成栅绝缘膜12和22以及栅电极16和26，由此分别在第一区域31和第二区域32中获得第一场效应晶体管10和第二场效应晶体管20。
[进程-130A]
具体地，首先，形成包括期望的抗蚀剂图案的抗蚀剂层(未示出)，并且对第一结构体10'的沟道结构单元11和第二结构体20'的沟道形成区域21进行热氧化处理，由此形成包含SiON的栅绝缘膜的部分13和23(参见图11A)。通过执行热氧化处理，具有纳米线结构的第一场效应晶体管的沟道结构单元的横截面形状变成圆形。这同样适用于以下示例。
[进程-130B]
接下来，去除抗蚀剂层，然后在整个表面上形成包含SiN的掩模层(未示出)，去除沟道形成区域21中的掩模层，并且露出沟道形成区域21上形成的栅绝缘膜的一部分23。然后，进行热氧化处理，由此在第二结构体20'的沟道形成区域21中形成包含热氧化膜的栅绝缘膜的一部分24(参见图11B)。此后，去除掩模层。
[进程-130C]
接下来，基于原子层沉积(ALD)方法，在栅绝缘膜的部分13和24上形成包含HfO2的栅绝缘膜的剩余部分15和25(参见图12)。形成在第二结构体20'的沟道形成区域21中的栅绝缘膜23、24和25的总厚度大于形成在第一结构体10'的沟道结构单元11中的栅绝缘膜13和15的厚度。
[进程-130D]
此后，基于CVD法在整个表面上形成构成栅电极的材料层，并且图案化该材料层，由此在栅绝缘膜12和22上形成栅电极16和26。因此，可以获得图1A和图1B所示的结构。
[进程-140]
接下来，在整个表面上形成绝缘层(未示出)，在位于栅电极16和26以及源极/漏极区域17和27上方的绝缘层中形成开口，并且仅需要通过开口在绝缘层上形成连接孔和布线。
根据示例1的半导体装置或通过根据示例1的制造半导体装置的方法获得的半导体装置或根据示例2至示例4的半导体装置或通过以下描述的根据示例2至示例4的制造半导体装置的方法获得的半导体装置具有带纳米线结构或纳米片结构的第一场效应晶体管和带鳍结构的第二场效应晶体管。因此，可以提供能够允许具有较低驱动电压的FET和具有较高驱动电压的FET共存的半导体装置。
顺便提及，为了同时实现具有设置有薄栅绝缘膜的纳米线结构的第一场效应晶体管和具有设置有厚栅绝缘膜的鳍结构的第二场效应晶体管，需要沉积绝缘膜或者热氧化沟道结构单元和沟道形成区域。然而，在前一种情况下，场效应晶体管的噪声特性差，并且难以形成(嵌入)栅电极。同时，在后一种情况下，纳米线结构变窄，并且场效应晶体管的性能恶化。为了解决这些问题，在根据示例1的半导体装置或通过根据本公开的第一模式至第三模式的制造半导体装置的方法获得的半导体装置中，第一场效应晶体管的沟道结构单元具有不同于第二场效应晶体管的沟道形成区域的结构，并且第二场效应晶体管的沟道形成区域的横截面可以大于第一场效应晶体管的沟道结构单元的横截面。因此，当沟道结构单元和沟道形成区域热氧化，以形成栅绝缘膜时，可以在第二场效应晶体管的沟道形成区域中形成厚栅绝缘膜，同时防止纳米线结构变薄。因此，可以提供允许具有较低驱动电压的FET和具有较高驱动电压的FET共存的半导体装置，同时防止第一场效应晶体管和第二场效应晶体管的性能恶化。此外，第二场效应晶体管的沟道形成区域由集成半导体层构成，并且在构成沟道形成区域的半导体层之间不存在间隙，并且不需要用栅电极填充构成沟道形成区域的半导体层之间的间隙。此外，由于可以形成热氧化膜，所以可以形成具有低界面陷阱密度的高质量绝缘膜，并且1/f噪声性能可以提高一到两个位数。
[示例2]
示例2是示例1的修改，并且涉及根据本公开的第二模式的制造半导体装置的方法。
如图13所示的示意性截面图，根据示例2的半导体装置包括：
第一场效应晶体管10，其包括至少两个沟道结构单元11(在所示的示例中，在厚度方向上为两个)，每个沟道结构单元11具有纳米线结构或纳米片结构(在所示的示例中为纳米线结构50')；以及
第二场效应晶体管20，其具有鳍结构，其中，
沟道结构单元11在第一场效应晶体管10的厚度方向上彼此隔开。在所示的示例中，一个沟道结构单元11在宽度方向上包括三个纳米线结构50'。根据示例2的半导体装置的元件的示意性布局图类似于图1B所示的布局图。
在示例2中，第一半导体层51和第二半导体层52包含SiGe，牺牲层63包含Si，并且基底30包括硅半导体基板。
然后，即使在示例2中的半导体装置中，沟道结构单元11的总高度HL和第二场效应晶体管20的沟道形成区域21的高度HH之间的关系满足：
0.90≤HL/HH≤1.04。
具体地，例如，
纳米线结构50'的直径＝9nm，
HL＝18.0nm，以及
HH＝18.5nm。
此外，即使在示例2中的半导体装置中，第一场效应晶体管的栅绝缘膜12和栅电极16形成在第一场效应晶体管10中的沟道结构单元11中，并且第二场效应晶体管的栅绝缘膜22和栅电极26形成在第二场效应晶体管20中的沟道形成区域21中。即，在第一场效应晶体管10中，栅绝缘膜12和栅电极16形成在沟道结构单元11和沟道结构单元11之间，并且沟道结构单元11和沟道结构单元11之间的空间嵌入有栅绝缘膜12和栅电极16。第一场效应晶体管10和第二场效应晶体管20是p沟道场效应晶体管。栅电极16和26包含TiN，构成栅绝缘膜12和22的一部分的栅绝缘膜13和23包含SiO2，构成栅绝缘膜12和22的其余部分的栅绝缘膜15和25包含HfO2。
然后，即使在示例2中的半导体装置中，第一场效应晶体管10是低耐压/场效应晶体管，第二场效应晶体管20是高耐压/场效应晶体管，施加到第一场效应晶体管10的栅电极16的电压是0.5伏至0.8伏，施加到第二场效应晶体管20的栅电极26的电压是1.5伏至3伏。
在下文中，将参考图14A、图14B、图14C、图15A、图15B、图15C、图16A、图16B、图16C、图17A、图17B、图18A、图18B、图19A、图19B、图20A、图20B、图21A、图21B、图21C、图22A和图22B描述根据示例2的半导体装置的制造方法。这些附图是与沿着图1A中的箭头A-A截取的示意性局部端视图类似的示意性局部端视图。
[进程-200]
首先，第一半导体层51形成在基底30的第一区域31和第二区域32上。
具体地，首先，基于外延CVD法在基底30的整个表面上形成第一半导体层51(参见图14A)，并且然后在第一半导体层51上形成具有期望的抗蚀剂图案的抗蚀剂72A(参见图14B)。然后，图案化第一区域31和第二区域32上的第一半导体层51，然后去除抗蚀剂72A，由此可以在第一区域31和第二区域32上形成第一半导体层51(参见图14C)。
[进程-210]
接下来，在第一半导体层51上形成牺牲层63，接下来，在第二区域32中去除牺牲层63，在第一区域31中的牺牲层63上形成第二半导体层52，并且在第二区域32中的第一半导体层51上形成第二半导体层52。
[进程-210A]
具体地，基于外延CVD法在整个表面上形成牺牲层63(参见图15A)，并且然后在牺牲层63上形成具有期望的抗蚀剂图案的抗蚀剂72B(参见图15B)。然后，图案化第一区域31上的牺牲层63，并且去除第二区域32上的牺牲层63，然后去除抗蚀剂72B，由此可以在第一区域31中的第一半导体层51上形成牺牲层63(参见图15C)。
[进程-210B]
接下来，基于外延CVD法在整个表面上形成第二半导体层52(参见图16A)，并且然后在第二半导体层52上形成具有期望的抗蚀剂图案的抗蚀剂72C(参见图13B)。然后，图案化第二半导体层52，并且去除抗蚀剂72C，由此第二半导体层52可以形成在牺牲层63上和第二区域32上的第一半导体层51上(参见图16C)。以这种方式，第二场效应晶体管中的沟道形成区域21可以形成在第二区域32中。
[进程-220]
此后，包括第二半导体层52、牺牲层63和第一半导体层51的堆叠结构体10”形成在第一区域31上，并且接下来，去除堆叠结构体10”中的牺牲层63的一部分。
[进程-220A]
具体地，在整个表面上形成具有期望的抗蚀剂图案的抗蚀剂72D(参见图17A)。然后，图案化第一区域31中的第二半导体层52、牺牲层63和第一半导体层51，并且图案化第二区域32中的第二半导体层52和第一半导体层51，并且进一步，蚀刻基底30的一部分，由此可以获得图17B所示的结构。
与上述一起，在第二场效应晶体管20中形成包括第一半导体层51和第二半导体层52的源极/漏极区域27。此外，在第一场效应晶体管10中形成包括第一半导体层51、牺牲层63和第二半导体层52的源极/漏极区域17。
[进程-220B]
接下来，基于CVD法在整个表面上形成包含SiO2的绝缘层92，并且然后执行平坦化处理，由此可以获得图18A所示的结构。接下来，在第一区域31中形成抗蚀剂72E(参见图18B)，并且然后蚀刻第二区域32中的绝缘层92，由此可以获得图19A所示的结构。通过用绝缘层92嵌入基底30的顶部来形成元件隔离区域84。此后，去除抗蚀剂72E，并且在第二区域32中形成抗蚀剂72F(参见图19B)，然后蚀刻第一区域31中的绝缘层92(参见图20A)，并且去除抗蚀剂72F(参见图20B)。此外，然后，去除抗蚀剂72D，由此包括第二半导体层52、牺牲层63和第一半导体层51的堆叠结构体10”可以形成在第一区域31中(参见图21A)。通过用绝缘层92嵌入基底30的顶部来形成元件隔离区域83。
[进程-220C]
接下来，使用对构成第一半导体层51和第二半导体层52的材料(SiGe)具有蚀刻选择性的蚀刻剂来去除包含Si的牺牲层63，由此可以获得图21B所示的结构。具有纳米线结构50'的第一场效应晶体管10的沟道结构单元11的两端由第一场效应晶体管10的源极/漏极区域17支撑。
以这种方式，可以获得
(C-1)在第一区域31中的第一结构体10'，第一结构体10'包括包含堆叠结构体10”的源极/漏极区域17以及包括第一半导体层51和与第一半导体层51间隔开的第二半导体层52的沟道结构单元11，以及
(C-2)在第二区域32中的第二结构体20'，第二结构体20'包括包含第一半导体层51和第二半导体层52的堆叠结构的源极/漏极区域27和沟道形成区域21。
[进程-230]
此后，在第一结构体10'的沟道结构单元11中和第二结构体20'的沟道形成区域21中形成栅绝缘膜12和22以及栅电极16和26，由此分别在第一区域31和第二区域32中获得第一场效应晶体管10和第二场效应晶体管20。
[进程-230A]
具体地，首先，形成包括期望的抗蚀剂图案的抗蚀剂层(未示出)，并且对第一结构体10'的沟道结构单元11和第二结构体20'的沟道形成区域21执行热氧化处理，由此形成包含SiON的栅绝缘膜的部分13和23(参见图21C)。
[进程-230B]
接下来，去除抗蚀剂层，然后在整个表面上形成包含SiN的掩模层(未示出)，去除沟道形成区域21中的掩模层，并且露出沟道形成区域21上形成的栅绝缘膜的一部分23。然后，进行热氧化处理，由此在第二结构体20'的沟道形成区域21中形成包含热氧化膜的栅绝缘膜的一部分24(参见图22A)。此后，去除掩模层。
[进程-230C]
接下来，基于ALD法，在栅绝缘膜的部分13和24上形成包含HfO2的栅绝缘膜的剩余部分15和25(参见图22B)。形成在第二结构体20'的沟道形成区域21中的栅绝缘膜23、24和25的总厚度大于形成在第一结构体10'的沟道结构单元11中的栅绝缘膜13和15的厚度。
[进程-230D]
此后，基于CVD法，在整个表面上形成包含TiN并配置栅电极的材料层，并且图案化该材料层，由此在栅绝缘膜12和22上形成栅电极16和26。因此，可以获得图13所示的结构。
[进程-240]
接下来，在整个表面上形成绝缘层(未示出)，在位于栅电极16和26以及源极/漏极区域17和27上方的绝缘层中形成开口，并且仅需要通过开口在绝缘层上形成连接孔和布线。
[示例3]
示例3是示例1和示例2的修改，并且涉及根据本公开的第三模式的制造半导体装置的方法。
如图23所示的示意性截面图，在根据示例3的半导体装置中，第一场效应晶体管由p沟道第一场效应晶体管(第一A场效应晶体管10p)和n沟道第一场效应晶体管(第一B场效应晶体管10n)的组合构成。第一A场效应晶体管10p形成在第一a区域31p中，并且第一B场效应晶体管10n形成在第一b区域31n中。p沟道第一场效应晶体管(第一A场效应晶体管10p)和n沟道第一场效应晶体管(第一B场效应晶体管10n)中的一个第一场效应晶体管(具体地，示例3中的第一A场效应晶体管10p)中的沟道结构单元11p形成在奇数级的层(第一层和第三层)中，而另一第一场效应晶体管(具体地，示例3中的第一B场效应晶体管10n)中的沟道结构单元11n形成在偶数级的层(第二层和第三层)中。p沟道第一场效应晶体管(第一A场效应晶体管10p)中的沟道结构单元11p包含SiGe，并且n沟道第一场效应晶体管(第一B场效应晶体管10n)中的沟道结构单元11n包含Si。
此外，第一A场效应晶体管的栅绝缘膜12和栅电极16p形成在第一A场效应晶体管10p的沟道结构单元11p中，
第一B场效应晶体管的栅绝缘膜12和栅电极16n形成在第一B场效应晶体管10n的沟道结构单元11n中，
第二A场效应晶体管的栅绝缘膜22和栅电极26p形成在第二A场效应晶体管20p的沟道形成区域21p中，并且
第二B场效应晶体管的栅绝缘膜22和栅电极26n形成在第二B场效应晶体管20n中的沟道形成区域21n中，如上所述。
在此处，示例3中的半导体装置满足：
0.91≤HL-1A/HH-2A≤1.04；以及
0.90≤HL-1B/HH-2B≤1.03，
其中，
第一A场效应晶体管10p的沟道结构单元11p的总高度是HL-1A，第一B场效应晶体管10n的沟道结构单元11n的总高度是HL-1B，第二A场效应晶体管20p的沟道形成区域21p的高度是HH-2A，并且第二B场效应晶体管20n的沟道形成区域21n的高度是HH-2B。
此外，在根据示例3的半导体装置中，第二场效应晶体管20由p沟道第二场效应晶体管(第二A场效应晶体管20p)和n沟道第二场效应晶体管(第二B场效应晶体管20n)的组合构成。第二A场效应晶体管20p形成在第二a区域32p中，并且第二B场效应晶体管20n形成在第二b区域32n中。p沟道第二A场效应晶体管20p中的沟道形成区域21p包含SiGe，并且p沟道第二B场效应晶体管20n中的沟道形成区域21n包含Si。第一A场效应晶体管10p中的沟道结构单元11p形成在奇数级的层(第一层和第三层)中，并且第一B场效应晶体管10n的沟道结构单元11n形成在偶数级的层(第二层和第四层)中。
此外，在根据示例3的半导体装置等中，第一A场效应晶体管10p和第一B场效应晶体管10n是低耐压/场效应晶体管，并且第二A场效应晶体管20p和第二B场效应晶体管20n是高耐压/场效应晶体管。施加到第一A场效应晶体管10p和第一B场效应晶体管10n的栅电极16p和16n的电压为0.5伏至0.8伏，并且施加到第二A场效应晶体管20p和第二B场效应晶体管20n的栅电极26p和26n的电压为1.5伏至3伏。
在下文中，将参考图24A、图24B、图25A、图25B、图26A、图26B、图27A、图27B、图28A、图28B、图29A、图29B、图30A、图30B、图31A、图31B、图32A、图32B、图33A、图33B、图34A、图34B、图35A和图35B描述根据示例3的制造半导体装置的方法。这些附图是与沿着图1A中的箭头A-A截取的示意性局部端视图类似的示意性局部端视图。
[进程-300]
首先，在基底30的第一a区域31p、第一b区域31n、第二a区域32p和第二b区域32n中，在第一a区域31p、第一b区域31n和第二a区域32p上形成第一半导体层51，并且接下来，在第一a区域31p和第一b区域31n中的第一半导体层51上以及在第二b区域32n上形成第一半导体层41。
[进程-300A]
具体地，首先，基于外延CVD法在基底30的整个表面上形成第一半导体层51(参见图24A)，并且然后在基底30的第一a区域31p、第一b区域31n和第二a区域32p中的第一半导体层51上形成具有期望的抗蚀剂图案的抗蚀剂73A(参见图24B)。然后，图案化第一a区域31p、第一b区域31n和第二a区域32p上的第一A半导体层51，并且去除第二b区域32p上的第一A半导体层51，并且然后去除抗蚀剂73A，由此可以在第一a区域31p、第一b区域31n和第二a区域32p上形成第一A半导体层51(参见图25A)。
[进程-300B]
接下来，基于外延CVD法在整个表面上形成第一B半导体层41，并且然后在第一B半导体层41上形成具有期望的抗蚀剂图案(未示出)的抗蚀剂。然后，去除第二a区域32p上的第一B半导体层41，并且然后去除抗蚀剂。因此，可以获得图25B所示的结构。
[进程-300C]
此后，在基底30的第一a区域31p、第一b区域31n和第二b区域32n上的第一B半导体层41上以及在第二a区域32p上的第一A半导体层51上，形成具有期望的抗蚀剂图案的抗蚀剂73B(参见图26A)。然后，图案化基底30的第一a区域31p、第一b区域31n和第二b区域32n上的第一B半导体层41，并且然后去除抗蚀剂73B，由此第一B半导体层41可以形成在第一a区域31p和第一b区域31n中的第一A半导体层51上以及第二b区域32n上(参见图26B)。
[进程-310]
接下来，在第一a区域31p和第一b区域31n中的第一B半导体层41上以及在第二a区域32p中的第一A半导体层51上形成第二A半导体层52，并且接下来，在第一a区域31p和第一b区域31n中的第二A半导体层52上以及在第二b区域32n中的第一B半导体层41上形成第二B半导体层42。
[进程-310A]
具体地，基于外延CVD法在整个表面上形成第二半导体层52(参见图27A)，并且然后在基底30的第一a区域31p、第一b区域31n和第二a区域32p中的第二半导体层52上形成具有期望的抗蚀剂图案的抗蚀剂73C(参见图27B)。然后，图案化第一a区域31p、第一b区域31n和第二a区域32p上的第二A半导体层52，并且去除第二b区域32p上的第二A半导体层52，并且然后去除抗蚀剂73C，由此可以在第一a区域31p和第一b区域31n中的第一B半导体层41上以及第二a区域32p中的第一A半导体层51上形成第二A半导体层52(参见图28A)。
[进程-310B]
接下来，基于外延CVD法在整个表面上形成第二B半导体层42(参见图28B)，并且然后在第二B半导体层42上形成具有期望的抗蚀剂图案的抗蚀剂73D(参见图29A)。然后，图案化第一a区域31p、第一b区域31n和第二b区域32n上的第二B半导体层42，并且去除第二a区域32p上的第二B半导体层42，并且然后去除抗蚀剂73D。以这种方式，可以在第一a区域31p和第一b区域31n中的第二A半导体层52上以及第二b区域32n中的第一B半导体层41上形成第二B半导体层42(参见图29B)。
[进程-320]
接下来，包括第二B半导体层42、第二A半导体层52、第一B半导体层41和第一A半导体层51的第一堆叠结构体10p”形成在第一a区域31p中，并且包括第二B半导体层42、第二A半导体层52、第一B半导体层41和第一A半导体层51的第二堆叠结构体10n”形成在第一b区域31n中。
[进程-320A]
具体地，在整个表面上形成具有期望的抗蚀剂图案的抗蚀剂73E(参见图30A)，然后图案化第一a区域31p、第一b区域31n、第二a区域32p和第二a区域31n中的第二B半导体层42、第二A半导体层52、第一B半导体层41和第一A半导体层51，此外，蚀刻基底30的一部分，由此可以获得图30B所示的结构。
与上述一起，形成在第二A场效应晶体管20p中包括第一A半导体层51和第二A半导体层52的源极/漏极区域27以及在第二B场效应晶体管20n中包括第一B半导体层41和第二B半导体层42的源极/漏极区域27。此外，在第一A场效应晶体管10p和第一B场效应晶体管10n中形成包括第一A半导体层51、第一B半导体层41、第二A半导体层51和第二B半导体层42的源极/漏极区域17。
[进程-320B]
接下来，基于CVD法在整个表面上形成包含SiO2的绝缘层93，并且然后执行平坦化处理，由此可以获得图31A所示的结构。接下来，在第一a区域31p和第一b区域31n中形成抗蚀剂73F(参见图31B)，并且然后蚀刻第二a区域32p和第二b区域32n中的绝缘层93，由此可以获得图32A所示的结构。通过用绝缘层93嵌入基底30的顶部来形成元件隔离区域86。此后，去除抗蚀剂73F，并且在第二a区域32p和第二b区域32n中形成抗蚀剂73G(参见图32B)，蚀刻第一a区域31p和第一b区域31n中的绝缘层93(参见图33A)，并且去除抗蚀剂73G，由此可以获得图33B所示的结构。然后，去除抗蚀剂73E，由此可以在第一a区域31p和第一b区域31n中形成包括第二B半导体层42、第二A半导体层52、第一B半导体层41和第一A半导体层51的第二堆叠结构体10p”和10n”(参见图34A)。通过用绝缘层93嵌入基底30的顶部来形成元件隔离区域85。
[进程-330]
接下来，在第一a区域31p中去除第一堆叠结构体10p”中的第二B半导体层42和第一B半导体层41的一部分，并且在第一b区域31n中去除第二堆叠结构体10n”中的第二A半导体层52和第一A半导体层51的一部分。
具体地，使用对构成第一A半导体层51和第二A半导体层52的材料(SiGe)具有蚀刻选择性的蚀刻剂来去除包含Si的第一B半导体层41和第二B半导体层42，并且使用对构成第一B半导体层41和第二B半导体层42的材料(Si)具有蚀刻选择性的蚀刻剂来去除包含SiGe的第一A半导体层51和第二A半导体层52，由此可以获得图34B所示的结构。包括纳米线结构40'和50'的第一A场效应晶体管10p和第一B场效应晶体管10n的沟道结构单元11p和11n的两端由第一A场效应晶体管10p和第一B场效应晶体管10n的源极/漏极区域17支撑。
以这种方式，可以获得
(D-1)在第一a区域31p中的第一A结构体10p'，包括具有第一堆叠结构体10p”的源极/漏极区域17以及包括第一A半导体层51和与第一A半导体层51间隔开的第二A半导体层52的沟道结构单元11p，
(D-2)在第一b区域31n中的第一B结构体10n'，包括具有第二堆叠结构体10n”的源极/漏极区域17以及包括第一B半导体层41和与第一B半导体层41间隔开的第二B半导体层42的沟道结构单元11n，
(D-3)在第二a区域32p中的第二A结构体20p'，包括具有第一A半导体层51和第二A半导体层52的堆叠结构的源极/漏极区域27和沟道形成区域21p，以及
(D-4)在第二b区域32n中的第二B结构体20n'，包括具有第一B半导体层41和第二B半导体层42的堆叠结构的源极/漏极区域27和沟道形成区域21n。
[进程-340]
此后，栅绝缘膜12和22以及栅电极16p、16n、26p和26n形成在第一A结构体10p'和第一B结构体10n'中的沟道结构单元11p和11n中以及第二A结构体20p'和第二B结构体20n'中的沟道形成区域21p和21n中，由此，分别在基底30的第一a区域31p、第一b区域31n、第二a区域32p和第二b区域32n中获得第一A场效应晶体管10p、第一B场效应晶体管10n、第二A场效应晶体管20p和第二B场效应晶体管20n。
[进程-340A]
具体地，首先，形成具有期望的抗蚀剂图案的抗蚀剂层(未示出)，并且对第一A结构体10p'和第一B结构体10n'的沟道结构单元11p和11n以及第二A结构体20p'和第二B结构体20n'的沟道形成区域21p和21n进行热氧化处理，由此形成包含SiON的栅绝缘膜的部分13和23(参见图35A)。
[进程-340B]
接下来，去除抗蚀剂层，然后在整个表面上形成包含SiN的掩模层(未示出)，去除第二A场效应晶体管20p和第二B场效应晶体管20n中的沟道形成区域21p和21n上的掩模层，并且露出形成在沟道形成区域21p和21n上的栅绝缘膜的一部分23。然后，进行热氧化处理，由此包含热氧化膜的栅绝缘膜的一部分24形成在第二A结构体20p'和第二B结构体20n'的沟道形成区域21p和21n上。此后，去除掩模层。
[进程-340C]
接下来，在整个表面上形成包含SiN的掩模层(未示出)，去除第一A场效应晶体管10p中的沟道结构单元11p上和第二A场效应晶体管20p中的沟道形成区域21p上的掩模层，并且露出在沟道结构单元11p和沟道形成区域21p上形成的栅绝缘膜的部分13和24。然后，形成包含高介电常数材料(具体地，HfO2)的栅绝缘膜15和25。此后，去除掩模层。
[进程-340D]
接下来，在整个表面上形成包含SiN的掩模层(未示出)，去除第一B场效应晶体管10n中的沟道结构单元11n上和第二B场效应晶体管20n中的沟道形成区域21n上的掩模层，并且露出在沟道结构单元11n和沟道形成区域21n上形成的栅绝缘膜的部分13和24。然后，形成包含高介电常数材料(具体地，HfO2)的栅绝缘膜15和25。此后，去除掩模层。因此，可以获得图35B所示的结构。
[进程-340E]
此后，栅电极16p和26p形成在第一A场效应晶体管10p和第二A场效应晶体管20p中，栅电极16n和26n形成在第一B场效应晶体管10n和第二B场效应晶体管20n中。因此，可以获得图23所示的结构。
[进程-350]
接下来，在整个表面上形成绝缘层(未示出)，在位于栅电极16p、16n、26p和26n以及源极/漏极区域17和27上方的绝缘层中形成开口，并且仅需要通过开口在绝缘层上形成连接孔和布线。
[示例4]
示例4也是示例1和示例2的改进。
如图36所示的示意性截面图，在根据示例4的半导体装置中，类似于示例3，第一场效应晶体管由p沟道第一场效应晶体管(第一A场效应晶体管10p)和n沟道第一场效应晶体管(第一B场效应晶体管10n)的组合构成。第一A场效应晶体管10p形成在第一a区域31p中，并且第一B场效应晶体管10n形成在第一b区域31n中。p沟道第一场效应晶体管(第一A场效应晶体管10p)和n沟道第一场效应晶体管(第一B场效应晶体管10n)中的一个第一场效应晶体管(具体地，示例4中的第一A场效应晶体管10p)中的沟道结构单元11p形成在奇数级的层(第一层和第三层)中，而另一第一场效应晶体管(具体地，示例4中的第一B场效应晶体管10n)中的沟道结构单元11n形成在偶数级的层(第二层和第四层)中。p沟道第一场效应晶体管(第一A场效应晶体管10p)中的沟道结构单元11p包含SiGe，并且n沟道第一场效应晶体管(第一B场效应晶体管10n)中的沟道结构单元11n包含Si。然后，在第一A场效应晶体管10p的沟道结构单元11p中形成第一A场效应晶体管的栅绝缘膜12和栅电极16p，并且在第一B场效应晶体管10n的沟道结构单元11n中形成第一B场效应晶体管的栅绝缘膜12和栅电极16n。
同时，第二场效应晶体管20包括不同于示例3的n沟道第二场效应晶体管。在第二场效应晶体管20中，第二场效应晶体管的栅绝缘膜22和栅电极26形成在沟道形成区域21中。
此外，即使在根据示例4的半导体装置等中，第一A场效应晶体管10p和第一B场效应晶体管10n是低耐压/场效应晶体管，并且第二场效应晶体管20是高耐压/场效应晶体管。施加到第一A场效应晶体管10p和第一B场效应晶体管10n的栅电极16p和16n的电压为0.5伏至0.8伏，施加到第二场效应晶体管20的栅电极26的电压为1.5伏至3伏。
在下文中，将参考图36A、图36B、图37A、图37B、图38A、图38B、图39A、图39B、图40A、图40B、图41A、图41B、图42A、图42B、图43A、图43B、图44A和图44B描述根据示例4的半导体装置的制造方法。这些附图是与沿着图1A中的箭头A-A截取的示意性局部端视图类似的示意性局部端视图。
[进程-400]
首先，在基底30的第一a区域31p、第一b区域31n和第二区域32中，在第一a区域31p、第一b区域31n和第二区域32上形成第一半导体层51，接下来，在第一a区域31p和第一b区域31n中的第一A半导体层51上形成第一B半导体层41，并且在第二区域32中的基底30上形成第一B半导体层41。
[进程-400A]
具体地，首先，基于外延CVD法，在基底30的第一a区域31p、第一b区域31n和第二区域32上形成第一A半导体层51，并且然后在基底30的第一a区域31p、第一b区域31n和第二区域32中的第一A半导体层51上形成具有期望的抗蚀剂图案的抗蚀剂(未示出)。然后，图案化第一a区域31p和第一b区域31n上的第一A半导体层51，去除第二区域32上的第一A半导体层51，并且然后去除抗蚀剂，由此可以在第一a区域31p和第一b区域31n上形成第一A半导体层51(参见图37A)。
[进程-400B]
接下来，基于外延CVD法在整个表面上形成第一B半导体层41，然后在第一B半导体层41上形成具有期望的抗蚀剂图案(未示出)的抗蚀剂。然后，图案化第一B半导体层41，并且然后去除抗蚀剂。因此，可以获得图37B所示的结构。
[进程-410]
接下来，在第一a区域31p和第一b区域31n中的第一B半导体层41上形成第二A半导体层52，并且接下来，在第一a区域31p和第一b区域31n中的第二A半导体层52上以及在第二区域32中的第一B半导体层41上形成第二B半导体层42。
[进程-410A]
具体地，基于外延CVD法在整个表面上形成第二A半导体层52，并且然后在基底30的第一a区域31p、第一b区域31n和第二区域32中的第二A半导体层52上形成具有期望的抗蚀剂图案的抗蚀剂(未示出)。然后，图案化第一a区域31p和第一b区域31n上的第二A半导体层52，去除第二区域32上的第二A半导体层52，并且然后去除抗蚀剂，由此可以在第一a区域31p和第一b区域31n中的第一B半导体层41上形成第二A半导体层52。
[进程-410B]
接下来，基于外延CVD法在整个表面上形成第二B半导体层42，然后在第二B半导体层42上形成具有期望的抗蚀剂图案(未示出)的抗蚀剂。然后，图案化第一a区域31p和第一b区域31n上的第二B半导体层42，并且图案化第二区域32上的第二B半导体层42，并且然后去除抗蚀剂。以这种方式，第二B半导体层42可以形成在第一a区域31p和第一b区域31n中的第二A半导体层52上以及第二区域32中的第一B半导体层41上(参见图38B)。
[进程-420]
接下来，包括第二B半导体层42、第二A半导体层52、第一B半导体层41和第一A半导体层51的第一堆叠结构体10p”形成在第一a区域31p中，并且包括第二B半导体层42、第二A半导体层52、第一B半导体层41和第一A半导体层51的第二堆叠结构体10n”形成在第一b区域31n中。
[进程-420A]
具体地，在整个表面上形成具有期望的抗蚀剂图案的抗蚀剂74E(参见图39A)，然后图案化第一a区域31p、第一b区域31n和第二区域31中的第二B半导体层42、第二A半导体层52、第一B半导体层41和第一A半导体层51，并且此外，蚀刻基底30的一部分，由此可以获得图39B所示的结构。
与上述一起，在第二场效应晶体管20中形成包括第一B半导体层41和第二B半导体层42的源极/漏极区域27。此外，在第一A场效应晶体管10p和第一B场效应晶体管10n中形成包括第一A半导体层51、第一B半导体层41、第二A半导体层51和第二B半导体层42的源极/漏极区域17。
[进程-420B]
接下来，基于CVD法在整个表面上形成包含SiO2的绝缘层94，并且然后执行平坦化处理，由此可以获得图40A所示的结构。接下来，在第一a区域31p和第一b区域31n上形成抗蚀剂74F(参见图40B)，并且然后，蚀刻第二区域32中的绝缘层94，由此可以获得图41A所示的结构。通过用绝缘层94嵌入基底30的顶部来形成元件隔离区域88。此后，去除抗蚀剂74F，并且在第二区域32上形成抗蚀剂74G(参见图41B)，然后蚀刻第一a区域31p和第一b区域31n中的绝缘层94(参见图42A)，并且去除抗蚀剂74G，由此可以获得图42B所示的结构。然后，去除抗蚀剂74E，由此可以在第一a区域31p和第一b区域31n中形成包括第二B半导体层42、第二A半导体层52、第一B半导体层41和第一A半导体层51的第二堆叠结构体10p”和10n”(参见图43A)。通过用绝缘层94嵌入基底30的顶部来形成元件隔离区域87。
[进程-430]
接下来，在第一a区域31p中去除第一堆叠结构体10p”中的第二B半导体层42和第一B半导体层41的一部分，并且在第一b区域31n中去除第二堆叠结构体10n”中的第二A半导体层52和第一A半导体层51的一部分。
具体地，使用对配置第一A半导体层51和第二A半导体层52的材料(SiGe)具有蚀刻选择性的蚀刻剂来去除包含Si的第一B半导体层41和第二B半导体层42，并且使用对构成第一B半导体层41和第二B半导体层42的材料(Si)具有蚀刻选择性的蚀刻剂来去除包含SiGe的第一A半导体层51和第二A半导体层52，由此可以获得图43B所示的结构。包括纳米线结构40'和50'的第一A场效应晶体管10p和第一B场效应晶体管10n的沟道结构单元11p和11n的两端由第一A场效应晶体管10p和第一B场效应晶体管10n的源极/漏极区域17支撑。
以这种方式，可以获得
(D-1)在第一a区域31p中的第一A结构体10p'，包括具有第一堆叠结构体10p”的源极/漏极区域17以及包括第一A半导体层51和与第一A半导体层51间隔开的第二A半导体层52的沟道结构单元11p，
(D-2)在第一b区域31n中的第一B结构体10n'，包括具有第二堆叠结构体10n”的源极/漏极区域17以及包括第一B半导体层41和与第一B半导体层41间隔开的第二B半导体层42的沟道结构单元11n，以及
(D-3)在第二区域32中的第二结构体20'，包括具有第一B半导体层41和第二B半导体层42的堆叠结构的源极/漏极区域27以及沟道形成区域21。
[进程-440]
此后，在第一A结构体10p'和第一B结构体10n'的沟道结构单元11p和11n中以及在第二结构体20'的沟道形成区域21中形成栅绝缘膜12和22以及栅电极16p、16n和26，由此分别在基底30的第一a区域31p、第一b区域31n和第二区域32中获得第一A场效应晶体管10p、第一B场效应晶体管10n和第二场效应晶体管20。
[进程-440A]
具体地，首先，形成具有期望的抗蚀剂图案的抗蚀剂层(未示出)，并且对第一A结构体10p'和第一B结构体10n'的沟道结构单元11p和11n以及第二结构体20'的沟道形成区域21进行热氧化处理，由此形成包含SiON的栅绝缘膜的部分13和23(参见图44A)。
[进程-440B]
接下来，去除抗蚀剂层，然后在整个表面上形成包含SiN的掩模层(未示出)，去除第二场效应晶体管20中的沟道形成区域21中的掩模层，并且露出形成在沟道形成区域21上的栅绝缘膜的一部分23。然后，进行热氧化处理，由此在第二结构体20'的沟道形成区域21中形成包含热氧化膜的栅绝缘膜的一部分24。此后，去除掩模层。
[进程-440C]
接下来，在整个表面上形成包含SiN的掩模层(未示出)，去除第一A场效应晶体管10p中的沟道结构单元11p上的掩模层，并且露出形成在沟道结构单元11p上的栅绝缘膜的一部分13。然后，形成包含高介电常数材料(具体地，HfO2)的栅绝缘膜15。此后，去除掩模层。
[进程-440D]
接下来，在整个表面上形成包含SiN的掩模层(未示出)，去除第一B场效应晶体管10n中的沟道结构单元11n上和第二场效应晶体管20中的沟道形成区域21上的掩模层，并且露出形成在沟道结构单元11n和沟道形成区域21上的栅绝缘膜的部分13和24。然后，形成包含高介电常数材料(具体地，HfO2)的栅绝缘膜15和25。此后，去除掩模层。因此，可以获得图44B所示的结构。
[进程-440E]
此后，栅电极16p形成在第一A场效应晶体管10p中，并且栅电极16n和26形成在第一B场效应晶体管10n和第二场效应晶体管20中。因此，可以获得图36所示的结构。
[进程-450]
接下来，在整个表面上形成绝缘层(未示出)，在位于栅电极16p、16n和26以及源极/漏极区域17和27上方的绝缘层中形成开口，并且仅需要通过开口在绝缘层上形成连接孔和布线。
如上所述，已经基于有利的示例描述了本公开。然而，示例中描述的半导体装置的配置和结构、构成半导体装置的材料以及制造半导体装置的方法是示例，并且可以适当地改变。此外，每个示例中的制造半导体装置的方法中的步骤顺序可以根据需要适当地改变。在示例中，已经基于纳米线结构专门描述了沟道结构单元。然而，沟道结构单元可以是纳米片结构。此外，在示例1中，第一和第二场效应晶体管是n沟道场效应晶体管，并且在示例2中，第一场效应晶体管和第二场效应晶体管是p沟道场效应晶体管。然而，这些场效应晶体管的沟道类型可以颠倒。在示例3和示例4中，第一A场效应晶体管和第二A场效应晶体管是p沟道场效应晶体管，并且第一B场效应晶体管和第二B场效应晶体管是n沟道场效应晶体管。然而，第一A场效应晶体管和第二A场效应晶体管可以是n沟道场效应晶体管，并且第一B场效应晶体管和第二B场效应晶体管可以是p沟道场效应晶体管。在这些情况下，用于构成场效应晶体管的材料仅需要适当地改变。作为基底，可以使用SOI基板来代替硅半导体基板，由此，例如，可以精确地控制在示例1中的[进程-120B]中的绝缘层91的蚀刻中的基底顶部的蚀刻量。在一些情况下，元件隔离区域可以形成在制造半导体装置的方法的第一步骤中。
注意，本公开可以具有以下配置。
[A01]<<半导体装置>>
一种半导体装置，包括：
第一场效应晶体管，其包括至少两个沟道结构单元，每个沟道结构单元具有纳米线结构或纳米片结构；以及
第二场效应晶体管，其具有鳍结构，其中，
所述沟道结构单元在第一场效应晶体管的厚度方向上彼此间隔开。
[A02]根据[A01]所述的半导体装置，其中，
当沟道结构单元的总高度为HL并且第二场效应晶体管的沟道形成区域的高度为HH时，满足
0.90≤HL/HH≤1.04。
[A03]根据[A01]或[A02]所述的半导体装置，其中，
用于第一场效应晶体管的栅绝缘膜和栅电极形成在第一场效应晶体管的沟道结构单元中，并且
用于第二场效应晶体管的栅绝缘膜和栅电极形成在第二场效应晶体管的沟道形成区域中。
[A04]根据[A01]到[A03]中任一项所述的半导体装置，其中，所述第一场效应晶体管由n沟道第一场效应晶体管和p沟道第一场效应晶体管的组合构成。
[A05]根据[A04]所述的半导体装置，其中，所述n沟道第一场效应晶体管和所述p沟道第一场效应晶体管中的一个第一场效应晶体管中的沟道结构单元形成在奇数级的层中，并且另一第一场效应晶体管的沟道结构单元形成在偶数级的层中。
[A06]根据[A04]或[A05]所述的半导体装置，其中，
所述n沟道第一场效应晶体管中的沟道结构单元包含Si，并且
所述p沟道第一场效应晶体管中的沟道结构单元包含SiGe。
[A07]根据[A01]至[A06]中任一项所述的半导体装置，其中，所述第二场效应晶体管由n沟道第二场效应晶体管和p沟道第二场效应晶体管的组合构成。
[A08]根据[A07]所述的半导体装置，其中，
所述n沟道第二场效应晶体管中的沟道形成区域包含Si，并且
所述p沟道第二场效应晶体管中的沟道形成区域包含SiGe。
[A09]根据[A01]到[A06]中任一项所述的半导体装置，其中，所述第二场效应晶体管包括n沟道第二场效应晶体管。
[A10]根据[A01]至[A09]中任一项所述的半导体装置，其中，
所述第一场效应晶体管是低耐压/场效应晶体管，并且
所述第二场效应晶体管是高耐压/场效应晶体管。
[A11]根据[A10]所述的半导体装置，其中，
施加到第一场效应晶体管的栅电极的电压为0.5伏至0.8伏，并且
施加到第二场效应晶体管的栅电极的电压是1.5伏至3伏。
[B01]<<制造半导体装置的方法：第一模式>>
一种制造半导体装置的方法，包括以下步骤：
(A)在基底的第一区域和第二区域中，在第一区域上形成第一牺牲层，并且接下来在第一牺牲层上和第二区域上形成第一半导体层；
(B)在第一区域中的第一半导体层上形成第二牺牲层，并且接下来在第二区域中的第二牺牲层上和第二区域中的第一半导体层上形成第二半导体层；
(C)在第一区域上形成包括第一半导体层、第一牺牲层、第二半导体层和第二牺牲层的堆叠结构体，并且接下来去除所述堆叠结构体中的第二牺牲层和第一牺牲层的部分；
(C-1)在第一区域获得第一结构体，该第一结构体包括包含堆叠结构体的源极/漏极区域以及包含第一半导体层和与第一半导体层间隔开的第二半导体层的沟道结构单元；并且
(C-2)在第二区域获得第二结构体，该第二结构体包括包含第一半导体层和第二半导体层的堆叠结构的源极/漏极区域以及沟道形成区域；并且
(D)在第一结构体的沟道结构单元中和第二结构体的沟道形成区域中形成栅绝缘膜和栅电极，并且因此分别在第一区域和第二区域中获得第一场效应晶体管和第二场效应晶体管。
[B02]<<制造半导体装置的方法：第二模式>>
一种制造半导体装置的方法，包括以下步骤：
(A)在基底的第一区域和第二区域上形成第一半导体层；
(B)在第一半导体层上形成牺牲层，接下来去除第二区域中的牺牲层，在第一区域中的牺牲层上形成第二半导体层，并且在第二区域中的第一半导体层上形成第二半导体层；
(C)在第一区域形成包括第二半导体层、牺牲层、第一半导体层的堆叠结构体，并且接下来去除堆叠结构体中的牺牲层的一部分；
(C-1)在第一区域获得第一结构体，该第一结构体包括包含堆叠结构体的源极/漏极区域以及包含第一半导体层和与第一半导体层间隔开的第二半导体层的沟道结构单元；并且
(C-2)在第二区域获得第二结构体，该第二结构体包括包含第一半导体层和第二半导体层的堆叠结构的源极/漏极区域以及沟道形成区域；并且
(D)在第一结构体的沟道结构单元中和第二结构体的沟道形成区域中形成栅绝缘膜和栅电极，并且因此分别在第一区域和第二区域中获得第一场效应晶体管和第二场效应晶体管。
[B03]<<制造半导体装置的方法：第三模式>>
一种制造半导体装置的方法，包括以下步骤：
(A)在基底的第一a区域、第一b区域、第二a区域和第二b区域中，在第一a区域、第一b区域和第二a区域上形成第一A半导体层，并且接下来在第一a区域和第一b区域中的第一A半导体层上和第二b区域上形成第一B半导体层；
(B)在第一a区域和第一b区域中的第一B半导体层上和在第二a区域中的第一A半导体层上形成第二A半导体层，并且接下来在第一a区域和第一b区域中的第二A半导体层上和在第二b区域中的第一B半导体层上形成第二B半导体层；
(C)在第一a区域中形成包括第二B半导体层、第二A半导体层、第一B半导体层和第一A半导体层的第一堆叠结构体，并且在第一b区域中形成包括第二B半导体层、第二A半导体层、第一B半导体层和第一A半导体层的第二堆叠结构体；
(D)去除第一a区域中的第一堆叠结构体中的第二B半导体层和第一B半导体层的一部分，并且去除第一b区域中的第二堆叠结构体中的第二A半导体层和第一A半导体层的一部分；
(D-1)在第一a区域获得第一A结构体，该第一A结构体包括包含第一堆叠结构体的源极/漏极区域以及包含第一A半导体层和与第一A半导体层间隔开的第二A半导体层的沟道结构单元；
(D-2)在第一b区域获得第一B结构体，该第一B结构体包括包含第二堆叠结构体的源极/漏极区域以及包含第一B半导体层和与第一B半导体层间隔开的第二B半导体层的沟道结构单元；
(D-3)在第二a区域获得第二A结构体，该第二A结构体包括包含第一A半导体层和第二A半导体层的堆叠结构的源极/漏极区域以及沟道形成区域；
(D-4)在第二b区域获得第二B结构体，该第二B结构体包括包含第一B半导体层和第二B半导体层的堆叠结构的源极/漏极区域以及沟道形成区域；并且
(E)在第一A结构体和第一B结构体中的沟道结构单元中以及在第二A结构体和第二B结构体中的沟道形成区域中形成栅绝缘膜和栅电极，并且因此，分别在基底的第一a区域、第一b区域、第二a区域和第二b区域中获得第一A场效应晶体管、第一B场效应晶体管、第二A场效应晶体管和第二B场效应晶体管。
附图标记列表
10 第一场效应晶体管
10p 第一A场效应晶体管
10n 第一B场效应晶体管
10'、10p'、10n' 第一结构体
10”、10p”、10n” 堆叠结构体
11、11p、11n 沟道结构单元
12、13、15、22、23、24、25 栅绝缘膜
16、16p、16n、26、26p、26n 栅电极
17、27 源极/漏极区域
20 第二场效应晶体管
20p 第二A场效应晶体管
20n 第二B场效应晶体管
20'、20p'、20n' 第二结构体
21、21p、21n 沟道形成区域
30 基底
31 第一区域
31a 第一a区域
31n 第一b区域
32 第二区域
32p 第二a区域
32n 第二b区域
40'、50' 纳米线结构
41、42、51、52 半导体层
61、62、63 牺牲层
71A、71B、71C、71D、71E、71F、71G、72A、72B、72C、72D、72E、72F、72G、73A、73B、73C、73D、73E、73F、73G、74A、74B、74C、74D、74E、74F、74G 抗蚀剂
81、82、83、84、85、86、87、88 元件隔离区域
91、92、93、94 绝缘层。

Claims (14)

1.一种半导体装置，包括：
第一场效应晶体管，包括至少两个沟道结构单元，每个沟道结构单元具有纳米线结构或纳米片结构；以及
第二场效应晶体管，具有鳍结构，其中，
所述沟道结构单元在所述第一场效应晶体管的厚度方向上彼此间隔开。
2.根据权利要求1所述的半导体装置，其中，
当所述沟道结构单元的总高度为HL并且所述第二场效应晶体管的沟道形成区域的高度为HH时，满足
0.90≤HL/HH≤1.04。
3.根据权利要求1所述的半导体装置，其中，
用于所述第一场效应晶体管的栅绝缘膜和栅电极形成在所述第一场效应晶体管的沟道结构单元中，并且
用于所述第二场效应晶体管的栅绝缘膜和栅电极形成在所述第二场效应晶体管的沟道形成区域中。
4.根据权利要求1所述的半导体装置，其中，所述第一场效应晶体管由n沟道第一场效应晶体管和p沟道第一场效应晶体管的组合构成。
5.根据权利要求4所述的半导体装置，其中，所述n沟道第一场效应晶体管和所述p沟道第一场效应晶体管中的一个第一场效应晶体管中的沟道结构单元形成在奇数级的层中，并且另一第一场效应晶体管的沟道结构单元形成在偶数级的层中。
6.根据权利要求4所述的半导体装置，其中，
所述n沟道第一场效应晶体管中的沟道结构单元包含Si，并且
所述p沟道第一场效应晶体管中的沟道结构单元包含SiGe。
7.根据权利要求1所述的半导体装置，其中，所述第二场效应晶体管由n沟道第二场效应晶体管和p沟道第二场效应晶体管的组合构成。
8.根据权利要求7所述的半导体装置，其中，
所述n沟道第二场效应晶体管中的沟道形成区域包含Si，并且
所述p沟道第二场效应晶体管中的沟道形成区域包含SiGe。
9.根据权利要求1所述的半导体装置，其中，所述第二场效应晶体管包括n沟道第二场效应晶体管。
10.根据权利要求1所述的半导体装置，其中，
所述第一场效应晶体管是低耐压/场效应晶体管，并且
所述第二场效应晶体管是高耐压/场效应晶体管。
11.根据权利要求10所述的半导体装置，其中，
施加到所述第一场效应晶体管的栅电极的电压为0.5伏至0.8伏，并且
施加到所述第二场效应晶体管的栅电极的电压是1.5伏至3伏。
12.一种制造半导体装置的方法，包括以下步骤：
(A)在基底的第一区域和第二区域中，在所述第一区域上形成第一牺牲层，并且接下来在所述第一牺牲层上和所述第二区域上形成第一半导体层；
(B)在所述第一区域中的所述第一半导体层上形成第二牺牲层，并且接下来在所述第二牺牲层上和所述第二区域中的所述第一半导体层上形成第二半导体层；
(C)在所述第一区域上形成包括所述第一半导体层、所述第一牺牲层、所述第二半导体层和所述第二牺牲层的堆叠结构体，并且接下来去除所述堆叠结构体中的所述第二牺牲层和所述第一牺牲层的部分；
(C-1)在所述第一区域获得第一结构体，所述第一结构体包括包含所述堆叠结构体的源极/漏极区域以及包含所述第一半导体层和与所述第一半导体层间隔开的所述第二半导体层的沟道结构单元；并且
(C-2)在所述第二区域获得第二结构体，所述第二结构体包括包含所述第一半导体层和所述第二半导体层的堆叠结构的源极/漏极区域以及沟道形成区域；并且
(D)在所述第一结构体的所述沟道结构单元中和所述第二结构体的所述沟道形成区域中形成栅绝缘膜和栅电极，并且因此分别在所述第一区域和所述第二区域中获得第一场效应晶体管和第二场效应晶体管。
13.一种制造半导体装置的方法，包括以下步骤：
(A)在基底的第一区域和第二区域上形成第一半导体层；
(B)在所述第一半导体层上形成牺牲层，接下来去除所述第二区域中的所述牺牲层，在所述第一区域中的牺牲层上形成第二半导体层，并且在所述第二区域中的所述第一半导体层上形成所述第二半导体层；
(C)在所述第一区域形成包括所述第二半导体层、所述牺牲层、所述第一半导体层的堆叠结构体，并且接下来去除所述堆叠结构体中的牺牲层的一部分；
(C-1)在所述第一区域获得第一结构体，所述第一结构体包括包含所述堆叠结构体的源极/漏极区域以及包含所述第一半导体层和与所述第一半导体层间隔开的所述第二半导体层的沟道结构单元；并且
(C-2)在所述第二区域获得第二结构体，所述第二结构体包括包含所述第一半导体层和所述第二半导体层的堆叠结构的源极/漏极区域以及沟道形成区域；并且
(D)在所述第一结构体的所述沟道结构单元中和所述第二结构体的所述沟道形成区域中形成栅绝缘膜和栅电极，并且因此分别在所述第一区域和所述第二区域中获得第一场效应晶体管和第二场效应晶体管。
14.一种制造半导体装置的方法，包括以下步骤：
(A)在基底的第一a区域、第一b区域、第二a区域和第二b区域中，在所述第一a区域、所述第一b区域和所述第二a区域上形成第一A半导体层，并且接下来在所述第一a区域和所述第一b区域中的所述第一A半导体层上和在所述第二b区域上形成第一B半导体层；
(B)在所述第一a区域和所述第一b区域中的第一B半导体层上和在所述第二a区域中的所述第一A半导体层上形成第二A半导体层，并且接下来在所述第一a区域和所述第一b区域中的所述第二A半导体层上和在所述第二b区域中的所述第一B半导体层上形成第二B半导体层；
(C)在所述第一a区域中形成包括第二B半导体层、第二A半导体层、第一B半导体层和第一A半导体层的第一堆叠结构体，并且在所述第一b区域中形成包括第二B半导体层、第二A半导体层、第一B半导体层和第一A半导体层的第二堆叠结构体；
(D)去除所述第一a区域中的所述第一堆叠结构体中的第二B半导体层和第一B半导体层的一部分，并且去除所述第一b区域中的所述第二堆叠结构体中的第二A半导体层和第一A半导体层的一部分；
(D-1)在所述第一a区域获得第一A结构体，所述第一A结构体包括包含所述第一堆叠结构体的源极/漏极区域以及包含所述第一A半导体层和与所述第一A半导体层间隔开的所述第二A半导体层的沟道结构单元；
(D-2)在所述第一b区域获得第一B结构体，所述第一B结构体包括包含所述第二堆叠结构体的源极/漏极区域以及包含所述第一B半导体层和与所述第一B半导体层间隔开的所述第二B半导体层的沟道结构单元；
(D-3)在所述第二a区域获得第二A结构体，所述第二A结构体包括包含所述第一A半导体层和所述第二A半导体层的堆叠结构的源极/漏极区域以及沟道形成区域；
(D-4)在所述第二b区域获得第二B结构体，所述第二B结构体包括包含所述第一B半导体层和所述第二B半导体层的堆叠结构的源极/漏极区域以及沟道形成区域；并且
(E)在所述第一A结构体和所述第一B结构体中的所述沟道结构单元中以及在所述第二A结构体和所述第二B结构体中的所述沟道形成区域中形成栅绝缘膜和栅电极，并且因此，分别在所述基底的所述第一a区域、所述第一b区域、所述第二a区域和所述第二b区域中获得第一A场效应晶体管、第一B场效应晶体管、第二A场效应晶体管和第二B场效应晶体管。
CN201880077679.0A 2017-12-12 2018-11-16 半导体装置及其制造方法 Pending CN111418054A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-237695 2017-12-12
JP2017237695 2017-12-12
PCT/JP2018/042528 WO2019116827A1 (ja) 2017-12-12 2018-11-16 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
CN111418054A true CN111418054A (zh) 2020-07-14

Family

ID=66820363

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880077679.0A Pending CN111418054A (zh) 2017-12-12 2018-11-16 半导体装置及其制造方法

Country Status (7)

Country Link
US (1) US11289485B2 (zh)
JP (1) JP7197505B2 (zh)
KR (1) KR20200094138A (zh)
CN (1) CN111418054A (zh)
DE (1) DE112018006310T5 (zh)
TW (1) TWI797196B (zh)
WO (1) WO2019116827A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6950096B2 (ja) * 2019-09-13 2021-10-13 株式会社日立ハイテク 半導体装置の製造方法及びプラズマ処理装置
US11417653B2 (en) * 2019-09-30 2022-08-16 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structure and method for forming the same
JPWO2021125138A1 (zh) * 2019-12-20 2021-06-24

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1602551A (zh) * 2002-07-02 2005-03-30 索尼株式会社 半导体装置及其制造方法
US20060216897A1 (en) * 2005-03-24 2006-09-28 Samsung Electronics Co., Ltd. Semiconductor device having a round-shaped nano-wire transistor channel and method of manufacturing same
CN1964046A (zh) * 2005-11-10 2007-05-16 精工爱普生株式会社 半导体装置及其半导体装置的制造方法
US20140183452A1 (en) * 2012-12-28 2014-07-03 Renesas Electronics Corporation Field effect transistor with channel core modified for a backgate bias and method of fabrication
CN106463535A (zh) * 2014-06-24 2017-02-22 英特尔公司 用于在相同管芯上形成Ge/SiGe沟道和III‑V族沟道晶体管的技术
CN107068678A (zh) * 2016-01-25 2017-08-18 三星电子株式会社 半导体器件及其制造方法
CN107154357A (zh) * 2016-03-02 2017-09-12 三星电子株式会社 半导体器件的制造方法
US20170278842A1 (en) * 2016-03-25 2017-09-28 Qualcomm Incorporated Integrated circuits including a finfet and a nanostructure fet

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8753942B2 (en) 2010-12-01 2014-06-17 Intel Corporation Silicon and silicon germanium nanowire structures
US8536029B1 (en) 2012-06-21 2013-09-17 International Business Machines Corporation Nanowire FET and finFET
US9799771B2 (en) * 2015-04-20 2017-10-24 Taiwan Semiconductor Manufacturing Co., Ltd. FinFET and method for manufacturing the same
US9773871B2 (en) * 2015-11-16 2017-09-26 Taiwan Semiconductor Manufacturing Co., Ltd. Fin field effect transistor and method for fabricating the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1602551A (zh) * 2002-07-02 2005-03-30 索尼株式会社 半导体装置及其制造方法
US20060216897A1 (en) * 2005-03-24 2006-09-28 Samsung Electronics Co., Ltd. Semiconductor device having a round-shaped nano-wire transistor channel and method of manufacturing same
CN1964046A (zh) * 2005-11-10 2007-05-16 精工爱普生株式会社 半导体装置及其半导体装置的制造方法
US20140183452A1 (en) * 2012-12-28 2014-07-03 Renesas Electronics Corporation Field effect transistor with channel core modified for a backgate bias and method of fabrication
CN106463535A (zh) * 2014-06-24 2017-02-22 英特尔公司 用于在相同管芯上形成Ge/SiGe沟道和III‑V族沟道晶体管的技术
CN107068678A (zh) * 2016-01-25 2017-08-18 三星电子株式会社 半导体器件及其制造方法
CN107154357A (zh) * 2016-03-02 2017-09-12 三星电子株式会社 半导体器件的制造方法
US20170278842A1 (en) * 2016-03-25 2017-09-28 Qualcomm Incorporated Integrated circuits including a finfet and a nanostructure fet

Also Published As

Publication number Publication date
JP7197505B2 (ja) 2022-12-27
DE112018006310T5 (de) 2020-09-17
KR20200094138A (ko) 2020-08-06
US20200303375A1 (en) 2020-09-24
US11289485B2 (en) 2022-03-29
TWI797196B (zh) 2023-04-01
WO2019116827A1 (ja) 2019-06-20
TW201939713A (zh) 2019-10-01
JPWO2019116827A1 (ja) 2020-12-10

Similar Documents

Publication Publication Date Title
US9805985B2 (en) Method of manufacturing semiconductor device and semiconductor device
KR101376808B1 (ko) 반도체 장치 및 반도체 장치를 형성하는 방법
US9087722B2 (en) Semiconductor devices having different gate oxide thicknesses
US8222132B2 (en) Fabricating high-K/metal gate devices in a gate last process
JP5569243B2 (ja) 半導体装置及びその製造方法
KR101439599B1 (ko) 고유전율 및 금속 게이트 스택을 위한 장치 및 방법
US20130175621A1 (en) Finfet structure and method for making the same
US9373690B2 (en) Variable length multi-channel replacement metal gate including silicon hard mask
CN111418054A (zh) 半导体装置及其制造方法
JP4905442B2 (ja) 半導体装置およびその製造方法
CN112437978A (zh) 半导体装置
US9972539B2 (en) Method of fabricating semiconductor device
WO2009101564A1 (en) Finfet with separate gates and method for fabricating a finfet with separate gates
US20160049302A1 (en) Method of forming a semiconductor circuit element and semiconductor circuit element
JP5098261B2 (ja) 半導体装置および半導体装置の製造方法
CN109216177B (zh) 栅极结构及其方法
JP4940797B2 (ja) 半導体装置の製造方法
US7435646B2 (en) Method for forming floating gates within NVM process
JP4471815B2 (ja) 半導体装置およびその製造方法
JP2009099726A (ja) 半導体装置及びその製造方法
JP5073158B2 (ja) 半導体装置及びその製造方法
JP2009182122A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination