CN111402832A

CN111402832A - 像素结构与显示面板

Info

Publication number: CN111402832A
Application number: CN202010381787.6A
Authority: CN
Inventors: 吴贞仪; 詹为量; 林仕伟
Original assignee: AU Optronics Corp
Current assignee: AU Optronics Corp
Priority date: 2019-12-04
Filing date: 2020-05-08
Publication date: 2020-07-10
Anticipated expiration: 2040-05-08
Also published as: TW202122894A; CN111402832B; TWI716211B

Abstract

一种像素结构与显示面板，像素结构包含阵列排列的多个子像素，且每个子像素包含第一共同电极、第二共同电极、第一像素电极、第二像素电极、第一主动元件与第二主动元件。第二共同电极与第一共同电极电性绝缘。第一像素电极与第一共同电极形成第一存储电容。第二像素电极与第二共同电极形成第二存储电容。第一主动元件的第一端电性连接于一数据线。第一主动元件的第二端电性连接于第一像素电极。第二主动元件的第一端电性连接于数据线。第二主动元件的第二端电性连接于第二像素电极。

Description

像素结构与显示面板

技术领域

本公开文件有关一种显示面板，特别涉及显示面板中一种能提供稳定的共同电压以解决侧视色彩流失(Color Washout)问题的像素结构。

背景技术

液晶显示器具有轻薄、高反应速度与低功率消耗等优点，因而成为目前的市场主流。为提升液晶显示器的品质，业界开发出了各种广视角的液晶显示器，例如多区域垂直向排列(Multi-Domain Vertical Alignment，MVA)液晶显示器与共平面切换式(In-Plane-Switching，IPS)液晶显示器等等。多区域垂直向排列液晶显示器的反应速度高于共平面切换式液晶显示器。不过，当使用者以侧向视角观看多区域垂直向排列液晶显示器的画面时，其彩色饱和度会低于正视时的画面，业界称此现象为色彩流失(Color Washout)。

发明内容

本公开文件提供一种像素结构，其包含阵列排列的多个子像素，且每个子像素包含第一共同电极、第二共同电极、第一像素电极、第二像素电极、第一主动元件与第二主动元件。第二共同电极与第一共同电极电性绝缘。第一像素电极与第一共同电极形成第一存储电容。第二像素电极与第二共同电极形成第二存储电容。第一主动元件包含第一端、第二端与控制端。第一主动元件的第一端电性连接于一数据线，第一主动元件的第二端电性连接于第一像素电极。第二主动元件包含第一端、第二端与控制端。第二主动元件的第一端电性连接于数据线，第二主动元件的第二端电性连接于第二像素电极。

本公开文件提供一种显示面板，其包含多个第一共同电压线、多个第二共同电压线与多个像素电路。每个像素电路包含开关电路、第一电容单元与第二电容单元。第一电容单元的第一端耦接于多个第一共同电压线的其中之一。第二电容单元的第一端耦接于多个第二共同电压线的其中之一。多个第一共同电压线的其中之一与多个第二共同电压线的其中之一彼此电性绝缘。开关电路耦接于第一电容单元、第二电容单元与多个第二共同电压线的其中之一。

本公开文件提供一种显示面板，其包含阵列排列的多个像素电路，且每个像素电路包含主显示区与子显示区。主显示区包含第一晶体管与第一电容单元。第一电容单元的第一端耦接于第一共同电压线。第一晶体管具有第一端，第二端与控制端，第一晶体管的第一端耦接于数据线，第一晶体管的第二端耦接于第一电容单元的第二端。子显示区包含第二晶体管与第二电容单元。第二电容单元的第一端耦接于第二共同电压线。第一共同电压线与第二共同电压线彼此电性绝缘。第一晶体管具有第一端，第二端与控制端，第二晶体管的第一端耦接于数据线，第二晶体管的第二端耦接于第二电容单元的第二端。

上述的像素结构与显示面板能提供稳定的电压以解决侧视时的色彩流失问题。

附图说明

图1为根据本公开文件一实施例的像素电路的电路示意图。

图2A为依据本公开文件一实施例的像素结构简化后的俯视图。

图2B为图2A的像素结构省略了第一像素电极和第二像素电极后的俯视图。

图3A为沿图2A中剖线A-A’简化后的剖面示意图。

图3B为沿图2A中剖线B-B’简化后的剖面示意图。

图4为依据本公开文件一实施例的显示面板简化后的功能方框图。

附图标记说明：

100...像素电路

110、130、140...晶体管

120、150...共同电压线

Csa、Csb...存储电容

Cla、Clb...液晶电容

DL[n]...数据线

GL[n]...栅极线

Vdata...数据电压

Vtcm...共同电压

Cpa～Cpc...寄生电容

N1...第一节点

N2...第二节点

200...像素结构

PX1...第一子像素

PX2...第二子像素

PX3...第三子像素

PX4...第四子像素

SB...基板

GL[i]～GL[i+1]...栅极线

DL[i]～DL[i+1]...数据线

200...像素结构

210...第一共同电极

212...第一主干部

214a～214c...第一延伸部

220...第二共同电极

222...第二主干部

224a～224c...第二延伸部

230...开关电路

232...第一主动元件

234...第二主动元件

236...第三主动元件

238...连接层

240...第一像素电极

242...连接部

244...几何结构

250...第二像素电极

252...连接部

254...几何结构

RV...纵向梁部

RH...横向梁部

PT...条状图案

A-A’、B-B’...剖线

SB...基板

SE...源极

DE...漏极

CH...通道层

GI...栅极绝缘层

GE...栅极

IN...绝缘层

VA1、VA2、VA3...通孔

400...显示面板

Cma[1]～Cma[n]...第一共同电压线

Cmb[1]～Cmb[n]...第二共同电压线

DL[1]～DL[n]...数据线

GL[1]～GL[n]...栅极线

410...像素电路

412...开关电路

414...第一电容单元

416...第二电容单元

T1...第一晶体管

T2...第二晶体管

T3...第三晶体管

Csa、Csb...存储电容

Cla、Clb...液晶电容

具体实施方式

以下将配合相关附图来说明本公开文件的实施例。在附图中，相同的标号表示相同或类似的元件或方法流程。

图1为根据本公开文件一实施例的像素电路100的电路示意图。像素电路100包含形成主显示区的晶体管110、存储电容Csa与液晶电容Cla，其中液晶电容Cla通过第一节点N1耦接于晶体管110，且存储电容Csa耦接于第一节点N1与共同电压线120之间。像素电路100还包含形成子显示区的晶体管130、晶体管140、存储电容Csb与液晶电容Clb，其中液晶电容Clb通过第二节点N2耦接于晶体管130与晶体管140，且存储电容Csb耦接于第二节点N2与共同电压线150之间。子显示区用于在高灰阶时发光，以解决高灰阶的显示画面在侧向视角下的色彩流失(Color Washout)问题。

晶体管110、晶体管130与晶体管140的控制端皆耦接于栅极线GL[n]。因此，晶体管110、晶体管130与晶体管140会同时导通，以将数据线DL[n]上的数据电压Vdata传递至第一节点N1与第二节点N2。此时，第二节点N2的电压会是数据电压Vdata与共同电压线150上的共同电压Vtcm的分压。

在本实施例中，由于共同电压线120和共同电压线150互相耦接，当存储电容Csa接收数据电压Vdata时，共同电压Vtcm会随着第一节点N1的电压变化而扰动。另外，数据线DL[n]和栅极线GL[n]上的电压变化也会通过寄生电容Cpa～Cpc影响共同电压Vtcm的稳定性。因此，第二节点N2可能会存储错误的分压结果，使得副显示区没办法提供正确的灰阶值(亮度)，进而无法解决高灰阶显示画面在侧向视角下的色彩流失问题。

本公开文件提出一种可解决画面侧视时的色彩流失问题，且可提供稳定电压的像素结构200。图2A为依据本公开文件一实施例的像素结构200简化后的俯视图。图2B为图2A的像素结构200省略了第一像素电极240和第二像素电极250后的俯视图。图3A和图3B分别为沿图2A中剖线A-A’和B-B’简化后的剖面示意图。请同时参考图2A、图2B和图3A、图3B，像素结构200包含阵列排列的多个子像素，例如第一子像素PX1、第二子像素PX2、第三子像素PX3与第四子像素PX4。像素结构200设置于基板SB上，且基板SB上配置有多条栅极线与多条数据线，像素结构200的多个子像素设置的位置对应于多条栅极线与多条数据线的交错处。为简洁起见，第2A～2B图仅示出两条栅极线GL[i]～GL[i+1]和两条数据线DL[i]～DL[i+1]，其中i为正整数。

每个子像素包含第一共同电极210、第二共同电极220、开关电路230、第一像素电极240与第二像素电极250。开关电路230于平行于数据线DL[i]的方向上设置于第一共同电极210与第二共同电极220之间，且开关电路230电性连接于栅极线GL[i]和数据线DL[i]。第一像素电极240和第二像素电极250电性连接于开关电路230。第一共同电极210与第二共同电极220彼此电性绝缘，其中第一共同电极210与第二共同电极220分别定义出主显示区与子显示区，且第一像素电极240与第二像素电极250分别位于主显示区与子显示区。

开关电路230包含第一主动元件232、第二主动元件234、第三主动元件236与连接层238。如图3A所示，每个晶体管(例如，第一主动元件)包含源极SE、漏极DE、通道层CH、栅极绝缘层GI与栅极GE。栅极GE电性连接于于栅极线GL[i]且设置于基板SB上方，而栅极绝缘层GI设置于栅极GE上方。源极SE、漏极DE与通道层CH设置于栅极绝缘层GI上方，且源极SE和漏极DE延伸至通道层CH上方。绝缘层IN覆盖开关电路230，其中绝缘层IN包含通孔VA1。通孔VA1暴露出漏极DE，使得第一像素电极240通过通孔VA1电性连接于漏极DE。在本实施例中，第一主动元件232、第二主动元件234与第三主动元件236为底栅极薄膜晶体管(BottomGate Thin-Film transistor)，但本公开文件不以此为限。第一主动元件232、第二主动元件234与第三主动元件236可以依据实际设计需求使用任一种合适的晶体管来实现。

第一主动元件232的源极SE电性连接于数据线DL[i]。第二主动元件234的源极SE电性连接于第一主动元件232的漏极DE，且第二主动元件234的漏极DE电性连接于第二像素电极250。第三主动元件236的源极SE电性连接于第二主动元件234的漏极DE，且第三主动元件236的漏极DE电性连接于连接层238。如图3B所示，绝缘层IN还包含通孔VA2和VA3，其中通孔VA2暴露了第三主动元件236的漏极DE，通孔VA3暴露了第二共同电极220。因此，第三主动元件236得以按序通过通孔VA2、连接层238与通孔VA3电性连接至第二共同电极220。

换言之，开关电路230电性连接至第二共同电极220，但没有电性连接至第一共同电极210。

在本实施例中，连接层238、第一像素电极240与第二像素电极250可以位于同一层，第一共同电极210、第二共同电极220、栅极GE与栅极线GL[i]可以位于同一层(例如，皆以金属形成于基板SB上)，且源极SE、漏极DE与数据线DL[i]可以位于同一层。

在一些实施例中，形成通道层CH的材料(例如，多晶硅)可以对应地设置于形成源极SE、漏极DE与数据线DL[i]的材料(例如，金属层)的下方，而无需仅设置于第一主动元件232、第二主动元件234与第三主动元件236的所在位置，以节省掩模数量。

请参照图2B，第一共同电极210包含第一主干部212与多个第一延伸部214a～214c，且第二共同电极220包含第二主干部222与多个第二延伸部224a～224c。第一延伸部214a～214c彼此平行排列并连接于第一主干部212，且第一延伸部214a～214c自第一主干部212朝向远离开关电路230的方向延伸。第二延伸部224a～224c彼此平行排列并连接于第二主干部222，且第二延伸部224a～224c自第二主干部222朝向远离开关电路230的方向延伸。详细而言，连接于第一主干部212两端的第一延伸部(例如，第一延伸部214a和第一延伸部214c)定义出主显示区，而连接于第二主干部222两端的第二延伸部(例如，第二延伸部224a和第二延伸部224c)定义出子显示区。

第一像素电极240和第二像素电极250分别设置于主显示区与子显示区，且分别位于第一共同电极210和第二共同电极220的上方。详细而言，第一像素电极240和第二像素电极250于垂直投影方向上分别至少部分重叠于第一共同电极210和第二共同电极220。在一些实施例中，液晶层(图未示)可以设置于第一像素电极240和第二像素电极250没有重叠于第一共同电极210和第二共同电极220之处的上方。第一像素电极240与第一共同电极210重叠的部分形成第一存储电容，其中第一像素电极240与第一共同电极210分别作为第一存储电容的上板电极与下板电极，且第一存储电容有助于稳定提供给液晶层的电场。相似地，第二像素电极250与第二共同电极220重叠的部分形成第二存储电容，其中第二像素电极250与第二共同电极220分别作为第二存储电容的上板电极与下板电极。

请再参照图2A，第一像素电极240包含连接部242与多个几何结构244，且第二像素电极250包含连接部252与多个几何结构254。连接部242和连接部252的形状例如包含十字形，以将第一像素电极240和第二像素电极250各自分隔成四个区域。进一步而言，连接部242包含纵向梁部RV和横向梁部RH，且纵向梁部RV和横向梁部RH交错于第一像素电极240的中心。多个几何结构244对称地设置于纵向梁部RV的两侧，也对称地设置于横向梁部RH的两侧，例如连接部242定义出的左上、右上、左下与右下区域各自包含一个几何结构244。每个几何结构244包含多个彼此平行的多个条状图案PT，多个条状图案PT自连接部242朝向远离连接部242的方向延伸，且不平行也不垂直于纵向梁部RV和横向梁部RH。位于纵向梁部RV两侧的条状图案PT彼此对称，且位于横向梁部RH两侧的条状图案PT也彼此对称，使得第一像素电极240的形状近似于一鱼骨状。第二像素电极250中连接部252与多个几何结构254的配置方式，相似于前述第一像素电极240的配置方式，为简洁起见，在此不重复赘述。

在一些实施例中，第一像素电极240的纵向梁部RV于垂直投影方向上至少部分重叠于第一延伸部214b，且第二像素电极250的纵向梁部RV于垂直投影方向上至少部分重叠于第二延伸部224b。

请再参照图2B，第一子像素PX1与第二子像素PX2在平行于数据线DL[i]的方向上相邻。进一步来说，第一子像素PX1的第一共同210电极相邻于第二子像素PX2的第二共同220电极，且第一子像素PX1的主显示区相邻于第二子像素PX2的子显示区。第一子像素PX1的第一延伸部214a～214c与第二子像素PX2的第二延伸部224a～224c朝向彼此延伸，但第一子像素PX1的第一延伸部214a～214c电性绝缘于第二子像素PX2的第二延伸部224a～224c。

在一些实施例中，若多个子像素电性连接于同一条栅极线(例如，栅极线GL[i])，则该多个子像素的第一共同电极210以各自的第一主干部212互相电性连接，且该多个子像素的第二共同电极220以各自的第二主干部222互相电性连接。

在另一些实施例中，基板SB的上方可设置有另一基板(图未示)，且像素结构200还可包含设置于该另一基板上的上板共同电极(图未示)。上板共同电极的一垂直投影至少部分重叠于第一像素电极240与第二像素电极250。上板共同电极与第一像素电极240和第二像素电极250之间可填充有液晶层，以使上板共同电极与第一像素电极240形成第一液晶电容，且与第二像素电极250形成第二液晶电容。

总而言之，每个子像素中的第一共同电极210和第二共同电极220彼此电性绝缘，且在平行于数据线DL[i]的方向上任一子像素的第一共同电极210和第二共同电极220与不同子像素的第一共同电极210和第二共同电极220彼此电性绝缘。因此，第二共同电极220上的电压将不会受到同一子像素的第一共同电极210的电压波动影响，也不会受到其他子像素的第一共同电极210的电压波动影响。开关电路230会对数据线(例如，数据线DL[i])和第二共同电极220之间的电压差进行分压，并将分压的结果通过第二主动元件234的漏极DE提供给第二像素电极250。具有稳定电压的第二共同电极220将有助于子显示区域提供正确的灰阶值，以解决显示画面侧视时的色彩流失问题。

图4为依据本公开文件一实施例的显示面板400简化后的功能方框图。显示面板400包含多个第一共同电压线Cma[1]～Cma[n]、多个第二共同电压线Cmb[1]～Cmb[n]与矩阵排列的多个像素电路410，其中多个像素电路410可以用第2A～2B图的像素结构200来实现，且n为正整数。显示面板400还可以进一步包含多个数据线DL[1]～DL[n]与多个栅极线GL[1]～GL[n]，其中多个像素电路410设置的位置对应于数据线DL[1]～DL[n]与栅极线GL[1]～GL[n]的交错处。另外，第一共同电压线Cma[1]～Cma[n]与第二共同电压线Cmb[1]～Cmb[n]彼此交错排列。

每个像素电路410包含开关电路412、第一电容单元414与第二电容单元416。第一电容单元414的第一端耦接于第一共同电压线Cma[1]～Cma[n]中对应的一者，且第二电容单元416的第一端耦接于第二共同电压线Cmb[1]～Cmb[n]中对应的一者，其中任一像素电路410所耦接的第一共同电压线Cma与第二共同电压线Cmb彼此电性绝缘。开关电路412耦接于数据线DL[1]～DL[n]中对应的一者、栅极线GL[1]～GL[n]中对应的一者以及第二共同电压线Cmb[1]～Cmb[n]中该对应的一者。开关电路412用于将数据线DL上的电压提供至第一电容单元414，并用于对数据线DL与栅极线GL的电压差进行分压以产生一分压结果，且用于将分压结果提供至第二电容单元416。在本公开说明书和附图中，若使用某一元件编号时没有指明该元件编号的索引，则代表该元件编号是指称所属元件群中不特定的任一元件。例如，数据线DL指称的对象是数据线DL[1]～DL[n]中不特定的任意数据线。又例如，栅极线GL指称的对象是栅极线GL[1]～GL[n]中不特定的任意栅极线。

详细而言，开关电路412包含第一晶体管T1、第二晶体管T2与第三晶体管T3，其中第一晶体管T1与第一电容单元414形成主显示区，且第二晶体管T2、第三晶体管T3与第二电容单元416形成子显示区。第一晶体管T1、第二晶体管T2与第三晶体管T3各自包含第一端、第二端与控制端。第一晶体管T1的第一端耦接于数据线DL；第一晶体管T1的第二端耦接于第一电容单元414的第二端；第一晶体管T1的控制端耦接于栅极线GL。第二晶体管T2的第一端耦接于数据线DL；第二晶体管T2的第二端耦接于第二电容单元416；第二晶体管T2的控制端耦接于栅极线GL。第三晶体管T3的第一端耦接于第二晶体管T2的第二端与第二电容单元416的第二端；第三晶体管T3的第二端耦接于第二共同电压线Cmb；第三晶体管T3的控制端耦接于栅极线GL。

在一些实施例中，第一晶体管T1、第二晶体管T2与第三晶体管T3分别可以用第2A～2B图的第一主动元件232、第二主动元件234与第三主动元件236来实现。

第一电容单元414包含存储电容Csa与液晶电容Cla，其中存储电容Csa耦接于第一晶体管T1的第二端与第一共同电压线Cma之间。相似地，第二电容单元416包含存储电容Csb与液晶电容Clb，其中存储电容Csb耦接于第二晶体管T2的第二端与第二共同电压线Cmb之间。

在一些实施例中，存储电容Csa可以用第2A～2B图中第一像素电极240与第一共同电极210重叠的部分来实现，且液晶电容Cla可以用第2A～2B图中第一像素电极240没有与第一共同电极210重叠的部分、液晶层与上板共同电极来实现。相似地，存储电容Csb可以用第2A～2B图中第二像素电极250与第二共同电极220重叠的部分来实现，且液晶电容Clb可以用第2A～2B图中第二像素电极250没有与第二共同电极220重叠的部分、液晶层与上板共同电极来实现。

由上述可知，由于位于同一列的像素电路410所耦接的第一共同电压线Cma与第二共同电压线Cmb彼此电性绝缘，当该列像素电路410被选择进行数据写入时，第二晶体管T2与第三晶体管T3能提供正确的分压结果。如此一来，像素电路410的副显示区能提供正确的灰阶值，因而有助于解决显示画面在侧向视角下的色彩流失问题。

在说明书及权利要求中使用了某些词汇来指称特定的元件。然而，所属技术领域中技术人员应可理解，同样的元件可能会用不同的名词来称呼。说明书及权利要求并不以名称的差异做为区分元件的方式，而是以元件在功能上的差异来做为区分的基准。在说明书及权利要求所提及的“包含”为开放式的用语，故应解释成“包含但不限定于”。另外，“耦接”在此包含任何直接及间接的连接手段。因此，若文中描述第一元件耦接于第二元件，则代表第一元件可通过电性连接或无线传输、光学传输等信号连接方式而直接地连接于第二元件，或者通过其他元件或连接手段间接地电性或信号连接至该第二元件。

图示的某些元件的尺寸及相对大小会被加以放大，或者某些元件的形状会被简化，以便能更清楚地表达实施例的内容。因此，除非申请人有特别指明，图示中各元件的形状、尺寸、相对大小及相对位置等仅是便于说明，而不应被用来限缩本公开文件的权利要求。此外，本公开文件可用许多不同的形式来体现，在解释本公开文件时，不应局限于本说明书所提出的实施例实施方式。

在说明书及权利要求中，若描述第一元件位于第二元件上、在第二元件上方、连接、接合于第二元件或与第二元件相接，则表示第一元件可直接位在第二元件上、直接连接、直接接合于第二元件，亦可表示第一元件与第二元件间存在其他元件。相对之下，若描述第一元件直接位在第二元件上、直接连接、直接接合、或直接相接于第二元件，则代表第一元件与第二元件间不存在其他元件。

另外，除非说明书中特别指明，否则任何单数格的用语都同时包含复数格的涵义。以上仅为本公开文件的优选实施例，凡依本公开文件权利要求所做的均等变化与修饰，皆应属本公开文件的涵盖范围。

Claims

1.一种像素结构，包含阵列排列的多个子像素，其中每个子像素包含：

一第一共同电极；

一第二共同电极，与该第一共同电极电性绝缘；

一第一像素电极，其中该第一像素电极与该第一共同电极形成一第一存储电容；

一第二像素电极，其中该第二像素电极与该第二共同电极形成一第二存储电容；

一第一主动元件，包含一第一端、一第二端与一控制端，其中该第一主动元件的该第一端电性连接于一数据线，该第一主动元件的该第二端电性连接于该第一像素电极；以及

一第二主动元件，包含一第一端、一第二端与一控制端，其中该第二主动元件的该第一端电性连接于该数据线，该第二主动元件的该第二端电性连接于该第二像素电极。

2.如权利要求1所述的像素结构，其中，该第一共同电极包含一第一主干部与多个第一延伸部，该第二共同电极包含一第二主干部与多个第二延伸部，该第一主动元件与该第二主动元件设置于该第一主干部与该第二主干部之间，

该多个第一延伸部自该第一主干部朝向远离该第一主动元件与该第二主动元件的方向延伸，该多个第二延伸部自该第二主干部朝向远离该第一主动元件与该第二主动元件的方向延伸。

3.如权利要求2所述的像素结构，其中该多个子像素包含一第一子像素与一第二子像素，该第一子像素的该第一共同电极相邻于该第二子像素的该第二共同电极，

该第一子像素的该多个第一延伸部与该第二子像素的该多个第二延伸部朝向彼此延伸，且该第一子像素的该多个第一延伸部电性绝缘于该第二子像素的该多个第二延伸部。

4.如权利要求1所述的像素结构，另包含一第三主动元件，其中该第三主动元件包含一第一端、一第二端和一控制端，该第三主动元件的该第一端电性连接于该第二主动元件的该第二端，且该第三主动元件的该第二端电性连接于该第二共同电极。

5.如权利要求1所述的像素结构，其中，该第一像素电极与该第二像素电极各自包含一连接部与多个几何结构，该多个几何结构被该连接部所分隔，且每个几何结构包含多个彼此平行的条状图案。

6.如权利要求5所述的像素结构，其中，该连接部包含形成十字图案的一纵向梁部和一横向梁部。

7.如权利要求6所述的像素结构，其中，该多个几何结构对称地排列于该纵向梁部的两侧与该横向梁部的两侧，且该第一像素电极与该第二像素电极的形状包含鱼骨形。

8.如权利要求1所述的像素结构，其中，该第一共同电极与该第二共同电极以金属形成于一下基板。

9.如权利要求1所述的像素结构，还包含形成于一上基板的一上板共同电极，其中该上板共同电极与该第一像素电极形成一第一液晶电容，且该上板共同电极与该第二像素电极形成一第二液晶电容。

10.一种显示面板，包含：

多个第一共同电压线；

多个第二共同电压线；以及

多个像素电路，其中每个像素电路包含一开关电路、一第一电容单元与一第二电容单元，该第一电容单元的一第一端耦接于该多个第一共同电压线的其中之一，该第二电容单元的一第一端耦接于该多个第二共同电压线的其中之一，且该多个第一共同电压线的该其中之一与该多个第二共同电压线的该其中之一彼此电性绝缘；

其中该开关电路耦接于该第一电容单元、该第二电容单元与该多个第二共同电压线的该其中之一。

11.如权利要求10所述的显示面板，其中，该显示面板另包含多个数据线与多个栅极线，且该开关电路包含：

一第一晶体管，包含一第一端，一第二端与一控制端，其中该第一晶体管的该第一端耦接于该多个数据线的其中之一，该第一晶体管的该第二端耦接于该第一电容单元的一第二端，该第一晶体管的该控制端耦接于该多个栅极线的其中之一；

一第二晶体管，包含一第一端，一第二端与一控制端，其中该第二晶体管的该第一端耦接于该多个数据线的该其中之一，该第二晶体管的该第二端耦接于该第二电容单元的一第二端，该第二晶体管的该控制端耦接于该多个栅极线的该其中之一；以及

一第三晶体管，包含一第一端，一第二端与一控制端，其中该第三晶体管的该第一端耦接于该第二晶体管的该第二端与该第二电容单元的一第二端，该第三晶体管的该第二端耦接于该多个第二共同电压线的该其中之一，该第三晶体管的该控制端耦接于该多个栅极线的该其中之一。

12.如权利要求11所述的显示面板，其中，该第一电容单元与该第二电容单元各自包含一液晶电容与一存储电容，

该第一电容单元的该存储电容耦接于该第一晶体管的该第二端与该多个第一共同电压线的该其中之一之间，

该第二电容单元的该存储电容耦接于该第二晶体管的该第二端与该多个第二共同电压线的该其中之一之间。

13.一种显示面板，包含阵列排列的多个像素电路，其中每个像素电路包含：

一主显示区，包含一第一晶体管与一第一电容单元，其中该第一电容单元的一第一端耦接于该一第一共同电压线，该第一晶体管具有一第一端，一第二端与一控制端，该第一晶体管的该第一端耦接于一数据线，该第一晶体管的该第二端耦接于该第一电容单元的一第二端；以及

一子显示区，包含一第二晶体管与一第二电容单元，其中该第二电容单元的一第一端耦接于一第二共同电压线，该第一共同电压线与该第二共同电压线彼此电性绝缘，该第一晶体管具有一第一端，一第二端与一控制端，该第二晶体管的该第一端耦接于该数据线，该第二晶体管的该第二端耦接于该第二电容单元的一第二端。

14.如权利要求13所述的显示面板，其中该子显示区另包含一第三晶体管，该第三晶体管包含一第一端、一第二端与一控制端，该第三晶体管的该第一端耦接于该第二晶体管的该第二端与该第二电容单元的该第二端，该第三晶体管的该第二端耦接于该第二共同电压线。