KR20080051852A - 액정 표시 장치 - Google Patents

액정 표시 장치 Download PDF

Info

Publication number
KR20080051852A
KR20080051852A KR1020060123608A KR20060123608A KR20080051852A KR 20080051852 A KR20080051852 A KR 20080051852A KR 1020060123608 A KR1020060123608 A KR 1020060123608A KR 20060123608 A KR20060123608 A KR 20060123608A KR 20080051852 A KR20080051852 A KR 20080051852A
Authority
KR
South Korea
Prior art keywords
electrode
liquid crystal
gate
line
subpixel
Prior art date
Application number
KR1020060123608A
Other languages
English (en)
Inventor
김희준
이봉준
이홍우
주영길
이종혁
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060123608A priority Critical patent/KR20080051852A/ko
Publication of KR20080051852A publication Critical patent/KR20080051852A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136213—Storage capacitors associated with the pixel electrode
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode
    • G02F2201/123—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode pixel

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 액정 표시 장치에 관한 것이다. 본 발명의 한 실시예에 따른 액정표시 장치는 기판, 상기 기판 위에 형성되어 있으며 서로 이웃하는 복수의 게이트선, 상기 게이트선과 교차하는 복수의 데이터선, 그리고 상기 기판 위에 형성되어 있으며, 각각 제1 및 제2 부화소 전극을 포함하는 복수의 화소 전극을 포함하며, 상기 화소 전극은 상기 게이트선에 평행한 제1변 및 상기 제1변 보다 길이가 짧으며 상기 데이터선과 평행한 제2변을 포함하고, 상기 제1 및 제2 부화소 전극은 서로 용량성 결합되어 있다.
가로픽셀, MB7, CC, 기준전압, SPVA

Description

액정 표시 장치{LIQUID CRYSTAL DISPLAY}
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도.
도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 두 부화소에 대한 등가 회로도.
도 3은 본 발명의 한 실시예에 따른 액정 표시 장치의 한 화소에 대한 등가 회로도.
도 4는 본 발명의 한 실시예에 따른 액정 표시판 조립체 용 하부 표시판의 배치도.
도 5는 본 발명의 한 실시예에 따른 액정 표시판 조립체 용 상부 표시판의 배치도.
도 6은 도 4의 하부 표시판 및 도 5의 상부 표시판으로 이루어진 액정 표시판 조립체의 배치도.
도 7 및 도 8은 각각 도 6에 도시한 액정 표시판 조립체를 Ⅶ-Ⅶ 및 Ⅷ-Ⅷ 선을 따라 잘라 도시한 단면도.
도 9는 본 발명의 다른 실시예에 따른 액정 표시판 조립체의 배치도.
도 10은 본 발명의 다른 실시예에 따른 액정 표시판 조립체의 배치도.
본 발명은 액정 표시 장치에 관한 것이다.
액정 표시 장치는 현재 가장 널리 사용되고 있는 평판 표시 장치 중 하나로서, 화소 전극과 공통 전극 등 전기장 생성 전극이 형성되어 있는 두 장의 표시판과 그 사이에 삽입되어 있는 액정층으로 이루어지며, 전기장 생성 전극에 전압을 인가하여 액정층에 전기장을 생성하고 이를 통하여 액정층의 액정 분자들의 배향을 결정하고 입사광의 편광을 제어함으로써 영상을 표시한다.
액정 표시 장치는 또한 각 화소 전극에 연결되어 있는 스위칭 소자 및 스위칭 소자를 제어하여 화소 전극에 전압을 인가하기 위한 게이트선과 데이터선 등 다수의 신호선을 포함한다.
게이트선은 게이트 구동 회로가 생성한 게이트 신호를 전달하며, 데이터선은 데이터 구동 회로가 생성한 데이터 전압을 전달하며, 스위칭 소자는 게이트 신호에 따라 데이터 전압을 화소 전극에 전달한다.
이러한 게이트 구동 회로 및 데이터 구동 회로는 다수의 집적 회로 칩의 형태로 표시판에 직접 장착되거나 가요성 회로막 등에 장착되어 표시판에 부착되는데, 이러한 집적 회로 칩은 액정 표시 장치의 제조 비용에 높은 비율을 차지한다. 특히 데이터 구동 집적 회로 칩의 경우 게이트 구동 회로 칩에 비하여 그 가격이 매우 높기 때문에 고해상도, 대면적 액정 표시 장치의 경우 그 수효를 줄일 필요가 있다. 게이트 구동 회로의 경우 게이트선, 데이터선 및 스위칭 소자와 함께 표시 판에 집적함으로써 그 가격을 줄일 수 있으나, 데이터 구동 회로는 그 구조가 다소 복잡하여 표시판에 집적하기 어려워 더욱 더 그 수효를 줄일 필요가 있다.
본 발명이 이루고자 하는 기술적 과제는 액정 표시 장치에 설치되는 데이터 구동 회로 칩의 수효를 줄이는 것이다.
본 발명이 이루고자 하는 또 다른 기술적 과제는 액정 표시 장치의 측면 시인성을 개선하면서, 잔상이 발생하는 것을 방지하는 것이다.
본 발명의 한 실시예에 따른 액정 표시 장치는 기판, 상기 기판 위에 형성되어 있으며 서로 이웃하는 복수의 게이트선, 상기 게이트선과 교차하는 복수의 데이터선, 그리고 상기 기판 위에 형성되어 있으며, 각각 제1 및 제2 부화소 전극을 포함하는 복수의 화소 전극을 포함하며, 상기 화소 전극은 상기 게이트선에 평행한 제1변 및 상기 제1변 보다 길이가 짧으며 상기 데이터선과 평행한 제2변을 포함하고, 상기 제1 및 제2 부화소 전극은 서로 용량성 결합되어 있다.
상기 복수의 게이트선은 서로 이웃하는 제1 및 제2 게이트선을 포함하고, 상기 제1 게이트선은 상기 제2 게이트선보다 아래에 배치되어 있으며, 상기 제1 부화소 전극, 상기 제1 게이트선 및 상기 데이터선에 연결되어 있는 제1 박막 트랜지스터를 더 포함할 수 있다.
상기 제2 부화소 전극, 상기 제2 게이트선 및 상기 데이터선에 연결되어 있는 제2 박막 트랜지스터를 더 포함할 수 있다.
상기 화소 전극과 중첩하는 유지 전극선을 더 포함할 수 있다.
상기 유지 전극선은 상기 데이터선과 동일한 재질로 이루어질 수 있다.
상기 제2 부화소 전극, 상기 제2 게이트선 및 상기 유지 전극선에 연결되어 있는 제2 박막 트랜지스터를 더 포함할 수 있다.
상기 제2 박막 트랜지스터는 상기 제1 부화소 전극과 연결되어 있을 수 있다.
상기 제1 박막 트랜지스터와 연결되어 있으며, 상기 제2 부화소 전극과 중첩하는 결합 전극을 더 포함할 수 있다.
상기 제1 및 제2 부화소 전극의 전압은 서로 다를 수 있다.
상기 제1 부화소 전극의 전압은 상기 제2 부화소 전극의 전압보다 높을 수 있다.
상기 제1 부화소 전극 및 상기 제2 부화소 전극은 상기 게이트선과 빗각을 이루는 사선부를 포함하는 간극을 두고 서로 떨어져 있을 수 있다.
상기 빗각은 45°일 수 있다.
상기 화소 전극과 마주하는 공통 전극을 더 포함하고, 상기 공통 전극은 경사 방향 결정 부재를 포함할 수 있다.
상기 경사 방향 결정 부재는 상기 간극과 평행한 복수의 절개부를 포함할 수있다.
상기 제1변의 길이는 상기 제2변의 길이의 3배일 수 있다.
상기 게이트선과 연결되어 있으며, 상기 게이트선에 게이트 신호를 인가하는 게이트 구동부를 더 포함하고, 상기 게이트 구동부는 상기 기판 위에 집적되어 있을 수 있다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
그러면 도 1 및 도 2를 참고하여 본 발명의 한 실시예에 따른 액정 표시 장치에 대하여 설명한다.
도 1은 본 발명의 한 실시예에 따른 액정 표시 장치의 블록도이며, 도 2는 본 발명의 한 실시예에 따른 액정 표시 장치의 두 부화소에 대한 등가 회로도이다.
도 1 및 도 2를 참고하면, 본 발명의 한 실시예에 따른 액정 표시 장치는 액정 표시판 조립체(liquid crystal panel assembly)(300)와 이에 연결된 한 쌍의 게이트 구동부(400) 및 데이터 구동부(500), 데이터 구동부(500)에 연결된 계조 전압 생성부(800), 그리고 이들을 제어하는 신호 제어부(600)를 포함한다.
액정 표시판 조립체(300)는 등가 회로로 볼 때 복수의 표시 신호선과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(PX1, PX2, PX3)를 포함한다. 반면, 도 2에 도시한 구조로 볼 때, 액정 표시판 조립체(300)는 서로 마주하는 하부 및 상부 표시판(100, 200)과 둘 사이에 들어 있는 액정층(3)을 포함한다.
신호선(G1-Gn, D1-Dm)은 게이트 신호("주사 신호"라고도 함)를 전달하는 복수의 게이트선(G1-Gn)과 데이터 신호를 전달하는 복수의 데이터선(D1-Dm)을 포함한다.
게이트선(G1-Gn)은 대략 행 방향으로 뻗으며 서로가 거의 평행하고, 데이터선(D1-Dm)은 대략 열 방향으로 뻗으며 서로가 거의 평행하다.
각 화소(PX1, PX2, PX3)는 행 방향으로 긴 구조를 가지며, 각 화소(PX1, PX2, PX3)는 한 쌍의 부화소를 포함하며, 각 부화소는 액정 축전기(liquid crystal capacitor)(Clca, Clcb)를 포함한다. 두 부화소 중 적어도 하나는 게이트선, 데이터선 및 액정 축전기(Clca, Clcb)와 연결된 스위칭 소자(도시하지 않음)를 포함한다.
스위칭 소자(Q)는 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(GL)과 연결되어 있고, 입력 단자는 데이터선(DL)과 연결되어 있으며, 출력 단자는 액정 축전기(Clc) 및 유지 축전기와 연결되어 있다.
액정 축전기(Clca/Clcb)는 하부 표시판(100)의 부화소 전극(PEa/PEb)과 상부 표시판(200)의 공통 전극(270)을 두 단자로 하며 부화소 전극(PEa/PEb)과 공통 전 극(270) 사이의 액정층(3)은 유전체로서 기능한다. 한 쌍의 부화소 전극(PEa, PEb)은 서로 분리되어 있으며 하나의 화소 전극(PE)을 이룬다. 공통 전극(270)은 상부 표시판(200)의 전면에 형성되어 있고 공통 전압(Vcom)을 인가 받는다. 도 2에서와는 달리 공통 전극(270)이 하부 표시판(100)에 구비되는 경우도 있으며 이 때에는 두 전극(191, 270) 중 적어도 하나가 선형 또는 막대형으로 만들어질 수 있다.
액정 축전기(Clc)의 보조적인 역할을 하는 유지 축전기는 하부 표시판(100)에 구비된 유지 전극선과 화소 전극(191)이 절연체를 사이에 두고 중첩되어 이루어지며 이 별개의 신호선에는 공통 전압(Vcom) 따위의 정해진 전압이 인가된다. 그러나 유지 축전기는 화소 전극(191)이 절연체를 매개로 바로 위의 전단 게이트선과 중첩되어 이루어질 수 있다.
한편, 색 표시를 구현하기 위해서는 각 화소(PX1-PX3)가 기본색(primary color) 중 하나를 고유하게 표시하거나(공간 분할) 각 화소(PX1-PX3)가 시간에 따라 번갈아 기본색을 표시하게(시간 분할) 하여 이들 기본색의 공간적, 시간적 합으로 원하는 색상이 인식되도록 한다. 기본색의 예로는 적색, 녹색, 청색 등 삼원색을 들 수 있다. 도 2는 공간 분할의 한 예로서 각 화소(PX1-PX3)가 화소 전극(191)에 대응하는 상부 표시판(200)의 영역에 기본색 중 하나를 나타내는 색 필터(230)를 구비함을 보여주고 있다. 도 2와는 달리 색 필터(230)는 하부 표시판(100)의 화소 전극(191) 위 또는 아래에 형성할 수도 있다. 행 방향으로 인접한 화소(PX1-PX3)의 색필터(230)는 서로 연결되어 행 방향으로 길게 뻗어 있으며, 열 방향으로는 서로 다른 색을 나타내는 색필터(230)가 번갈아 배치되어 있다.
앞으로는 각 색필터(230)가 적색, 녹색, 청색 중 어느 하나를 나타내는 것으로 가정하며, 적색 색필터(230)를 구비한 화소를 적색 화소, 녹색 색필터(230)를 구비한 화소를 녹색 화소, 청색 색필터(230)를 구비한 화소를 청색 화소라 한다. 적색 화소, 청색 화소, 녹색 화소는 열 방향으로 순서대로 번갈아 배열되어 있다.
이와 같이 삼원색의 화소(PX1-PX3)는 영상 표시의 기본 단위인 하나의 도트(DT)를 이룬다.
표시판(100, 200)의 바깥 면에는 편광자(polarizer)(도시하지 않음)가 구비되어 있는데, 두 편광자의 편광축은 직교할 수 있다. 반사형 액정 표시 장치의 경우에는 두 개의 편광자(12, 22) 중 하나가 생략될 수 있다. 직교 편광자인 경우 전기장이 없는 액정층(3)에 들어온 입사광을 차단한다.
다시 도 1를 참고하면, 게이트 구동부(400)는 신호선(G1-Gn, D1-Dm) 및 박막 트랜지스터 스위칭 소자(Q) 따위와 함께 액정 표시판 조립체(300)에 집적되어 있으며, 액정 표시판 조립체(300)의 왼쪽과 오른쪽에 각각 위치할 수도 있다. 게이트 구동부(400)는 게이트 온 전압(Von)과 게이트 오프 전압(Voff)의 조합으로 이루어진 게이트 신호를 게이트선(G1-Gn)에 인가한다. 게이트 구동부(400)는 집적 회로 칩의 형태로 조립체(300) 위에 직접 장착될 수도 있고, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 액정 표시판 조립체(300)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(도시하지 않음) 위에 장착될 수도 있다.
계조 전압 생성부(800)는 화소(PX)의 투과율과 관련된 두 벌의 계조 전압 집합(또는 기준 계조 전압 집합)을 생성한다. 두 벌 중 한 벌은 공통 전압(Vcom)에 대하여 양의 값을 가지고 다른 한 벌은 음의 값을 가진다.
데이터 구동부(500)는 액정 표시판 조립체(300)의 데이터선(D1-Dm)에 연결되어 있으며, 계조 전압 생성부(800)로부터의 계조 전압을 선택하고 이를 데이터 신호로서 데이터선(D1-Dm)에 인가한다. 그러나 계조 전압 생성부(800)가 모든 계조에 대한 전압을 모두 제공하는 것이 아니라 정해진 수의 기준 계조 전압만을 제공하는 경우에, 데이터 구동부(500)는 기준 계조 전압을 분압하여 전체 계조에 대한 계조 전압을 생성하고 이 중에서 데이터 신호를 선택한다. 데이터 구동부(500)는 집적 회로 칩의 형태로 액정 표시판 조립체(300) 위에 직접 장착되거나, 가요성 인쇄 회로막(flexible printed circuit film)(도시하지 않음) 위에 장착되어 TCP(tape carrier package)의 형태로 액정 표시판 조립체(300)에 부착되거나, 별도의 인쇄 회로 기판(printed circuit board)(도시하지 않음) 위에 장착될 수 있다. 그러나 신호선(G1-Gn, D1-Dm) 및 박막 트랜지스터 스위칭 소자(Q) 따위와 함께 액정 표시판 조립체(300)에 집적될 수도 있다.
신호 제어부(600)는 게이트 구동부(400) 및 데이터 구동부(500) 등을 제어한다.
그러면, 이러한 액정 표시판 조립체(300)의 한 예에 대하여 도 3 내지 도 8 을 참고로 하여 상세하게 설명한다.
도 3은 본 발명의 한 실시예에 따른 액정 표시판 조립체의 한 화소에 대한 등가 회로도이며, 도 4는 본 발명의 한 실시예에 따른 액정 표시판 조립체용 하부 표시판의 배치도이고, 도 5는 본 발명의 한 실시예에 따른 액정 표시판 조립체용 상부 표시판의 배치도이며, 도 6은 도 4의 하부 표시판과 도 5의 상부 표시판으로 이루어진 액정 표시판 조립체의 배치도이며, 도 7 및 도 8은 도 6의 액정 표시판 조립체를 Ⅶ-Ⅶ 및 Ⅷ-Ⅷ선을 따라 잘라 도시한 단면도이다.
도 3을 참고하면, 본 실시예에 따른 액정 표시판 조립체는 복수의 게이트선(GL)과 복수의 데이터선(DL)을 포함하는 신호선과 이에 연결되어 있는 복수의 화소(PX)를 포함한다.
각 화소(PX)는 한 쌍의 제1 및 제2 부화소(PXa, PXb)와 두 부화소(PXa, PXb) 사이에 연결되어 있는 결합 축전기(Ccp)를 포함한다.
제1 부화소(PXa)는 해당 게이트선(GL) 및 데이터선(DL)에 연결되어 있는 스위칭 소자(Q)와 이에 연결된 제1 액정 축전기(Clca) 및 유지 축전기(Csta)를 포함하며, 제2 부화소(PXb)는 결합 축전기(Ccp)와 연결되어 있는 제2 액정 축전기(Clcb)를 포함한다.
스위칭 소자(Q) 또한 하부 표시판(100)에 구비되어 있는 박막 트랜지스터 등의 삼단자 소자로서, 그 제어 단자는 게이트선(GL)과 연결되어 있고, 입력 단자는 데이터선(DL)과 연결되어 있으며, 출력 단자는 액정 축전기(Clca), 유지 축전기(Csta) 및 결합 축전기(Ccp)와 연결되어 있다.
스위칭 소자(Q)는 게이트선(GL)으로부터의 게이트 신호에 따라 데이터선(DL)으로부터의 데이터 전압을 제1 액정 축전기(Clca) 및 결합 축전기(Ccp)에 인가하고, 결합 축전기(Ccp)는 이 전압을 그 크기를 바꾸어 제2 액정 축전기(Clcb)에 전달한다.
유지 축전기(Csta)에 공통 전압(Vcom)이 인가되고 축전기(Clca, Csta, Clcb, Ccp)와 그 정전 용량을 동일한 도면 부호로 나타낸다고 하면, 제1 액정 축전기(Clca)에 충전된 전압(Va)과 제2 액정 축전기(Clcb)에 충전된 전압(Vb)은 다음과 같은 관계를 가진다.
Vb=Va×[Ccp/(Ccp+ Clcb)]
Ccp/(Ccp+ Clcb)의 값이 1보다 작기 때문에 제2 액정 축전기(Clcb)에 충전된 전압(Vb)은 제1 액정 축전기(Clca)에 충전된 전압(Va)에 비하여 항상 작다. 이 관계는 유지 축전기(Csta)에 인가된 전압이 공통 전압(Vcom)이 아니라도 마찬가지로 성립한다.
제1 액정 축전기(Clca) 전압(Va)과 제2 액정 축전기(Clcb) 전압(Vb)의 적정한 비율은 결합 축전기(Ccp)의 정전 용량을 조절함으로써 얻을 수 있다.
그러면 이러한 액정 표시판 조립체의 한 예에 대하여 도 4 내지 도 8을 참고하여 상세하게 설명한다.
도 7을 참고하면, 본 실시예에 따른 액정 표시판 조립체도 서로 마주하는 하부 표시판(100)과 상부 표시판(200), 이들 두 표시판 사이에 들어 있는 액정층(3)및 표시판 바깥 면에 부착되어 있는 한 쌍의 편광자(12, 22)를 포함한다.
먼저 도 4, 도 6, 도 7 및 도 8을 참고하여 본 발명의 한 실시예에 따른 액정 표시판 조립체용 하부 표시판에 대하여 설명한다.
투명한 유리 또는 플라스틱 따위로 만들어진 절연 기판(110) 위에 복수의 게이트선(gate line)(121)이 형성되어 있다.
게이트선(121)은 게이트 신호를 전달하며 주로 가로 방향으로 뻗어 있다. 각 게이트선(121)은 위로 또는 아래로 돌출한 복수의 게이트 전극(gate electrode)(124)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 넓은 끝 부분(129)을 포함한다.
게이트선(121)은 알루미늄(Al)이나 알루미늄 합금 등 알루미늄 계열 금속, 은(Ag)이나 은 합금 등 은 계열 금속, 구리(Cu)나 구리 합금 등 구리 계열 금속, 몰리브덴(Mo)이나 몰리브덴 합금 등 몰리브덴 계열 금속, 크롬(Cr), 탄탈륨(Ta) 및 티타늄(Ti) 따위로 만들어질 수 있다. 그러나 이들은 물리적 성질이 다른 두 개의 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수도 있다. 이 중 한 도전막은 신호 지연이나 전압 강하를 줄일 수 있도록 비저항(resistivity)이 낮은 금속, 예를 들면 알루미늄 계열 금속, 은 계열 금속, 구리 계열 금속 등으로 만들어진다. 이와는 달리, 다른 도전막은 다른 물질, 특히 ITO(indium tin oxide) 및 IZO(indium zinc oxide)와의 물리적, 화학적, 전기적 접촉 특성이 우수한 물질, 이를테면 몰리브덴 계열 금속, 크롬, 탄탈륨, 티타늄 등으로 만들어진다. 이러한 조합의 좋은 예로는 크롬 하부막과 알루미늄 (합금) 상부막 및 알루미늄 (합금) 하부막과 몰리브덴 (합금) 상부막을 들 수 있다. 그러나 게이트선(121)은 이외에도 여 러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
게이트선(121)의 측면은 기판(110) 면에 대하여 경사져 있으며 그 경사각은 약 30° 내지 약 80°인 것이 바람직하다.
게이트선(121) 위에는 질화규소(SiNx) 또는 산화규소(SiOx) 따위로 만들어진 게이트 절연막(gate insulating layer)(140)이 형성되어 있다.
게이트 절연막(140) 위에는 수소화 비정질 규소(hydrogenated amorphous silicon)(비정질 규소는 약칭 a-Si로 씀) 또는 다결정 규소(polysilicon) 등으로 만들어진 복수의 섬형 반도체(154)가 형성되어 있다. 반도체(154)는 게이트 전극(124) 위에 위치한다.
반도체(154) 위에는 복수의 섬형 저항성 접촉 부재(ohmic contact)(163, 165)가 형성되어 있다. 저항성 접촉 부재(163, 165)는 인 따위의 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어지거나 실리사이드(silicide)로 만들어질 수 있다. 저항성 접촉 부재(163, 165)는 쌍을 이루어 반도체(154) 위에 배치되어 있다.
반도체(154)와 저항성 접촉 부재(163, 165)의 측면 역시 기판(110) 면에 대하여 경사져 있으며 경사각은 30° 내지 80° 정도이다.
저항성 접촉 부재(163, 165) 및 게이트 절연막(140) 위에는 복수의 데이터선(171), 복수 쌍의 제1 및 제2 드레인 전극(drain electrode)(175a, 175b), 전극 부재(178) 및 복수의 유지 전극선(storage electrode line)(131)이 형성되어 있다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트 선(121)과 교차한다. 각 데이터선(171)은 게이트 전극(124)을 향하여 뻗은 복수의 소스 전극(source electrode)(173)과 다른 층 또는 외부 구동 회로와의 접속을 위하여 면적이 넓은 끝 부분(179)을 포함한다. 데이터 신호를 생성하는 데이터 구동 회로(도시하지 않음)는 기판(110) 위에 부착되는 가요성 인쇄 회로막(도시하지 않음) 위에 장착되거나, 기판(110) 위에 직접 장착되거나, 기판(110)에 집적될 수 있다. 데이터 구동 회로가 기판(110) 위에 집적되어 있는 경우, 데이터선(171)이 연장되어 이와 직접 연결될 수 있다.
제1 드레인 전극(175a)은 데이터선(171)과 분리되어 있고 게이트 전극(124)을 중심으로 소스 전극(173)과 마주 본다. 각 제1 드레인 전극(175a)은 막대형인 한 쪽 끝 부분을 포함하며, 막대형 끝 부분은 U자형으로 구부러진 소스 전극(173)으로 일부 둘러싸여 있다. 각 제1 드레인 전극(175a)은 결합 전극(coupling electrode)(176)을 포함한다. 결합 전극(176)은 제1 드레인 전극(175a)의 막대형인 한 쪽 끝 부분의 반대쪽에 위치하며 데이터선(171)에 평행하게 뻗다가 사선으로 구부러지고 다시 게이트선(121)에 평행하게 뻗다가, 게이트선(121)과 빗각을 이루도록 뻗으며 다시 게이트선(121)에 평행하게 뻗는다.
제2 드레인 전극(175b)은 게이트선(121)을 기준으로 제1 드레인 전극(175a)과 반대쪽으로 뻗어 있으며, U자 형의 소스 전극(173)의 일부와 마주한다.
게이트 전극(124), 소스 전극(173) 및 제1/제2 드레인 전극(175a/175b)은 반도체(154)와 함께 하나의 제1/제2 박막 트랜지스터(Qa/Qb)(thin film transistor, TFT)를 이루며, 제1/제2 박막 트랜지스터(Qa/Qb)의 채널(channel)은 소스 전 극(173)과 제1/제2 드레인 전극(175a/175b) 사이의 반도체(154)에 형성된다.
전극 부재(178)은 제1 드레인 전극(175a)과 마주하며, 제1 드레인 전극(175a)의 일부와 평면 모양이 유사하다.
유지 전극선(131)은 공통 전압 등 소정의 전압을 인가 받으며, 데이터선(171)에 거의 평행하게 뻗은 줄기선과 이로부터 갈라진 제1, 제2 및 제3 유지 전극(137a, 137b, 137c)을 포함한다. 제1 유지 전극(137a)은 줄기선으로부터 게이트선(121)에 평행하게 뻗는다. 제2 유지 전극(137b)은 제1 유지 전극(137a)과 빗각을 이루도록 뻗으며, 그 빗각은 45° 인 것이 바람직하다. 제3 유지 전극(137c)은 제1 유지 전극(137a)로부터 데이터선(171)에 평행하게 뻗는다. 열 방향으로 인접하는 두 화소를 비교할 때 유지 전극선(131)의 모양은 좌우 대칭을 이룬다.
그러나 유지 전극선(131)의 모양 및 배치는 여러 가지로 변형될 수 있다.
데이터선(171), 제1 및 제2 드레인 전극(175a, 175b), 전극 부재(178) 및 유지 전극선(131)은 몰리브덴, 크롬, 탄탈륨 및 티타늄 등 내화성 금속(refractory metal) 또는 이들의 합금으로 만들어지는 것이 바람직하며, 내화성 금속막(도시하지 않음)과 저저항 도전막(도시하지 않음)을 포함하는 다중막 구조를 가질 수 있다. 다중막 구조의 예로는 크롬 또는 몰리브덴 (합금) 하부막과 알루미늄 (합금) 상부막의 이중막, 몰리브덴 (합금) 하부막과 알루미늄 (합금) 중간막과 몰리브덴 (합금) 상부막의 삼중막을 들 수 있다. 그러나 데이터선(171), 제1 및 제2 드레인 전극(175a, 175b), 전극 부재(178) 및 유지 전극선(131)은 이외에도 여러 가지 다양한 금속 또는 도전체로 만들어질 수 있다.
데이터선(171), 제1 및 제2 드레인 전극(175a, 175b), 전극 부재(178) 및 유지 전극선(131) 또한 그 측면이 기판(110) 면에 대하여 30° 내지 80° 정도의 경사각으로 기울어진 것이 바람직하다.
저항성 접촉 부재(163, 165)는 그 아래의 반도체(154)와 그 위의 데이터선(171) 및 드레인 전극(175) 사이에만 존재하며 이들 사이의 접촉 저항을 낮추어 준다. 반도체(154)에는 소스 전극(173)과 드레인 전극(175) 사이를 비롯하여 데이터선(171) 및 드레인 전극(175a, 175b)으로 가리지 않고 노출된 부분이 있다.
데이터선(171), 드레인 전극(175a, 175b) 및 노출된 반도체(154) 부분 위에는 보호막(passivation layer)(180)이 형성되어 있다. 보호막(180)은 질화규소와 산화규소 따위의 무기 절연물로 만들어진다. 그러나 보호막(180)은 유기 절연물로 만들어질 수 있으며 표면이 평탄할 수 있다. 유기 절연물의 경우 감광성(photosensitivity)을 가질 수 있으며 그 유전 상수(dielectric constant)는 약 4.0 이하인 것이 바람직하다. 보호막(180)은 또한 유기막의 우수한 절연 특성을 살리면서도 노출된 반도체(154) 부분에 해가 가지 않도록 하부 무기막과 상부 유기막의 이중막 구조를 가질 수도 있다.
보호막(180)에는 데이터선(171)의 끝 부분(179)과 제1 드레인 전극(175a)과 제2 드레인 전극(175b)과 전극 부재(178)을 각각 드러내는 복수의 접촉 구멍(contact hole)(182, 185a, 185b, 188)이 형성되어 있으며, 보호막(180)과 게이트 절연막(140)에는 게이트선(121)의 끝 부분(129)을 드러내는 복수의 접촉 구멍(181)이 형성되어 있다. 제1 드레인 전극(175a)과 전극 부재(178)을 드러내는 접촉 구멍(185a, 188)은 좌우 대칭이다.
보호막(180) 위에는 복수의 화소 전극(pixel electrode)(191), 복수의 연결 부재(connection member)(81) 및 복수의 접촉 보조 부재(contact assistant)(82)가 형성되어 있다. 이들은 ITO 또는 IZO 등의 투명한 도전 물질이나 알루미늄, 은, 크롬 또는 그 합금 등의 반사성 금속으로 만들어질 수 있다.
각 화소 전극(191)은 게이트선(121) 또는 데이터선(171)과 거의 평행한 네 개의 주 변을 가지며 모퉁이가 모따기되어 있는(chamfered) 대략 사각형 모양이다. 이 중 게이트선(121)과 평행한 두 개의 가로 변은 데이터선(171)과 평행한 두 개의 세로 변 길이보다 길며, 대략 3배이다. 따라서 가로 변이 세로 변보다 작은 경우에 비하여 각 행에 위치하는 화소 전극(191)의 수효가 적고 대신 각 열에 위치하는 화소 전극(191)의 수효가 많다. 따라서 데이터선(171)의 전체 수효가 줄어들므로 데이터 구동부(500)용 집적 회로 칩의 수효를 줄여 재료비를 절감할 수 있다. 물론 게이트선(121)의 수효가 그만큼 늘긴 하지만 게이트 구동부(400)는 게이트선(121), 데이터선(171), 박막 트랜지스터 등과 함께 조립체(300)에 집적할 수 있으므로 게이트선(121) 수의 증가가 별로 문제되지 않는다. 또한 게이트 구동부(400)가 집적 회로 칩의 형태로 장착되더라도, 게이트 구동부(400)용 집적 회로 칩의 가격이 상대적으로 싸기 때문에 데이터 구동부(500)용 집적 회로 칩의 수효를 줄이는 것이 더 유리하다.
화소 전극(191)은 서로 분리되어 있는 제1 및 제2 부화소 전극(191a, 191b)을 포함한다. 하나의 화소 전극(191)을 이루는 한 쌍의 제1 및 제2 부화소 전 극(191a, 191b)은 간극(gap)(94)을 사이에 두고 서로 맞물려 있으며, 제2 부화소 전극(191b)은 제1 부화소 전극(191a)의 중앙에 삽입되어 있다. 간극(94)은 게이트선(121)과 빗각을 이루며 그 예각은 45° 이다.
화소 전극(191)의 좌반부는 간극(94)에 의하여 3 개의 영역(partition)으로 나누어지고, 상반부 또한 간극(94)에 의하여 3 개의 영역(partition)으로 분할된다. 이 때, 영역의 수효 또는 절개부의 수효는 화소의 크기, 화소 전극의 가로변과 세로 변의 길이 비, 액정층(3)의 종류나 특성 등 설계 요소에 따라서 달라질 수 있다.
제1 부화소 전극(191a)은 접촉 구멍(185a)을 통하여 제1 드레인 전극(175a)과 물리적, 전기적으로 연결되어 있으며, 제1 드레인 전극(175a)으로부터 데이터 전압을 인가 받는다. 데이터 전압이 인가된 제1 부화소 전극(191a)은 공통 전압을 인가 받는 공통 전극 표시판(200)의 공통 전극(270)과 함께 전기장을 생성함으로써 두 전극(191, 270) 사이의 액정층(3)의 액정 분자의 방향을 결정한다. 이와 같이 결정된 액정 분자의 방향에 따라 액정층(3)을 통과하는 빛의 편광이 달라진다. 화소 전극(191)과 공통 전극(270)은 액정 축전기를 이루어 박막 트랜지스터가 턴 오프된 후에도 인가된 전압을 유지한다.
한편 결합 전극(176)은 제2 부화소 전극(191b)과 중첩한다. 결합 전극(176)과 제2 부화소 전극(191b)은 "결합 축전기"(Ccp)를 이룬다.
제2 부화소 전극(191b)은 접촉 구멍(185b)을 통하여 제2 드레인 전극(175b)과 물리적, 전기적으로 연결되어 있으며, 제2 드레인 전극(175b)으로부터 데이터 전압을 인가 받는다. 그런데 제2 드레인 전극(175b)은 본단 게이트선(121d)에 연결되어 있는 제1 박막 트랜지스터(Qa)의 일부인 제1 드레인 전극(175a)과 달리, 전단 게이트선(121u)에 연결되어 있는 제2 박막 트랜지스터(Qb)의 일부이다. 따라서 제2 부화소 전극(191b)은 제1 부화소 전극(191a)과 달리 전 프레임(frame)의 데이터 전압을 인가받는다.
해당 프레임에서 표시 동작 후 화소 전극(191)에 축적된 전하가 충분히 방출되지 않고 잔류하게 되면 화면 상에서 잔상으로 시인된다. 제1 부화소 전극(191a)은 제1 박막 트랜지스터(Qa)을 통하여 잔류하는 전하를 방출할 수 있어 문제가 되지 않지만, 보통 제2 부화소 전극(191b)은 잔류 전하의 방출 경로가 액정을 통하는 방법밖에 없으므로 잔상의 문제가 발생하기 쉽다. 그러나 본 발명과 같이 제2 부화소 전극(191b)과 연결되어 있는 제2 박막 트랜지스터(Qb)를 마련하면, 이를 통하여 잔류하는 전류를 배출할 수 있으므로 잔상 문제를 해결할 수 있다.
접촉 보조 부재(81, 82)는 접촉 구멍(181, 182)을 통하여 각각 게이트선(121)의 끝 부분(129) 및 데이터선(171)의 끝 부분(179)과 연결된다. 접촉 보조 부재(82)는 데이터선(171)의 끝 부분(179)과 외부 장치와의 접착성을 보완하고 이들을 보호한다.
이제 도 5, 도 6 및 도 7을 참고하여 상부 표시판(200)에 대하여 설명한다.
투명한 유리 또는 플라스틱 등으로 만들어진 절연 기판(210) 위에 차광 부재(light blocking member)(220)가 형성되어 있다. 차광 부재(220)는 블랙 매트릭스(black matrix)라고도 하며 빛샘을 막아준다.
기판(210) 및 차광 부재(220) 위에는 또한 복수의 색필터(230)가 형성되어 있다. 색필터(230)는 차광 부재(230)로 둘러싸인 영역 내에 대부분 존재하며, 화소 전극(191) 열을 따라서 길게 뻗을 수 있다. 각 색필터(230)는 적색, 녹색 및 청색의 삼원색 등 기본색(primary color) 중 하나를 표시할 수 있다.
색필터(230) 및 차광 부재(220) 위에는 덮개막(overcoat)(250)이 형성되어 있다. 덮개막(250)은 절연물로 만들어질 수 있으며, 색필터(230)가 노출되는 것을 방지하고 평탄면을 제공한다. 덮개막(250)은 생략할 수 있다.
덮개막(250) 위에는 공통 전극(270)이 형성되어 있다. 공통 전극(270)은 ITO, IZO 등의 투명한 도전체 따위로 만들어지며 복수의 절개부(71, 72, 73a, 73b) 집합이 형성되어 있다.
하나의 절개부(71, 72, 73a, 73b) 집합은 하나의 화소 전극(191)과 마주 보며 제1 중앙 절개부(71), 제2 중앙 절개부(72), 우측 절개부(73a) 및 좌측 절개부(73b)를 포함한다. 절개부(71, 72, 73a, 73b) 각각은 화소 전극(191)의 간극(94) 사이에 배치되어 있다.
제1 중앙 절개부(71)는 간극(94)과 평행한 한 쌍의 사선부, 데이터선(171)과 평행한 세로부 및 한 쌍의 종단 가로부를 포함한다. 사선부는 화소 전극(191)의 위쪽 변에서 왼쪽 또는 오른쪽으로 뻗어 세로부와 만난다.
제2 중앙 절개부(72)는 중앙 가로부, 한 쌍의 사선부 및 한 쌍의 종단 가로부를 포함한다. 한 쌍의 사선부는 제1 중앙 절개부(71)의 한 쌍의 사선부와 각각 평행하다.
우측 및 좌측 절개부(73a, 73b) 각각은 사선부, 종단 가로부 및 종단 세로부를 포함하며, 사선부는 제1 및 제2 중앙 절개부(71, 72)의 사선부와 평행하다.
절개부(71-73b)의 사선부에는 삼각형 모양의 노치(notch)가 형성되어 있다. 이러한 노치는 사각형, 사다리꼴 또는 반원형의 모양을 가질 수도 있으며, 볼록하게 또는 오목하게 이루어질 수 있다. 이러한 노치는 절개부(71-73b)에 대응하는 영역 경계에 위치하는 액정 분자(3)의 배열 방향을 결정해준다.
절개부(71~73b)의 수효 및 방향 또한 설계 요소에 따라 달라질 수 있다.
표시판(100, 200)의 안쪽 면에는 배향막(alignment layer)(11, 21)이 형성되어 있으며 이들은 수직 배향막일 수 있다.
표시판(100, 200)의 바깥쪽 면에는 편광자(polarizer)(12, 22)가 구비되어 있는데, 두 편광자(12, 22)의 편광축은 직교하며 이중 한 편광축은 게이트선(121a, 121b)에 대하여 나란한 것이 바람직하다. 반사형 액정 표시 장치의 경우에는 두 개의 편광자(12, 22) 중 하나가 생략될 수 있다.
액정 표시 장치는 편광자(12, 22), 위상 지연막, 표시판(100, 200) 및 액정층(3)에 빛을 공급하는 조명부(backlight unit)(도시하지 않음)를 포함할 수 있다.
액정층(3)은 음의 유전율 이방성을 가지며, 액정층(3)의 액정 분자는 전기장이 없는 상태에서 그 장축이 두 표시판의 표면에 대하여 수직을 이루도록 배향되어 있다.
공통 전극(270)에 공통 전압을 인가하고 화소 전극(191)에 데이터 전압을 인가하면 표시판(100, 200)의 표면에 거의 수직인 전기장(전계)이 생성된다. 액정 분자들은 전기장에 응답하여 그 장축이 전기장의 방향에 수직을 이루도록 방향을 바꾸고자 한다. 앞으로는 화소 전극(191)과 공통 전극(271)을 통틀어 전기장 생성 전극이라 한다.
한편, 전기장 생성 전극(191, 270)의 화소 전극의 간극(94) 및 공통 전극의 절개부(71~73b)는 전기장을 왜곡하여 액정 분자들의 경사 방향을 결정하는 수평 성분을 만들어낸다. 전기장의 수평 성분은 화소 전극의 간극(94) 및 공통 전극의 절개부(71~73b)에 수직이다.
하나의 공통 전극 절개부 집합(71~73b) 및 화소 전극 간극(94)은 화소 전극(191)을 복수의 부영역(sub-area)으로 나누며, 각 부영역은 화소 전극(191)의 주 변과 빗각을 이루는 두 개의 주 변(major edge)을 가진다. 각 부영역 위의 액정 분자들은 대부분 주 변에 수직인 방향으로 기울어지므로, 기울어지는 방향을 추려보면 대략 네 방향이다. 이와 같이 액정 분자가 기울어지는 방향을 다양하게 하면 액정 표시 장치의 기준 시야각이 커진다.
적어도 하나의 절개부(71-73b)는 돌기나 함몰부로 대체할 수 있으며, 절개부(71-73b)의 모양 및 배치는 변형될 수 있다.
그러면 이러한 액정 표시 장치의 동작에 대하여 상세하게 설명한다.
신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신한다. 입력 영상 신호(R, G, B)는 각 화소(PX)의 휘도(luminance) 정보를 담고 있으며 휘도는 정해진 수효, 예를 들면 1024(=210), 256(=28) 또는 64(=26) 개의 계조(gray)를 가지고 있다. 입력 제어 신호의 예로는 수직 동기 신호(Vsync)와 수평 동기 신호(Hsync), 메인 클록(MCLK), 데이터 인에이블 신호(DE) 등이 있다.
신호 제어부(600)는 외부의 그래픽 제어기(도시하지 않음)로부터 입력 영상 신호(R, G, B) 및 이의 표시를 제어하는 입력 제어 신호를 수신하여 액정 표시판 조립체(300)의 동작 조건에 맞게 처리하고 게이트 제어 신호(CONT1) 및 데이터 제어 신호(CONT2) 등을 생성한 후 각각 게이트 구동부(400) 및 데이터 구동부(500)로 내보낸다. 신호 제어부(600)의 이러한 영상 신호 처리에는 화소의 배치에 따라 입력 영상 신호(R, G, B)를 재배열하는 동작이 포함된다.
게이트 제어 신호(CONT1)는 주사 시작을 지시하는 주사 시작 신호(STV)와 게이트 온 전압(Von)의 출력 주기를 제어하는 적어도 하나의 클록 신호를 포함한다. 게이트 제어 신호(CONT1)는 또한 게이트 온 전압(Von)의 지속 시간을 한정하는 출력 인에이블 신호(OE)를 더 포함할 수 있다.
데이터 제어 신호(CONT2)는 한 행의 화소에 대한 디지털 영상 신호(DAT)의 전송 시작을 알리는 수평 동기 시작 신호(STH)와 데이터선(D1-Dm)에 아날로그 데이터 신호를 인가하라는 로드 신호(LOAD) 및 데이터 클록 신호(HCLK)를 포함한다. 데이터 제어 신호(CONT2)는 또한 공통 전압(Vcom)에 대한 아날로그 데이터 신호의 전압 극성(이하 "공통 전압에 대한 데이터 신호의 전압 극성"을 줄여 "데이터 신호의 극성"이라 함)을 반전시키는 반전 신호(RVS)를 더 포함할 수 있다.
신호 제어부(600)로부터의 데이터 제어 신호(CONT2)에 따라, 데이터 구동 부(500)는 한 행의 화소에 대한 디지털 영상 신호(DAT)를 수신하고, 각 디지털 영상 신호(DAT)에 대응하는 계조 전압을 선택함으로써 디지털 영상 신호(DAT)를 아날로그 데이터 신호로 변환한 다음, 이를 해당 데이터선(D1-Dm)에 인가한다.
게이트 구동부(400)는 신호 제어부(600)로부터의 게이트 제어 신호(CONT1)에 따라 게이트 온 전압(Von)을 게이트선(G1-Gn)에 인가하여 이 게이트선(G1-Gn)에 연결된 스위칭 소자(Q)를 턴온시킨다. 그러면, 데이터선(D1-Dm)에 인가된 데이터 신호가 턴온된 스위칭 소자(Q)를 통하여 해당 화소(PX)에 인가된다.
부화소(PXa, PXb)에 인가된 데이터 전압과 공통 전압(Vcom)의 차이는 각 액정 축전기(Clca, Clcb)의 충전 전압, 즉 부화소 전압으로서 나타난다. 액정 분자들은 부화소 전압의 크기에 따라 그 배열을 달리하며 이에 따라 액정층(3)을 통과하는 빛의 편광이 변화한다. 이러한 편광의 변화는 표시판(100, 200)에 부착된 편광판(12, 22)에 의하여 빛의 투과율 변화로 나타난다.
하나의 입력 영상 데이터는 한 쌍의 출력 영상 데이터로 변환되고 이들은 한 쌍의 부화소(PXa, PXb)에 서로 다른 투과율을 부여한다. 따라서 두 부화소(PXa, PXb)는 서로 다른 감마 곡선을 나타내며 한 화소(PX)의 감마 곡선은 이들을 합성한 곡선이 된다. 정면에서의 합성 감마 곡선은 가장 적합하도록 정해진 정면에서의 기준 감마 곡선과 일치하도록 하고 측면에서의 합성 감마 곡선은 정면에서의 기준 감마 곡선과 가장 가깝게 되도록 한다. 이와 같이 영상 데이터를 변환함으로써 측면 시인성이 향상된다.
1 수평 주기["1H"라고도 쓰며, 수평 동기 신호(Hsync) 및 데이터 인에이블 신호(DE)의 한 주기와 동일함]를 단위로 하여 이러한 과정을 되풀이함으로써, 모든 게이트선(G1-Gn)에 대하여 차례로 게이트 온 전압(Von)을 인가하고 모든 화소(PX)에 데이터 신호를 인가하여 한 프레임(frame)의 영상을 표시한다.
한 프레임이 끝나면 다음 프레임이 시작되고 각 화소(PX)에 인가되는 데이터 신호의 극성이 이전 프레임에서의 극성과 반대가 되도록 데이터 구동부(500)에 인가되는 반전 신호(RVS)의 상태가 제어된다("프레임 반전"). 이때, 한 프레임 내에서도 반전 신호(RVS)의 특성에 따라 한 데이터선을 통하여 흐르는 데이터 신호의 극성이 바뀌거나(보기: 행 반전, 점 반전), 한 화소행에 인가되는 데이터 신호의 극성도 서로 다를 수 있다(보기: 열 반전, 점 반전).
이제 도 9를 참고하여 본 발명의 다른 실시예에 따른 액정 표시판 조립체에 대하여 상세하게 설명한다.
도 9는 본 발명의 다른 실시예에 따른 액정 표시판 조립체 용 하부 표시판을 도시하는 배치도이다. 도 9에서는 편의를 위하여 하부 표시판만을 도시하였다.
본 실시예에 따른 액정 표시판 조립체도 서로 마주하는 하부 표시판(도시하지 않음)과 상부 표시판(도시하지 않음) 및 이들 두 표시판 사이에 들어 있는 액정층(도시하지 않음)을 포함한다.
본 실시예에 따른 액정 표시판 조립체의 층상 구조는 대개 도 4 내지 도 8에 도시한 액정 표시판 조립체의 층상 구조와 동일하다.
하부 표시판에 대하여 설명하자면, 절연 기판(도시하지 않음) 위에 게이트선(121)을 포함하는 복수의 게이트 도전체가 형성되어 있다. 각 게이트선(121)은 게이트 전극(124)과 끝 부분(129)을 포함한다. 게이트 도전체(121) 위에는 게이트 절연막(도시하지 않음)이 형성되어 있다. 게이트 절연막 위에는 섬형 반도체(154a, 154b)가 형성되어 있고, 그 위에는 복수의 저항성 접촉 부재(도시하지 않음)가 형성되어 있다. 저항성 접촉 부재 및 게이트 절연막 위에는 데이터선(171), 소스 전극(173), 제1 및 제2 드레인 전극(175a, 175b), 전극 부재(178) 및 유지 전극선(131)을 포함하는 데이터 도전체가 형성되어 있다. 데이터선(171)은 끝 부분(179)을 포함한다. 데이터 도전체(171, 175a, 175b, 178, 131) 및 노출된 반도체(154a, 154b) 부분 위에는 보호막(도시하지 않음)이 형성되어 있고, 보호막 및 게이트 절연막에는 접촉 구멍(181, 182, 185a, 185b, 188)이 형성되어 있다. 보호막 위에는 화소 전극(191) 및 접촉 보조 부재(81, 82)가 형성되어 있다. 화소 전극(191), 접촉 보조 부재(81, 82) 및 보호막(180) 위에는 배향막(도시하지 않음)이 형성되어 있다.
상부 표시판에 대하여 설명하자면, 절연 기판(도시하지 않음) 위에 차광 부재(도시하지 않음), 복수의 색필터(도시하지 않음), 덮개막(도시하지 않음), 공통 전극(도시하지 않음), 그리고 배향막(도시하지 않음)이 형성되어 있다.
그러나 도 9에 도시한 액정 표시판 조립체는 도 4 내지 도 8의 액정 표시판 조립체와 달리 유지 전극선(131)은 데이터선(171)과 평행하며 화소 전극(171)을 세로 방향으로 가로지르는 제4 유지 전극(133a) 및 게이트선(121)을 직사각형으로 둘 러 싸고 있는 제5 유지 전극(133d)을 포함한다. 제5 유지 전극(133d)은 게이트선(121)과 평행한 제1 및 제2변(133b)과 데이터선(171)과 평행한 제3 및 제4변(133c)를 포함한다.
또한 섬형 반도체(154a, 154)는 제1 섬형 반도체(154a)와 떨어져 있으며 게이트선(121) 위의 제5 유지 전극(133d)의 제3변 또는 제4변(133c)의 주변에 형성되어 있는 제2 섬형 반도체(154b)를 포함한다.
제2 드레인 전극(175b)은 제5 유지 전극(133d)의 제3변 또는 제4변(133c)과 마주한다.
게이트선(121)의 일부, 제5 유지 전극(133d) 및 제2 드레인 전극(175b)은 제2섬형 반도체(154b)와 함께 하나의 제2 박막 트랜지스터(Qb)를 이루며, 제2 박막 트랜지스터(Qb)의 채널(channel)은 제5 유지 전극(133d)과 제2 드레인 전극(175b) 사이의 제2 섬형 반도체(154b)에 형성된다.
이러한 액정 표시판 조립체에서, 제1 및 제2 액정 축전기(Clca, Clab)에 전기장이 형성되기 이전에 제2 부화소 전극(191b)은 유지 전극선(131)으로부터 공통 전압 또는 그 언저리의 전압이 인가된다.
앞서 설명한 바와 같이 제2 액정 축전기(Clcb)에 충전된 전압(Vb)은 제1 액정 축전기(Clca)에 충전된 전압(Va)과 결합 축전기(Ccp)에 의하여 결정된다. 제1 액정 축전기(Clca)의 전압이 공통 전압을 기준으로 정극성(+) 또는 부극성(-)을 반복한다고 하면, 제2 액정 축진기(Clcb)의 전압은 일단 결정된 제1 액정 축전기(Clca)를 기준으로 기준이 되는 전압이 결정되기 때문에 공통 전압을 기준으로 정극성(+) 또는 부극성(-)을 반복되지 않는다. 따라서 제2 액정 축전기(Clcb)의 전압 기준은 일정하지 않아, 제2 액정 축전기(Clcb)의 전압이 의도한 바와 달라질 수 있다.
그런데 본 발명과 같이 제2 부화소 전극(191b)을 전단 게이트선(121u)에 연결되어 있는 제2 박막 트랜지스터(Qb)와 연결하면, 제2 부화소 전극(191b)에 용량성 결합에 의한 전압이 인가되기 전에 공통 전압이 인가된다. 따라서 제2 액정 축전기(Clcb)의 기준 전압을 제1 액정 축전기(Clca)와 동일하게 조절할 수 있다. 따라서 제2 액정 축전기(Clcb)의 전압을 의도한 대로 형성할 수 있으며, 이에 따라 제1 액정 축전기(Clca)와 제2 액정 축전기(Clcb)의 전압 비를 정확하게 조절할 수 있다.
이제 도 10을 참고하여 본 발명의 다른 실시예에 따른 액정 표시판 조립체에 대하여 상세하게 설명한다.
도 10은 본 발명의 다른 실시예에 따른 액정 표시판 조립체 용 하부 표시판을 도시하는 배치도이다. 도 10에서는 편의를 위하여 하부 표시판 만을 도시하였다.
본 실시예에 따른 액정 표시판 조립체도 서로 마주하는 하부 표시판(도시하지 않음)과 상부 표시판(도시하지 않음) 및 이들 두 표시판 사이에 들어 있는 액정층(도시하지 않음)을 포함한다.
본 실시예에 따른 액정 표시판 조립체의 층상 구조는 대개 도 4 내지 도 9에 도시한 액정 표시판 조립체의 층상 구조와 동일하다.
하부 표시판에 대하여 설명하자면, 절연 기판(도시하지 않음) 위에 게이트선(121)을 포함하는 복수의 게이트 도전체가 형성되어 있다. 각 게이트선(121)은 게이트 전극(124)과 끝 부분(129)을 포함한다. 게이트 도전체(121) 위에는 게이트 절연막(도시하지 않음)이 형성되어 있다. 게이트 절연막 위에는 섬형 반도체(154a, 154b)가 형성되어 있고, 그 위에는 복수의 저항성 접촉 부재(도시하지 않음)가 형성되어 있다. 저항성 접촉 부재 및 게이트 절연막 위에는 데이터선(171), 소스 전극(173), 제1 및 제2 드레인 전극(175a, 175b), 전극 부재(178) 및 유지 전극선(131)을 포함하는 데이터 도전체가 형성되어 있다. 데이터선(171)은 끝 부분(179)을 포함한다. 데이터 도전체(171, 175a, 175b, 178, 131) 및 노출된 반도체(154a, 154b) 부분 위에는 보호막(도시하지 않음)이 형성되어 있고, 보호막 및 게이트 절연막에는 접촉 구멍(181, 182, 185a, 185b, 188)이 형성되어 있다. 보호막 위에는 화소 전극(191) 및 접촉 보조 부재(81, 82)가 형성되어 있다. 화소 전극(191), 접촉 보조 부재(81, 82) 및 보호막(180) 위에는 배향막(도시하지 않음)이 형성되어 있다.
상부 표시판에 대하여 설명하자면, 절연 기판(도시하지 않음) 위에 차광 부재(도시하지 않음), 복수의 색필터(도시하지 않음), 덮개막(도시하지 않음), 공통 전극(도시하지 않음), 그리고 배향막(도시하지 않음)이 형성되어 있다.
그러나 도 10에 도시한 액정 표시판 조립체는 도 9에 도시한 액정 표시판 조립체와 달리 제1 부화소 전극(191a) 역시 접촉 구멍(185c)를 통하여 제2 드레인 전극(175b)와 연결되어 있다. 따라서 제1 액정 축전기(Clca)가 해당 데이터 전압으 로 충전되기 전에 유지 전극선(131)을 따라 흐르는 공통 전압이 제1 부화소 전극(191a)에 인가된다.
제1 액정 축전기(Clca)는 공통 전압을 기준으로 정극성(+) 및 부극성(-)을 스윙 하지만 매 프레임 마다 이전 프레임에서의 전위에 따라 전압 진동 폭이 달라진다. 따라서 본 실시예와 같이 제1 부화소 전극(191a) 역시 제2 박막 트랜지스터(Qb)에 연결하면, 매 프레임 마다 제1 및 제2 액정 축전기(Clca, Clcb)의 기준 전압을 동일하게 조절할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
본 발명에 따르면 액정 표시 장치에 설치되는 데이터 구동 회로 칩의 수효를 줄이는 것이다. 또한 액정 표시 장치의 측면 시인성을 개선하면서, 잔상이 발생하는 것을 방지할 수 있다.

Claims (16)

  1. 기판,
    상기 기판 위에 형성되어 있으며 서로 이웃하는 복수의 게이트선,
    상기 게이트선과 교차하는 복수의 데이터선, 그리고
    상기 기판 위에 형성되어 있으며, 각각 제1 및 제2 부화소 전극을 포함하는 복수의 화소 전극
    을 포함하며,
    상기 화소 전극은 상기 게이트선에 평행한 제1변 및 상기 제1변 보다 길이가 짧으며 상기 데이터선과 평행한 제2변을 포함하고,
    상기 제1 및 제2 부화소 전극은 서로 용량성 결합되어 있는
    액정 표시 장치.
  2. 제1항에서,
    상기 복수의 게이트선은 서로 이웃하는 제1 및 제2 게이트선을 포함하고, 상기 제1 게이트선은 상기 제2 게이트선보다 아래에 배치되어 있으며,
    상기 제1 부화소 전극, 상기 제1 게이트선 및 상기 데이터선에 연결되어 있는 제1 박막 트랜지스터를 더 포함하는 액정 표시 장치.
  3. 제2항에서,
    상기 제2 부화소 전극, 상기 제2 게이트선 및 상기 데이터선에 연결되어 있는 제2 박막 트랜지스터를 더 포함하는 액정 표시 장치.
  4. 제2항에서,
    상기 화소 전극과 중첩하는 유지 전극선을 더 포함하는 액정 표시 장치.
  5. 제4항에서,
    상기 유지 전극선은 상기 데이터선과 동일한 재질로 이루어지는 액정 표시 장치.
  6. 제4항에서,
    상기 제2 부화소 전극, 상기 제2 게이트선 및 상기 유지 전극선에 연결되어 있는 제2 박막 트랜지스터를 더 포함하는 액정 표시 장치.
  7. 제6항에서,
    상기 제2 박막 트랜지스터는 상기 제1 부화소 전극과 연결되어 있는 액정 표시 장치.
  8. 제2항에서,
    상기 제1 박막 트랜지스터와 연결되어 있으며, 상기 제2 부화소 전극과 중첩 하는 결합 전극을 더 포함하는 액정 표시 장치.
  9. 제1항에서,
    상기 제1 및 제2 부화소 전극의 전압은 서로 다른 액정 표시 장치.
  10. 제9항에서,
    상기 제1 부화소 전극의 전압은 상기 제2 부화소 전극의 전압보다 높은 액정 표시 장치.
  11. 제1항에서,
    상기 제1 부화소 전극 및 상기 제2 부화소 전극은 상기 게이트선과 빗각을 이루는 사선부를 포함하는 간극을 두고 서로 떨어져 있는 액정 표시 장치.
  12. 제11항에서,
    상기 빗각은 45°인 액정 표시 장치.
  13. 제11항에서,
    상기 화소 전극과 마주하는 공통 전극을 더 포함하고,
    상기 공통 전극은 경사 방향 결정 부재를 포함하는 액정 표시 장치.
  14. 제13항에서,
    상기 경사 방향 결정 부재는 상기 간극과 평행한 복수의 절개부를 포함하는 액정 표시 장치.
  15. 제1항에서,
    상기 제1변의 길이는 상기 제2변의 길이의 3배인 액정 표시 장치.
  16. 제1항에서,
    상기 게이트선과 연결되어 있으며, 상기 게이트선에 게이트 신호를 인가하는 게이트 구동부를 더 포함하고,
    상기 게이트 구동부는 상기 기판 위에 집적되어 있는 액정 표시 장치.
KR1020060123608A 2006-12-07 2006-12-07 액정 표시 장치 KR20080051852A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060123608A KR20080051852A (ko) 2006-12-07 2006-12-07 액정 표시 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060123608A KR20080051852A (ko) 2006-12-07 2006-12-07 액정 표시 장치

Publications (1)

Publication Number Publication Date
KR20080051852A true KR20080051852A (ko) 2008-06-11

Family

ID=39806775

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060123608A KR20080051852A (ko) 2006-12-07 2006-12-07 액정 표시 장치

Country Status (1)

Country Link
KR (1) KR20080051852A (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8107027B2 (en) 2009-01-14 2012-01-31 Samsung Electronics Co., Ltd. Liquid crystal display
US9239492B2 (en) 2013-07-03 2016-01-19 Samsung Display Co., Ltd. Liquid crystal display
US9835920B2 (en) 2016-04-04 2017-12-05 Samsung Display Co., Ltd. Display device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8107027B2 (en) 2009-01-14 2012-01-31 Samsung Electronics Co., Ltd. Liquid crystal display
US9239492B2 (en) 2013-07-03 2016-01-19 Samsung Display Co., Ltd. Liquid crystal display
US9804450B2 (en) 2013-07-03 2017-10-31 Samsung Display Co., Ltd. Liquid crystal display
US10120243B2 (en) 2013-07-03 2018-11-06 Samsung Display Co., Ltd. Liquid crystal display
US9835920B2 (en) 2016-04-04 2017-12-05 Samsung Display Co., Ltd. Display device

Similar Documents

Publication Publication Date Title
US7973864B2 (en) Liquid crystal display
US7852446B2 (en) Liquid crystal display and method of driving the same
KR101188601B1 (ko) 액정 표시 장치
US8432344B2 (en) Liquid crystal display
US8184220B2 (en) Liquid crystal display, thin film transistor substrate and method thereof
KR101046929B1 (ko) 액정 표시 장치
KR20080009897A (ko) 액정 표시 장치
US8259278B2 (en) Liquid crystal display
US8339534B2 (en) Display device
KR20070051045A (ko) 액정 표시 장치
US7671951B2 (en) Liquid crystal display
US20080074601A1 (en) Liquid crystal display
KR20080009403A (ko) 액정 표시 장치
KR20060122118A (ko) 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
US8027004B2 (en) Liquid crystal display
KR20080051852A (ko) 액정 표시 장치
KR101348376B1 (ko) 액정 표시 장치
KR20080044434A (ko) 액정 표시 장치
KR20070101549A (ko) 액정 표시 장치
KR20070063373A (ko) 액정 표시 장치
KR20080024697A (ko) 액정 표시 장치
KR20070063376A (ko) 액정 표시 장치
KR20070055060A (ko) 액정 표시 장치 및 그 구동 방법
KR20070060256A (ko) 액정 표시 장치
KR20070056600A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination