CN114787701B - 显示基板、显示面板和显示装置 - Google Patents

Abstract

一种显示基板、显示面板和显示装置，该显示基板包括：第一衬底基板和位于第一衬底基板上的多条栅线(4)、多条数据线(5)，栅线(4)沿第一方向延伸，数据线(5)沿第二方向延伸；多条栅线(4)和多条数据线(5)限定出多个像素单元，像素单元包括：薄膜晶体管(7)、像素电极(8)和公共电极(9)，至少部分像素单元配置有导电桥线(10)，导电桥线(10)与像素电极(8)同层设置；在配置有导电桥线(10)的像素单元内，像素电极(8)的第一端部或第二端部的第一侧设置有第一镂空结构(13)，导电桥线(10)的端部位于第一镂空结构(13)内且与公共电极(9)过孔连接，像素电极(8)的第一端部的第二侧设置有第二镂空结构(14)，以使得像素电极(8)与位于两侧且最近的数据线(5)分别所形成的寄生电容的差的绝对值小于或等于预设电容差值。

Description

显示基板、显示面板和显示装置

技术领域

本公开涉及显示领域，特别涉及一种显示基板、显示面板和显示装置。

背景技术

高级超维场转换(Advanced super-Dimension Switch)显示方式，具有宽视角、响应速度快和透过率高等优点，成为了颇受欢迎的显示模式，被很多面板制造厂商用于产品设计中。然而，在实际应用中发现，现有的ADS型显示装置所显示出的画面存在明显的云纹(mura)。

发明内容

本公开旨在至少解决现有技术中存在的技术问题之一，提出了一种显示基板、显示面板和显示装置。

第一方面，本公开实施例提供了一种显示基板，其中，包括：第一衬底基板和位于第一衬底基板上的多条栅线、多条数据线，所述栅线沿第一方向延伸，所述数据线沿第二方向延伸，所述第一方向与所述第二方向交叉且均与所述第一衬底基板所处平面平行；

多条所述栅线和多条所述数据线限定出多个像素单元，所述像素单元包括：薄膜晶体管、像素电极和公共电极，所述像素电极位于所述公共电极远离所述第一衬底基板的一侧，在同一所述像素单元内的所述像素电极所处区域与所述薄膜晶体管所处区域沿第二方向排布，所述像素电极靠近所述薄膜晶体管的一端为第一端部，所述像素电极远离所述薄膜晶体管的一端为第二端部，至少部分所述像素单元配置有导电桥线，所述导电桥线与所述像素电极同层设置；

在配置有所述导电桥线的所述像素单元内，所述像素电极的所述第一端部或所述第二端部的第一侧设置有第一镂空结构，所述导电桥线的端部位于所述第一镂空结构内且与所述公共电极过孔连接，所述像素电极的所述第一端部的第二侧设置有第二镂空结构，以使得所述像素电极与位于两侧且最近的所述数据线分别所形成的侧向电容的差的绝对值小于或等于预设电容差值；

所述第一侧和所述第二侧为所述像素电极在第一方向上的相对两侧。

在一些实施例中，所述第二镂空结构与所述第一镂空结构在所述第二方向上的长度相等。

在一些实施例中，在配置有所述导电桥线的所述像素单元内，所述像素电极的所述第二端部的第二侧设置有第三镂空结构，所述第二镂空结构和所述第三镂空结构配置为使得所述像素电极与位于两侧且最近的所述数据线分别所形成的侧向电容的差的绝对值小于或等于预设电容差值。

在一些实施例中，所述第二镂空结构与所述第三镂空结构在所述第二方向上的长度之和，与所述第一镂空结构在所述第二方向上的长度相等。

在一些实施例中，所述第三镂空结构在第一方向上的长度小于或等于所述第一镂空结构在第一方向上的长度。

在一些实施例中，所述第二镂空结构在第一方向上的长度小于或等于所述第一镂空结构在第一方向上的长度。

在一些实施例中，所述像素电极与位于两侧且最近的数据线分别所形成的侧向电容相等。

在一些实施例中，在配置有所述导电桥线的所述像素单元内，所述像素电极在所述第一衬底基板上具有第一正投影，位于所述像素电极两侧且最近的所述数据线在所述第一衬底基板上具有第二正投影，所述第一正投影与所述第二正投影之间形成有间隔区域；

在配置有所述导电桥线的所述像素单元内，所述公共电极为块状公共电极，所述块状公共电极上靠近所述数据线的边缘在所述第一衬底基板上的正投影位于所述间隔区域内。

在一些实施例中，还包括：公共电极线，所述公共电极线与所述栅线同层设置；

沿所述第一方向排布的多个像素单元对应同一条公共电极线，所述像素单元内的公共电极与对应的公共电极线电连接，所述像素单元内的像素电极的所述第二端部在所述第一衬底基板上的正投影与对应的所述公共电极线在所述第一衬底基板上的正投影存在交叠。

在一些实施例中，所述薄膜晶体管的漏极与所述像素电极过孔连接；

在所述第一镂空结构位于所述像素电极的所述第一端部的第一侧时，用于供所述漏极与所述像素电极连接的过孔位于所述第一镂空结构和所述第二镂空结构之间。

第二方面，本公开实施例还提供了一种显示面板，其中，包括：相对设置的显示基板和对盒基板，所述显示基板和所述对盒基板之间填充有液晶层，所述显示基板采用上述第一方面提供的显示基板。

第三方面，本公开实施例还提供了一种显示装置，其中，包括：如上述第二方面提供的显示面板和光源。

附图说明

图1为相关技术中配置有导电桥线的像素单元的一种俯视图；

图2为相关技术中配置有导电桥线的像素单元的另一种俯视图；

图3为本公开中像素单元采用Z反转排布方式时的电路结构示意图；

图4为图3中位于同一列且相邻行的两个像素单元的电路结构示意图；

图5为本公开实施例提供的一种显示基板的俯视示意图；

图6a为图5中配置有导电桥线的像素单元的一种俯视图；

图6b为图5中配置有导电桥线的像素单元的另一种俯视图；

图7为图6a中A-A’向的一种截面示意图；

图8为本公开实施例提供的另一种显示基板的俯视示意图；

图9a为图8中配置有导电桥线的像素单元的一种俯视图；

图9b为图8中配置有导电桥线的像素单元的另一种俯视图。

具体实施方式

为使本领域的技术人员更好地理解本公开的技术方案，下面结合附图对本公开提供的一种显示基板、显示面板和显示装置进行详细描述。

为解决相关技术中显示装置所显示画面存在明显云纹的问题，本公开对相关技术中产生云纹的原因进行了分析，并给出了相应的解决方案。

在液晶显示装置中，为避免液晶分子始终朝某一个方向偏转而导致液晶疲劳的问题，因而在显示驱动过程中采用极性反转的方式进行驱动，常见的极性反转方式包括：横反转、列反转和点反转。

在ADS型显示装置中，由于像素单元内的像素电极与两侧的数据之间距离(一般在3um～5um)较近，因此像素电极会与其两侧且最近的数据线之间形成侧向电容(也称为边缘电容)。在数据线内所加载的数据电压发生极性反转时，数据线中的数据电压发生较大跳变，通过数据线与像素电极之间的侧向电容耦合，会使得像素电极所加载电压发生变化。为尽可能的减小因数据线中数据电压极性反转对像素电极上所加载电压的影响，往往将显示面板上相邻两条数据线中数据电压的极性设置为相反。此时，对于任一像素单元而言，位于其两侧且最近的数据线中数据电压发生极性反转时，其中一条数据线中数据电压由正极性跳变为负极性(该条数据线与像素电极之间的侧向电容会将像素电极上所加载电压下拉)，另一条数据中数据电压由负极性跳变为正极性(该条数据线与像素电极之间的侧向电容会将像素电极上所加载电压上拉)，以平衡数据线中数据电压极性反转对像素电极上所加载电压的影响。

图1为相关技术中配置有导电桥线的像素单元的一种俯视图，图2为相关技术中配置有导电桥线的像素单元的另一种俯视图，如图1和图2所示，一般地，像素单元内的像素电极1整体呈平行四边形(例如，矩形)；然而，在ADS行显示面板中，部分像素单元需要配置容纳导电桥线3(通过过孔与公共电极电连接)，导电桥线3与像素电极1同层设置；由于导电桥线3会占用像素电极1上的部分区域，因此像素电极1上需要设置镂空结构2以容纳导电桥线3的端部。图1中示例性画出了用于容纳导电桥线3的端部的镂空结构2位于像素电极1的左下角的情况，图2中示例性画出了用于容纳导电桥线3的端部的镂空结构2位于像素电极1的左上角情况。

继续参见图1和图2所示，像素电极1上能够与左侧数据线D_L产生侧向电容的第一部分的长度为L1，像素电极1上能够与右侧数据线D_R产生侧向电容的第二部分的长度为L2，此时第一部分与左侧数据线D_L之间的侧向电容为Cpd_L，第二部分与左侧数据线D_L之间的侧向电容为Cpd_R，由于L1＜L2，因此Cpd_L＜Cpd_R，Cpd_L与Cpd_R之间的差值大小记为ΔCpd，ΔCpd＝|Cpd_L-Cpd_R|。通过实际测量发现，L2-L1＞20微米(um)，ΔCpd＝|Cpd_L-Cpd_R|＞1.2飞法(fF)。由于ΔCpd值较大，导致即便左右两侧数据线中同时进行不同极性反转，像素电极1上所加载电压也会产生较大的改变，该像素单元的亮度变化大于2个灰阶，用户可明显感受到的亮度异常。

图3为本公开中像素单元采用Z反转排布方式时的电路结构示意图，如图3所示，以显示基板中的像素单元采用Z反转(Z-inversion)排布方式布置为例；具体地，位于第i行的像素单元与第i条栅线G1/G2/G3/G4连接，位于奇数行的各像素单元分别与位于其第一侧(附图中像素单元的左侧)且最近的一条数据线连接，位于偶数行的各像素单元分别与位于其第二侧(附图中像素单元的右侧)且最近的一条数据线连接。在进行像素驱动时，采用列反转的方式进行驱动，即相邻数据线中所加载数据电压的极性相反，可使得显示面板达到点反转的效果。附图3中示例性给出了位于奇数列数据线D1、D3、D5、D7、D9中所加载数据电压为正极性(+)，位于偶数列数据线D2、D4、D6、D8中所加载数据电压为正极性(-)的情况。

图4为图3中位于同一列且相邻行的两个像素单元的电路结构示意图，如图4所示，位于M行的像素单元中像素电极1所加载的电压为正极性，位于M+1行的像素单元中像素电极1所加载的电压为负极性，左侧数据线D_L所加载数据电压由正极性跳变为负极性，右侧数据线D_R所加载数据电压由负极性跳变为正极性。

左侧数据线D_L所加载数据电压发生极性反转(由正极性跳变为负极性)时，通过左侧数据线D_L与像素电极1之间的侧向电容的耦合作用，会使得像素电极1所加载电压拉低ΔVp_L：

ΔVp_L＝Cpd_L*ΔVd_L/(Cpd_L+Cpd_R+Cst+Clc+Cgp)；

Cpd_L表示像素电极1与左侧数据线D_L之间形成的侧向电容，Cpd_R表示像素电极1与右侧数据线D_R之间形成的侧向电容，ΔVd_L表示左侧数据线D_L中数据电压发生极性反转的电压变化量(极性反转后的数据电压与极性反转前数据电压的差的绝对值)，Cst表示像素电极1与公共电极之间的存储电容，Clc表示像素单元处的液晶电容，Cst表示像素电极1与所述栅线之间的侧向电容。

右侧数据线D_R所加载数据电压发生极性反转(由负极性跳变为正极性)时，通过左侧数据线D_L与像素电极1之间的侧向电容的耦合作用，会使得像素电极1所加载电压拉高ΔVp_R：

ΔVp_R＝Cpd_R*ΔVd_R/(Cpd_L+Cpd_R+Cst+Clc+Cgp)

ΔVd_R表示右侧数据线D_R中数据电压发生极性反转的电压变化量(极性反转后的数据电压与极性反转前数据电压的差的绝对值)。

为方便描述，设定ΔVd_L＝ΔVd_R，则在左右两侧数据线中数据电压发生极性反转后，像素电极1上的电压变化量为|ΔVp_L-ΔVp_R|：

|ΔVp_L-ΔVp_R|＝|Cpd_L-Cpd_R|*ΔVd_R/(Cpd_L+Cpd_R+Cst+Clc+Cgp)

以像素电极1采用图1中所示情况为例，Cpd_L＜Cpd_R，因此像素电极1上的电压会被上拉(Cpd_R-Cpd_L)*ΔVd_R/(Cpd_L+Cpd_R+Cst+Clc+Cgp)。对于M行像素单元而言，其所加载正极性电压的电压大小上升，显示亮度增大；对于M+1行像素单元而言，其所加载负极性电压的电压大小下降，显示亮度减小；相邻两行像素单元亮度差异明显，产生横向mura，且|Cpd_L-Cpd_R|的值越大，亮度差异越明显。

为解决相关技术中因在像素电极上开设用于容纳导电桥线的镂空结构，而导致像素电极与左、右两侧数据线分别形成的侧向电容的差异较大，进而使得像素单元在显示过程中存在明显异常的技术问题，本公开实施例提供了相应的解决方案。

图5为本公开实施例提供的一种显示基板的俯视示意图，图6a为图5中配置有导电桥线的像素单元的一种俯视图，图6b为图5中配置有导电桥线的像素单元的另一种俯视图，图7为图6a中A-A’向的一种截面示意图，如图5至7所示，该显示基板为ADS型显示基板，该显示基板包括：第一衬底基板20和位于第一衬底基板20上的多条栅线4、多条数据线5，栅线4沿第一方向X延伸，数据线5沿第二方向Y延伸，第一方向X与第二方向Y交叉且均与第一衬底基板20所处平面平行。在本公开实施例中，以第一方向X为行方向、第二方向Y为列方向为例，进行示例性描述。

多条栅线4和多条数据线5限定出多个像素单元，像素单元包括：薄膜晶体管7、像素电极8和公共电极9，像素电极8为狭缝电极且位于公共电极9远离第一衬底基板20的一侧，在同一像素单元内的像素电极8所处区域与薄膜晶体管7所处区域沿第二方向Y排布，像素电极8靠近薄膜晶体管7的一端为第一端部，像素电极8远离薄膜晶体管7的一端为第二端部，至少部分像素单元配置有导电桥线10，导电桥线10与像素电极8同层设置。

其中，薄膜晶体管7包括：栅极、源极18、漏极16和有源层17。图5中仅示例性画出了每个像素单元中的薄膜晶体管7的栅极与对应行栅线4连接，每个像素单元中的薄膜晶体管7的源极18与自身右侧且最近的一条数据线5连接的情况，这种情况仅起到示例性作用，其不会对本公开的技术方案产生限制。本公开中像素单元的排布方式还可采用其他方式，例如采用Z反转排布方式进行排布。

另外，图5中仅示例性给出了每3个像素单元中存在1个像素单元配置有导电桥线10，这种情况仅起到示例性作用，其不会对本公开的技术方案产生限制。在实际应用中，可以是每个像素单元中均配置有导电桥线10，也可以是部分像素单元中配置有导电桥线10。

参见图6a和图6b所示，在一些实施例中，在配置有导电桥线10的像素单元内，像素电极8的第一端部或第二端部的第一侧设置有第一镂空结构13，导电桥线10的端部位于第一镂空结构13内且与公共电极9过孔连接，像素电极8的第一端部的第二侧设置有第二镂空结构14，以使得像素电极8与位于两侧且最近的数据线5分别所形成的侧向电容的差的绝对值小于或等于预设电容差值；第一侧和第二侧为像素电极8在第一方向X上的相对两侧。

以图5、图6a、图6b中所示情况为例，在任一像素单元内，薄膜晶体管7位于所对应的像素电极8的下方，像素电极8的第一端部是指像素电极8的下端部，像素电极8的第二端部是指像素电极8的上端部；第一侧具体是指左侧，第二侧具体是指右侧。

图6a中示意出了像素电极8的第一端部设置有第一镂空结构13的情况(第一镂空结构13位于像素电极8的左下角)，图6b中示意出了像素电极8的第二端部设置有第一镂空结构13的情况(第一镂空结构13位于像素电极8的左上角)。在图6a和图6b中，第二镂空结构14位于像素电极8的下端部的右侧。需要说明的是，图6a和图6b所示情况均起到示例性作用，其不会对本公开的技术方案产生限制。

在一些实施例中，第二镂空结构14与第一镂空结构13在第二方向Y上的长度相等。通过该设计，有利于实现像素电极8与位于两侧且最近的数据线5分别所形成的侧向电容相等或近似相等。

一般而言，像素电极8上与数据线5在水平方向上距离小于6um的部分，能够与数据线5之间形成侧向电容。为方便描述，将图6a和图6b中像素电极8上能够与左侧数据线5形成侧向电容的部分称为第一部分，像素电极8上能够与右侧数据线5形成侧向电容的部分称为第二部分。

在本公开实施例中，通过在设置有第一镂空结构13的像素电极8上设置上述第二镂空结构14，且第二镂空结构14和与第一镂空结构13在第二方向Y第二方向X上的长度相等或相近，以使得像素电极8上的第一部分在第二方向Y上的长度L1，像素电极8上的第二部分在第二方向Y上的长度L2，L1与L2两者相等或相近，从而使得第一部分与左侧数据线5之间形成的侧向电容Cpd_L，第二部分与右侧数据线5之间形成的侧向电容Cpd_2，满足|Cpd_L-Cpd_R|小于或等于预设电容差值，进而能有效减小甚至消除像素电极8两侧数据线5中数据电压同时发生极性反转时对像素电极8上所加载电压的影响，有利于减弱甚至消除mura。

考虑到若第二镂空结构14在第二方向Y上的长度过长，则会对像素开口率造成一定影响；为此，在一些实施例中，可在满足|Cpd_L-Cpd_R|小于或等于预设电容差值的情况下，使得第二镂空结构14在第二方向Y上的长度不大于第一镂空结构在Y方向的长度。

在一些实施例中，预设电容差值小于或等于1.0fF。其中，当像素电极8与位于两侧且最近的数据线5分别所形成的侧向电容相等时，即Cpd_L＝Cpd_R，可有效消除像素电极8两侧数据线5中数据电压同时发生极性反转时对像素电极8上所加载电压的影响，从而能有效消除mura。

在实际应用中发现，像素电极8上与数据线5在第一方向X上的距离大于6um的部分，由于距离数据线5相对较远，因而不会产生明显的侧向电容。另外，第二镂空结构14在第一方向X上的长度也不宜过大，因为其在第一方向X上的长度越大，则像素电极8的整体尺寸越小，像素电极8与公共电极9之间所形成存储电容减小，像素电极8维持灰阶电压的能力减弱。基于对上述因素考量，在本公开实施例中，第二镂空结构14在第一方向X上的长度大于或等于6um且小于或等于第一镂空结构13在第一方向X上的长度。

参见图6a、图6b、图7所示，在一些实施例中，在配置有导电桥线10的像素单元内，像素电极8在第一衬底基板20上具有第一正投影，位于像素电极8两侧且最近的数据线5在第一衬底基板20上具有第二正投影，第一正投影与第二正投影之间形成有间隔区域11；在配置有导电桥线10的像素单元内，公共电极9为块状公共电极9，块状公共电极9上靠近数据线5的边缘在第一衬底基板20上的正投影位于间隔区域7内。

参见图7所示，在配置有导电桥线10的像素单元内，以公共电极9的左侧边缘处为例。在第一方向X上，公共电极9的左侧边缘位于像素电极8的左侧边缘与左侧数据线5之间，此时公共电极9的左侧边缘与左侧数据线5之间形成的电场，会对像素电极8的左侧边缘与左侧数据线5之间形成的电场起到一定的屏蔽作用，使得像素电极8的左侧边缘与左侧数据线5之间形成的电场强度减小；又由于侧向电容与电场强度有关，当电场强度越小时，侧向电容也就越小，因此通过上述设计可使得像素电极8与左侧数据线4之间的侧向电容减小。同理，当公共电极9的右侧边缘位于像素电极8的右侧边缘与右侧数据线5之间时，也可使得像素电极8与右侧数据线4之间的侧向电容减小。

在本公开实施例中，通过上述设计可使得像素电极8与位于两侧且最近的数据线5分别所形成的侧向电容均减小，有利于减小像素电极8两侧数据线5中数据电压发生极性反转时对像素电极8上所加载电压的影响。

在一些实施例中，显示基板还包括公共电极线6，公共电极线6与栅线4同层设置，沿第一方向X排布的多个像素单元对应同一条公共电极线6，像素单元内的公共电极9与对应的公共电极线6电连接，像素电极8的第二端部在第一衬底基板20上的正投影与对应的公共电极线6在第一衬底基板20上的正投影存在交叠。

需要说明的是，本公开中的两个结构“同层设置”是指，该两个结构基于同一材料薄膜的构图所得到，该两个结构与衬底基板之间的距离可以相等也可以不等。

继续参见图5所示，在一些实施例中，栅线4包括沿第一方向X交替设置第一导电图形4a和第二导电图形4b，第一导电图形4a在第二方向Y上的长度大于第二导电图形4b在第二方向Y上的长度；第一导电图形4a在第一衬底基板20上的正投影与数据线5在第一衬底基板20上的正投影不交叠，第一导电图形4a中的部分用作薄膜晶体管7中的栅极；导电桥线10在第一衬底基板20上的正投影与第一导电图形4a在第一衬底基板20上的正投影不交叠。

在本公开实施例中，第一导电图形4a在第二方向Y上的长度较大，可有效降低栅线4的整体电阻，有利于信号的加载与传递。与此同时，第二导电图形4b在第二方向Y上的长度较小，其与数据线5、导电桥线10之间的正对面板相对较小，因此所形成的寄生电容也相对较小，可有效减小栅线4与数据线5、导电桥线10之间的信号串扰。

图8为本公开实施例提供的另一种显示基板的俯视示意图，图9a为图8中配置有导电桥线的像素单元的一种俯视图，图9b为图8中配置有导电桥线的像素单元的另一种俯视图，如图8至图9b所示，本实施例中，在配置有导电桥线10的像素单元内，不仅像素电极8的第一端部的第二侧设置有第二镂空结构14，且像素电极8的第二端部的第二侧设置有第三镂空结构15；其中，第二镂空结构14和第三镂空结构15配置为使得像素电极8与位于两侧且最近的数据线5分别所形成的侧向电容的差的绝对值小于或等于预设电容差值。

相较于图5、图6a、图6b中第二镂空结构14在第二方向Y上的长度，本实施例中第二镂空结构14和第三镂空结构15在第二方向Y上的长度会更短。通常地，像素电极8的右上角区域和右下角区域均已被对盒基板上的黑矩阵所覆盖，若第二镂空结构14在第二方向Y上的长度过长，导致第二镂空结构14未被现有黑矩阵所覆盖，则需要将黑矩阵覆盖面积增大，从而会导致像素单元的开口率下降。而在本实施例中，通过设置第三镂空结构15，可使得第二镂空结构14在第二方向Y上的长度减小，当第二镂空结构14和第三镂空结构15在第二方向Y上的长度均较短的情况下，第二镂空结构14和第三镂空结构15均会设于现有黑矩阵所覆盖的区域内，因此不会对像素单元的开口率产生影响。

需要说明的是，本公开实施例中第二镂空结构14在第二方向Y上的长度、第三镂空结构15在第二方向Y上的长度均可根据实际需要来进行设定和调整。

在一些实施例中，第二镂空结构14与第三镂空结构15在第二方向Y上的长度之和，与第一镂空结构在第二方向Y上的长度相等。通过该设计，有利于实现像素电极8与位于两侧且最近的数据线5分别所形成的侧向电容相等或近似相等。

在一些实施例中，第三镂空结构15在第一方向X上的长度大于或等于6um且小于或等于第一镂空结构13在第一方向X上的长度。

在一些实施例中，公共电极9直接搭接在公共电极线6上。由于像素电极8的第二端部在第一衬底基板20上的正投影与公共电极线6在第一衬底基板20上的正投影存在交叠，因此在第二端部所设置的第三镂空结构15与公共电极线6存在交叠。由于公共电极线6所在区域会被黑矩阵所覆盖，因此第三镂空结构15的设置不会对像素单元的开口率造成实质影响。优选地，第三镂空结构15在第一衬底基板20上的正投影位于公共电极线6在第一衬底基板20上的正投影所限定的区域内，此时第三镂空结构15的设置不会对像素单元的开口率造成影响。

参见图6a和图9a所示，在一些实施例中，薄膜晶体管7的漏极与像素电极通过过孔12连接，在第一镂空结构13位于像素电极8的第一端部的第一侧时，用于供漏极与像素电极8连接的过孔12位于第一镂空结构13和第二镂空结构14之间。

本公开实施例还提供了一种显示面板，该显示面板包括：相对设置的显示基板和对盒基板，显示基板和对盒基板之间填充有液晶层，显示基板采用上述实施例提供的显示基板，对于显示基板的描述可参见前面实施例中的内容，此处不再赘述。

在一些实施例中，对盒基板为彩膜基板，彩膜基板包括：第二衬底基板、位于第二衬底基板上的黑矩阵和彩膜图形；黑矩阵限定出多个像素出光口(像素出光口的形状可根据实际需要进行设计)，像素出光口与像素单元一一对应以限定出像素单元的出光区域，彩膜图形位于像素出光口内；黑矩阵在第一衬底基板上的正投影完全覆盖栅线、数据线、薄膜晶体管、第一镂空结构和第二镂空结构在第一衬底基板上的正投影。在显示基板上还设置有第三镂空结构时，黑矩阵在第一衬底基板上的正投影还覆盖第三镂空结构在第一衬底基板上的正投影。

本公开实施例还提供了一种显示装置，该显示装置包括显示面板和光源，该显示面板采用上述实施例中的显示面板，对于显示面板的描述可参见前面实施例中的内容，此处不再赘述。

本公开实施例提供的显示装置具体可以为液晶显示装置、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

可以理解的是，以上实施方式仅仅是为了说明本发明的原理而采用的示例性实施方式，然而本发明并不局限于此。对于本领域内的普通技术人员而言，在不脱离本发明的精神和实质的情况下，可以做出各种变型和改进，这些变型和改进也视为本发明的保护范围。

Claims (11)

1.一种显示基板，其中，包括：第一衬底基板和位于第一衬底基板上的多条栅线、多条数据线，所述栅线沿第一方向延伸，所述数据线沿第二方向延伸，所述第一方向与所述第二方向交叉且均与所述第一衬底基板所处平面平行；

多条所述栅线和多条所述数据线限定出多个像素单元，所述像素单元包括：薄膜晶体管、像素电极和公共电极，所述像素电极位于所述公共电极远离所述第一衬底基板的一侧，在同一所述像素单元内的所述像素电极所处区域与所述薄膜晶体管所处区域沿第二方向排布，所述像素电极靠近所述薄膜晶体管的一端为第一端部，所述像素电极远离所述薄膜晶体管的一端为第二端部，至少部分所述像素单元配置有导电桥线，所述导电桥线与所述像素电极同层设置；

在配置有所述导电桥线的所述像素单元内，所述像素电极的所述第一端部或所述第二端部的第一侧设置有第一镂空结构，所述导电桥线的端部位于所述第一镂空结构内且与所述公共电极过孔连接，所述像素电极的所述第一端部的第二侧设置有第二镂空结构，以使得所述像素电极与位于两侧且最近的所述数据线分别所形成的侧向电容的差的绝对值小于或等于预设电容差值；

所述第一侧和所述第二侧为所述像素电极在第一方向上的相对两侧；

在配置有所述导电桥线的所述像素单元内，所述像素电极的所述第二端部的第二侧设置有第三镂空结构，所述第二镂空结构和所述第三镂空结构配置为使得所述像素电极与位于两侧且最近的所述数据线分别所形成的侧向电容的差的绝对值小于或等于预设电容差值；

显示基板还包括：公共电极线，所述公共电极线与所述栅线同层设置；沿所述第一方向排布的多个像素单元对应同一条公共电极线，所述像素单元内的公共电极与对应的公共电极线电连接；

所述第三镂空结构在所述第一衬底基板上的正投影位于公共电极线在第一衬底基板上的正投影所限定的区域内。

2.根据权利要求1所述的显示基板，其中，所述第二镂空结构与所述第一镂空结构在所述第二方向上的长度相等。

3.根据权利要求1所述的显示基板，其中，所述第二镂空结构与所述第三镂空结构在所述第二方向上的长度之和，与所述第一镂空结构在所述第二方向上的长度相等。

4.根据权利要求1所述的显示基板，其中，所述第三镂空结构在第一方向上的长度小于或等于所述第一镂空结构在第一方向上的长度。

5.根据权利要求1所述的显示基板，其中，所述第二镂空结构在第一方向上的长度小于或等于所述第一镂空结构在第一方向上的长度。

6.根据权利要求1所述的显示基板，其中，所述像素电极与位于两侧且最近的数据线分别所形成的侧向电容相等。

7.根据权利要求1所述的显示基板，其中，在配置有所述导电桥线的所述像素单元内，所述像素电极在所述第一衬底基板上具有第一正投影，位于所述像素电极两侧且最近的所述数据线在所述第一衬底基板上具有第二正投影，所述第一正投影与所述第二正投影之间形成有间隔区域；

在配置有所述导电桥线的所述像素单元内，所述公共电极为块状公共电极，所述块状公共电极上靠近所述数据线的边缘在所述第一衬底基板上的正投影位于所述间隔区域内。

8.根据权利要求1所述的显示基板，其中，

所述像素单元内的像素电极的所述第二端部在所述第一衬底基板上的正投影与对应的所述公共电极线在所述第一衬底基板上的正投影存在交叠。

9.根据权利要求1-8中任一所述的显示基板，其中，所述薄膜晶体管的漏极与所述像素电极过孔连接；

在所述第一镂空结构位于所述像素电极的所述第一端部的第一侧时，用于供所述漏极与所述像素电极连接的过孔位于所述第一镂空结构和所述第二镂空结构之间。

10.一种显示面板，其中，包括：相对设置的显示基板和对盒基板，所述显示基板和所述对盒基板之间填充有液晶层，所述显示基板采用上述权利要求1-9中任一所述的显示基板。

11.一种显示装置，其中，包括：如上述权利要求10中所述的显示面板和光源。