CN110858577B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN110858577B
CN110858577B CN201910771192.9A CN201910771192A CN110858577B CN 110858577 B CN110858577 B CN 110858577B CN 201910771192 A CN201910771192 A CN 201910771192A CN 110858577 B CN110858577 B CN 110858577B
Authority
CN
China
Prior art keywords
conductor layer
substrate
insulating substrate
semiconductor element
protruding portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910771192.9A
Other languages
English (en)
Other versions
CN110858577A (zh
Inventor
椎崎良辅
榊原明徳
土持真悟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN110858577A publication Critical patent/CN110858577A/zh
Application granted granted Critical
Publication of CN110858577B publication Critical patent/CN110858577B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3731—Ceramic materials or glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本说明书所公开的半导体装置具备半导体元件和配置有半导体元件的层压基板。层压基板具有：绝缘基板、位于该绝缘基板的一侧的第一导体层、以及位于该绝缘基板的另一侧并且体积比第一导体层小的第二导体层。相比第一导体层的材料和第二导体层的材料，绝缘基板的材料的线膨胀系数小、且刚性高。另外，在绝缘基板的一侧设置有沿第一导体层的侧面突出的突出部。

Description

半导体装置
技术领域
本说明书所公开的技术涉及半导体装置。
背景技术
在日本特开2013-074254号公报中公开了一种半导体装置。该半导体装置具备半导体元件和配置有半导体元件的层压基板。层压基板具有绝缘基板和被设置在绝缘基板的双面的导体层。
发明内容
一般而言，在半导体装置中，伴随着通电而其温度上升，与其温度上升相应的热膨胀在各个构成部件中产生。此时，在层压基板中，夹着绝缘基板对置的两个导体层分别热膨胀，有时在层压基板上产生弯曲。特别是，如果两个导体层的体积互不相同，则不同大小的力从热膨胀的各个导体层作用于被夹持于两个导体层的绝缘基板。在该情况下，绝缘基板(即，层压基板)可能发生较大的弯曲。特别是，相比各个导体层，绝缘基板的线膨胀系数小、且刚性高。因此，如果绝缘基板产生大的弯曲，则绝缘基板的内部有可能会产生过大的应力。因此，本说明书提供一种可降低在绝缘基板(即，层压基板)上产生的弯曲的技术。
本说明书所公开的半导体装置具备半导体元件和配置有半导体元件的层压基板。层压基板具有：绝缘基板、位于该绝缘基板的一侧的第一导体层、以及位于该绝缘基板的另一侧并且体积比第一导体层小的第二导体层。相比第一导体层的材料和第二导体层的材料，绝缘基板的材料的线膨胀系数小、且刚性高。另外，在绝缘基板的一侧设置有沿第一导体层的侧面突出的突出部。
在上述的半导体装置中，在绝缘基板的一侧设置有沿第一导体层的侧面突出的突出部。由于相比第一导体层，绝缘基板的线膨胀系数小、刚性也高，因此能够通过绝缘基板的突出部抑制第一导体层的热膨胀。特别地，由于第一导体层的体积比第二导体层的体积大，因此第一导体层可能产生比第二导体层更大的热膨胀。因此，通过抑制热膨胀较大的第一导体层的热膨胀，降低了因两个导体层的热膨胀差引起的绝缘基板的弯曲。
附图说明
图1是示出本实施例的半导体装置10的外观的俯视图。
图2是图1的II-II线中的剖视图。
图3是省略封装体16而示出半导体装置10的内部结构的分解图。
图4是示出半导体装置10的电路结构的电路图。
图5是示出第一层压基板20的第一内侧导体层26的上表面立体图。
图6是示出第一层压基板20的第一外侧导体层24的下表面立体图。
图7是示出第二层压基板30的第二内侧导体层36的上表面立体图。
图8是示出第三层压基板40的第三内侧导体层46的上表面立体图。
图9是省略了封装体16的图2的IX部的放大图。
图10的A-D是示出突出部22a的变形例的剖视图。
图11的A-C是示出突出部22a的变形例的仰视图。
图12的A-B是示出突出部22a的变形例的仰视图。
具体实施方式
在本技术的一个实施方式中，当俯视层压基板时，第一导体层具有多边形形状，所述多边形形状具有多个角部，多个角部的各个角部可以与突出部接触。在第一导体层的角部特别容易发生应力集中。通过对这样的第一导体层的角部设置突出部，能够有效地降低绝缘基板上产生的弯曲。
在上述的实施方式中，当俯视层压基板时，突出部可以具有与角部接触的第一部分和从第一部分沿第一导体层的外周缘延伸的第二部分。在该情况下，关于与沿着第一导体层的外周缘的方向垂直的剖面，第一部分的剖面积可以大于第二部分的剖面积。根据这种结构，在与第一导体层的角部接触的第一部分中，能够提高突出部的强度(刚性)。
在本技术的一个实施方式中，当俯视层压基板时，突出部可以在第一导体层的整个外周缘连续地延伸，以包围第一导体层。根据这种结构，作为突出部整体的刚性提高，通过突出部抑制第一导体层的热膨胀的效果得到提高。
在本技术的一个实施方式中，当俯视层压基板时，突出部的至少一部分可以比第二导体层的外周缘位于更外侧。在该情况下，通过突出部，能够提高第二导体层的端部附近的绝缘基板的刚性。由此，抑制第二导体层的热膨胀。
在本技术的一个实施方式中，突出部的高度可以实质上与第一导体层的高度相等。在该情况下，突出部的体积变大，刚性也变得较高。由此，突出部抑制第一导体层的热膨胀的效果得到提高。
在本技术的一个实施方式中，绝缘基板可以由陶瓷材料构成。
以下，参照附图对本发明的代表性且非限定性的具体例进行详细说明。该详细的说明仅是简单地向本领域技术人员示出用于实施本发明的优选例的详细内容，而不意图限定本发明的范围。另外，下面所公开的附加特征以及技术方案可与其他特征或技术方案单独或共同使用，以提供进一步改进的半导体装置及其使用方法及制造方法。
另外，以下的详细说明中公开的特征和工序的组合不是在最广义上实施本发明时所必需的，而是仅用于特别说明本发明的代表性的具体例而描述的。进而，关于上述和下述代表性具体例的各种特征以及独立和从属权利要求中所描述的各种特征，在提供本发明的附加且有用的实施方式时，并不是必须按照这里所描述的具体例或者按照列举的顺序进行组合。
在本说明书和/或权利要求书中所描述的所有特征，与实施例和/或权利要求书中所描述的特征的构成不同地，作为对申请当初的公开及权利要求书的特定事项的限定，意图单独且相互独立地公开。进而，关于所有的数值范围及组或集团的描述，作为对申请当初的公开及权利要求书的特定事项的限定，意图公开它们的中间结构。
【实施例】
参照附图，对实施例的半导体装置10进行说明。半导体装置10例如被采用于电动汽车的电力控制装置，能够构成转换器、逆变器这样的电力转换电路的至少一部分。这里所说的电动汽车广泛是指具有驱动车轮的电动机的汽车，例如包括由外部的电力充电的电动汽车、除了电动机以外还具有引擎的混合动力车、以及将燃料电池作为电源的燃料电池车等。
如图1-图4所示，半导体装置10具备第一半导体元件12、第二半导体元件14和封装体16。第一半导体元件12和第二半导体元件14封装在封装体16的内部。封装体16由绝缘材料构成。并不特别限定，本实施例中的封装体16例如由环氧树脂这样的热固化树脂构成。封装体16大致具有板形状，具有表面16a和位于表面16a的相反侧的背面16b。
第一半导体元件12具有表面电极12a、背面电极12b和多个信号电极12c。表面电极12a及多个信号电极12c位于第一半导体元件12的表面，背面电极12b位于第一半导体元件12的背面。第一半导体元件12是对表面电极12a与背面电极12b之间进行导通和断开的开关元件。并不特别限定，本实施例中的第一半导体元件12是IGBT(绝缘栅双极晶体管，Insulated Gate Bipolar Transistor)，表面电极12a是发射极电极，背面电极12b是集电极电极。另外，在第一半导体元件12中，除了IGBT之外，还内置有回流二极管12d。此外，作为其他实施方式，第一半导体元件12还可以是MOSFET(金属氧化物半导体场效应晶体管，Metal-Oxide-Semiconductor Field-Effect Transistor)。在该情况下，表面电极12a可以是源极电极，背面电极12b可以是漏极电极。
同样地，第二半导体元件14具有表面电极14a、背面电极14b和多个信号电极14c。表面电极14a及多个信号电极14c位于第二半导体元件14的表面，背面电极14b位于第二半导体元件14的背面。第二半导体元件14是对表面电极14a与背面电极14b之间进行导通和断开的开关元件。并不特别限定，本实施例中的第二半导体元件14是IGBT，表面电极14a是发射极电极，背面电极14b是集电极电极。另外，在第二半导体元件14中，也除了IGBT之外，还内置有回流二极管14d。此外，第二半导体元件14也可以是MOSFET，表面电极14a可以是源极电极，背面电极14b可以是漏极电极。
并不特别限定，本实施例中的第一半导体元件12和第二半导体元件14具有相同的构造，以相互反转的姿势配置。但是，作为其他实施方式，第一半导体元件12和第二半导体元件14也可以具有相互不同的构造。例如，第一半导体元件12和第二半导体元件14可以是相互不同构造的开关元件。或者，第一半导体元件12可以是开关元件，第二半导体元件14可以是二极管元件。第一半导体元件12和第二半导体元件14可以采用各种类型的功率半导体元件。
半导体装置10进一步具备第一层压基板20、第二层压基板30和第三层压基板40。第一层压基板20大于第二层压基板30和第三层压基板40，第一半导体元件12和第二半导体元件14两者配置在第一层压基板20上。第一层压基板20经由第一半导体元件12与第二层压基板30对置。即，第一半导体元件12被配置在第一层压基板20与第二层压基板30之间。第一层压基板20经由第二半导体元件14与第三层压基板40对置。即，第二半导体元件14被配置在第一层压基板20与第三层压基板40之间。
第一层压基板20具有第一绝缘基板22、设置在第一绝缘基板22的一侧的第一外侧导体层24和设置在第一绝缘基板22的另一侧的第一内侧导体层26。第一内侧导体层26在封装体16的内部与第一半导体元件12和第二半导体元件14电连接。另一方面，第一外侧导体层24在封装体16的背面16b露出到外部。由此，第一层压基板20不仅构成电路的一部分，还作为向外部放出第一半导体元件12及第二半导体元件14的热的散热板发挥功能。另外，第一内侧导体层26的体积比第一外侧导体层24小。换言之，第一外侧导体层24的体积比第一内侧导体层26大。因此，能够提高第一层压基板20的散热效果。这里，第一外侧导体层24是本说明书公开的技术中的“第一导体层”的一例，第一内侧导体层26是本说明书公开的技术中的“第二导体层”的一例。
如图5所示，第一层压基板20的第一内侧导体层26具有在第一绝缘基板22上相互隔离的多个区域26a、26b、26c。多个区域26a、26b、26c中包括主区域26a、多个信号区域26b和浮动区域26c。主区域26a与第一半导体元件12的表面电极12a及第二半导体元件14的背面电极14b电连接。由此，第一半导体元件12与第二半导体元件14经由第一内侧导体层26的主区域26a相互连接。多个信号区域26b分别与第一半导体元件12的多个信号电极12c电连接。作为一例，在本实施例中，第一半导体元件12与第二半导体元件14直接地焊接到第一层压基板20的第一内侧导体层26。但是，作为其他实施方式，第一半导体元件12和第二半导体元件14中的至少一方可以经由导体衬垫或键合线这样的其它部件连接到第一层压基板20的第一内导体层26。
如图2、图6所示，第一层压基板20的第一绝缘基板22进一步具有设置在第一绝缘基板22的一侧的突出部22a。突出部22a从第一绝缘基板22沿第一外侧导体层24的侧面突出(参照图2)。作为一例，突出部22a大致具有框形状。突出部22a能够被构成为与第一绝缘基板22一体的部件。
第二层压基板30具有第二绝缘基板32、设置在第二绝缘基板32的一侧的第二外侧导体层34和设置在第二绝缘基板32的另一侧的第二内侧导体层36。第二内侧导体层36在封装体16的内部与第一半导体元件12电连接。另一方面，第二外侧导体层34在封装体16的背面16b露出到外部。由此，第二层压基板30不仅构成电路的一部分，还作为向外部放出第一半导体元件12的热的散热板发挥功能。
如图7所示，第二层压基板30的第二内侧导体层36仅具有单一的区域。单一的第二内侧导体层36与第一半导体元件12的背面电极12b电连接。由此，第二层压基板30的第二内侧导体层36经由第一半导体元件12与第一层压基板20的第一内侧导体层26的主区域26a电连接。作为一例，在本实施例中，第一半导体元件12直接地焊接到第二层压基板30的第二内侧导体层36。但是，作为其他实施方式，第一半导体元件12还可以经由导体衬垫或键合线这样的其它部件连接到第二层压基板30的第二内侧导体层36。另外，第二层压基板30的第二内侧导体层36与第一层压基板20的第一内侧导体层26同样地，还可以具有在第二绝缘基板32上相互隔离的多个区域。
第三层压基板40具有第三绝缘基板42、设置在第三绝缘基板42的一侧的第三外侧导体层44和设置在第三绝缘基板42的另一侧的第三内侧导体层46。第三内侧导体层46在封装体16的内部与第二半导体元件14电连接。另一方面，第三外侧导体层44在封装体16的表面16a露出到外部。由此，第三层压基板40不仅构成电路的一部分，还作为向外部放出第二半导体元件14的热的散热板发挥功能。并不特别限定，在本实施例中，第三层压基板40的尺寸比第二层压基板30的尺寸大。但是，第三层压基板40的尺寸还可以与第二层压基板30的尺寸相同，也可以小于第二层压基板30的尺寸。
如图8所示，第三层压基板40的第三内侧导体层46具有在第三绝缘基板42上相互隔离的多个区域46a、46b、46c。多个区域46a、46b、46c中包括主区域46a、多个信号区域46b和浮动区域46c。主区域46a与第二半导体元件14的表面电极14a连接。由此，第三层压基板40的第三内侧导体层46经由第二半导体元件14与第一层压基板20的第一内侧导体层26的主区域26a电连接。多个信号区域46b分别与第二半导体元件14的多个信号电极14c电连接。作为一例，在本实施例中，第二半导体元件14直接地焊接到第三层压基板40的第三内侧导体层46。但是，作为其他实施方式，第二半导体元件14还可以经由导体衬垫或键合线这样的其它部件连接到第三层压基板40的第三内侧导体层46。
作为一例，本实施例中的三个层压基板20、30、40均为DBC(直接敷铜，DirectBonded Copper)基板。绝缘基板22、32、42例如由氧化铝、氮化硅、氮化铝等这样的陶瓷构成。另外，外侧导体层24、34、44及内侧导体层26、36、46由铜构成。绝缘基板22、32、42由线膨胀系数比外侧导体层24、34、44及内侧导体层26、36、46小、且刚性比外侧导体层24、34、44及内侧导体层26、36、46高的材料构成。但是，三个层压基板20、30、40均不限于DBC基板，例如也可以是DBA(直接敷铝，Direct Bonded Aluminum)基板。或者，绝缘基板22、32、42可以具有与DBC基板或DBA基板不同的构造。层压基板20、30、40的各结构不特别限定。三个层压基板20、30、40均包括由绝缘材料构成的绝缘基板22、32、42、由金属这样的导体构成的外侧导体层24、34、44以及内侧导体层26、36、46即可。而且，关于第一层压基板20的第一绝缘基板22与各导体层24、26之间、第二层压基板30的绝缘基板32与各导体层34、36之间以及第三层压基板40的绝缘基板42与各导体层44、46之间的接合构造，也并不特别限定。
如图1、图3、图4所示，半导体装置10进一步具备第一功率端子52、第二功率端子54和第三功率端子56。这三个功率端子52、54、56从封装体16向相同方向突出，相互平行地延伸。三个功率端子52、54、56由铜或其他金属这样的导体构成。并不特别限定，在半导体装置10的制造阶段，三个功率端子52、54、56可以由单一的引线框架准备。
第一功率端子52在封装体16的内部与第一层压基板20电连接。详细而言，第一功率端子52在第一层压基板20与第三层压基板40之间与第一层压基板20的第一内侧导体层26的主区域26a接合。由此，第一功率端子52经由第一内侧导体层26的主区域26a与第一半导体元件12的表面电极12a及第二半导体元件14的背面电极14b电连接。
第二功率端子54在封装体16的内部与第二层压基板30电连接。详细而言，第二功率端子54在第一层压基板20与第二层压基板30之间与第二层压基板30的第二内侧导体层36接合。由此，第二功率端子54经由第二内侧导体层36与第一半导体元件12的背面电极12b电连接。
第三功率端子56在封装体16的内部与第三层压基板40电连接。详细而言，第三功率端子56在第一层压基板20与第三层压基板40之间与第三层压基板40的第三内侧导体层46接合。由此，第三功率端子56经由第三内侧导体层46与第二半导体元件14的表面电极14a电连接。
如图1、图3、图4所示，半导体装置10进一步具备多个第一信号端子58和多个第二信号端子60。这些信号端子58、60从封装体16向相同方向突出，相互平行地延伸。多个信号端子58、60由铜或其他金属这样的导体构成。
多个第一信号端子58在封装体16的内部与第一层压基板20电连接。详细而言，多个第一信号端子58分别与第一层压基板20的第一内侧导体层26的多个信号区域26b(参照图5)接合。由此，多个第一信号端子58经由第一内侧导体层26的多个信号区域26b分别与第一半导体元件12的多个信号电极12c电连接。作为一例，在本实施例中，多个第一信号端子58被直接地焊接到第一内侧导体层26的多个信号区域26b。但是，作为其他实施方式，多个第一信号端子58还可以经由导体衬垫或键合线这样的其他部件连接到多个信号区域26b(或第一半导体元件12的多个信号电极12c)。
多个第二信号端子60在封装体16的内部与第三层压基板40电连接。详细而言，多个第二信号端子60分别与第三层压基板40的第三内侧导体层46的多个信号区域46b(参照图8)接合。由此，多个第二信号端子60经由第三内侧导体层46的多个信号区域46b分别与第二半导体元件14的多个信号电极14c电连接。作为一例，在本实施例中，多个第二信号端子60被直接地焊接到第三内侧导体层46的多个信号区域46b。但是，作为其他实施方式，多个第二信号端子60还可以经由导体衬垫或键合线这样的其他部件连接到多个信号区域46b(或第二半导体元件14的多个信号电极14c)。
如图6所示，在上述的半导体装置10中，在第一绝缘基板22的一侧设置有沿第一外侧导体层24的侧面突出的突出部22a。如上所述，相比第一外侧导体层24，第一绝缘基板22的线膨胀系数小、刚性高。因此，通过与第一绝缘基板22一体地构成的突出部22a，能够抑制第一外侧导体层24的热膨胀。特别地，在本实施例的第一层压基板20中，由于第一外侧导体层24的体积大于第一内侧导体层26的体积，因此第一外侧导体层24可能产生比第一内侧导体层26大的热膨胀。因此，通过抑制热膨胀较大的第一外侧导体层24的热膨胀，降低了因两个导体层24、26的热膨胀差引起的第一绝缘基板22的弯曲。
此外，如上所述，当俯视第一层压基板20时，突出部22a呈框形状，在第一外侧导体层24的整个外周缘连续地延伸，以包围第一外侧导体层24。根据这种结构，作为突出部22a整体的刚性提高，通过突出部22a抑制第一外侧导体层24的热膨胀的效果得到提高。另外，由于利用作为绝缘材料的突出部22a包围第一外侧导体层24，因此能够延长第一外侧导体层24与第一内侧导体层26之间的沿面距离。
此外，如图9所示，突出部22a的高度与第一外侧导体层24的高度实质上相等。这里所说的实质上相等意味着两者的差在±10％以内。根据上述结构，突出部22a的体积变大，刚性也变得较高。由此，突出部22a抑制第一外侧导体层24的热膨胀的效果能够进一步提高。
此外，当俯视第一层压基板20时，突出部22a具有与第一外侧导体层24的角部24c接触的第一部分S1和第二部分S2。关于与沿着第一外侧导体层24的外周缘的方向垂直的剖面，突出部22a的第一部分S1的剖面积比第2部分S2的剖面积大。在该情况下，在与第一外侧导体层24的热膨胀引起的应力集中易于起作用的第一外侧导体层24的角部24c接触的第一部分S1中，能够增大突出部22a的剖面积。由此，能够降低在突出部22a的长度方向上作用的每单位面积的应力。因此，第一绝缘基板22的弯曲也被降低。进而，伴随着增大突出部22a的第一部分S1，第一外侧导体层24的体积变小。由此，第一外侧导体层24与第一内侧导体层26的体积失衡得到缓解，进一步降低了因两个导体层24、26的热膨胀差引起的第一绝缘基板22的弯曲。
进而，突出部22a的至少一部分比第一内侧导体层26的外周缘位于更外侧(参照图9)。即，通过设置突出部22a，第一内侧导体层26的端部附近的第一绝缘基板22的体积比较大。在该情况下，通过突出部22a，第一内侧导体层26的端部附近的第一绝缘基板22的刚性也部分地提高。由此，不仅第一外侧导体层24，第一内侧导体层26的热膨胀也被抑制。
本发明人等在本实施例的半导体装置10中，验证了对第一绝缘基板22(第一层压基板20)作用的应力值。如前所述，本实施例中的突出部22a设置于第一外侧导体层24的整个外周缘，突出部22a的高度与第一外侧导体层24的高度实质上相等。此外，在与第一外侧导体层24的角部24c接触的第一部分S1中，突出部22a在长度方向上的剖面积被扩大。在这种方式下，作用于第一层压基板20的应力的最大值是692.2MPa。与此相对，在对第一绝缘基板22未设置突出部22a的现有构造中，作用于第一层压基板20的应力的最大值是784.9MPa。即，与现有构造相比，作用于第一绝缘基板22的应力降低了大约12％。此外，作为其他实施方式，即使是在第一部分S1中不扩大剖面积的方式，作用于第一绝缘基板22的应力的最大值也是731.3MPa。即，即使是在第一部分S1中剖面积未被扩大的方式，也与现有构造相比，作用于第一绝缘基板22的应力降低了约7％。
突出部22a的形态并不限定于本实施例，还可以是各种实施方式。参照图10的A-D、图11的A-C以及图12的A-B，对突出部22a的变形例进行说明。如图10的A所示，突出部22a的与长度方向垂直的剖面形状大致可以形成半圆柱形状。或者，突出部22a的与长度方向垂直的剖面形状大致可以是三角形形状，如图10的B所示，也可以设为使突出部22a的夹在内周缘与外周缘之间的剖面积阶段性地变大。在这种结构的情况下，可以比三角形形状时增大突出部22a的剖面积。或者，如图10的C所示，突出部22a的与长度方向垂直的剖面形状大致可以是梯形形状。或者，如图10的D所示，与实施例的半导体装置10相同，突出部22a的与长度方向垂直的剖面形状大致可以是矩形形状。
图11的A-C和图12的A-B示出了从第一外侧导体层24侧仰视第一层压基板20的图。此时，如图11的A所示，与第一外侧导体层24的角部24c接触的突出部22a的第一部分S1大致可以具有圆形状。另外，如图11的B所示，突出部22a的第一部分S1大致可以具有L字形状。即使是这种结构，在与第一外侧导体层24的角部24c接触的第一部分S1中，突出部22a的剖面积增大。因此，在突出部22a的长度方向上作用的每单位面积的应力被降低。另一方面，突出部22a不一定必须具有剖面积大的第一部分S1，如图11的C所示，突出部22a的与长度方向垂直的剖面积可以在整体上均匀。
进而，突出部22a的形状并不限定于连续地包围第一外侧导体层24的框形状，如图12的A所示，突出部22a也可以断断续续地包围第一外侧导体层24。或者，如图12的B所示，可以以第一外侧导体层24的各个角部24c与对应的一个突出部22a接触的方式设置多个突出部22a。根据这种结构，特别是通过对容易发生应力集中的角部24c设置突出部22a，能够降低第一绝缘基板22产生的弯曲。
如上所述，突出部22a被构成为与第一绝缘基板22一体的部件。但是，并不限定于此，也可以由与第一绝缘基板22独立的构件构成。在该情况下，构成突出部22a的材料并不限定于陶瓷，只要是线膨胀系数比夹着第一绝缘基板22的两个导体层24、26较小、且刚性比夹着第一绝缘基板22的两个导体层24、26高的材料即可。
在制造半导体装置10时，第一层压基板20以引线框架的形式被组装。这里，对引线框架、特别是第一层压基板20的第一外侧导体层24及第一绝缘基板22的制作方法进行说明。关于其他构成部件，可以使用现有技术来制作。
如上所述，第一层压基板20的第一外侧导体层24例如由铜或其他金属这样的导体构成，作为一例，可以通过多次冲压加工等来制作。首先，在第一冲压工序中，从母材加工包括第一外侧导体层24的引线框架的外形。此时，第一外侧导体层24的部分与第一层压基板20的突出部22a相配地成型。接着，在第二冲压工序中，通过冲孔加工等，对引线框架的内部形状进行加工。在该第二冲压工序中，对于第一外侧导体层24的角部24c，也能够与突出部22a的形状相配地进行加工。但是，第一外侧导体层24的制作方法并不限定于上述的冲压加工，也可以通过蚀刻加工或其他加工方法来实施。另外，第一外侧导体层24的角部24c的加工也可以在第一冲压工序中实施。
如上所述，第一层压基板20的第一绝缘基板22能够由线性膨胀系数比导体层24、26的材料小、刚性比导体层24、26的材料高的材料(例如陶瓷)构成。第一层压基板20的第一绝缘基板22例如可以通过CIP(冷等静压，Cold Isostatic Pressing)成型等来制作。作为一例，在CIP成型中，将第一绝缘基板22(陶瓷等)的原料颗粒浇注到规定的模具中加压。此时的模具形状被构成为第一绝缘基板22的突出部22a包围第一外侧导体层24的外周缘即可。将通过该CIP成型而加工的成型体例如由煤气炉或者电炉这样的烧炉进行烧制。烧制后，通过实施研磨、机加工、倒角等这样的二次加工，能够制作第一绝缘基板22。但是，关于第一绝缘基板22的制作方法并不限定于CIP成型，也可以通过冲压加工成型或其他加工方法来实施。

Claims (7)

1.一种半导体装置，具备：
半导体元件；以及
配置有所述半导体元件的层压基板，
所述层压基板具有：绝缘基板、位于所述绝缘基板的一侧的第一导体层、以及位于所述绝缘基板的另一侧并且体积比所述第一导体层小的第二导体层，
相比于所述第一导体层的材料和所述第二导体层的材料，所述绝缘基板的材料的线膨胀系数小且刚性高，
在所述绝缘基板的所述一侧设置有沿所述第一导体层的侧面突出的突出部。
2.根据权利要求1所述的半导体装置，其中，
当俯视所述层压基板时，所述第一导体层具有多边形形状，所述多边形形状具有多个角部，所述多个角部的各个与所述突出部接触。
3.根据权利要求2所述的半导体装置，其中，
当俯视所述层压基板时，所述突出部具有与所述角部接触的第一部分和从所述第一部分沿所述第一导体层的外周缘延伸的第二部分，
关于与沿所述第一导体层的外周缘的方向垂直的剖面，所述第一部分的剖面积大于第二部分的剖面积。
4.根据权利要求1至3中的任一项所述的半导体装置，其中，
当俯视所述层压基板时，所述突出部在所述第一导体层的整个外周缘连续地延伸，以包围所述第一导体层。
5.根据权利要求1至4中的任一项所述的半导体装置，其中，
当俯视所述层压基板时，所述突出部的至少一部分比所述第二导体层的外周缘位于更外侧。
6.根据权利要求1至5中的任一项所述的半导体装置，其中，
所述突出部的高度与所述第一导体层的高度实质上相等。
7.根据权利要求1至6中的任一项所述的半导体装置，其中，
所述绝缘基板由陶瓷材料构成。
CN201910771192.9A 2018-08-22 2019-08-21 半导体装置 Active CN110858577B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018-155594 2018-08-22
JP2018155594A JP2020031130A (ja) 2018-08-22 2018-08-22 半導体装置

Publications (2)

Publication Number Publication Date
CN110858577A CN110858577A (zh) 2020-03-03
CN110858577B true CN110858577B (zh) 2023-03-21

Family

ID=69412269

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910771192.9A Active CN110858577B (zh) 2018-08-22 2019-08-21 半导体装置

Country Status (4)

Country Link
US (1) US20200066647A1 (zh)
JP (1) JP2020031130A (zh)
CN (1) CN110858577B (zh)
DE (1) DE102019122468A1 (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181251A (ja) * 1994-12-27 1996-07-12 Sumitomo Kinzoku Electro Device:Kk セラミック多層基板
JPH09232341A (ja) * 1996-02-21 1997-09-05 Fuji Electric Co Ltd 半導体装置
JP2008306134A (ja) * 2007-06-11 2008-12-18 Toyota Motor Corp 半導体モジュール
CN102820271A (zh) * 2011-06-09 2012-12-12 三菱电机株式会社 半导体装置
CN104701306A (zh) * 2013-12-06 2015-06-10 丰田自动车株式会社 半导体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5862702B2 (ja) * 2014-05-07 2016-02-16 トヨタ自動車株式会社 三相インバータモジュール

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08181251A (ja) * 1994-12-27 1996-07-12 Sumitomo Kinzoku Electro Device:Kk セラミック多層基板
JPH09232341A (ja) * 1996-02-21 1997-09-05 Fuji Electric Co Ltd 半導体装置
JP2008306134A (ja) * 2007-06-11 2008-12-18 Toyota Motor Corp 半導体モジュール
CN102820271A (zh) * 2011-06-09 2012-12-12 三菱电机株式会社 半导体装置
CN104701306A (zh) * 2013-12-06 2015-06-10 丰田自动车株式会社 半导体装置

Also Published As

Publication number Publication date
CN110858577A (zh) 2020-03-03
DE102019122468A1 (de) 2020-02-27
US20200066647A1 (en) 2020-02-27
JP2020031130A (ja) 2020-02-27

Similar Documents

Publication Publication Date Title
US10892218B2 (en) Semiconductor device
KR101513961B1 (ko) 전력 반도체 모듈 및 그 제조방법
CN110600457B (zh) 半导体装置
CN111599796B (zh) 半导体模块、及使用该半导体模块的电力变换装置
KR20180040493A (ko) 전기 도전층이 열전도 유전체 시트를 넘어서 연장되는 칩 캐리어
JP4885046B2 (ja) 電力用半導体モジュール
US20220199578A1 (en) Semiconductor device
CN112166500A (zh) 半导体装置
CN111584477A (zh) 半导体模块和半导体模块的制造方法
CN115117010A (zh) 半导体装置、半导体模块、车辆及半导体装置的制造方法
US11201099B2 (en) Semiconductor device and method of manufacturing the same
CN111952259A (zh) 半导体装置
JP4910889B2 (ja) 半導体装置
CN110858577B (zh) 半导体装置
US11735557B2 (en) Power module of double-faced cooling
US10903138B2 (en) Semiconductor device and method of manufacturing the same
JP7290420B2 (ja) パワー半導体装置
CN110858568A (zh) 半导体装置
US20220278006A1 (en) Semiconductor device
US20230317685A1 (en) Packaged electronic device comprising a plurality of power transistors
US20230197581A1 (en) Power semiconductor module and method of manufacturing the same
JP2021111719A (ja) 半導体装置
JP2023180199A (ja) 半導体モジュールおよび半導体モジュールの製造方法
CN115206919A (zh) 半导体装置
JP2020188169A (ja) 半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200410

Address after: Aichi Prefecture, Japan

Applicant after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Applicant before: Toyota Motor Corp.

GR01 Patent grant
GR01 Patent grant