CN111313900A - 一种两步式双斜率模数转换器及其模数转换方法 - Google Patents
一种两步式双斜率模数转换器及其模数转换方法 Download PDFInfo
- Publication number
- CN111313900A CN111313900A CN202010160748.3A CN202010160748A CN111313900A CN 111313900 A CN111313900 A CN 111313900A CN 202010160748 A CN202010160748 A CN 202010160748A CN 111313900 A CN111313900 A CN 111313900A
- Authority
- CN
- China
- Prior art keywords
- slope
- fine
- coarse
- generating circuit
- analog
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
本发明公开一种两步式双斜率模数转换器及其模数转换方法,转换器包括粗斜坡产生电路、细斜坡产生电路、比较器、粗斜坡计数器、细斜坡计数器以及时序控制电路。对于该ADC而言,通过输入信号与粗斜坡的电压值比较来确定输入信号的粗略范围,同时确定模数转换的几位高位比特数据;根据粗斜坡计数器的结果确定细斜坡发生器的积分起始电平;通过比较输入信号和细斜坡积分信号来确定模数转换的剩余低位比特数据。本发明能够使ADC在只使用一个粗斜坡产生电路和一个细斜坡产生电路情况下保证ADC的转换精度,并可在很大程度上改善传统单斜率ADC转换时间过长的问题。
Description
技术领域
本发明涉及模数转换器,特别是涉及一种两步式双斜率模数转换器及其模数转换方法。
背景技术
CMOS阵列式读出电路具有集成度高、体积小、功耗低、价格便宜等显著优势,得到越来越多的重视。读出电路中,核心处理单元模数转换器(ADC)一直是设计的难点和研究的热点。传统的ADC以单斜率ADC为主,其通过斜坡发生器产生斜坡信号,并与像素的模拟信号进行比较,完成从全0到全1的比较,而比较器输出的翻转点(输出电平由高电平变为低电平或由低电平到高电平)就成为像素的模拟信号转换成的数字码。但是,这种传统的单斜率ADC无法实现高精度和高速度的共赢,因为在该结构中,高精度意味着增加斜坡信号的斜坡时间或增加时钟信号的频率,这样就会降低***的处理速度及增加电路难度。
传统的单斜率ADC的***架构主要包括比较器、计数器、锁存器以及斜坡发生器。对于K位精度的转换精度,单斜率ADC需要2K个转换周期才能完成一次模数转换。
而后来出现的采用了两种斜率的ADC,包含了一个粗斜坡产生电路和多个细斜坡产生电路,这样大大增加了ADC电路的功耗。
发明内容
发明目的:针对现有技术中存在的问题,本发明提供一种在保证转换精度和不增加功耗的同时,可以加快转换速度的两步式双斜率模数转换器及其模数转换方法。
技术方案:为实现上述发明目的,本发明采用以下技术方案:
一种两步式双斜率模数转换器,包括粗斜坡产生电路、细斜坡产生电路、比较器、粗斜坡计数器、细斜坡计数器以及时序控制电路,比较器的正输入端接模拟输入信号,时序控制电路控制选择粗斜坡产生电路或细斜坡产生电路的输出端与比较器负端输入连接,同时,时序控制电路控制选择比较器输出与粗斜坡计数器或细斜坡计数器连接,比较器输出还连接时序控制电路的一个输入端;时序控制电路控制粗斜坡产生电路和细斜坡产生电路之间的通断,另外,时序控制电路通过控制粗斜坡产生电路中开关使其产生阶梯状电压值;并将粗斜坡计数器输出的高位比特数据和细斜坡计数器输出的低位比特数据串联作为数字输出信号输出。
可选的,时序控制电路通过控制单刀双掷开关S1选择粗斜坡产生电路或细斜坡产生电路的输出端与比较器负端输入连接,同时,时序控制电路通过控制单刀双掷开关S2选择比较器输出与粗斜坡计数器或细斜坡计数器连接。
可选的,粗斜坡产生电路包括2M个电阻2M个开关B<1>~B<2M>和一个由运算放大器构成的输出缓冲器,其中,2M个电阻依次串联连接,电阻R1的第一端接地,电阻R1的第二端接电阻R2的第一端,电阻R2的第二端接电阻R3的第一端,以此类推,电阻的第一端接电阻的第二端,电阻的第二端接参考电压Vref;开关B<1>~B<2M>的一端分别接电阻的第二端,开关B<1>~B<2M>的另一端均与运算放大器的正输入端连接,运算放大器的负输入端与运算放大器的输出端连接。
可选的,该粗斜坡产生电路能够获得参考电压Vref的任何比例的部分值,具体输出的比例由开关B<1>~B<2M>是否闭合决定,通过时序控制电路产生开关B<1>~B<2M>的控制电平控制电平使开关B<1>~B<2M>中仅有开关B<2M>在第一个时钟周期内闭合,仅有开关B<2M-1>在第二个时钟周期内闭合,以此类推,仅有开关B<1>在最后一个时钟周期内闭合;从而使粗斜坡产生电路输出一个阶梯状的电压值。
可选的,粗斜坡产生电路包括一个数模转换器,数模转换器被配置为使其输出电压逐步斜降呈阶梯状,其时钟周期为两步式双斜率模数转换器中细斜坡计数器的时钟周期T,或为细斜坡计数器时钟周期的n倍nT,n为大于1的任意实数。
可选的,粗斜坡产生电路为电阻分压结构、电容阵列结构或二进制电流源结构。
可选的,细斜坡产生电路包括电流源、单刀双掷开关S3和积分电容C,积分电容C的上下极板在初始状态时都接至细斜坡积分起始电平VFINE_START,而在单刀双掷开关S3切换至电流源时,积分电容C的上极板会产生一个从积分起始电平VFINE_START开始的斜坡状的电压值,该斜坡状电压值在2N个时钟周期内爬升的电压值等于粗斜坡产生电路产生的阶梯状电压的一个步长;其中,单刀双掷开关S3的连接状态切换由时序控制电路控制。
本发明还提供了一种基于所述两步式双斜率模数转换器的模数转换方法,包括以下步骤:
(1)单刀双掷开关S1选通粗斜坡产生电路,单刀双掷开关S2选通粗斜坡计数器,比较器的两个输入电压值分别为模拟输入信号Vin和粗斜坡产生电路产生的阶梯状电压值;当比较器输出电平发生跳变时,记下当前粗斜坡产生电路产生的电压值,由此得到模拟输入信号Vin的粗略范围,并确定模数转换的M位高位比特数据;
(2)单刀双掷开关S3选通细斜坡积分起始电平VFINE_START,以将步骤(1)记录下的粗斜坡产生电路产生的电压值接到积分电容C的上下极板,使积分电容C上极板的电平值为细斜坡积分起始电平VFINE_START;
(3)单刀双掷开关S1选通细斜坡产生电路,单刀双掷开关S2选通细斜坡计数器,单刀双掷开关S3切换至电流源时,积分电容C的上极板会产生一个从细斜坡积分起始电平VFINE_START开始的斜坡状的电压值;比较器比较的两个电压值分别为模拟输入信号Vin和细斜坡产生电路产生的斜坡状电压值;当比较器输出电平发生跳变时,时钟计数器将模拟输入信号与步骤(1)记录下的粗斜坡产生电路产生的电压值的差值转换为最终输出的N位低位比特数据;
(4)将模数转换过程中的M位高位比特数据和N位低位比特数据进行并转串处理,完成模拟输入信号的数字化过程,得到最终的模数转换结果D<M+N-1>~D<0>。
本发明还提供了一种基于所述两步式双斜率模数转换器的CMOS阵列式读出电路,其特征在于,包括按照具有行和列的矩阵形式设置的多个像素及至少一个用于读出所述像素生成的电信号的读出电路,读出电路包括至少一个两步式双斜率模数转换器,其中两步式双斜率模数转换器用于接收来自像素的电信号,并将其转换为数字信号输出。
可选的,矩阵形式设置的多个像素中的至少一列像素共用至少一个两步式双斜率模数转换器。
有益效果:与传统单斜率ADC相比,根据本发明的ADC能够使所述模拟输入信号更快的收敛到粗斜坡发生器的输出上。对于M+N位精度的转换精度,其中M为粗斜坡的高位比特数,N为细斜坡的低位比特数,在粗比较阶段,需要2M个转换周期,在细比较阶段,需要2N个转换周期。因为细比较阶段,细斜坡并不是从零开始,其积分起始电平VFINE_START由粗比较阶段的输出结果所决定。因此本发明可以在保证模数转换精度和不增加功耗的同时,加快转换速度。本发明能够使ADC在只使用一个粗斜坡产生电路和一个细斜坡产生电路情况下保证ADC的转换精度,在不增加功耗的情况下很大程度上改善传统单斜率ADC转换时间过长的问题。
附图说明
图1为本发明两步式双斜率模数转换器的结构示意图;
图2为一种粗斜坡产生电路结构示意图;
图3为粗斜坡产生电路中开关B<1>-B<2M>的控制电平;
图4为两步式双斜率模数转换器的读出时序示意图;
图5为粗比较过程的读出时序示意图;
图6为细比较过程的读出时序示意图。
具体实施方式
下面结合附图和具体实施例对本发明的技术方案进行详细说明。
如图1所示,两步式双斜率模数转换器,包括粗斜坡产生电路、细斜坡产生电路、比较器、粗斜坡计数器、细斜坡计数器以及时序控制电路,比较器的正输入端接模拟输入信号,负输入端接粗斜坡产生电路或细斜坡产生电路的输出,比较器输出接粗斜坡计数器或细斜坡计数器,同时,比较器输出还连接时序控制电路的一个输入端;时序控制电路通过控制单刀双掷开关S1选择粗斜坡产生电路或细斜坡产生电路的输出端与比较器负端输入连接,同时,时序控制电路通过控制单刀双掷开关S2选择比较器输出与粗斜坡计数器或细斜坡计数器连接,时序控制电路控制粗斜坡产生电路和细斜坡产生电路之间的通断,另外,时序控制电路通过控制粗斜坡产生电路中开关使其产生阶梯状电压值;粗斜坡计数器的输出作为高位比特数据,细斜坡计数器的输出作为低位比特数据,高位比特数据和低位比特数据串联作为数字输出信号输出。
以K位精度(K=M+N)的转换精度为例,其中有M位高位比特数据和N位低位比特数据。
粗斜坡产生电路可由电阻分压结构、电容阵列结构、二进制电流源结构等结构构成,如图2所示,以粗斜坡产生电路由一串相等的电阻构成为例,该粗斜坡产生电路包括2M个电阻2M个开关B<1>~B<2M>和一个由运算放大器构成的输出缓冲器,其中,2M个电阻依次串联连接,电阻R1的第一端接地,电阻R1的第二端接电阻R2的第一端,电阻R2的第二端接电阻R3的第一端,以此类推,电阻的第一端接电阻的第二端,电阻的第二端接参考电压Vref;开关B<1>~B<2M>的一端分别接电阻的第二端,开关B<1>~B<2M>的另一端均与运算放大器的正输入端连接,运算放大器的负输入端与运算放大器的输出端连接。电阻阻值相等。
该粗斜坡产生电路可以获得参考电压Vref的任何比例的部分值,具体输出的比例由通向输出缓冲器的开关B<1>~B<2M>是否闭合决定,其中输出缓冲器由单位增益运算放大器构成。通过时序控制电路产生开关B<1>~B<2M>的控制电平如图3所示,其中高电平表示开关闭合,低电平表示开关断开。控制电平使开关B<1>~B<2M>中仅有开关B<2M>在第一个时钟周期内闭合,仅有开关B<2M-1>在第二个时钟周期内闭合,以此类推,仅有开关B<1>在最后一个时钟周期内闭合;即,在第一个时钟周期内参考电压Vref直接与运算放大器的正输入端连接;在第二个时钟周期内电阻的第二端与运算放大器正输入端连接,此时,电阻串联分压作为运算放大器的正输入端电压;在第三个时钟周期内电阻R2 M -1的第二端与运算放大器正输入端连接,此时,电阻R1~R2 M -2串联分压作为运算放大器的正输入端电压;依次类推,在最后一个时钟周期内,电阻R1的第二端与运算放大器的正输入端连接,此时,电阻R1串联分压作为运算放大器的正输入端电压。从而使粗斜坡产生电路输出一个阶梯状的电压值,即阶梯状的粗斜坡信号。如图4虚线框中所示。并且,粗斜坡产生电路在粗比较阶段结束后还会为细斜坡产生电路提供一个细斜坡积分起始电平。
所述粗斜坡产生电路,还可以为包括一个数模转换器(DAC)的电路结构,所述DAC被配置为使其输出电压逐步斜降呈阶梯状。其时钟周期可为ADC中细斜坡计数器的时钟周期(T),或为细斜坡计数器时钟周期的n倍(nT),n可为大于1的任意实数。其中,该DAC与本发明的ADC匹配。
细斜坡产生电路由一个电流源、一个单刀双掷开关S3和一个积分电容C构成,如图1虚线框中所示。积分电容C的上下极板在初始状态时都接至细斜坡积分起始电平。而在单刀双掷开关S3切换至电流源时,积分电容C的上极板会产生一个从积分起始电平开始的斜坡状的电压值。该斜坡状电压值在2N个时钟周期内爬升的电压值等于粗斜坡产生电路产生的阶梯状电压的一个步长。其中,单刀双掷开关S3的连接状态切换由时序控制电路控制。
比较器有正负两个输入端口和一个输出端口,其中模拟输入信号接至比较器正端输入,由单刀双掷开关S1选通粗斜坡产生电路或细斜坡产生电路接至比较器负端输入。当正端输入电平大于负端输入时,比较器输出端口输出高电平;当正端输入电平小于负端输入时,比较器输出端口输出低电平。
粗斜坡计数器、细斜坡计数器以及时序控制电路均由数字电路构成。其中粗斜坡计数器用来记录模数转换的高位比特数据(MSB),细斜坡计数器用来记录模数转换的低位比特数据(LSB),比较器的输出端连接至时序控制电路的输入端,从而根据比较器的输出结果输出各种控制信号,时序控制电路产生控制信号分别控制粗斜坡产生电路中的开关B<1>~B<2M>,同时,时序控制电路还产生控制信号SW1、SW2、SW3分别控制单刀双掷开关S1的选通情况、单刀双掷开关S2的选通情况、细斜坡产生电路中的单刀双掷开关S3的选通情况等。
时序控制电路用于接收所述比较器的输出,并为选择的斜坡信号和比较器之间提供切换装置,所述切换装置S1被配置为有选择地将粗斜坡产生电路信号或细斜坡产生电路信号连接至所述比较器输入。时序控制电路用于接收所述粗斜坡计数器的输出,并为细斜坡产生电路提供开始积分的起始时间信号。
一种对模拟输入信号进行模数转换的方法,所述方法包括接收模拟信号,生成覆盖所述输入范围的一个粗斜坡信号,通过比较器得到所述模拟输入信号的大致范围,再生成覆盖所述大致范围的一个细斜坡信号,通过比较输入信号和所选择的斜坡信号,将所述模拟输入信号转换为数字输出信号。具体为:
如图5所示,在模数转换的第一阶段中,单刀双掷开关S1选通所述粗斜坡产生电路,单刀双掷开关S2选通粗斜坡计数器,所述比较器的两个输入电压值分别为模拟输入信号Vin和粗斜坡产生电路产生的阶梯状电压值。当所述比较器输出电平发生跳变时(即输出电压由低电平变为高电平或由高电平变为低电平),记下当前粗斜坡产生电路的各个开关的控制信号的状态和粗斜坡产生电路的输出的电压值。由此可得到模拟输入信号Vin的粗略范围,并确定模数转换的M位高位比特数据D<M+N-1>~D<N>。
在模数转换的第二阶段中,在第一阶段已确定高位比特数据(MSB)后,开关B<1>~B<2M>还原出比较器输出电平发生跳变(即输出电压由低电平变为高电平或由高电平变为低电平)时粗斜坡产生电路的各个开关B<1>~B<2M>的控制信号的状态。单刀双掷开关S3选通细斜坡积分起始电平VFINE_START,将步骤一记录下的粗斜坡产生电路电压值接到积分电容C的上下极板,使积分电容C上极板的电平值为细斜坡积分起始电平VFINE_START,即使粗斜坡产生电路输出的电压值作为细斜坡积分起始电平VFINE_START接到积分电容C的下极板。
如图6所示,在模数转换的第三阶段中,单刀双掷开关S1选通所述细斜坡产生电路,单刀双掷开关S2选通细斜坡计数器,积分电容C的上下极板在初始状态时都接至细斜坡积分起始电平VFINE_START。而在单刀双掷开关S3切换至电流源时,积分电容C的上极板会产生一个从积分起始电平开始的斜坡状的电压值。所述比较器比较的两个电压值分别为模拟输入信号Vin和细斜坡产生电路产生的斜坡状电压值。当所述比较器输出电平发生跳变时(即输出电压由低电平变为高电平或由高电平变为低电平),细斜坡计数器(时钟周期为T)将输入信号与步骤一记录下的粗斜坡产生电路电压值的差值转换为最终输出的N位低位比特数据D<N-1>~D<0>。
最后,将模数转换过程中的M位高位比特数据(MSB)和N位低位比特数据(LSB)进行并转串处理,完成输入模拟信号的数字化过程,得到最终的模数转换结果D<M+N-1>~D<0>。
总之,对于该两步式双斜率ADC而言,第一步通过模拟输入信号和粗斜坡产生电路输出的电压值的比较找到模拟输入信号的粗略范围,并确定模数转换的高位比特数据;第二步根据粗斜坡计数器的结果确定细斜坡产生电路的积分起始电平;第三步通过比较模拟输入信号和从第二步产生的积分起始电平开始积分的细斜坡积分信号来确定模数转换的低位比特数据。与传统单斜率ADC相比,根据本发明的ADC能够使所述模拟输入信号更快的收敛到粗斜坡产生电路的输出上。对于K比特的转换精度,其中M为粗斜坡的高位比特数,N为细斜坡的低位比特数,在粗比较阶段,需要2M个转换周期,在细比较阶段,需要2N个转换周期。因为细比较阶段,细斜坡并不是从零开始,其积分起始电平由粗比较阶段的输出结果所决定。因此本发明可以在保证模数转换精度和不增加功耗的同时,加快转换速度。
与传统的单斜率ADC相比,以K位精度的转换精度为例,其需要2K个转换周期才能完成一次模数转换。若本发明的转换精度M+N=K(0<M<K且0<N<K),则本发明完成一次模数转换的周期为2M+2N,其远远小于2K,因此在保证转换精度的同时大大提高了转换速度。
与现有的采用了两种斜率的ADC相比,本发明仅仅使用了一个粗斜坡产生电路和一个细斜坡产生电路,因此使ADC的面积大大减小,功耗大大降低。
一种CMOS阵列式读出电路,包括按照具有行和列的矩阵形式设置的多个像素及至少一个用于读出所述像素生成的电信号的读出电路。所述读出电路包括至少一个上述的两步式双斜率模数转换器(ADC),所述ADC用于接收来自像素的电信号,并将其转换为数字信号并输出。
CMOS阵列式读出电路,包括至少一个用于读出像素生成的电信号的读出电路,每一个读出电路包括至少一个上述的ADC。
CMOS阵列式读出电路,阵列中的至少一列像素共用至少一个上述ADC。
Claims (10)
1.一种两步式双斜率模数转换器,其特征在于,包括粗斜坡产生电路、细斜坡产生电路、比较器、粗斜坡计数器、细斜坡计数器以及时序控制电路,比较器的正输入端接模拟输入信号,时序控制电路控制选择粗斜坡产生电路或细斜坡产生电路的输出端与比较器负端输入连接,同时,时序控制电路控制选择比较器输出与粗斜坡计数器或细斜坡计数器连接,比较器输出还连接时序控制电路的一个输入端;时序控制电路控制粗斜坡产生电路和细斜坡产生电路之间的通断,另外,时序控制电路通过控制粗斜坡产生电路中开关使其产生阶梯状电压值;并将粗斜坡计数器输出的高位比特数据和细斜坡计数器输出的低位比特数据串联作为数字输出信号输出。
2.根据权利要求1所述的一种两步式双斜率模数转换器,其特征在于,时序控制电路通过控制单刀双掷开关S1选择粗斜坡产生电路或细斜坡产生电路的输出端与比较器负端输入连接,同时,时序控制电路通过控制单刀双掷开关S2选择比较器输出与粗斜坡计数器或细斜坡计数器连接。
4.根据权利要求3所述的一种两步式双斜率模数转换器,其特征在于,该粗斜坡产生电路能够获得参考电压Vref的任何比例的部分值,具体输出的比例由开关B<1>~B<2M>是否闭合决定,通过时序控制电路产生开关B<1>~B<2M>的控制电平Φ1~Φ2M,控制电平使开关B<1>~B<2M>中仅有开关B<2M>在第一个时钟周期内闭合,仅有开关B<2M-1>在第二个时钟周期内闭合,以此类推,仅有开关B<1>在最后一个时钟周期内闭合;从而使粗斜坡产生电路输出一个阶梯状的电压值。
5.根据权利要求1所述的一种两步式双斜率模数转换器,其特征在于,粗斜坡产生电路包括一个数模转换器,数模转换器被配置为使其输出电压逐步斜降呈阶梯状,其时钟周期为两步式双斜率模数转换器中细斜坡计数器的时钟周期T,或为细斜坡计数器时钟周期的n倍nT,n为大于1的任意实数。
6.根据权利要求1所述的一种两步式双斜率模数转换器,其特征在于,粗斜坡产生电路为电阻分压结构、电容阵列结构或二进制电流源结构。
7.根据权利要求1所述的一种两步式双斜率模数转换器,其特征在于,细斜坡产生电路包括电流源、单刀双掷开关S3和积分电容C,积分电容C的上下极板在初始状态时都接至细斜坡积分起始电平VFINE_START,而在单刀双掷开关S3切换至电流源时,积分电容C的上极板会产生一个从积分起始电平VFINE_START开始的斜坡状的电压值,该斜坡状电压值在2N个时钟周期内爬升的电压值等于粗斜坡产生电路产生的阶梯状电压的一个步长;其中,单刀双掷开关S3的连接状态切换由时序控制电路控制。
8.一种基于权利要求1-7任一项所述两步式双斜率模数转换器的模数转换方法,其特征在于,包括以下步骤:
(1)单刀双掷开关S1选通粗斜坡产生电路,单刀双掷开关S2选通粗斜坡计数器,比较器的两个输入电压值分别为模拟输入信号Vin和粗斜坡产生电路产生的阶梯状电压值;当比较器输出电平发生跳变时,记下当前粗斜坡产生电路产生的电压值,由此得到模拟输入信号Vin的粗略范围,并确定模数转换的M位高位比特数据;
(2)单刀双掷开关S3选通细斜坡积分起始电平VFINE_START,以将步骤(1)记录下的粗斜坡产生电路产生的电压值接到积分电容C的上下极板,使积分电容C上极板的电平值为细斜坡积分起始电平VFINE_START;
(3)单刀双掷开关S1选通细斜坡产生电路,单刀双掷开关S2选通细斜坡计数器,单刀双掷开关S3切换至电流源时,积分电容C的上极板会产生一个从细斜坡积分起始电平VFINE_START开始的斜坡状的电压值;比较器比较的两个电压值分别为模拟输入信号Vin和细斜坡产生电路产生的斜坡状电压值;当比较器输出电平发生跳变时,时钟计数器将模拟输入信号与步骤(1)记录下的粗斜坡产生电路产生的电压值的差值转换为最终输出的N位低位比特数据;
(4)将模数转换过程中的M位高位比特数据和N位低位比特数据进行并转串处理,完成模拟输入信号的数字化过程,得到最终的模数转换结果D<M+N-1>~D<0>。
9.一种基于权利要求1-7任一项所述两步式双斜率模数转换器的CMOS阵列式读出电路,其特征在于,包括按照具有行和列的矩阵形式设置的多个像素及至少一个用于读出所述像素生成的电信号的读出电路,读出电路包括至少一个两步式双斜率模数转换器,其中两步式双斜率模数转换器用于接收来自像素的电信号,并将其转换为数字信号输出。
10.根据权利要求9所述的一种CMOS阵列式读出电路,其特征在于,矩阵形式设置的多个像素中的至少一列像素共用至少一个两步式双斜率模数转换器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010160748.3A CN111313900A (zh) | 2020-03-10 | 2020-03-10 | 一种两步式双斜率模数转换器及其模数转换方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202010160748.3A CN111313900A (zh) | 2020-03-10 | 2020-03-10 | 一种两步式双斜率模数转换器及其模数转换方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN111313900A true CN111313900A (zh) | 2020-06-19 |
Family
ID=71162110
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202010160748.3A Pending CN111313900A (zh) | 2020-03-10 | 2020-03-10 | 一种两步式双斜率模数转换器及其模数转换方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111313900A (zh) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111565049A (zh) * | 2020-07-20 | 2020-08-21 | 微龛(广州)半导体有限公司 | 二进制加权电流产生电路及数模转换器 |
CN111953347A (zh) * | 2020-08-10 | 2020-11-17 | 电子科技大学 | 一种适用于两步式单斜模数转换器的校正算法 |
CN112737587A (zh) * | 2020-12-07 | 2021-04-30 | 西安理工大学 | 采用互补细斜坡的并行两步式单斜模数转换方法及电路 |
CN113114255A (zh) * | 2021-04-26 | 2021-07-13 | 北京大学 | 一种两步式读出电路和模数转换器 |
CN113381763A (zh) * | 2021-05-21 | 2021-09-10 | 西安理工大学 | 采用全并行高速转换的两步式单斜模数转换电路及方法 |
CN114245039A (zh) * | 2021-11-18 | 2022-03-25 | 北京领丰视芯科技有限责任公司 | 读出集成电路和红外成像仪 |
CN116401199A (zh) * | 2023-06-09 | 2023-07-07 | 珠海智融科技股份有限公司 | 信号转换电路、发送方法、装置、电子设备和存储介质 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6670904B1 (en) * | 2002-08-22 | 2003-12-30 | Micron Technology, Inc. | Double-ramp ADC for CMOS sensors |
CN104299645A (zh) * | 2014-10-22 | 2015-01-21 | 中国科学院微电子研究所 | 一种阻变存储器写操作电路 |
CN108352840A (zh) * | 2015-11-06 | 2018-07-31 | Ams 传感器比利时股份有限公司 | 模数转换和模数转换方法 |
-
2020
- 2020-03-10 CN CN202010160748.3A patent/CN111313900A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6670904B1 (en) * | 2002-08-22 | 2003-12-30 | Micron Technology, Inc. | Double-ramp ADC for CMOS sensors |
CN104299645A (zh) * | 2014-10-22 | 2015-01-21 | 中国科学院微电子研究所 | 一种阻变存储器写操作电路 |
CN108352840A (zh) * | 2015-11-06 | 2018-07-31 | Ams 传感器比利时股份有限公司 | 模数转换和模数转换方法 |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11251806B2 (en) | 2020-07-20 | 2022-02-15 | Microtera Semiconductor (Guanzhou) Co., Ltd. | Binary weighted current source and digital-to-analog converter |
CN111565049B (zh) * | 2020-07-20 | 2020-10-23 | 微龛(广州)半导体有限公司 | 二进制加权电流产生电路及数模转换器 |
CN111565049A (zh) * | 2020-07-20 | 2020-08-21 | 微龛(广州)半导体有限公司 | 二进制加权电流产生电路及数模转换器 |
CN111953347A (zh) * | 2020-08-10 | 2020-11-17 | 电子科技大学 | 一种适用于两步式单斜模数转换器的校正算法 |
CN111953347B (zh) * | 2020-08-10 | 2022-05-03 | 电子科技大学 | 一种适用于两步式单斜模数转换器的校正方法 |
CN112737587A (zh) * | 2020-12-07 | 2021-04-30 | 西安理工大学 | 采用互补细斜坡的并行两步式单斜模数转换方法及电路 |
CN112737587B (zh) * | 2020-12-07 | 2023-06-23 | 西安理工大学 | 采用互补细斜坡的并行两步式单斜模数转换方法及电路 |
CN113114255A (zh) * | 2021-04-26 | 2021-07-13 | 北京大学 | 一种两步式读出电路和模数转换器 |
CN113114255B (zh) * | 2021-04-26 | 2023-09-12 | 北京大学 | 一种两步式读出电路和模数转换器 |
CN113381763A (zh) * | 2021-05-21 | 2021-09-10 | 西安理工大学 | 采用全并行高速转换的两步式单斜模数转换电路及方法 |
CN113381763B (zh) * | 2021-05-21 | 2024-03-01 | 西安理工大学 | 采用全并行高速转换的两步式单斜模数转换电路及方法 |
CN114245039A (zh) * | 2021-11-18 | 2022-03-25 | 北京领丰视芯科技有限责任公司 | 读出集成电路和红外成像仪 |
CN114245039B (zh) * | 2021-11-18 | 2022-11-11 | 北京领丰视芯科技有限责任公司 | 读出集成电路和红外成像仪 |
CN116401199A (zh) * | 2023-06-09 | 2023-07-07 | 珠海智融科技股份有限公司 | 信号转换电路、发送方法、装置、电子设备和存储介质 |
CN116401199B (zh) * | 2023-06-09 | 2024-03-05 | 珠海智融科技股份有限公司 | 信号转换电路、发送方法、装置、电子设备和存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN111313900A (zh) | 一种两步式双斜率模数转换器及其模数转换方法 | |
CN107493104B (zh) | 连续逼近暂存器模拟数字转换器及其模拟至数字信号转换方法 | |
TWI467924B (zh) | 連續近似暫存器類比對數位轉換器及其轉換方法 | |
US20090212987A1 (en) | Variable quantization adc for image sensors | |
CN109379082B (zh) | 一种逐次逼近模数转换器 | |
US10530382B2 (en) | Successive approximation register analog-to-digital converter and conversion method therefor | |
US20100188278A1 (en) | Charge redistribution successive approximation analog-to-digital converter and related operating method | |
KR101670440B1 (ko) | 저전력 고속 축차 비교형 아날로그 디지털 변환기 및 그 변환 방법 | |
KR20190069634A (ko) | Sar 아날로그-디지털 변환 장치 및 그 시스템 | |
KR20180122235A (ko) | 연속적인 근사 레지스터 아날로그 디지털 변환 장치 | |
US11349492B2 (en) | Analog-to-digital converter | |
CN113014263B (zh) | 一种逐次逼近型adc的电容阵列和开关逻辑电路 | |
KR102139939B1 (ko) | 저전력 스위칭 연속 근사 레지스터 아날로그 디지털 변환기 및 이를 이용한 아날로그 디지털 변환 방법 | |
CN111641413A (zh) | 一种高能效sar adc的电容阵列开关方法 | |
CN108111171B (zh) | 适用于差分结构逐次逼近型模数转换器单调式开关方法 | |
JPH03184424A (ja) | アナログ/デジタルコンバータ | |
US4749984A (en) | Subranging A/D converter with converging digitally controlled voltages | |
CN113922819A (zh) | 基于后台校准的一步两位逐次逼近型模数转换器 | |
CN111052613A (zh) | 执行模数转换的方法 | |
CN116318161B (zh) | 用于图像传感器的多步式单斜模数转换电路及控制方法 | |
CN115473533B (zh) | Flash-sar adc转换方法及电路 | |
KR101927101B1 (ko) | 축차 비교형 아날로그-디지털 변환기 및 이를 포함하는 cmos 이미지 센서 | |
CN111697968B (zh) | 信号处理***及方法 | |
CN111431535B (zh) | 一种2b/cycle逐次逼近模数转换器及其量化方法 | |
CN115002367A (zh) | 一种两步式单斜率模拟-数字转换电路及转换方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20200619 |
|
RJ01 | Rejection of invention patent application after publication |