CN111294048A - 双重转换模数转换器中的级间增益校准 - Google Patents

双重转换模数转换器中的级间增益校准 Download PDF

Info

Publication number
CN111294048A
CN111294048A CN201911237796.1A CN201911237796A CN111294048A CN 111294048 A CN111294048 A CN 111294048A CN 201911237796 A CN201911237796 A CN 201911237796A CN 111294048 A CN111294048 A CN 111294048A
Authority
CN
China
Prior art keywords
residual
circuit
adc
dac
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911237796.1A
Other languages
English (en)
Other versions
CN111294048B (zh
Inventor
李宏星
J·斯蒂恩斯加德-玛德森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Devices Inc
Original Assignee
Analog Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Devices Inc filed Critical Analog Devices Inc
Publication of CN111294048A publication Critical patent/CN111294048A/zh
Application granted granted Critical
Publication of CN111294048B publication Critical patent/CN111294048B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1033—Calibration over the full range of the converter, e.g. for correcting differential non-linearity
    • H03M1/1057—Calibration over the full range of the converter, e.g. for correcting differential non-linearity by trimming, i.e. by individually adjusting at least part of the quantisation value generators or stages to their nominal values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H03M1/1014—Calibration at one point of the transfer characteristic, i.e. by adjusting a single reference value, e.g. bias or gain error
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/10—Calibration or testing
    • H03M1/1009—Calibration
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/0617—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence
    • H03M1/0675—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy
    • H03M1/069—Continuously compensating for, or preventing, undesired influence of physical parameters characterised by the use of methods or means not specific to a particular type of detrimental influence using redundancy by range overlap between successive stages or steps
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/145—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit the steps being performed sequentially in series-connected stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/38—Analogue value compared with reference values sequentially only, e.g. successive approximation type
    • H03M1/46—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter
    • H03M1/466—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors
    • H03M1/468—Analogue value compared with reference values sequentially only, e.g. successive approximation type with digital/analogue converter for supplying reference values to converter using switched capacitors in which the input S/H circuit is merged with the feedback DAC array

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

本公开涉及双重转换模数转换器中的级间增益校准。描述用于校准例如级联ADC中的级间增益的各种背景校准技术，以允许将开环放大器电路用作余数放大器以提高功率效率。使用各种技术，可以在两次转换之间注入控制良好的扰动，并且可以测量残差放大器之后的实际扰动。通过将实际测量值与期望值进行比较，可以估算残留放大器的增益信息，然后进行校准。

Description

双重转换模数转换器中的级间增益校准
技术领域
该文献通常但不限于集成电路，特别是涉及模数转换器电路和***。
背景技术
电子***可以包括模数(A/D)转换器(ADC)。将模拟信号转换为数字量可以使电子***中的处理器执行***的信号处理功能。ADC电路的性能可取决于环境条件(例如温度)以及制造过程中可能发生的变化。例如，其中ADC电路的位数为十二或更大的更高精度的ADC电路，在其工作寿命期间可能需要多次校准以避免误差。
发明内容
本公开描述例如在流水线ADC中校准级间增益的各种背景校准技术，以允许将开环放大器电路用作余数放大器以实现更好的功率效率。使用各种技术，本发明描述在两个转换之间注入良好控制的扰动并在残差放大器之后测量实际扰动。通过将实际测量值与期望值进行比较，可以估算残留放大器的增益信息，然后进行校准。
在某些方面，本公开涉及一种估计具有耦合到数模转换器(DAC)电路的残留增益放大器的模数转换器(ADC)电路中的残留增益的方法。该方法包括：相对于施加到DAC的第一代码，产生模拟输入信号的样本的第一残留电压；使用所述残留增益放大器放大所述第一残留电压，以提供第一放大的残留电压；相对于施加到DAC的第二代码，产生模拟输入信号的样本的第二残留电压；使用所述残留增益放大器放大所述第二残留电压，以提供第二放大的残留电压；和将所述第一和第二放大的残留电压与施加到DAC的第一和第二代码之间的差进行比较，以确定关于所述残留增益放大器的残留增益的信息。
在某些方面，本公开涉及一种用于估计耦合到数模转换器(DAC)电路的输出的残留增益放大器的残留增益的模数转换器(ADC)电路。ADC电路包括：耦合到所述残留增益放大器的输入的至少一个参考电容器；控制电路，被配置为控制向所述至少一个参考电容器施加第一和第二代码，以产生模拟输入信号样本的相应第一和第二残留电压，所述第一和第二残留电压由所述残留增益放大器放大以产生第一和第二放大的残留电压；和后端电路，耦合至所述残留增益放大器的输出，所述后端电路被配置为将所述第一和第二放大的残留电压与施加于所述至少一个参考电容器的第一和第二代码之间的差进行比较，以确定有关所述残留增益放大器的残留增益的信息。
在某些方面，本公开涉及一种用于估计耦合到数模转换器(DAC)电路的输出的残留增益放大器的残留增益的模数转换器(ADC)电路。ADC电路包括：构件，用于相对于施加到DAC的第一代码，产生模拟输入信号的样本的第一残留电压；构件，用于使用所述残留增益放大器放大所述第一残留电压，以提供第一放大的残留电压；构件，用于相对于施加到DAC的第二代码，产生模拟输入信号的样本的第二残留电压；构件，用于使用所述残留增益放大器放大所述第二残留电压，以提供第二放大的残留电压；和构件，用于将所述第一和第二放大的残留电压与施加到DAC的第一和第二代码之间的差进行比较，以确定关于所述残留增益放大器的残留增益的信息。
该概述旨在提供本专利申请的主题的概述。并不旨在提供本发明的排他性或详尽的解释。包括详细描述以提供关于本专利申请的更多信息。
附图说明
在不一定按比例绘制的附图中，相似的数字可以在不同的视图中描述相似的组件。具有不同字母后缀的相似数字可以表示相似组件的不同实例。附图通过示例而非限制的方式大体上示出了本文档中讨论的各种实施例。
图1是可用于实现本公开的各种技术的流水线ADC电路的示例的框图。
图2是逐次逼近寄存器(SAR)ADC的示例的功能框图。
图3是可用于实现本公开的各种技术的图2的ADC电路的示例的部分的电路图。
图4是可以实现本公开的各种技术的流水线ADC电路的示例的框图的一部分。
图5是可以实现本公开的各种技术的流水线ADC电路的另一示例的框图的一部分。
图6是图5的流水线ADC电路的时序图的示例的一部分。
图7是可以实现本公开的各种技术的流水线ADC电路的另一示例的框图的一部分。
图8是可以实现本公开的各种技术的流水线ADC电路的另一示例的框图的一部分。
图9是图8所示的流水线ADC电路的示例的框图的一部分，其中附加的ADC电路耦合至残留增益放大器的输出。
图10是可以实现本公开的各种技术的流水线ADC电路的另一示例的框图的一部分。
图11是可以实现本公开的各种技术的流水线ADC电路的另一示例的框图的一部分。
具体实施方式
精度更高的ADC可能需要重复校准。通常，ADC校准有两种类型：前景校准和背景校准。前景校准通常在工厂测试或芯片加电时或在ADC校准专用的任何其他选定时隙进行。前景校准的缺点是，仅在工厂执行时，它可能无法跟踪芯片供应和温度变化。而且，这可能会涉及额外的制造测试成本，并且可能有必要在现场使用期间中断ADC的操作以执行校准。
相比之下，背景校准在后台进行，并且对于正在进行模数信号转换的常规ADC操作而言是透明的。同样，由于背景校准在正常操作的背景下进行，因此它可以跟踪电源和温度对ADC组件的影响。
本发明人已经认识到需要校准模数转换器(ADC)架构的级间增益的大处理(P)、电压(V)和温度(T)(或“PVT”)的变化，该架构包括残留放大器，以通过增益放大残留，例如在流水线ADC架构中。为了帮助提高级间增益精度，可以将设计成完全稳定的闭环增益级用作残留放大器。但是，这样的闭环增益级会消耗大量功率。专为不完全建立而设计的开环放大器和闭环放大器也可用作残留放大器，并且此类放大器的功耗可能相对较低。在一些实施方式中，如许多闭环残留放大器设计的那样，开环残留放大器有时被称为“动态放大器”(例如积分器)，以捕获它们不能稳定到基本稳定的输出值的特性。对于为不完全建立而设计的开环放大器(包括动态放大器)和闭环放大器，要保持相对于温度和其他环境参数的变化稳定的有效增益可能很困难。
本公开描述了例如在流水线ADC中校准级间增益的各种背景校准技术，以允许将开环放大器电路用作余数放大器以实现更好的功率效率。使用各种技术，本公开内容描述了在转换周期内的两个操作之间注入良好控制的扰动，并在残留放大器之后测量实际扰动。通过将实际测量值与期望值进行比较，可以估算残留放大器的增益信息，然后进行校准。
另一种校准方法可以注入参考信号，并统计地提取ADC输出处的误差。但是，由于误差与注入的信号混合在一起，因此校准速度可能会很慢。使用本公开的技术，可以例如在几个样本内更快地完成误差校准。
尽管相对于流水线ADC进行了描述，但是本公开的技术不限于流水线ADC。而是，该技术适用于具有要由放大器电路以已知增益放大的残留的任何ADC架构。
在流水线ADC中，模数转换器可以分为几个阶段，每个阶段都包括一个模数转换器，每个阶段负责处理结果的各个部分。图1中示出了流水线ADC电路的示例。在一些示例配置中，图1的流水线ADC电路可以是流水线逐次逼近寄存器(SAR)ADC电路。
图1是可用于实现本公开的各种技术的流水线ADC电路的示例的框图。流水线ADC电路100可以包括具有第一ADC电路104的第一级102和具有第二ADC电路108的第二级106。第一ADC电路104可以在输入节点110处接收输入信号Vin，并且可以生成其输入信号的数字近似，其可以导出转换结果的前M个位B1至BM。实际输入值Vin与对应的数字化值B1至BM之间可能存在差异，这是由模数转换器104中提供的数模转换器(DAC)电路112得出的。模拟输入信号Vin和数字结果的相应模拟表示之间的差在第一ADC电路104的残留输出114处作为残留电压输出。
为了促进第二ADC电路108的操作，该第二ADC电路108将低阶位BN转换为BLSB，其中LSB表示最低有效位，可以将残留物施加到***在第一ADC电路104的残留物输出114和第二ADC电路108的信号输入118之间的残留增益放大器(RGA)116。
提供残留增益放大器116意味着通过残留放大器116的增益显着增加了到第二模数转换器108的输入信号Vin的幅度，从而在信噪比方面简化了第二ADC电路108的设计并改善了其性能。
流水线式转换器拓扑还可以提高数字吞吐量。因此，例如，当第二ADC电路108正在将第D个字的最低有效位BN转换为BLSB时，第一ADC电路104可以将第D+1转换的最高有效位B1转换为BM。
图1的残留放大器116可以看到级间增益的大PVT变化。如上所述，本发明描述了例如在图1的流水线ADC 100中校准级间增益的各种背景校准技术，以允许将开环架构用于残留放大器116，以实现更好的功率效率。
如上所述，在一些示例配置中，可以使用流水线SAR ADC电路。SAR ADC电路的示例在图2中示出。在图1的流水线ADC电路100中，电路的每一级可以包括SAR ADC，例如图2中的SAR ADC 120。
图2是SAR ADC 120的示例的功能框图。在该示例中，使用采样电路122对差分模拟输入电压进行采样和保持，并且使用比较器电路126将DAC电路124的差分输出电压与采样和保持的电压进行比较。基于比较器电路的输出来调整DAC电路124的位值。转换可以从DAC设置为中档开始。比较器126确定DAC输出是大于还是小于采样的输入电压，并且结果被存储为该DAC的该位的一或零。然后转换进行到下一个位值，直到确定了数字值的所有位。改变DAC输出并将电压与采样输入进行比较的一次迭代可以称为位试验。SAR逻辑和控制电路128在位测试期间控制ADC操作。位测试完成后，将输出采样电压和保持电压的数字值Dout。
在一些示例实施方式中，DAC电路124可以包括两个开关电容器DAC(CDAC)阵列，被称为“P-DAC”并且连接至比较器126的同相输入的第一CDAC，以及被称为“N-DAC”并连接到比较器126的反相输入的第二CDAC。每个CDAC包括多个电容器，每个电容器具有第一板和第二板。
CDAC阵列的每个电容器具有相关联的开关，该开关可操作以根据位试验结果将第一极板(例如，最下面的或“底部”的极板)选择性地连接至第一参考电压Vrefp或第二参考电压“Vrefn”。通常，Vrefn对应于地，而Vrefp相对于Vrefn为正。在一些实施方式中，基本SAR算法可以在切换位试验电容器中涉及“猜测->决定->设置”方式。每个位可以在该特定位试用开始时被“设置”，例如连接到Vrefp，并且基于位试用输出，可以保持或“重置”该位设置，例如，连接到Vrefn。
如上所述，在一些示例配置中，可以使用流水线SAR ADC电路。在
图1的流水线ADC电路100中，电路的每一级可以包括SAR ADC，例如
图2中的SAR ADC 120。尽管相对于流水线ADC进行了描述，但是本公开的技术不限于流水线ADC。而是，该技术适用于具有要由放大器电路以已知增益放大的残留的任何ADC架构。
如上所述，本公开描述了在转换周期内的两个操作之间注入良好控制的扰动，并测量残留放大器之后的实际扰动。通过将实际测量值与期望值进行比较，可以得出残留放大器的增益信息，然后可以进行校准。在下面描述的示例实施方式中，参考电容器可以被包括在ADC中，例如信号或“代码”的扰动可以被施加，例如被随机地施加。参考电容器可以是在转换操作期间不使用的电容器，并且可以专用于级间增益校准操作。残留电压的已知偏移可以通过参考电容器来感应，以表征残留放大器。
图3是可用于实现本公开的各种技术的图2的ADC电路的示例的部分的电路图。ADC电路可以包括DAC电路130，例如电容DAC或电阻DAC，其可以是图2的DAC电路124的示例。在图3所示的非限制性配置中，DAC电路130被描绘为12位电容性DAC，但是位数N可以在不同的实现方式中变化(例如16位)。为了简单起见，图3中示出了单端DAC，但是ADC的实际实现可以包括全差分DAC电路。
DAC电路的位位置由加权电路组件表示。在所示示例中，加权电路组件是电容器，并且电容器的电容值提供了组件的重量。在一些示例中，根据基数2编号***对电路组件进行加权。在某些示例中，电路组件根据非基数2的编号***(例如，基数1.9或基数1.7)加权。
DAC电路130可以包括n个LSB位b0的重复位，或者n个LSB重复，标记为b0r1至b0rn，并且n个重复位可以在不同的实现方式中变化。LSB重复的次数可能会有所不同，它们也可能跟随其他位。在一些示例中，DAC电路130可以包括比DAC电路的LSB低的位的位重复。例如，重复位的权重可以是LSB权重的一半(例如，子LSB bs11…bs1n)、LSB权重的四分之一(子LSB bs1、bs21…bs2n)或LSB权重的八分之一(子LSB bs1、bs2、bs31…bs3n)。
在一些示例中，DAC电路包括r个加权电路组件，其中r是用于比LSB高阶的位的多个冗余位。在图3的示例中，DAC电路130可以包括分别标记为b8r和b4r的用于位八和位四的冗余位，以表示冗余位被加权为与位b8和b4相同。冗余位的数量及其位置不必限于图3所示的示例。
采样电路，例如图2的采样电路122，可以对ADC电路的输入处的输入电压进行采样，并将采样的输入电压施加到加权的电路组件。比较器电路126可以在位试用期间将DAC电路130的输出电压与指定的阈值电压进行比较。如果DAC电路是差分DAC电路，则采样电路可以采样差分输入电压，并且比较器电路可以将DAC电路的差分输出电压与指定的阈值电压进行比较。
图2的SAR逻辑和控制电路128可以控制用于位试验的操作。逻辑电路128可以包括状态机，以使ADC电路通过位试验，或者可以包括处理器，其执行指令以使ADC通过位试验进行。对DAC电路的N个位执行位试验，并且可以包括针对LSB重复和r个冗余位之一或两者的位试验。
根据本公开并且如上所述，参考电容器可以被包括在DAC电路130中，可以以受控的方式例如随机地向其施加例如电压信号或“代码”的扰动。参考电容器可以是在转换操作期间不使用的电容器，并且可以专用于级间增益校准操作。参考电容器可以从根本上独立于模拟输入，因为参考电容器不用于近似输入，而是用于提供两个代码的已知扰动，以便可以估算残留放大器的增益。在图3的左侧，示出了参考电容器CREF。
在一些示例实现中，控制电路(例如，图2的SAR逻辑和控制电路128)可以控制开关132在采样期间闭合并向参考电容器CREF施加第一代码，将级1的第一残留电压传输到后端电路，例如残留放大器和一个或多个ADC。然后，控制电路可以将极性与第一代码相反的第二代码施加到参考电容器CREF，并将级1的第二放大残留电压传送到后端电路。然后，可以将这两个放大后的残留电压与施加到电容DAC的第一代码和第二代码之间的差进行比较，以得出至少有关残留放大器增益的信息(也称为残留增益放大器)，其可用于校准。
应当注意，参考电容器只是将扰动引入电路以进行增益校准的一种方法。在其他实施方式中，DAC电路可以被实现为部分电容和部分电阻。例如，代码或参考信号可以施加到梯形电阻器，该梯形电阻器随后耦合到电容器DAC电路。这样，本公开的技术不限于参考电容器或电容器DAC电路。
还应注意，参考电容器CREF不必在物理上是DAC电路的一部分。相反，它可以是与DAC电路分开的电容器。无论参考电容器CREF是否是DAC电路的相同物理结构的一部分，本公开的技术均适用。在以下几张图中，出于说明和解释的目的，参考电容器CREF与DAC电路分开显示。
图4是可以实现本公开的各种技术的流水线ADC电路的示例的框图的一部分。所描绘的ADC电路150的部分可以包括DAC电路112，该DAC电路可以是第一级的第一ADC的一部分，例如图1的第一ADC电路102的一部分，残留增益放大器(RGA)116，其放大来自ADC的第一级的残留，以及后端电路152(例如比较器或第二ADC，例如图1的第二ADC电路108)。应当注意，比较器可以被认为是1位ADC电路。
所描绘的ADC电路150的部分可以进一步包括参考电容器CREF，电压信号或“代码”可以被施加至该参考电容器CREF，例如被随机地施加。参考电容器可以是在转换操作期间不使用的电容器，并且可以专用于级间增益校准操作。在一些实施方式中，参考电容器可以是DAC电路112的一部分，并且可以用作ADC转换操作(例如，SAR ADC操作)的一部分。
仅出于解释目的，假定参考电容器CREF的左侧端子已调节1伏(V)。参考电容器CREF的右端可以移动不到1V。该衰减可以取决于参考电容器CREF与DAC电路的电容的比率(参考电容器CREF是否在物理上是DAC电路112的结构的一部分)。在本公开中描述的技术可以测量衰减因子与RGA 116的增益的乘积。测量的任何不确定性可以取决于电容器的比率。这些技术对于其中RGA 116的增益不由电容器比率来设置的设计可能特别感兴趣。
在一些示例实现中，控制电路(例如，图2的SAR逻辑和控制电路128)可以控制开关(未示出)以在采样期间闭合并且将第一信号随机地施加到参考电容器CREF，其中，随机信号施加正参考电压或负参考电压(或地)，将级1的第一放大残留电压传输到后端电路，例如比较器或一个或多个ADC。然后，控制电路可以将第二信号随机施加到参考电容器CREF上，并将级1的第二放大残留电压传输到后端电路。然后，可以将这两个放大的残留电压与施加到代表模拟输入信号的电容DAC的第一代码和第二代码之间的差进行比较，以确定有关残留放大器(也称为残留增益放大器)的增益的信息，其可用于校准。
例如，在模拟输入信号的第一样本上，控制电路可以执行几次位试验，以得出表示模拟输入信号的第一代码(或者可以使用单独的电路得出第一个代码)，并将该第一代码施加到DAC。控制电路可以将第一信号随机地施加到参考电容器CREF的左侧，其中该随机信号是正参考电压或负参考电压(或地)。然后，RGA 116可以生成第一放大的残留电压(或简称为“残留”)并将其传输到第二级。模拟信号的采样的残留电压是相对于第一代码采样的电压之间的差，例如，施加到DAC的有效电压。后端电路152可以确定第一残基的代码，其中第一残基的代码表示扩增的残基。
接下来，使用第一样本，控制电路可以将代表模拟输入信号的第二代码施加到DAC。在参考电容器CREF不是DAC电路112的一部分的配置中，第二代码可以与第一代码相同。控制电路可以将第二信号随机地施加到参考电容器CREF。
在参考电容器CREF是DAC电路112的一部分的配置中，第二代码可以与第一代码不同，以便将随机信号提供给参考电容器CREF。也就是说，在其中参考电容器CREF是DAC电路112的一部分的一些示例中，所施加的第一代码与所施加的第二代码之间的差异可以是单个电容器(例如参考电容器CREF)在第一状态(例如正参考电压)与第二状态(例如负参考电压)之间的切换。在一些这样的实现中，施加到DAC的第一代码和第二代码之间的差的绝对值可以是预定值。例如，单个电容器，例如参考电容器CREF，从高变低(现在是负值)，或者从低变高(现在是相同的绝对正值)。
由于其采样，因此可以调节参考电容器CREF上一个端子上的电压，以引起残留电压的已知偏移。仅出于解释目的，假设存在1毫伏(mV)的偏移。然后，控制电路可以使用ADC电路的第一级执行几次位测试，并可以使用RGA 116生成第二个放大的残留电压并将其传输到第二级。第二残留电压是相对于第二码采样的电压(例如，施加到DAC的有效电压)之间的差。
后端电路152可以确定第二残基的代码，其中第二残基的代码表示扩增的残基加上已知的位移，例如1mV。后端电路152然后可以将第一和第二放大的残留电压与施加到DAC的第一和第二代码之间的差进行比较，以确定关于残留增益放大器116的增益的信息。残留的两个代码之间的差异可以表示当在RGA 116的输入端施加已知的偏移时ADC电路的输出端发生的数值变化。后端ADC电路可以使用该数值变化来估算整个信号链的增益，包括增益级和后端电路。这样，后端ADC电路152可以通过测量两个残留之间的差来估计RGA 116的增益。
如上所述，后端电路152可以确定关于RGA 116的增益的信息。在示例实施方式中，后端电路152可以是比较器电路，该比较器电路通常评估放大后的残留电压，以确定第一和第二放大后的残留电压中的哪个大于另一个。将两个代码应用于DAC电路，并且对于给定的增益，放大的残留电压应以预期值“X”(例如1mV)分开。比较器电路可以确定放大的残留电压的变化是否大于预期值“X”，例如1mV。例如，以这种方式，比较器电路可以确定期望值是否太小。使用这些技术，该信息可以允许ADC根据确定的信息使用多个步骤通过增加或减小估计值来自适应估计残留增益放大器的增益。在一些实施方式中，可能期望使用几个转换周期的平均值来估计增益以最小化或滤除噪声。
在一些实施方式中，ADC电路150可以确定表示模拟输入信号的采样的输出代码，例如，图2中的Dout，其中，输出代码基于第一和第二代码以及第一和第二放大残留电压。即，既然ADC电路150已经从施加到DAC的第一和第二代码中确定了两个残留并放大了两个残留，则后端电路152可以使用放大的残留确定模拟输入信号的特定样本的ADC输出代码。每个扩增的残基都可能消耗功率来产生。一般而言，改善噪声抑制可能需要增加功耗。使用两个放大的残基可以在功耗和抑制噪声之间提供可接受的折衷。
在诸如图5所示的一些示例实施方式中，两个后端ADC电路可以用于转换来自流水线ADC电路的前一级的放大的残留电压。
图5是可以实现本公开的各种技术的流水线ADC电路的另一示例的框图的一部分。所描绘的ADC电路160的部分可以包括DAC电路112，该DAC电路可以是第一级的第一ADC的一部分，例如图1的第一ADC电路102的一部分，残留增益放大器(RGA)116，其放大ADC第一级的残留，以及两个后端ADC电路(即ADC2_A 162和ADC2_B 164)。后端ADC电路ADC2_A 162可以输出第一数字代码D1，后端ADC电路ADC2_B 164可以输出第二数字代码D2，其可以由减法电路166进行比较并应用于校准引擎168，该校准引擎可以是图2的SAR逻辑电路128的一部分。
所描绘的ADC电路160的部分可以进一步包括参考电容器CREF，可以向其施加电压信号，例如随机地向其施加电压信号。参考电容器可以是在转换操作期间不使用的电容器，并且可以专用于级间增益校准操作。
两个后端ADC电路，即ADC2_A 162和ADC2_B 164，可以同时工作，可以提高两个残基的转换速度。由RGA 116放大的第一残留物可以在相位
Figure BDA0002305340480000111
期间由ADC2_A采样。然后，如上所述，参考电容器CREF可以被拨动并且可以产生第二残留物。第二残留物可以在相位
Figure BDA0002305340480000112
期间由RGA 116放大并由ADC2_B采样。
在一些示例实现中，控制电路(例如，图2的SAR逻辑和控制电路128)可以控制开关以在采样期间闭合开关并将第一随机信号施加至参考电容器CREF，将级1的第一放大残留电压传输到后端ADC电路ADC2_A162。后端ADC电路ADC2_A 162可以确定代表第一放大残留电压的第一代码。
然后，控制电路可以将具有与第一随机信号相反的极性的信号施加到参考电容器CREF，并将级1的第二放大的残留电压传送到后端ADC电路。后端ADC电路ADC2_B 164可以确定代表第二放大残留电压的第二代码。然后，控制电路可以将代表放大的残留电压的两个代码(第一和第二代码)与应用于DAC的代表模拟输入信号的代码之间的差进行比较，以确定至少一些有关余数放大器增益的信息，这些信息可用于校准。应当注意，在一些示例配置中，代替使用如图5所示的两个单独的后端ADC电路，可以将一个后端ADC电路使用两次，以从第一放大的残留电压和第二放大的残留电压产生第一和第二代码。
除了用于校准目的之外，这四个代码(这两个代码代表两个放大的残留电压，以及两个代码已应用于DAC电路)还可用于确定代表模拟输入信号样本的ADC电路的输出代码。即，ADC电路160的输出代码可以基于施加到DAC电路的两个代码(包括参考电容器CREF)以及从第一和第二放大残留确定的两个代码。
图6是图5的流水线ADC电路的时序图170的示例的一部分。在流水线ADC的第一级的转换(“ADC 1转换”)之后，残留电荷转移阶段可以开始。在残留电荷转移阶段期间，可以在相位
Figure BDA0002305340480000121
中通过ADC2_A 162对RGA 116放大的第一残留物进行采样。然后，如上所述，参考电容器CREF可以被拨动并且可以产生第二残留物。第二残留物可以在相位
Figure BDA0002305340480000122
期间由RGA116放大并由ADC2_B 164采样。
在转换阶段期间，两个后端ADC电路ADC2_A 162和ADC2_B 164中的每一个都可以转换样本并生成数字输出代码，其可以通过求和、减法或其他数值运算来比较。
如上所述，使用并行后端ADC电路可以提高ADC电路的整体速度。然而，在ADC电路ADC2_A 162和ADC2_B 164之间可能存在增益失配。因此，测量的精度可能受到限制。因此，为了克服增益失配并提高测量精度，在某些示例配置中，可能希望控制电路随机选择首先选择哪个后端ADC电路ADC2_A 162和ADC2_B 164。
图7是可以实现本公开的各种技术的流水线ADC电路的另一示例的框图的一部分。图7的电路180可以类似于图4的电路，但是增加了测量电路182。代替使用诸如图6中的两个后端ADC电路，测量电路182可以用于转换转换之间的残留之差。测量电路182可以测量RGA116的输出的变化。
与图6所示的测量两个残留中的每个残留的示例配置相反，图7的测量电路182可以测量两个残留之间的差。在一些示例实施方式中，测量电路182可以包括两个采样电容器。测量电路182的每个电容器可以采样相应的第一和第二残留电压，将它们组合以产生增量电荷，然后使用ADC电路将增量电荷转换为数字代码或字。
在一些示例实施方式中，如下面关于图8和9所述，可能期望确定第一残留电压的极性，然后在产生第二残留电压之前，例如在差分配置中，将相反的极性施加到参考电容器CREF。
图8是可以实现本公开的各种技术的流水线ADC电路190的另一示例的框图的一部分。如图8所示，参考电容器CREF可以耦合到正参考电压VREFP、负参考电压VREFN(或地)和共模电压VCM之一。在第一残留物产生期间，参考电容器CREF可以耦合到共模电压VCM。在图8所示的示例中，如在192处所见，RGA 116的输出为正且小于DAC电路112的LSB/2。
图9是图8所示的流水线ADC电路的示例的框图的一部分，其中附加的ADC电路耦合至残留增益放大器的输出。特别地，图9的流水线ADC电路200可以包括以反馈配置耦合在RGA 116的输出和耦合到参考电容器CREF的开关204之间的ADC电路202。
在采样期间，可以针对共模电压VCM采样参考电容器CREF。在对模拟输入电压信号进行采样之后，可以将DAC 112代码确定为其采样输入电压的最佳猜测，并且可以将该代码应用于DAC 112。残留很可能不会为零，或者为正或为负。在单端电路配置中，正电压表示电压高于定义的中间刻度电压，负电压表示电压低于确定的中间刻度电压。中标度电压通常是残留放大器输出处最小可实现电压和最大可实现电压之间的中间点。
然后，ADC电路202可用于确定第一残留电压的极性，并且基于该信息，可以将参考电容器CREF的左侧从VCM切换到正参考电压VREFP或负参考电压VREFN，以使残留电压沿相反极性方向移动一个由参考电容器CREF的大小确定的增量，并产生第二个残留电压。第二残留电压可以限制在后端电路152的输入范围内。在该特定示例中，回头参考输入，后端电路152的输入范围可以等于DAC电路112的+/-LSB/2，并且可以将参考电容器CREF的尺寸确定为产生等于后端电路152的输入范围的一半的增量。在另一配置中，参考电容器CREF可以由多位CDAC代替，并且ADC电路202可以是多位ADC，以具有对第二残留电压的更精确控制。
在产生第二残留电压之后，后端电路152可以测量第一残留电压和第二残留电压之间的差，并将其与期望值进行比较，并得出残留放大器的增益误差信息。
在一些示例实施方式中，ADC电路可以确定第一放大的残留电压的极性并基于检测到的极性选择第二代码。在第一残留产生之后，ADC电路202(例如1位比较器)可以感测RGA 116的输出，并且确定在第二次转换期间参考电容器CREF连接到哪个参考电压，以将残留电压按LSB/2推到相反的符号。应当注意，如果ADC电路202具有更高的分辨率，则参考电容器CREF可以被例如多位DAC代替。
然后，ADC电路202可以控制开关204以将参考电容器CREF耦合到具有与所确定的第一残留电压的极性相反的极性的参考电压。换句话说，参考电容器CREF如何触发可以基于第一残留电压的极性。以这种方式，ADC电路202可以帮助注入最大允许幅度以加速增益测量。
例如，假设第一残留为+5mV，然后通过参考电容器CREF添加+5mV的偏移。假设用于开环或动态放大器的输入电压范围很小，则残留增益放大器116的输入端的+10mV输入电压可能太大。这样，如果存在正的第一残留，则可能希望增加具有相反极性的移位以限制峰值。
如上所述，可以基于RGA 116的输出处的第一残留电压的极性来确定如何切换参考电容器CREF。切换参考电容器CREF的另一种方法可以是随机地或伪随机地控制开关204以将参考电容器CREF耦合到参考电压。在另一种切换参考电容器CREF的方法中，可以在第一转换中施加零偏移，并且在第二转换中可以施加偏移(反之亦然)。
图10是可以实现本公开的各种技术的流水线ADC电路210的另一示例的框图的一部分。图10所示的ADC电路可以包括与图9所示的电路类似的特征。此外，参考电容器CREF被分成两个参考电容器CREF1和CREF2。使用两个参考电容器可以帮助避免使用精密的共模电压。
两个参考电容器CREF1和CREF2的每一个都可以通过斩波器电路212耦合到正参考电压VREFP和负参考电压VREFN(或地)之一。斩波器电路212可以由随机信号或伪信号PN控制。斩波电路212可以帮助校正两个参考电容器CREF1和CREF2之间的任何失配。
斩波器电路212可用于人为地产生共模电压。通过采用单个参考电容器并将其分成两半，一半连接到正参考电压VREFP，另一半连接到负参考电压VREFN，有效值为VREF/2或VCM。
为了在第二个残留中生成增量，两个参考电容器CREF1和CREF2可以具有相同的大小，并且可以初始化为0和1。然后，两个参考电容器CREF1和CREF2之一可以在第二残留产生期间使用开关204A、204B进行切换。例如，可以使用混洗器电路来平均其使用量。
作为示例，在第一级期间，参考电容器CREF1可以耦合到正参考电压VREFP，并且参考电容器CREF2可以耦合到负参考电压VREFN。在第二级期间，并且基于ADC电路202的决定，可以切换参考电容器CREF1和CREF2。
如上所述，对于低噪声应用，可能希望使用开环积分器或“动态放大器”作为残留放大器，用于级间增益。然而，在这种实施方式中，增益的温度变化可能很高。例如，开环积分器可以产生与输入电压成比例的电流，并且其输出电流可以为后端ADC电路中的一个或多个电容器充电。
后端ADC电路中的电容器可以充电固定的时间，例如积分时间。电容器端子上的电压可以从0V上升到增益(A)乘以残留电压(VRES)的值。如果开环积分器的跨导gm增大或电容器的电容减小，则斜坡的斜率会增大。
使用本公开的各种技术，可以执行两次测量并且可以确定两者之间的差异。例如，后端ADC电路中的电容器可以用开环积分器产生的第一电流充电。然后，无需重置后端ADC电路中的电容器以保持其先前转换的电荷，就可以使用由开环积分器从第二次转换中产生的极性相反的第二电流对后端ADC电路中的电容器进行充电。结果是后端ADC中的电容器存储了第一和第二残留之间的差值。
可以使用各种技术来校正两个残留之间的误差，从而校准残留放大器的增益。为了校准残留放大器的增益，控制电路可以在数字域、模拟域或两个域的组合中应用校正技术。
例如，在数字域中，控制电路可以基于残留增益放大器的估计增益来缩放例如来自后端电路152的数字输出代码。作为非限制性示例，可以将第一输出代码和第二输出代码相加，然后除以残留增益放大器的估计增益。
在模拟域中，可以调整或修整各种参数以校准残留放大器的增益。例如，可以调节后端ADC电路中的电容器的积分时间。在另一示例中，可以调节后端ADC电路中的电容器的电容。在另一个示例中，可以调整残留增益放大器的跨导gm。
图11是可以实现本公开的各种技术的流水线ADC电路220的另一示例的框图的一部分。为了说明的目的，参考电容器CREF及其在状态之间的切换如上所述，已在图11中用“增量注入”块222代替。如前所述，参考电容器CREF在两个残留产生之间切换，或称为“增量注入”。后端ADC电路ADC2_A 162可以输出第一数字代码D1，而后端ADC电路ADC2_B164可以输出第二数字代码D2。差D2-D1可用于测量残留增益放大器116(例如，开环积分器)的级间增益。然后，如上所述，可以将差D2-D1应用于例如包括滤波器的积分时间控制电路224，以调节后端ADC电路中的电容器的积分时间。
各种注释
本文描述的每个非限制性方面或示例可以独立存在，或者可以与一个或多个其他示例以各种排列或组合的方式组合。
上面的详细描述包括对附图的引用，这些附图形成了详细描述的一部分。附图通过说明的方式示出了可以实践本发明的特定实施例。这些实施例在本文中也被称为“示例”。这些示例可以包括除了示出或描述的那些元件之外的元件。然而，本发明人还考虑了仅提供示出或描述的那些元件的示例。此外，本发明人还设想了使用示出或描述的那些元素(或其一个或多个方面)的任何组合或置换的示例，关于此处显示或描述的特定示例(或其一个或多个方面)，或其他示例(或其一个或多个方面)。
如果本文档与通过引用方式并入的任何文档之间的用法不一致，则以本文档中的用法为准。
在本文件中，术语“一个”或“一种”用于专利文件中，包括一个或多个、独立于“至少一个”或“一个或多个”的任何其他情况或用法。在本文中，“或”一词是指非排他性的，使得“A或B”包括“A但不包括B”、“B但不包括A”以及“A和B”，除非另有说明指示。在本文档中，术语“包括”和“其中”用作相应术语“包含”和“其中”的等效词。同样，在以下权利要求中，术语“包括”和“包含”是开放式的，即，除在权利要求中的此术语之后列出的元件之外，还包括其他元件的***、设备、物品、组合物、配方或过程仍被认为属于该权利要求的范围。此外，在所附权利要求中，术语“第一”、“第二”和“第三”等仅用作标签，并且不旨在对其对象施加数字要求。
本文描述的方法示例可以是至少部分地由机器或计算机实现的。一些示例可以包括编码有指令的计算机可读介质或机器可读介质，所述指令可操作以配置电子设备以执行如以上示例中所述的方法。这样的方法的实现可以包括代码，例如微代码、汇编语言代码、高级语言代码等。这样的代码可以包括用于执行各种方法的计算机可读指令。该代码可以构成计算机程序产品的一部分。此外，在示例中，可以将代码有形地存储在一个或多个易失性、非暂时性或非易失性有形计算机可读介质上，例如在执行期间或在其他时间。这些有形的计算机可读介质的示例可以包括但不限于硬盘、可移动磁盘、可移动光盘(例如光盘和数字视频光盘)、盒式磁带、存储卡或存储棒、随机存取存储器(RAM)、只读存储器(ROM)等。
上面的描述旨在是说明性的，而不是限制性的。例如，上述示例(或其一个或多个方面)可以彼此组合使用。在回顾以上描述之后，例如可以由本领域的普通技术人员使用其他实施例。提供摘要以符合37C.F.R.§1.72(b)，以使读者能够快速确定技术公开的性质。提交本文档时应理解为不会将其用于解释或限制权利要求的范围或含义。另外，在以上详细描述中，可以将各种特征组合在一起以简化本公开。这不应该被解释为意在意味未声明的公开特征对于任何权利要求是必不可少的。而是，发明主题可以在于少于特定公开实施例的所有特征。因此，以下权利要求由此作为示例或实施例并入详细说明中，每个权利要求作为独立的实施例而独立存在，并且可以预期的是，这样的实施例可以以各种组合或置换彼此组合。本发明的范围应参考所附权利要求书以及这些权利要求书所赋予的等效物的全部范围来确定。

Claims (26)

1.一种估计具有耦合到数模转换器(DAC)电路的残留增益放大器的模数转换器(ADC)电路中的残留增益的方法，该方法包括：
相对于施加到耦合到DAC的至少一个参考元件的第一代码，产生模拟输入信号的样本的第一残留电压；
使用所述残留增益放大器放大所述第一残留电压，以提供第一放大的残留电压；
相对于施加到耦合至DAC的至少一个参考元件的第二代码，产生模拟输入信号的样本的第二残留电压；
使用所述残留增益放大器放大所述第二残留电压，以提供第二放大的残留电压；和
将所述第一和第二放大的残留电压与施加到耦合到DAC的至少一个参考元件的第一和第二代码之间的差进行比较，以确定关于所述残留增益放大器的残留增益的信息。
2.权利要求1所述的方法，还包括：
确定代表所述模拟输入信号样本的输出代码，其中所述输出代码基于所述第一和第二代码以及所述第一和第二放大的残留电压。
3.权利要求1所述的方法，其中，施加到耦合到DAC的至少一个参考元件的第一代码和第二代码之间的差的绝对值是预定值。
4.权利要求1所述的方法，还包括：
确定代表所述第一放大的残留电压的第三代码；和
确定代表所述第二放大的残留电压的***码，
其中将所述第一和第二放大的残留电压与施加到耦合到DAC的至少一个参考元件的第一和第二代码之间的差进行比较包括组合所述第一、第二、第三和***码。
5.权利要求4所述的方法，还包括：
确定代表所述模拟输入信号样本的ADC电路的输出代码，其中所述输出代码基于所述第一、第二、第三和***码中的每一个。
6.权利要求1所述的方法，其中所述第一残留电压的预期极性与所述第二残留电压的预期极性相反。
7.权利要求1所述的方法，还包括：
确定所述第一残留电压的极性；和
基于所确定的极性，调整所述第一残留电压以使所述第一残留电压沿相反的极性方向移动。
8.权利要求1所述的方法，还包括：
确定所述第一放大的残留电压的极性，并基于确定的极性选择所述第二代码。
9.权利要求1所述的方法，还包括：
通过基于所确定的信息增大或减小增益的估计值来自适应地估计所述残留增益放大器的增益。
10.权利要求1所述的方法，还包括：
使用确定的信息微调所述残留增益放大器。
11.一种用于估计耦合到数模转换器(DAC)电路的输出的残留增益放大器的残留增益的模数转换器(ADC)电路，该ADC电路包括：
耦合到所述残留增益放大器的输入的至少一个参考元件；
控制电路，被配置为控制向所述至少一个参考元件施加第一和第二代码，以产生模拟输入信号样本的相应第一和第二残留电压，所述第一和第二残留电压由所述残留增益放大器放大以产生第一和第二放大的残留电压；和
后端电路，耦合至所述残留增益放大器的输出，所述后端电路被配置为将所述第一和第二放大的残留电压与施加于所述至少一个参考元件的第一和第二代码之间的差进行比较，以确定有关所述残留增益放大器的残留增益的信息。
12.权利要求11所述的ADC电路，其中所述后端电路包括第一和第二ADC电路。
13.权利要求12所述的ADC电路，其中所述控制电路在所述第一和第二ADC电路之间随机选择。
14.权利要求11所述的ADC电路，其中所述残留增益放大器包括开环积分器电路。
15.权利要求11所述的ADC电路，还包括：
反馈ADC电路，耦合在所述残留增益放大器的输出和所述至少一个参考元件之间，其中，所述反馈ADC被配置为确定第一放大的残留电压的极性，并基于所确定的极性来选择第二代码。
16.权利要求15所述的ADC电路，其中所述至少一个参考元件包括第一参考电容器和第二参考电容器，所述ADC电路还包括：
耦合到所述第一和第二参考电容器的斩波器电路。
17.权利要求11所述的ADC电路，其中所述至少一个参考元件形成所述DAC电路的部件。
18.权利要求11所述的ADC电路，其中所述控制电路包括逐次逼近寄存器逻辑电路。
19.一种用于估计耦合到数模转换器(DAC)电路的输出的残留增益放大器的残留增益的模数转换器(ADC)电路，该ADC电路包括：
构件，用于相对于施加到耦合到DAC的至少一个参考元件的第一代码，产生模拟输入信号的样本的第一残留电压；
构件，用于使用所述残留增益放大器放大所述第一残留电压，以提供第一放大的残留电压；
构件，用于相对于施加到耦合至DAC的至少一个参考元件的第二代码，产生模拟输入信号的样本的第二残留电压；
构件，用于使用所述残留增益放大器放大所述第二残留电压，以提供第二放大的残留电压；和
构件，用于将所述第一和第二放大的残留电压与施加到耦合到DAC的至少一个参考元件的第一和第二代码之间的差进行比较，以确定关于所述残留增益放大器的残留增益的信息。
20.权利要求19所述的ADC电路，还包括：
构件，用于确定代表所述模拟输入信号样本的输出代码，其中所述输出代码基于所述第一和第二代码以及所述第一和第二放大的残留电压。
21.权利要求1所述的方法，其中所述至少一个参考元件包括电容器。
22.权利要求1所述的方法，其中所述至少一个参考元件包括电阻器。
23.权利要求11所述的ADC电路，其中所述至少一个参考元件包括电容器。
24.权利要求11所述的ADC电路，其中所述至少一个参考元件包括电阻器。
25.权利要求19所述的ADC电路，其中所述至少一个参考元件包括电容器。
26.权利要求19所述的ADC电路，其中所述至少一个参考元件包括电阻器。
CN201911237796.1A 2018-12-06 2019-12-06 双重转换模数转换器中的级间增益校准 Active CN111294048B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/212,378 US10608655B1 (en) 2018-12-06 2018-12-06 Inter-stage gain calibration in double conversion analog-to-digital converter
US16/212,378 2018-12-06

Publications (2)

Publication Number Publication Date
CN111294048A true CN111294048A (zh) 2020-06-16
CN111294048B CN111294048B (zh) 2023-09-29

Family

ID=69951743

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911237796.1A Active CN111294048B (zh) 2018-12-06 2019-12-06 双重转换模数转换器中的级间增益校准

Country Status (3)

Country Link
US (1) US10608655B1 (zh)
CN (1) CN111294048B (zh)
DE (1) DE102019133402B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023065599A1 (zh) * 2021-10-22 2023-04-27 深圳市中兴微电子技术有限公司 模数转换方法、模数转换器、基站

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10840932B2 (en) * 2018-10-12 2020-11-17 Mediatek Inc. Analog-to-digital converter
US10868554B1 (en) * 2019-12-06 2020-12-15 Analog Devices International Unlimited Company Time-efficient offset cancellation for multi-stage converters
KR20220085891A (ko) * 2020-12-15 2022-06-23 삼성전자주식회사 아날로그 디지털 컨버터
US11689210B2 (en) * 2021-10-29 2023-06-27 Texas Instruments Incorporated Methods and apparatus to calibrate a dual-residue pipeline analog to digital converter

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050219087A1 (en) * 2004-03-18 2005-10-06 Chia-Yi Chang Method for Compensating Gain Mismatch Between Two DACs and Apparatus Thereof
CN101662283A (zh) * 2008-12-30 2010-03-03 香港应用科技研究院有限公司 用作逐次逼近模数转换器和数模转换器的两用比较器/运算放大器
CN103312328A (zh) * 2012-03-13 2013-09-18 富士通半导体股份有限公司 模数转换器（adc）和校正电路及其校正方法
CN103888141A (zh) * 2014-04-09 2014-06-25 华为技术有限公司 流水线逐次比较模数转换器的自校准方法和装置
CN106027050A (zh) * 2016-04-19 2016-10-12 灵芯微电子科技（苏州）有限公司 一种使用开环增益级的流水线逐次逼近式模数转换器
CN107046424A (zh) * 2016-02-09 2017-08-15 美国亚德诺半导体公司 具有双转换的adc后台校准

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4641129A (en) 1984-02-09 1987-02-03 Intersil, Inc. Analog to digital converter with parallel and successive approximation stages
US5006854A (en) 1989-02-13 1991-04-09 Silicon Systems, Inc. Method and apparatus for converting A/D nonlinearities to random noise
KR970005828B1 (ko) 1993-12-31 1997-04-21 김정덕 파이프 라인 구조의 다단 아날로그/디지탈 변환기
US5977894A (en) 1997-12-31 1999-11-02 Maxim Integrated Products, Inc. Digital calibration for analog-to-digital converters with implicit gain proration
US6184809B1 (en) 1998-08-19 2001-02-06 Texas Instruments Incorporated User transparent self-calibration technique for pipelined ADC architecture
FI107482B (fi) 1999-09-20 2001-08-15 Nokia Networks Oy Menetelmä analogia-digitaalimuuntimen kalibroimiseksi sekä kalibrointilaite
US6778123B1 (en) 1999-12-21 2004-08-17 Micron Technology, Inc. Calibration of A/D converters by reusing capacitors used for sampling
US6734818B2 (en) * 2000-02-22 2004-05-11 The Regents Of The University Of California Digital cancellation of D/A converter noise in pipelined A/D converters
US6606042B2 (en) 2001-05-23 2003-08-12 Texas Instruments Incorporated True background calibration of pipelined analog digital converters
US6784824B1 (en) 2002-08-29 2004-08-31 Xilinx, Inc. Analog-to-digital converter which is substantially independent of capacitor mismatch
US6839009B1 (en) 2003-07-18 2005-01-04 Analog Devices, Inc. Analog-to-digital converter methods and structures for interleavably processing data signals and calibration signals
US6894627B2 (en) 2003-09-17 2005-05-17 Texas Instruments Incorporated Increasing the SNR of successive approximation type ADCs without compromising throughput performance substantially
US7312734B2 (en) 2005-02-07 2007-12-25 Analog Devices, Inc. Calibratable analog-to-digital converter system
US7187310B2 (en) 2005-03-04 2007-03-06 Kamal El-Sankary Circuit calibration using voltage injection
TWI249903B (en) 2005-03-16 2006-02-21 Univ Tsinghua Multi-step analog/digital converter and on-line calibration method thereof
US7609184B2 (en) * 2007-11-08 2009-10-27 Advantest Corporation D-A convert apparatus and A-D convert apparatus
WO2009091620A1 (en) 2008-01-17 2009-07-23 President And Fellows Of Harvard College Digital background calibration in pipelined adcs
WO2010004455A2 (en) 2008-06-16 2010-01-14 Nxp B.V. A switched-capacitor pipeline adc stage
US7786910B2 (en) 2008-08-12 2010-08-31 Analog Devices, Inc. Correlation-based background calibration of pipelined converters with reduced power penalty
US7880650B2 (en) 2008-09-30 2011-02-01 Freescale Semiconductor, Inc. Method and apparatus for testing data converter
US7733258B2 (en) 2008-09-30 2010-06-08 Freescale Semiconductor, Inc. Data conversion circuitry for converting analog signals to digital signals and vice-versa and method therefor
WO2010041187A1 (en) 2008-10-06 2010-04-15 Nxp B.V. A method of gain calibration of an adc stage and an adc stage
US7705765B1 (en) 2008-10-10 2010-04-27 Linear Technology Corporation Systems and methods for characterizing component ratios and generating a digital representation of same
US8031092B1 (en) 2009-01-16 2011-10-04 President And Fellows Of Harvard College Dual-mode based digital background calibration of pipelined ADCs for gain variations and device mismatches
US8106805B2 (en) 2009-03-05 2012-01-31 Realtek Semiconductor Corp. Self-calibrating pipeline ADC and method thereof
JP5554675B2 (ja) 2010-09-29 2014-07-23 富士通株式会社 逐次比較ａ／ｄ変換器
KR20120065806A (ko) * 2010-12-13 2012-06-21 한국전자통신연구원 아날로그 디지털 변환기
JP5699674B2 (ja) 2011-02-22 2015-04-15 セイコーエプソン株式会社 Ｄ／ａ変換回路、ａ／ｄ変換回路及び電子機器
US8477052B2 (en) 2011-04-05 2013-07-02 Freescale Semiconductor, Inc. Method and apparatus for self-test of successive approximation register (SAR) A/D converter
US8514114B2 (en) 2011-06-02 2013-08-20 Analog Devices, Inc. Measurement method and apparatus for ADC calibration
DE102011110115B4 (de) 2011-08-15 2015-02-26 Texas Instruments Deutschland Gmbh Vorrichtung und Verfahren zum Messen der DNL eines SAR ADC
US8638248B2 (en) 2011-10-07 2014-01-28 Nxp, B.V. Input-independent self-calibration method and apparatus for successive approximation analog-to-digital converter with charge-redistribution digital to analog converter
US8587466B2 (en) 2011-12-29 2013-11-19 Stmicroelectronics International N.V. System and method for a successive approximation analog to digital converter
US8797196B2 (en) 2012-01-24 2014-08-05 Synopsys, Inc. Pipeline analog-to-digital converter stages with improved transfer function
US8754799B2 (en) 2012-01-27 2014-06-17 Analog Devices, Inc. Correlated double-sample differencing within an ADC
US8810443B2 (en) 2012-04-20 2014-08-19 Linear Technology Corporation Analog-to-digital converter system and method
US8754794B1 (en) 2012-07-25 2014-06-17 Altera Corporation Methods and apparatus for calibrating pipeline analog-to-digital converters
US8766839B2 (en) 2012-09-07 2014-07-01 Texas Instruments Incorporated Reducing the effect of elements mismatch in a SAR ADC
TWI501562B (zh) 2012-10-05 2015-09-21 Univ Nat Chiao Tung 估測逐次漸近類比數位轉換器中電容權重誤差之方法與其應用於校正該逐次漸進類比數位轉換器
US8659461B1 (en) * 2012-11-13 2014-02-25 University Of Macau Analog to digital converter circuit
JP6111662B2 (ja) * 2012-12-28 2017-04-12 富士通株式会社 アナログ／デジタル変換器
US8981972B2 (en) 2013-03-14 2015-03-17 Analog Devices, Inc. Background calibration of ADC reference voltage due to input signal dependency
US8884801B1 (en) * 2013-11-21 2014-11-11 Inphi Corporation High-speed analog-to-digital conversion system with flash assisted parallel SAR architecture
US9362938B2 (en) 2014-09-16 2016-06-07 Qualcomm Technologies International, Ltd. Error measurement and calibration of analog to digital converters
CN104363020B (zh) 2014-09-18 2017-11-21 电子科技大学 一种流水线模数转换器及其误差校准方法
CN104410417B (zh) 2014-11-03 2017-07-21 合肥工业大学 一种双采样伪劈分结构快速数字校准算法
US9362937B1 (en) 2014-11-26 2016-06-07 Stmicroelectronics S.R.L. Method of calibrating a SAR A/D converter and SAR-A/D converter implementing said method
US9525428B2 (en) 2014-12-17 2016-12-20 Analog Devices, Inc. Randomly sampling reference ADC for calibration
US9641189B2 (en) 2014-12-17 2017-05-02 Analog Devices, Inc. Calibration techniques for SAR ADCs with on-chip reservoir capacitors
KR101660416B1 (ko) 2015-01-06 2016-09-28 울산과학기술원 Cds를 적용한 sar 방식의 adc 장치 및 샘플링 방법
JP2016225840A (ja) * 2015-05-29 2016-12-28 株式会社東芝 増幅回路、ａｄ変換器、無線通信装置、及びセンサシステム
US9882575B1 (en) * 2016-10-14 2018-01-30 Analog Devices, Inc. Analog-to-digital converter with offset calibration
US9912343B1 (en) 2016-12-07 2018-03-06 Analog Devices, Inc. Analog to digital converter with background calibration techniques
US9735794B1 (en) 2016-12-30 2017-08-15 Texas Instruments Incorporated Analog-to-digital converter with an increased resolution first stage
US10348319B1 (en) * 2018-05-18 2019-07-09 Analog Devices Global Unlimited Company Reservoir capacitor based analog-to-digital converter

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050219087A1 (en) * 2004-03-18 2005-10-06 Chia-Yi Chang Method for Compensating Gain Mismatch Between Two DACs and Apparatus Thereof
CN101662283A (zh) * 2008-12-30 2010-03-03 香港应用科技研究院有限公司 用作逐次逼近模数转换器和数模转换器的两用比较器/运算放大器
CN103312328A (zh) * 2012-03-13 2013-09-18 富士通半导体股份有限公司 模数转换器（adc）和校正电路及其校正方法
CN103888141A (zh) * 2014-04-09 2014-06-25 华为技术有限公司 流水线逐次比较模数转换器的自校准方法和装置
CN107046424A (zh) * 2016-02-09 2017-08-15 美国亚德诺半导体公司 具有双转换的adc后台校准
CN106027050A (zh) * 2016-04-19 2016-10-12 灵芯微电子科技（苏州）有限公司 一种使用开环增益级的流水线逐次逼近式模数转换器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023065599A1 (zh) * 2021-10-22 2023-04-27 深圳市中兴微电子技术有限公司 模数转换方法、模数转换器、基站

Also Published As

Publication number Publication date
DE102019133402A1 (de) 2020-06-10
US10608655B1 (en) 2020-03-31
DE102019133402B4 (de) 2022-01-27
CN111294048B (zh) 2023-09-29

Similar Documents

Publication Publication Date Title
CN111294048B (zh) 双重转换模数转换器中的级间增益校准
US7187310B2 (en) Circuit calibration using voltage injection
US7612703B2 (en) Pipelined analog-to-digital converter with calibration of capacitor mismatch and finite gain error
US8587466B2 (en) System and method for a successive approximation analog to digital converter
US7796077B2 (en) High speed high resolution ADC using successive approximation technique
US8576104B2 (en) Simultaneously-sampling single-ended and differential two-input analog-to-digital converter
US10348319B1 (en) Reservoir capacitor based analog-to-digital converter
US7075465B2 (en) Comparator offset calibration for A/D converters
US8514114B2 (en) Measurement method and apparatus for ADC calibration
US10886937B1 (en) Method to embed ELD DAC in SAR quantizer
US11265008B2 (en) Successive approximation register (SAR) analog to digital converter (ADC)
US9553599B1 (en) Techniques for reducing offsets in an analog to digital converter
CN111095802A (zh) 自适应模数转换器
CN106253901B (zh) 模拟数字转换装置及相关的校准方法及校准模块
US20080074304A1 (en) Cyclic analog-to-digital converter
EP3793092A1 (en) Low noise analog-to-digital converter
CN114079464A (zh) 具有改善线性的模数转换电路
CN113875159A (zh) 用于具有电容增益输入级的Delta-Sigma ADC的比率增益误差校准方案
EP4187793A1 (en) Gain programmability techniques for delta-sigma analog-to-digital converter
US10447291B1 (en) High dynamic range analog-to-digital converter
Goes et al. High-linearity calibration of low-resolution digital-to-analog converters
Huang et al. An MCT-based bit-weight extraction technique for embedded SAR ADC testing and calibration
Zhao Implementation of High Speed SAR ADC with Proposed Efficient DAC Architecture
Lee et al. Comments on" Comments on" Interstage gain-proration technique for digital-domain multistep ADC calibration
Xue et al. Design of a 10-bit 1 MS/s pipelined SAR ADC for CZT-based imaging system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant