TWI501562B

TWI501562B - 估測逐次漸近類比數位轉換器中電容權重誤差之方法與其應用於校正該逐次漸進類比數位轉換器

Info

Publication number: TWI501562B
Application number: TW101136974A
Authority: TW
Inventors: Hao Chiao Hong; Tsung Yin Hsieh
Original assignee: Univ Nat Chiao Tung
Priority date: 2012-10-05
Filing date: 2012-10-05
Publication date: 2015-09-21
Also published as: US8907826B2; TW201415807A; US20140097975A1

Description

估測逐次漸近類比數位轉換器中電容權重誤差之方法與其應用於校正該逐次漸進類比數位轉換器

本發明係關於一種電容權重誤差值估測，特別是一種全數位式電容權重誤差值估測方法用以估測逐次漸近類比數位轉換器中數位類比轉換器內電容權重誤差，與其校正逐次漸進類比數位轉換器的應用。

類比數位轉換器被廣泛的被使用於通訊器材、測量儀器與其他各式各樣的電子裝置中。常見之類比數位轉換器架構可區分為快閃型(flash)類比數位轉換器、管線化(pipelined)類比數位轉換器與逐次漸近(Successive Approximation)類比數位轉換器等。其中因為逐次漸近類比數位轉換器具有低耗能的優點，因此廣泛的被使用於各種應用中。

切換電容式逐次漸近類比數位轉換器的精準度，主要會受電容權重的誤差的影響。電容權重的誤差越小，逐次漸近類比數位轉換器的精準度也會越高。然而，在積體電路在製程的過程中，電容權重會因為製程偏移而產生不可避免的誤差。因此，對於積體電路設計來說，如何校正因製程偏移造成的電容權重誤差，而使逐次漸近類比數位轉換器的精準度提高，便是一個重要的關鍵。

習知技術通常是在使用精密儀器量測實際的電容值後，然後利用離子光束集中(focused ion beam、FIB)的方式接上並聯電容以增加電容值，或是利用雷射切除(laser trimming)的方式切除並聯電容以減少電容值，直到最後的電容值與預期值相同時，即表示此電容已經校正完成。但不論是雷射切除或是離子光束集中，都需要額外的人力與設備資源對已晶片化的積體電路做量測校正的工作，且會花費額外的費用與大量的時間，增加製造的成本。

習知技術的另一種方法是利用電阻式的數位類比轉換器產生一類比校正電壓，在待校電容的一端加上此類比校正電壓後，藉由改變該數位類比轉換器的數位輸入碼，使待校電容的另一端輸出電壓與理想電容在未加此校正電壓的情形下的輸出電壓相近。之後，儲存此校正電壓對應的數位輸入碼，並且當需要使用該待校電容時，再將此數位輸入碼轉換成對應的類比校正電壓後，補償予此電容。

然而，因為實際電路上的應用只能產生正的電壓，因此上述的電阻式校正方法只適用於實際電容值小於理想電容值的狀況，也就是說上述的方法只能做單方向電容權重誤差的校正。此外，上述之方法需要一個額外的電阻式的數位類比轉換器，不僅需要額外的硬體來實現，並且此電阻式數位類比器產生的誤差同樣也會影響校正後的精準度。

鑑於習知技術會增加製造成本與只能進行單方向的誤差校正，本發明係提出一種估測逐次漸近類比數位轉換器中數位類比轉換器內電容權重誤差之方法與其應用於校正該逐次漸進類比數位轉換器，本發明可準確估計待測電容的真實權重(weights)進而計算出每一待測電容的權重誤差，以解決上述之問題。

估測逐次漸近類比數位轉換器中數位類比轉換器內電容權重誤差之方法如下，此逐次漸進類比數位轉換器包括比較器、電容組與開關組，且電容組包括主電容陣列與子電容陣列，主電容陣列包括多個第一電容與一輔助電容，子電容陣列包含一個由多個已知權重之第二電容所構成之低權重電容陣列。前述方法包括下列步驟。(A)以第一參考電壓對於主電容陣列中之至少一電容進行預先充電。(B)以被充電的至少一電容，重新分配電荷至主電容陣列以及子電容陣列的所有第一電容、第二電容與輔助電容。

(C)以比較器之輸出端的輸出作為位元循環訊號以控制子電容陣列的第二電容，逐次使主電容陣列之第一電容的第一端的電壓逼近於第一參考電壓，以取得電容權重值的數位估測值，最後，依據所得之電容權重值的數位估測值以及該等電容之已知權重，計算出對應之該等第一電容或該輔助電容的電容權重誤差估計值。(D)判斷是否計算出主電容陣列中之所有第一電容與該輔助電容的電容權重誤差估計值。若判斷未計算出主電容陣列中之所有第一電容與輔助電容的電容權重誤差估計值，則回到步驟(A)，並重複執行步驟(A)、(B)、(C)，直到計算出主電容陣列中之所有第一電容與該輔助電容的電容權重誤差估計值為止。

以下為一實施例。該逐次漸近類比數位轉換器包括比較器、電容組、開關組與控制器。比較器具有第一輸入端、第二輸入端與輸出端，比較器的第一輸入端用以接收第一參考電壓。

電容組包括主電容陣列與子電容陣列。主電容陣列具有多個第一電容以及一個輔助電容，令該等第一電容中最小的電容的權重為一，則輔助電容名義上權重小於一，每一第一電容以及輔助電容具有第一端與第二端。子電容陣列具有多個第二電容，這些第二電容之間的權重成2的冪次方關係，每一第二電容具有第一端與第二端。

主電容陣列中的每一第一電容的第一端電性連接至比較器的第二輸入端。輔助電容的第一端電性連接至比較器的第二輸入端。子電容陣列中的每一第二電容的第一端電性連接至比較器的第二輸入端。主電容陣列中的每一第一電容的第二端、輔助電容的第二端與子電容陣列中的每一第二電容的第二端電性連接至開關組。

子電容陣列之第二電容更包括一衰減電容，則其他所有第二電容可經由串接此衰減電容連接至比較器的第二輸入端，其中此衰減電容名義上權重為一且具有第一端與第二端，每一第二電容的第一端連接至衰減電容的第二端且衰減電容的第一端連接至比較器的第二輸入端。

開關組具有多個開關，這些開關以一對一方式與主電容陣列中的每一第一電容的第二端、輔助電容的第二端及子電容陣列中的每一第二電容的第二端連接。每一開關分別控制每一第一電容、輔助電容與每一第二電容的第二端連接至第一參考電壓或是第二參考電壓。控制器用以控制開關組，並執行以下步驟： (A)以參考電壓對於主電容陣列中之至少一電容進行預先充電。(B)以被充電的至少一電容，重新分配電荷至主電容陣列以及子電容陣列中之所有第一電容、第二電容與輔助電容。(C)以比較器之輸出端的輸出作為位元循環訊號以控制子電容陣列的該等第二電容，逐次使主電容陣列之所有第一電容與輔助電容的第一端的電壓逼近於參考電壓，以取得一電容權重值的數位估測值，並依據所得之該電容權重值的數位估測值，計算出對應之第一電容或輔助電容之一的電容權重誤差估計值。(D)重複施行步驟(A)、(B)、(C)，直到控制器計算出主電容陣列中之所有第一電容與輔助電容的電容權重誤差估計值為止。

綜合以上所述，本發明所揭露之估測逐次漸近類比數位轉換器中數位類比轉換器內電容權重誤差之方法與應用於校正逐次漸進類比數位轉換器，可估測電容的權重值與權重誤差值。此外，所得之電容的權重誤差值可直接以數位方式儲存，再以數位方式來校正該逐次漸近類比數位轉換器的輸出，不需再經由額外的數位類比轉換器進行轉換，以減少數位類比轉換時所發生的誤差。因此，本發明的逐次漸近類比數位轉換器可以較習知技術簡單的硬體架構而得到高精準度的類比數位轉換結果。

以下在實施方式中係進一步詳細說明本發明之詳細特徵以及優點，其內容足以使任何熟習相關技藝者了解本發明之技術內容並據以實施，且根據本說明書所揭露之內容、申請專利範圍及圖式，任何熟習相關技藝者可輕易地理解本發明相關之目的及優點。並且，以下所列舉的實施例中，將以相同的標號代表相同或相似的元件。

請參照『第1圖』，係為估測逐次漸近類比數位轉換器中數位類比轉換器內電容權重誤差之方法的流程圖。本實施例之逐次漸進類比數位轉換器包括比較器、電容組與開關組，其中電容組包括主電容陣列與子電容陣列，主電容陣列包括多個第一電容與一輔助電容，子電容陣列含一個由多個已知權重之第二電容所構成之低權重電容陣列。在步驟S110中，以參考電壓對於主電容陣列中之多個第一電容與一輔助電容的其中至少一電容進行預先充電。在步驟S120中，以被充電的至少一電容，重新分配電荷至主電容陣列與子電容陣列的所有第一電容、第二電容與輔助電容。

在步驟S130中，以比較器之輸出端的輸出作為位元循環訊號以控制子電容陣列的第二電容，逐次使主電容陣列之第一電容的第一端的電壓逼近於參考電壓，以取得電容權重值的數位估測值，並依據所得之電容權重值的數位估測值，計算出對應之第一電容與輔助電容之一的電容權重誤差估計值。在步驟S140中，判斷是否計算出主電容陣列中之所有第一電容與輔助電容的電容權重誤差估計值。若判斷未計算出主電容陣列中之所有第一電容與輔助電容的電容權重誤差估計值，則回到步驟S110，並重複執行步驟S110、S120、S130，直到計算出主電容陣列中之所有第一電容與輔助電容的電容權重誤差估計值。

上述已簡略說明了如何估測逐次漸近類比數位轉換器中數位類比轉換器內電容權重誤差，以下將搭配逐次漸近類比數位轉換器的電路架構做進一步的說明。

為了使實施方式能更為明確，特別先定義以下之表示方式，如『第2A圖』所示。c₆ 、c₅ 、c₄ 、...、c₀ 為電容C₆ 、C₅ 、C₄ 、...、C₀ 實際上的電容值，c₁₂ 、c₁₁ 、c₁₀ 、...、c₇ 為電容C₁₂ 、C₁₁ 、C₁₀ 、...、C₇ 實際上的電容值，c_D 為輔助電容C_D 的電容值，c_cal 為衰減電容C_cal 的電容值。其中，電容C₆ 、C₅ 、C₄ 、...、C₀ 、C_cal 的電容權重值的比值為2⁶ ：2⁵ ：2⁴ ：2³ ：2² ：2¹ ：1：1。

電容C₁₂ 、C₁₁ 、C₁₀ 、...、C₇ 與輔助電容C_D 的電容權重值的比值理論上為2⁵ ：2⁴ ：2³ ：2² ：2¹ ：1：<1。也就是說，主電容陣列22包括多個電容(即電容C₁₂ 、C₁₁ 、C₁₀ 、...、C₇ )以及一個輔助電容C_D ，除輔助電容C_D 外之各電容間名義上(nominal)權重成2的冪次方關係，其中前述權重之最小者的電容C₇ 名義上的權重大於輔助電容C_D 名義上的權重。然而，因為電容在製程上會產生誤差，因此上述電容權重值的比值在實際上並不是精確的等比例。

電容C₁₂ 、C₁₁ 、C₁₀ 、...、C₇ 與輔助電容C_D 在加上誤差後的電容值表示如下：。其中，。也就是說，此處定義為各電容名義上等比例的電容值。△c ₁₂ 、△c ₁₁ 、△c ₁₀ 、△c ₉ 、△c ₈ 、△c ₇ 、△c _D 分別代表電容 C₁₂ 、C₁₁ 、C₁₀ 、...、C₇ 與輔助電容C_D 的實際誤差值。

請參照『第2A圖』至『第2C圖』，『第2A圖』至『第2C圖』係為輔助電容C_D 之電容權重值的數位估測方式示意圖。

逐次漸近類比數位轉換器10包括電容組20、開關組30、比較器40與控制器50。比較器40具有第一輸入端、第二輸入端與輸出端，比較器40的第一輸入端(例如正輸入端)連接至參考電壓V_REF 。

電容組20包括主電容陣列22與子電容陣列24。主電容陣列22包括電容C₁₂ 、C₁₁ 、C₁₀ 、...、C₇ 與輔助電容C_D ，且電容C₁₂ 、C₁₁ 、C₁₀ 、...、C₇ 與輔助電容C_D 各具有第一端與第二端。子電容陣列24包括衰減電容C_cal 與電容C₆ 、C₅ 、...、C₀ 。衰減電容C_cal 以及電容C₆ 、C₅ 、...、C₀ 各具有第一端與第二端。

電容C₁₂ 、C₁₁ 、C₁₀ 、...、C₇ 與輔助電容C_D 的第一端(例如圖中繪示的端點22a)連接至比較器40的第二輸入端(例如負輸入端)。衰減電容C_cal 的第一端(例如圖中繪示的端點24a)連接至比較器40的第二輸入端與主電容陣列22之電容C₁₂ 、C₁₁ 、C₁₀ 、...、C₇ 的第一端(圖中繪示的端點22a)。衰減電容C_cal 的第二端(例如圖中繪示的端點24b)連接至電容C₆ 、C₅ 、...、C₀ 的第一端。

開關組30具有多個開關d12、d11、d10、...、d7、d6、d5、...、d0、dD、dA。開關d12、d11、d10、...、d7、d6、d5、...、d0、dD分別以一對一的方式連接至電容C₁₂ 、C₁₁ 、C₁₀ 、...、C₇ 、C₆ 、C₅ 、...、C₀ 與輔助電容C_D 。也就是說，每一個開關僅連接至一個電容。每個開關具有一輸入端以及第一輸出端與第二輸出端。開關d12、d11、d10、...、d7、dD的輸入端分別連接至電容C₁₂ 、C₁₁ 、C₁₀ 、...、C₇ 與輔助電容C_D 的第二端(例如圖中繪示的端點22b)。開關d6、d5、...、d0的輸入端分別連接至電容C₆ 、C₅ 、...、C₀ 的第二端(例如圖中繪示的端點24c)。

開關d12、d11、d10、...、d7、d6、d5、...、d0、dD的第一輸出端連接至參考電壓V_REF ，開關d12、d11、d10、...、d7、d6、d5、...、d0、dD的第二輸出端連接至參考電壓V_SS (例如為接地電壓或是一般工作電壓)。控制器50所輸出的控制訊號控制上述開關，使上述開關的輸入端選擇性連接第一輸出端或是第二輸出端。

舉例而言，當控制訊號為”0”時，開關的輸入端連接至開關的第二輸出端(參考電壓V_SS )，而當控制訊號為”1”時，開關的輸入端連接至開關的第一輸出端(參考電壓V_REF )。然而，上述之實施例僅為一種控制方式，本發明並不以此為限。開關dA亦具有輸入端、第一輸出端與第二輸出端。開關dA的輸入端連接至主電容陣列22之電容C₁₂ 、C₁₁ 、C₁₀ 、...、C₇ 與輔助電容C_D 的第一端(圖中繪示的端點22a)與子電容陣列24中之衰減電容C_cal 的第一端(圖中繪示的端點24a)，開關dA的第一輸出端連接至參考電壓V_REF ，開關dA的第二輸出端則是浮接(floating)。

控制器50耦接比較器40的輸出端，且控制器50可送出控制訊號，以控制開關組30中各個開關的動作。控制器50所執行的控制步驟詳述如下。

在『第2A圖』中，控制器50傳送{1000000}至開關dD、d7、d8、...、d11、d12，傳送{0000000}至開關d0、d1、...、d5、d6，並且傳送{1}至開關dA。

此時，因為開關dA的輸入端會連接第一輸出端(參考電壓V_REF )，因此主電容陣列22之電容C₁₂ 、C₁₁ 、C₁₀ 、...、C₇ 與輔助電容C_D 的第一端(圖中繪示的端點22a)及子電容陣列24中之衰減電容C_cal 的第一端(圖中繪示的端點24a)會連接至參考電壓V_REF 。

開關dD的輸入端會連接第一輸出端(參考電壓V_REF )，因此輔助電容C_D 的兩端都會連接至參考電壓V_REF 。其他的電容C₁₂ 、C₁₁ 、C₁₀ 、...、C₇ 、C₆ 、...、C₀ 所對應的開關d12、d11、d10、...、d7、d6、...、d0則是連接至參考電壓V_SS 。

在此實施例中，待測電容係為輔助電容C_D 。也就是說，在此步驟中，係以參考電壓V_REF 對於待測電容C_D 以外的所有電容包含C₁₂ 、C₁₁ 、C₁₀ 、...、C₇ 及子電容陣列24中的所有電容C₆ 、C₅ 、...、C₀ 與衰減電容C_cal 充電。

接著，請參照『第2B圖』。在『第2B圖』中，控制器50傳送{0000000}至開關dD、d7、d8、...、d11、d12，傳送{0000000}至開關d0、d1、...、d5、d6，並且傳送{0}至開關dA。

因為開關dA的輸入端會連接至第二輸出端(浮接)，因此主電容陣列22之電容C₁₂ 、C₁₁ 、C₁₀ 、...、C₇ 與輔助電容C_D 的第一端(圖中繪示的端點22a)與參考電壓V_REF 之間為開路。此時，前一步驟所得之充電電荷會重新分配至主電容陣列22、子電容陣列24 與輔助電容C_D 。

接著，請參照『第2C圖』。在『第2C圖』中，控制器50傳送{0000000}至開關dD、d7、d8、...、d11、d12，並且依序傳送多組的位元循環碼至開關d0、d1、...、d5、d6，並且傳送{0}至開關dA。

此時，控制器50會根據比較器40之輸出端的輸出D，以二元搜尋法決定位元循環碼來控制誤差，以使主電容陣列22之電容C₁₂ 、C₁₁ 、C₁₀ 、...、C₇ 與輔助電容C_D 的第一端(圖中繪示的端點22a)上的輸出電壓V_DAC 能逐次地逼近參考電壓V_REF 。

舉例而言，控制器50會先傳送{0000001}至開關d0、d1、...、d5、d6。若是參考電壓V_REF 大於輸出電壓V_DAC ，則將開關d6所對應的位元循環訊號設定為”1”。若是參考電壓V_REF 小於輸出電壓V_DAC ，則將開關d6所對應的位元循環訊號設定為”0”。在此實施例中，假設開關d6所對應的位元循環訊號被設定為”0”。接著，控制器50會傳送{0000010}至開關d0、d1、...、d5、d6。同樣地，若是參考電壓V_REF 大於輸出電壓V_DAC ，則將開關d5所對應的位元循環訊號設定為”1”。若是參考電壓V_REF 小於輸出電壓V_DAC ，則將開關d5所對應的位元循環訊號設定為”0”。如此逐次設定位元循環訊號中的每一個位元，即可得到對應電容之電容權重值的數位估測值。

上述步驟的原理係說明如下。

在預先充電的步驟中(『第2A圖』)，主電容陣列22之電容 C₁₂ 、C₁₁ 、C₁₀ 、...、C₇ 與輔助電容C_D 的第一端(圖中繪示的端點22a的電荷數為Q _T =(c _Mtotal -c _Mprc )×V _REF +c _cal ×(V _REF -V _S )。其中，V _S 為此時子電容陣列24內之電容C₆ 、C₅ 、...、C₀ 的第一端(圖中繪示的端點24b)上的電壓，c _Mtotal =c ₁₂ +c ₁₁ +c ₁₀ +...+c ₇ +c _D ，且c _Mprc 代表預先充電的步驟中連接至參考電壓V_REF 的電容(對應開關的控制訊號為”1”)的電容值總合。

例如在『第2A圖』中，c _Mprc 係為c _D 。而子電容陣列24之電容C₆ 、C₅ 、...、C₀ 的第二端(圖中繪示的端點24b)上的電荷數為Q _cal =c _cal ×(V _S -V _REF )+c _Stotal ×V _S 。c _Stotal 係為子電容陣列之電容C₆ 、C₅ 、...、C₀ 的電容值總合，也就是說c _Stotal =c ₀ +c ₁ +...+c ₆ 。

輔助電容C_D 的之電容權重值的數位估測的第二步驟為電荷重新分佈如『第2B圖』所示，經過電荷重新分佈後，主電容陣列22之電容C₁₂ 、C₁₁ 、C₁₀ 、...、C₇ 與輔助電容C_D 的第一端(圖中繪示的端點22a)的電荷數為：Q _T =(c _MTotal -c _Mset )×V _dac +c _Mset ×(V _dac -V _REF )+c _cal ×(V _dac -V _cal )。其中，V _cal 為此時子電容陣列24之電容C₆ 、C₅ 、...、C₀ 的第一端(圖中繪示的端點24b)上的電壓，且c _Mset 代表在此電荷重新分佈步驟內之主電容陣列22連接至參考電壓V_REF 的電容(對應開關的控制訊號為”1”)的電容值總合。在『第2B圖』中，c _Mset 係為0。

而在『第2C圖』中，經過逐次逼近後，主電容陣列22之電容C₁₂ 、C₁₁ 、C₁₀ 、...、C₇ 與輔助電容C_D 的第一端(圖中繪示的端點22a)的電荷數保持不變。而子電容陣列24之電容C₆ 、C₅ 、...、 C₀ 的第一端(圖中繪示的端點24b)上的電荷數為Q _cal =c _cal ×(V _cal -V _dac )+(c _Stotal -c _cyc )×V _cal +c _cyc ×(V _cal -V _REF )。c _cyc 代表子電容陣列24中連接至參考電壓V_REF 的電容(對應開關的控制訊號為”1”)的電容值總合。根據電荷不滅定律，可以得到以下兩個方程式：Q _T =(c _Mtotal -c _Mprc )×V _REF +c _cal ×(V _REF -V _S )=(c _MTotal -c _Mset )×V _dac +c _Mset ×(V _dac -V _REF )+c _cal ×(V _dac -V _cal ) (1)Q _cal =c _cal ×(V _S -V _REF )+c _Stotal ×V _S =c _cal ×(V _cal -V _dac )+(c _Stotal -c _cyc )×V _cal +c _cyc ×(V _cal -V _REF ) (2)將上述兩式整理後可以得到：(c _Mtotal -c _Mprc )×V _REF +c _Stotal ×V _S =(c _MTotal -c _Mset )×V _dac +c _Mset ×(V _dac -V _REF )+c _Stotal ×V _cal -c _cyc ×V _REF (3)再進一步化簡後，並且將假設V _REF =V _dac 則可以得到：(c _Mset -c _Mprc )×V _REF +c _cyc ×V _REF =c _Stotal ×(V _cal -V _s ) (4)另一方面，將第(1)式化簡後可得：V _S -V _cal =(c _Mset -c _Mprc )×V _REF /c _cal (5)並且將第(5)式代入第(4)式，則可以得到

其中，定義為子電容陣列的權重，dc _x 為對應各第一電容C₁₂ 、C₁₁ 、C₁₀ 、...、C₇ 與輔助電容C_D 之電容權重值的數位估測值，此例中每一dc _x 之值都介於0至127之間。

將『第2A圖』至『第2C圖』的條件(c _Mprc =c _D 、c _Mset =0、c _Stotal =127c ₀ 、c _cyc =c ₁ +c ₃ +c ₅ )帶入第(6)式，即可以得到：

此處定義dc _D 為輔助電容C_D 之電容權重值的數位估測值，dc _D 即為位元循環(bit-cycling)最終所得之數位碼，據此，由第(7)式即可估計出輔助電容C_D 之電容權重值的數位估測值。

若是要計算實際電容值c _D 與理論電容值之間的誤差△c _D ，可將第(7)式代入誤差表示式可得：

特別要注意的是，以上所述僅為示意性的實施例，電容的數目與二元搜尋法所用的位元循環訊號皆僅為示意用，並不為本發明之限制。

在得到輔助電容C_D 之電容權重值的數位估測值之後，可再接著針對電容C₇ 進行電容權重值的數位估測。

請參照『第3A圖』至『第3C圖』，『第3A圖』至『第3C圖』係為電容C₇ 之電容權重值的數位估測方式示意圖。

在『第3A圖』中，控制器50傳送{0100000}至開關dD、d7、 d8、...、d11、d12，傳送{0000000}至開關d0、d1、...、d5、d6，並且傳送{1}至開關dA。此時，因為開關dA的輸入端會連接第一輸出端(參考電壓V_REF )，因此主電容陣列22之電容C₁₂ 、C₁₁ 、C₁₀ 、...、C₇ 與輔助電容C_D 的第一端(圖中繪示的端點22a)與子電容陣列24中之衰減電容C_cal 的第一端(圖中繪示的端點24a)會連接至參考電壓V_REF 。

開關d7的輸入端會連接第一輸出端(參考電壓V_REF )，因此電容C₇ 的兩端都會連接至參考電壓V_REF 。其他的電容C₁₂ 、C₁₁ 、C₁₀ 、C₉ 、C₈ 、C₆ 、...、C₀ 與輔助電容C_D 所對應的開關d12、d11、d10、...、d6、...、d0、dD則是連接至參考電壓V_SS 。也就是說，c _Mprc 係為c ₇ 。

在此實施例中，待測電容係為電容C₇ 。也就是說，在此步驟中，係以參考電壓V_REF 只對待測電容C₇ 充電。此時，c _Mprc 係為c ₇ 。

接著，請參照『第3B圖』。在『第3B圖』中，控制器50傳送{1000000}至開關dD、d7、d8、...、d11、d12，傳送{0000000}至開關d0、d1、...、d5、d6，並且傳送{0}至開關dA。此時，c _Mset 係為c _D 。

因為開關dA的輸入端會連接至第二輸出端(浮接)，因此主電容陣列22之電容C₁₂ 、C₁₁ 、C₁₀ 、...、C₇ 與輔助電容C_D 的第一端(圖中繪示的端點22a)與參考電壓V_REF 之間為開路。此時，前一步驟所得之充電電荷會重新分配至主電容陣列22、子電容陣列24與輔助電容C_D 。。

接著，請參照『第3C圖』。在『第5C圖』中，控制器50傳送{10000000}至開關dD、d7、d8、...、d11、d12，依序傳送多組的位元循環碼至開關d0、d1、...、d5、d6，並且傳送{0}至開關dA。

此時，控制器50會根據比較器40之輸出端的輸出D，以二元搜尋法決定位元循環碼來控制誤差，以使主電容陣列22之電容C₁₂ 、C₁₁ 、C₁₀ 、...、C₇ 與輔助電容C_D 的第一端(圖中繪示的端點22a)上的輸出電壓V_DAC 逐次地逼近參考電壓V_REF 。

令此步驟最終所得的位元循環碼為dc ₇ ，將c _Mprc 與c _Mset 代入第(6)式可得：

藉由上述步驟，即可以得到電容C₇ 之電容權重值的數位估測值為：c ₇ =(dc ₇ +dc _D )×Wsub ×c ₀ (10)

若是要計算實際電容值c ₇ 與理論電容值之間的誤差△c ₇ ，可利用(10)式而得：

在對於電容C₇ 進行完電容權重值的數位估測後，可在以相同方式針對電容C₈ 、電容C₉ 、電容C₁₀ 、電容C₁₁ 、電容C₁₂ 進行電容權重值的數位估測。

更詳細地說，對電容C₈ 進行完電容權重值的數位估測時，係在預先充電步驟中，控制器50傳送{0010000}至開關dD、d7、d8、...、d10、d11、d12，傳送{0000000}至開關d0、d1、...、d5、d6，並且傳送{1}至開關dA。此時，c _Mprc 係為c ₈ 。在電荷重新分配步驟中，控制器50傳送{1100000}至開關dD、d7、d8、...、d10、d11、d12，傳送{0000000}至開關d0、d1、...、d5、d6，並且傳送{0}至開關dA。此時，c _Mset 係為c ₇ +c _D 。在逐次逼近步驟中，控制器50傳送{1100000}至開關dD、d7、d8、...、d11、d12，依序傳送多組的位元循環碼至開關d0、d1、...、d5、d6，並且傳送{0}至開關dA。

藉由上述步驟，即可以得到電容C₈ 之電容權重值的數位估測值的關係式：

其中，dc ₈ 為此步驟之最終位元循環碼。

若是要計算實際電容值c ₈ ，可將第(12)式代入誤差表示式而得：

對電容C₉ 進行電容權重值的數位估測時，係在預先充電步驟中，控制器50傳送{0001000}至開關dD、d7、d8、d9、d10、d11、d12，傳送{0000000}至開關d0、d1、...、d5、d6，並且傳送{1}至開關dA。此時，c _Mprc 係為c ₉ 。在電荷重新分配步驟中，控制器50傳送{1110000}至開關dD、d7、d8、d9、d10、d11、d12，傳送 {0000000}至開關d0、d1、...、d5、d6，並且傳送{0}至開關dA。此時，c _Mset 係為c ₈ +c ₇ +c _D 。在逐次逼近步驟中，控制器50傳送{1110000}至開關dD、d7、d8、d9、d10、d11、d12，依序傳送多組的位元循環碼至開關d0、d1、...、d5、d6，並且傳送{0}至開關dA。

藉由上述步驟，即可以得到電容C₉ 之電容權重值的數位估測值。令dc ₉ 為此步驟之最終位元循環碼，可得：c ₉ =(dc ₉ +dc ₈ +dc ₇ +dc _D )×W _sub ×c ₀ (14)依照相同方法，即可得到c ₁₀ 、c ₁₁ 、c ₁₂ 分別為：c ₁₀ =(dc ₁₀ +dc ₉ +dc ₈ +dc ₇ +dc _D )×W _sub ×c ₀ c ₁₁ =(dc ₁₁ +dc ₁₀ +dc ₉ +dc ₈ +dc ₇ +dc _D )×W _sub ×c ₀ c ₁₂ =(dc ₁₂ +dc ₁₁ +dc ₁₀ +dc ₉ +dc ₈ +dc ₇ +dc _D )×W _sub ×c 0 (15)

在進行完所有第一電容之電容權重值的數位估測之後，即可計算出：

據此，即可得到誤差△c _D 、△c ₇ 、△c ₈ 、...、△c ₁₁ 、△c ₁₂ 。計算所得的誤差，可用於校正逐次漸近類比數位轉換器。逐次漸近類比數位轉換器可參照『第4圖』。

『第4圖』的電路架構與前述的誤差估測的電路架構相同。也就是說，類比數位轉換與誤差估計可共用完全相同的電路。在『第4圖』中，待轉換的類比訊號係輸入至比較器40的第一輸入端(正輸入端)，比較器40的第二輸入端(負輸入端)則是連接至主電容陣列22之電容C₁₂ 、C₁₁ 、C₁₀ 、...、C₇ 及輔助電容C_D 的第一端(圖中繪示的端點22a)與子電容陣列24之衰減電容C_cal 的第一端(圖中繪示的端點24a)。

控制器50可產生控制訊號控制連接至主電容陣列22之電容C₁₂ 、C₁₁ 、C₁₀ 、...、C₇ 與輔助電容C_D 的開關，根據二元搜尋演算法，依序產生以下的多個數位電壓、...、等，其中d₁₂ 、d₁₁ 、d₁₀ 、...、 d₇ 為比較器依序相對應的一位元輸出，並且將此數位電壓與類比訊號而產生數位訊號，也就是類比數位轉換的結果。

因為主電容陣列22之電容C₁₂ 、C₁₁ 、C₁₀ 、...、C₇ 之電容權重值的誤差會使二元搜尋演算法所需要的數位電壓有所偏差，因此可利用計算出來的誤差△c ₁₂ 、△c ₁₁ 、...、△c ₈ 、△c ₇ 控制子電容陣列24的該等開關進行補償，以產生精準的類比電壓來提高類比數位轉換的準確率。

本發明亦可以使用所得之數位權重資訊以數位方法對該逐次漸近類比數位轉換器的數位輸出進行校正。該逐次漸近類比數位轉換器的輸出與輸入關係可表示為：

其中q _e 代表類比數位轉換所產生的量化誤差，C_T 代表該比較器之第二輸入端之等效總電容值。由(16)式可獲得所有第一電容的權重誤差數位代表碼，因此由(17)式可知只需將因權重誤差所導致的誤差項以數位方法移除即可得到正確的數位輸出結果。

在本實施例中，電容C₁₂ 、C₁₁ 、C₁₀ 、...、C₇ 與輔助電容C_D 的電容值的權重名義上為2⁵ ：2⁴ ：2³ ：2² ：2¹ ：1：<1，而電容C₆ 、C₅ 、...、C₀ 、C_cal 的電容值的權重為2⁶ ：2⁵ ：2⁴ ：2³ ：2² ：2¹ ：1：1。

本發明的逐次漸近類比數位轉換器不限於前述的實施態樣。請參照『第5圖』，係為另一逐次漸近類比數位轉換器的示意圖。本實施例之逐次漸近類比數位轉換器100基本上與前一實施例之逐次漸近類比數位轉換器10相似，主要差異在於逐次漸近類比數位轉換器100省略了衰減電容C_cal ，亦即圖中繪示的端點24a與24b直接連接。但是，逐次漸近類比數位轉換器100的運作方式仍可參照『第2A圖』~『第4圖』的實施方式，以進行電容權重的誤差估測，故在此不再贅述。

在本實施例中，電容C₆ 、C₅ 、...、C₀ 的權重接續於電容C₁₂ 、C₁₁ 、C₁₀ 、...、C₇ 的權重的最小者，例如電容C₆ 、C₅ 、...、C₀ 的權重接續於電容C₇ 的權重。舉例來說，電容C₁₂ 、C₁₁ 、C₁₀ 、...、C₇ 與輔助電容C_D 的電容值的名義上的權重為2⁵ ：2⁴ ：2³ ：2² ：2¹ ：1：<1，而電容C₆ 、C₅ 、...、C₀ 的電容值的權重為2^-1 ：2^-2 ：2^-3 ：2^-4 ：2^-5 ：2^-6 ：2^-7 。

請參照『第6圖』，係為又一逐次漸近類比數位轉換器的示意圖。本實施例之逐次漸近類比數位轉換器200基本上與前一實施例之逐次漸近類比數位轉換器10、100相似，主要差異在於逐次漸近類比數位轉換器200更包括電容組21。此電容組21具有主電容陣列23與子電容陣列25，且主電容陣列23亦具有電容C₁₂ 、C₁₁ 、C₁₀ 、...、C₇ 與輔助電容C_D ，子電容陣列25亦具有電容C₆ 、C₅ 、...、C₀ 。其中，電容組21的組成與電容組20的組成相同，其可照『第6圖』所示，故在此不再贅述。

並且，電容組20之電容C₁₂ 、C₁₁ 、C₁₀ 、...、C₇ 的第一端連接至比較器40的第二輸入端(負輸入端)，電容組21之電容C₁₂ 、C₁₁ 、C₁₀ 、...、C₇ 的第一端連接至比較器40的第一輸入端(正輸入端)，以使逐次漸近類比數位轉換器200為一全差動(fully-differential)設計，而比較器40之輸出端的輸出作為位元循環訊號的操作亦為全差動式。

進一步來說，電容組20之電容C₁₂ 、C₁₁ 、C₁₀ 、...、C₇ 及輔助電容C_D 與對應之電容組21之電容C₁₂ 、C₁₁ 、C₁₀ 、...、C₇ 及輔助電容C_D 分別以一對一的方式組成一差動電容對。舉例來說，電容組20之電容C₁₂ 與電容組21之電容C₁₂ 組成差動電容對，電容組20之電容C₁₁ 與電容組21之電容C₁₁ 組成差動電容對，其餘則類推。

並且，電容組20之電容C₆ 、C₅ 、C₄ 、...、C₀ 與對應之電容組21之電容C₆ 、C₅ 、C₄ 、...、C₀ 分別以一對一的方式組成一差動電容對。舉例來說，電容組20之電容C₆ 與電容組21之電容C₆ 組成差動電容對，電容組20之電容C₅ 與電容組21之電容C₅ 組成差動電容對，其餘則類推。另外，本實施例之預充電將使比較器40之兩輸入端的電壓經位元循環後，會收斂至VREF/2。

如此一來，本實施例之逐次漸近類比數位轉換器200進行取得各電容所對應之電容權重值的數位估測值時，將以全差動式操作方式來估測電容組20與電容組21內對應之每一差動電容對的權重。另外，逐次漸近類比數位轉換器200亦可加上如『第2A圖』所示之衰減電容C_cal ，而逐次漸近類比數位轉換器200的運作方式仍可參照『第2A圖』~『第5圖』的實施方式，以進行電容權重的誤差估測，故在此不再贅述。

綜合以上所述，本發明所揭露之估測逐次漸近類比數位轉換器中數位類比轉換器內電容權重誤差之方法與其逐次漸進類比數位轉換器，可估測電容的電容權重值與誤差值，並且亦可在相同架構進行逐次漸近類比數位轉換與校正。此外，電容的誤差值亦可直接以數位方式儲存後，再用來校正類比數位轉換結果，不需經由額外的數位類比轉換器進行轉換，以減少額外數位類比轉換所發生的誤差。因此，使用本發明的逐次漸近類比數位轉換器可以較習知技術簡單的硬體架構而得到高精準度的類比數位轉換結果。

雖然本發明以前述之實施例揭露如上，然其並非用以限定本發明。在不脫離本發明之精神和範圍內，所為之更動與潤飾，均屬本發明之專利保護範圍。關於本發明所界定之保護範圍請參考所附之申請專利範圍。

10、100、200‧‧‧逐次漸近類比數位轉換器

20、21‧‧‧電容組

22、23‧‧‧主電容陣列

22a、22b、24a、24b、24c‧‧‧端點

24、25‧‧‧子電容陣列

30‧‧‧開關組

40‧‧‧比較器

50‧‧‧控制器

C₀ ~C₁₂ ‧‧‧電容

C_D ‧‧‧輔助電容

C_cal ‧‧‧衰減電容

d0、d1~d12、dD、dA‧‧‧開關

V_REF 、V_SS ‧‧‧參考電壓

V_DAC ‧‧‧輸出電壓

D‧‧‧輸出端的輸出

『第1圖』係為估測逐次漸近類比數位轉換器中數位類比轉換器內電容權重誤差之方法的流程圖。

『第2A圖』至『第2C圖』係為輔助電容C_D 的電容權重值的數位估測方式示意圖。

『第3A圖』至『第3C圖』係為電容C₇ 的電容權重值的數位估測方式示意圖。

『第4圖』係為逐次漸近類比數位轉換器校正運作示意圖。

『第5圖』係為另一逐次漸近類比數位轉換器的示意圖。

『第6圖』係為又一逐次漸近類比數位轉換器的示意圖。

10‧‧‧逐次漸近類比數位轉換器

20‧‧‧電容組

22‧‧‧主電容陣列