CN1112838C - 有复合布线结构的陶瓷基板及其制造方法 - Google Patents

有复合布线结构的陶瓷基板及其制造方法 Download PDF

Info

Publication number
CN1112838C
CN1112838C CN97181620A CN97181620A CN1112838C CN 1112838 C CN1112838 C CN 1112838C CN 97181620 A CN97181620 A CN 97181620A CN 97181620 A CN97181620 A CN 97181620A CN 1112838 C CN1112838 C CN 1112838C
Authority
CN
China
Prior art keywords
network
ceramic substrate
electric
heat supply
electric conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN97181620A
Other languages
English (en)
Other versions
CN1245629A (zh
Inventor
皮埃尔·L·德罗什蒙特
彼特·H·法默
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Publication of CN1245629A publication Critical patent/CN1245629A/zh
Application granted granted Critical
Publication of CN1112838C publication Critical patent/CN1112838C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68377—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support with parts of the auxiliary support remaining in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

一种用在至少一个半导体器件(16)上的有复合布线结构(10)的陶瓷基板。此复合布线结构具有其上为电连接于其上可以安装半导体器件的第一导电元件(12)。由陶瓷或有机-陶瓷复合材料构成的介电元件(20)，被键合于第一导电元件(12)，并含有埋置在其中的导电网络(24)和热分布网络(26)。可以将第二导电元件(32)与复合布线结构组合，以电容器(64)电连接于导电网络(24)和第二导电元件(32)之间。在不足以对导电网络和热分布网络的结构完整性产生不利影响的温度下，可以以直接共价键合的形式，形成介电元件与导电元件之间的键合。

Description

有复合布线结构的陶瓷基板及其制造方法
本申请要求1996年12月30日提出的题为“半导体器件的陶瓷复合布线结构及其制造方法”的本发明人早期提出的临时申请S.N.60/033983的优先权。
本发明一般涉及到电路布线板，更确切地说是涉及到有复合布线结构的陶瓷基板及其制造方法。
半导体集成电路(“SIC”)或半导体芯片正发展成运行于越来越高的速度和处理越来越大的数据量。这一倾向已经导致半导体芯片与更大的电子***之间所要求的电互连密度急剧地提高。相反地，这种超大规模集成限制了SIC的物理尺寸。为了实现更先进的SIC，需要在更小的物理尺寸内塞入多得多的电互连，这就构成了一个技术瓶颈，其中SIC的性能越来越受到将芯片连接于更大的电子***的电路板/封装件的限制。
工业惯例是采用引线框来将SIC电互连到印刷电路板(“PCB”)并将芯片和引线框包封在陶瓷层叠封装件中。封装的SIC被***PCB，将SIC电连接于更大的电子***。现代更尖端的SIC比其先辈产生多得多的热量。这一热量若不从SIC耗散，则会降低电路性能。坚固的引线框能够起到电连接和散热器的双重作用，但随着单位面积内引线框密度的提高，必须缩小单个引线的物理尺寸。较小的引线尺寸明显地限制了其散热器功能。这就迫使***制造厂家要通过大得无法安排的固定在SIC上的散热器来耗热负载，从而妨碍向更小的可移动平台的发展。
而且，更尖端的SIC的运行速度越来越受到印刷电路板的限制。常规的PCB使电信号通过图形化在其上安装有半导体芯片的PCB表面上的电极网络在***与SIC之间传送。为了使SIC能够以更高的速度运行，半导体芯片与电子***之间的互连必须是低阻的。借助于缩短电极长度和降低电极电阻率，可得到电阻更低的电接触。借助于将电互连网络埋置在电路板中而不是图形化在表面上，可制作较短的电极长度。现有技术公开了制作具有埋置在电路板中的电互连网络的多层陶瓷复合印刷电路板的方法。但由于埋置的电极网络是由电阻比相同的导电金属形成的布线高得多的金属薄膜、导电胶或二者组成的，故这些方法的性能是受到限制的。借助于用低介电常数材料制作布线板，也可以改进较高信号频率下的低电阻。因此，在诸如二氧化硅或氧化铝之类的低介电常数陶瓷中埋置由导电金属布线构成的电极网络并同时含有埋置在陶瓷中的用来耗散SIC产生的热的散热器的电路布线板和多芯片模块的设计，可能是非常可取的。
有关的现有技术包括下列专利。Fujita等人的美国专利No.5396034公开了制作薄膜陶瓷多层布线混合板的方法。Bonham等人的美国专利No.5396032公开了具有二组引线框的多芯片模块(“MCM”)的构造，一组供应输入/输出键合焊点，另一独立组用来提供到测试管脚的电连接，可用来隔离和检查安装在所述MCM腔中的衬底上的一个或多个器件的性能，其中的器件被布线键合到所述焊点。包含MCM封装件的材料可以是陶瓷、塑料、层叠或金属，但其上安装器件的衬底不含有内部电互连和/或散热器。Wiesa的美国专利No.5375039公开了具有使热从安装在板上的功率单元沟流到散热器的内部热耗散装置的印刷电路板的制作，其中印刷电路板的核心包含玻璃布。Chobot等人的美国专利No.5363280公开了多层陶瓷电路板的制作方法，其中某些金属膜层用作电极网络并与用作散热器的其它金属膜层分隔开。Ohtaki等人的美国专利No.5300163公开了制造多层陶瓷电路板的工艺，此电路板包含陶瓷衬底、多层其中具有导电胶图形的生胶带(green tape)和用来对装配的各个层进行电互连的具有导电胶的通孔。Cherukuri等人的美国专利No.5256469公开了一种用陶瓷生胶带制备的多层共烧的金属上陶瓷电路板和一种低温高膨胀玻璃陶瓷***。Capp等人的美国专利No.5113315公开了陶瓷电路板结构的构造，其中借助于在陶瓷元件中激光钻孔并利用熟知的金属淀积技术用导电金属填充这些孔的方法，将热耗散附件埋置在陶瓷元件中。Plonski的美国专利No.4679321公开了一种在与其上安装集成电路的主表面相反的板衬底的外主表面上具有同轴布线的互连的互连板的制造方法。Ushifusa等人的美国专利No.4598167公开了多层陶瓷电路板的构造，此电路板包含多个整体键合的陶瓷层，各层具有图形化的导电胶层和用导电体填充的用来连接各陶瓷层上的图形化导电层以形成预定的布线电路的通孔。Takeuchi的美国专利No.4551357公开了一种陶瓷电路板的制造工艺，此电路板包含在具有有机粘合剂的生陶瓷的表面上，烧制由充满有机物的导电胶形成的电路图形。
因此，本发明的目的是提供一种增强SIC性能的有复合布线结构的陶瓷基板。
本发明的另一目的是提供一种提高SIC的容许运行速度的复合电路布线结构。
本发明的又一目的是降低复合结构中的压应力和剪应力。
本发明的再一目的是提供一种复合电路布线板结构，其中结构的介电元件是陶瓷或是有机-陶瓷复合物。
本发明的还一目的是提供一种SIC复合布线结构的高效陶瓷基板及其制造方法。
用此处描述的本发明的最佳实施例，达到了本发明的上述目的以及进一步的目的和优点。
最佳实施例包括，在介电元件的一个主表面上具有一个或更多个电极，且其中的半导体集成电路(“SIC”)与通过介电陶瓷元件中的电互连网络电接触的电极直接电接触到外部输入/输出信号驱动器的复合电路布线结构。
最佳实施例还提供了一种复合电路布线结构，其中的介电元件也含有埋置的热分布网络。
最佳实施例还提供了一种在介电元件的一个主表面上具有一个或更多个电极，且其中至少一个SIC位于安装区上并通过导电布线装置电接触于至少一个电极的复合电路布线结构。
最佳实施例还通过采用具有曲线连接的网络，降低了电路布线板的介电元件与埋置的电互连网络或埋置的热分布网络之间的热产生的压应力或剪应力。
本发明还通过在将网络埋置到陶瓷元件中之前，将具有高的热分解温度的有机树脂涂敷于网络，降低了电路布线板的介电元件与埋置的电互连网络或埋置的热分布网络之间的热产生的压应力或剪应力。
本发明还允许包含具有复合布线结构的介电元件的隔直流电容器。
本发明还提供了用陶瓷或有机-陶瓷材料作为复合布线结构的介电元件而构成的上述实施例。
更具体地说，本发明的最佳实施例涉及到一种在陶瓷元件的一个主表面上具有一个或更多个电极，且其中的半导体集成电路(“SIC”)与电极直接电接触的介电(陶瓷或有机-陶瓷)复合电路布线板。SIC通过由导电布线，最好是铜布线制成的电互连网络，电接触到电接触于电路布线板主表面上其它电极的其它SIC，和/或电接触到电接触于陶瓷电路布线板的外部输入/输出信号驱动器。通过电路布线板主表面上的另一个电极，或通过连接于通过电路布线板的介电元件的次表面伸出的电互连网络的导电布线区段，来实现这一点。介电元件还含有埋置的由细长的金属之类的导热材料或其中有吸热流体循环的空管制成的散热器的热分布网络。埋置的热分布网络位于电极附近，但不直接与电极接触，使之与SIC直接电接触，而埋置的散热器的端点通过陶瓷元件的次表面伸出，以便与电路布线板外部的其它散热器或热容器形成热接触。
作为例子，介电元件包含铝酸盐或硅酸盐陶瓷相。二氧化硅陶瓷相特别有利于在较高信号频率下通过介电损耗机制降低信号衰减电平。在与其上的SIC接触于电极的主表面相反的电路布线板的陶瓷元件的主表面上，键合另一个金属元件。本发明还包括通过低温加工方法来制作电路布线板结构的各种方法。
溶液先质的使用，借助于填充被注塑材料包围的区域、安装支持件和具有液态先质的基底金属元件、并促使化学反应将液态先质转变成相应的固态陶瓷，使陶瓷能够形成在网络装配件周围。本发明中最好结合使用金属有机先质，从而陶瓷氧化物的金属先质首先与诸如2-乙基己酸之类的羧酸反应，以形成有机酸溶液中的羧酸盐溶液。但诸如溶胶-凝胶技术之类的其它溶液加工技术也可以有效地工作并被认为是在本发明的构思与范围之内。
在转换化学反应完成之后，被液态先质填充的区域现在被陶瓷填充了。如下所述，转换化学反应将陶瓷键合到网络装配件、金属元件以及包围的注塑材料和/或安装支持件的壁上。溶液的液态性质使先质材料能够均匀地包裹网络装配件。当采用金属有机先质时，热解作用使羧酸盐分解成它们相应的金属氧化物。由于热解而形成不稳定的金属氧化物原子团，它们迅速地键合到作为网络装配件、基底金属元件以及注塑材料和/或安装支持件部分的稳定的有机和无机表面。不稳定的金属氧化物原子团还与其它分解的金属氧化物原子团键合，以形成一个连接的陶瓷网络。
随着分解(或不需要的反应)产物被清除，固态陶瓷的体积比值小于体溶液先质。于是，采用通常很粘稠的高固体含量的先质溶液，或如先质被喷涂热解在已经加热过的装配件上的情况那样，在其涂敷原位使先质热解，是有优点的。
喷涂热解的作用，使诸如先质溶剂和分解产物之类的不希望有的反应副产品，能够以比涂敷陶瓷先质并同时形成陶瓷高得多的速率被物理地清除。于是，喷涂热解就使更大体积比值的固态陶瓷能够占据其所涂敷的区域。
本发明还允许通过溶解的金属有机陶瓷先质的不完全分解来形成有机陶瓷介电质(如果需要这种介电元件的话)。本发明借助于使金属先质直接或间接地与羧酸溶剂发生反应以产生溶解在羧酸中的羧酸盐溶液，来形成金属有机先质。2-乙基己酸是一种最佳的溶剂，其着火点为210℃。根据盐的金属的化学性，2-乙基己酸先质盐通常在225-375℃的温度范围以上开始分解。通常在400-475℃以上的温度下完成热分解。借助于将溶液喷涂热解在加热到溶解的羧酸盐的开始分解的温度以上(225-375℃)，但仍然低于盐的有机配合基完全分解时的温度(400-475℃)的电路布线板装配件上，能够制作复合有机-陶瓷介电质。在喷涂热解过程中，羧酸蒸发，原位淀积分解的蜡状羧酸盐。当电路布线板装配件被加热到恰当的温度时，得到的介电材料是由具有不完全分解的有机材料的完全爆燃的氧化物陶瓷组成的基体，从而得到有机-陶瓷介电元件。
本发明的另一实施例涉及到介电质(例如，介电质是“纯”陶瓷或有机-陶瓷)复合电路布线板，它包含在陶瓷元件的一个主表面上含有一个或更多个电极和一个或更多个安装区域的金属元件。至少一个SIC被置于安装区上，并通过导电布线装置电接触到至少一个电极。通过电互连网络，SIC被进一步电接触到与介电电路布线板主表面上其它电极电接触的其它SIC，或电接触到通过电路布线板主表面上的另一个电极或通过连接于从电路布线板介电元件次表面伸出的电互连网络的导电布线，最好是铜布线的区段，电接触于介电电路布线板的外部输入/输出信号驱动器。此介电元件还含有包括诸如金属的细长导热材料或其中有吸热流体循环的空管组成的散热器的埋置热分布网络。此热分布网络可以通过安装区与SIC热接触，或不与SIC热接触，且埋置的散热器的端点通过介电元件的次表面伸出，以便与电路布线板外面的热容器实现热接触。介电元件可以由铝酸盐或硅酸盐陶瓷相组成。另一个金属元件被键合到与其上SIC接触到安装区和电极的主表面相反的电路布线板介电元件的主表面。
在本发明中，使用二种方法来降低应力对介电元件和埋置的网络结构的有害影响。第一是在埋置网络结构的设计中向尖锐的边沿结构引起的高应力点配置曲线。当网络结构被设计成具有弯曲的而不是尖锐的L连接和T连接时，应力更均匀地分布在圆弧上，相反则会在网络中的尖锐点处出现强的压应力。其次，借助于用有机树脂涂敷形成电互连网络的(铜)金属布线和形成热耗散网络的热管，也降低了压应力。
为了更好地理解本发明及其它的和进一步的目的，参照结合附图的下列描述，并在所附权利要求中提出了其范围。
图1A示出了本发明的介电复合布线结构的最佳实施例的俯视图；
图1B示出了图1A所示的本发明的最佳实施例的正面图和局部剖面图；
图2A示出了本发明的介电复合布线结构的另一最佳实施例的俯视图；
图2B示出了图2A所示的本发明的最佳实施例的正面图和局部剖面图；
图3A(立体解析图)、3B和3C示出了用来构成本发明的介电复合布线结构的装配方法的细节；
图3D(立体解析图)、3e和3F示出了用来构成本发明的介电复合布线结构的装配方法的进一步细节；
图4A示出了本发明的介电复合布线结构的又一实施例的俯视图；
图4B示出了沿图4A中IV-IV线的本发明实施例的侧面剖面图；以及
图5A和5B以图示方式示出了采用本发明的介电复合布线结构的埋置在介电质中的弯曲网络元件部分。
现参照图1A、1B、2A和2B，这些图示出了本发明的复合结构也称为复合布线结构10和10’的最佳实施例，而图3A-3F示出了用来制造具有电网络、互连和复合介电元件内部的散热器的复合结构的相继步骤。为了易于理解本发明，在下面的整个描述中，用相同的参考号来表示所有实施例中所述的相同的元件。
虽然不局限于此，但复合电路布线结构10主要用作电路布线板，或作为变通，用作多芯片模块。在图1A和1B所示的本发明的最佳实施例中，复合结构10有一个顶部导电的最好是具有其上最终至少要安装一个SIC 16的外主表面14的金属元件12。任何适当系列的导电元件18，组成顶部金属元件12与SIC 16的集成电路之间的电接触。对于图1A和1B所示的本发明的最佳实施例，顶部金属元件12用作电极接触。本发明的复合结构10还包括最好由共价键合方法键合到顶部金属元件电极12的内主表面22的陶瓷或有机-陶瓷介电元件20和电互连网络24。电互连网络24由至少一个埋置在陶瓷或有机-陶瓷元件20(也称为介电元件20)中的最好是诸如铜的金属的导电布线构成。铜布线的一端至少在一个位置，亦即顶部金属元件与SIC 16形成电接触处，被键合到顶部金属元件电极12的内主表面22。形成电互连网络24的至少一个布线也可以可选地具有通过介电元件20的外部次表面伸出的布线端子24A，以形成顶部金属元件电极12与电路布线板外的至少一个输入/输出信号驱动器25之间通过电互连网络24的电接触。参照图4A和4B来详细地描述说明互连网络24采用的安装支持件用途的本发明的另一实施例。SIC 16与外部信号输入/输出驱动器之间的电接触也可以形成在通过电互连网络24的金属(最好是铜)布线连接的二个顶部金属元件电极之间。
本发明的复合布线结构10，还包括埋置在介电元件20中且电绝缘即隔离于电互连网络24的热分布网络26。热分布网络26包括至少一个在顶部金属元件12与SIC形成电接触处位于顶部金属元件12的内主表面22附近但不与之接触的散热器。形成热分布网络26的散热器28可以由例如诸如铜的高热导金属的细长导热材料组成，或作为变通，散热器也可以由其中有吸热流体循环的空管组成。形成热分布网络26的散热器28通过陶瓷或有机-陶瓷介电元件20的至少一个外次表面伸出，并与热容器30形成热接触。
热容器30可以同时用作或连接于将电路布线板固定到地电位的机械固定装置或二者。本发明的复合布线结构10和10’二者的实施例还包含键合于介电元件20的相反主表面的底部金属元件32。介电元件20可以由铝酸盐(Al2O3)或硅酸盐(SiO2)基陶瓷或有机-陶瓷复合物组成。本发明的复合布线结构10可以构造成将单个SIC电连接到一个或多个外部信号输入/输出驱动器，或构造成将安装在顶部金属元件上的多个SIC彼此互连以及互连到一个或多个外部输入/输出信号驱动器。
图2A和2B示出了本发明的另一个最佳实施例，其中的复合布线结构10’具有分成电极区34和至少一个安装区36的顶部金属元件12。在本发明的这一实施例中，电互连网络24埋置在介电元件20中，并通过至少一个最好是铜之类的金属的导电布线将顶部金属元件12的电极区34连接于外部信号输入/输出驱动器。键合于顶部金属元件12的安装区36的SIC 16，利用布线导体38，被电连接于至少一个电极区34。电互连网络24可以通过至少一个通过介电元件20的次表面伸出的金属布线，或通过作为顶部金属元件12的一部分的另一个自由电极区34，将SIC 16电连接到外部信号输入/输出驱动器。此外，在本发明的这一实施例中，热分布网络26的至少一个散热器28，可以可选地通过从介电元件20的次表面伸出的散热器直接将顶部金属元件12的安装区36连接到电路布线板外面的热容器30(如40处所示)。底部金属元件32被键合到与键合于顶部金属元件12的主表面相反的介电元件20的外主表面。
现参照图3A-F来详细解释使上述陶瓷复合布线结构10和10’实用化的方法。如图3A所示，最好是厚度为0.5-3mm的铜片的顶部金属元件12，一开始被用作在其上制作电互连网络24、热分布网络26和介电元件20的衬底。在外主表面14和内主表面22二者上指定相对的区域作为电极区34，且若要产生图2A和2A的实施例所示的设计，则作为安装区36。顶部金属元件12上不是指定区域44的其余区域42，可以在使用铜片或金属元件12作为衬底之前选择性地划痕、腐蚀或加压，使其厚度小于将成为外主表面14的顶部金属元件12的主表面上的指定区域。在构造过程中，最好将外主表面14面向下(亦即，图3A-F实际上倒转来看)，并将可以在内主表面上移动的安装支持件46放置在不用作电路布线板部分的其余区域42的那些区域中。
安装支持件46(最好是可清除的)可以用固体材料制成，此固体材料具有直径适当的孔以固定用来形成热分布网络26的散热器28的那些区段的端点，或甚至在某些情况下固定电网络布线24。图4A和4B所示的可以清除的安装支持件54，可以与用来形成从介电元件20次表面伸出的电互连网络24的金属布线一起被利用。参照图4A和4B详细地描述了安装支持件54的实际细节。
作为变通，可清除的安装支持件46可以是在散热器28的区段和/或金属布线(最好由铜或其它导热材料制成)被埋置于其中之后固化或凝胶化成固体或半周体注塑的塑料材料形式，或者可以是固体材料与塑料材料的组合的形式。倘若所选择的材料与铜衬底不形成永久的键合，在225-475℃的工艺温度范围内保持其固态或半固态注塑形式，并能够最好用不腐蚀介电元件20、金属元件12和32以及网络元件24和26的可溶方法容易地清除，则各种各样的塑料、玻璃、陶瓷或金属材料都可以用作可清除的安装支持件46。推荐的可清除注塑材料包括含有聚乙烯醇缩甲醛或聚乙烯醇缩丁醛的载有空二氧化硅和高温有机粘合剂的塑料复合物。适当的高温粘合剂包括但不局限于诸如苯并咪唑聚合物之类的芳香族杂环聚合物、或添加有少量对苯二酚以延缓乙炔基的热反应的乙炔基端接聚酰亚胺、或品名为Polymer 360或Astrel360的市售亚芳香基***。通常在350-470℃的温度范围内，于50-2000psi的压力下制作可清除的注塑材料，且应该制作成能够承受陶瓷加工温度(225-475℃)、能抗用来清除金属元件12和32的剩余区域42的腐蚀剂、还要对于在对介电元件20、金属元件12和32以及包含电互连网络24和热耗散网络26的材料不活泼的溶剂中的分散敏感。
在成品中使电互连网络24和热分布网络26彼此电绝缘即电隔离，对于电路布线板来说是至关重要的。因此，在使用介电膜20之前和之后，电互连网络24的所有部分物理上都必须不接触到热耗散网络26的任何部分，反之亦然。将电互连网络24和热耗散网络26编织成二者隔开的距离足以在其间***介电元件20之后对加入的电压确保隔离，也是必不可少的。理想情况下，热耗散网络26应该电接地。
若某些安装支持件46还包含部分不构成最终电路板部件的可清除材料48以及热分布网络26通过埋置于介电元件20中的从介电元件20的次表面伸出的散热器28连接于其上的热容器，则可以提高制造效率。散热器/安装支持件只能够位于与介电元件20的次表面邻近的其余区域42中，只有连接于热分布网络的散热器28通过该次表面伸出。
一旦完成了电路布线板，用来制作电互连网络24的那些铜布线区段50和用来制作热分布网络26的那些从介电元件20伸出的散热器28的区段，就被埋置在安装支持件46中。当热容器30作为安装支持件46的一个部件被组合时，要从介电元件20次表面伸出的那些散热器区段，通过安装支持件的材料48，被固定到热容器30。然后，如图3B所示，具有铜布线埋置区段的安装支持件46和散热器被置于顶部金属元件12的内表面22上其余区域42的那些不用作复合布线板部分的区域上。
然后，如图3B所示，形成电互连网络24的金属布线的端点，被键合到如图2A所述的规定为电极区34的那些衬底区域处的金属片的内表面22。可以用各种本技术领域熟练人员众所周知的钎焊材料、电焊、电弧焊或超声键合，将金属布线键合到金属片。选择适合于完成的电路布线板所期望的电学性能的键合技术，是值得推荐的。虽然也可以用其它的常规技术，但本发明的最佳方法是采用诸如电弧焊之类的键合技术来形成电互连网络24与铜金属片的规定电极区34之间的金属键合。
借助于弯曲键合的金属布线并将其电接触到另一个金属布线或多个这样的金属布线，来制作电互连网络24，从而以与SIC和外部输入/输出信号驱动器特有的电路布线图形一致的方式构成。虽然电弧焊是制作这样构成的金属(最好是铜)布线之间的电互连的推荐方法，但也可以采用其它的常规方法。借助于选择不将这样构成的铜布线与任何其它铜布线键合，并在另一个电极区终止封闭通孔金属布线，或借助于在可清除的安装支持件中终止封闭的通孔金属布线，本发明可用来制作封闭的通孔。用例如真空铸造方法，也可以制作在其端点处压配到钻入铜片衬底的电极区34中的***物52中的用来制作电互连网络24的预制布线网络。为方便起见，图3B示出了这一制备电互连网络的方法。根据图2A和b所述的最佳实施例，当要生产包含电极区和安装区的电路布线板时，可以用上述用来使电互连网络24的端点接触到电极区34的方法，将包含热分布网络26的散热器28的接触区键合到安装区36。
如上所述，在电路布线板“CWB”被完全装配之后，可以可选地清除安装支持件46。也可以将安装支持件保留在作为一个元件的成品CWB中，作为一个永久附件。如图4A和4B所示，安装支持件54将形成电互连网络24的导电布线50电连接到CWB外面的输入/输出信号驱动器(未示出)。图4A和4B示出了包括电连接永久安装支持件的本实施例的完整形式。
一旦如图3B所示电互连网络24和热分布网络26被固定到金属衬底，就用形成金属元件与陶瓷或有机-陶瓷复合介电质之间的直接共价键合的方法，借助于溶液工艺，如图3C所示将形成介电元件20的介电材料20A涂敷到金属衬底和网络结构。可以用诸如溶胶-凝胶和/或金属有机分解(“MOD”)之类的技术，将陶瓷先质溶解在溶液中。上述溶胶-凝胶技术利用金属醇盐先质，通过醇浓缩反应来聚合无机陶瓷网络。借助于将先质配料浇注、喷涂、喷涂-热解或丝网印刷到由可清除的安装支持件46所确定的阱中，可以将相当粘稠的先质溶液涂敷到金属衬底和网络结构。然后借助于将金属有机先质加热到其分解点以上的温度(亦即，最好是225-475℃)，或者，在MOD制备的陶瓷的情况下，借助于加热以加速聚合和醇从溶胶-凝胶生成的陶瓷中的蒸发，使先质在氧化气氛中反应即分解，从而形成所需要的陶瓷相。
相对介电常数为10的氧化铝和相对介电常数为3.8的二氧化硅，由于在纯二氧化硅陶瓷元件的情况下能够限制介电损耗，从而使电信号能够以高达1.2-1.5GHz的频率通过电互连网络24传播，而成为最佳的陶瓷相。
可以用不断降低粘度的溶液配料重新涂敷陶瓷先质并重复反应/分解，以填充在一开始制作陶瓷元件之后可能存在的介电质(陶瓷)20A中的空洞。借助于用诸如聚乙烯醇缩甲醛之类的低介电或消除应力的有机配料渗透或浸透陶瓷元件，以形成有机-陶瓷复合介电质，也可以填充这种空洞。聚乙烯醇缩甲醛的介电常数为3，损耗因数为0.02，介电强度(1/8厚度)等于300V/mm。介电常数为2.6而损耗因数为0.027的聚乙烯醇缩丁醛是另一个适合的渗透剂。羧酸盐先质和MOD工艺的采用，是本发明的一个最佳实施例。对于氧化铝陶瓷元件，2-乙基己酸铝(alumina 2-ethylhexanoate)是最佳的金属有机先质，而对于二氧化硅陶瓷元件，2-乙基己酸硅是最佳的金属有机先质。
也可以用将溶液喷涂热解在加热到高于溶解的羧酸盐的起始分解温度(225-375℃)而低于盐的有机配合基完全分解温度(400-475℃)的电路布线板装配件上的方法，来制作有机-陶瓷复合介电材料。在喷涂-热解过程中，羧酸蒸发，淀积下原位分解的蜡状羧酸盐。当电路布线板装配件被加热到恰当的温度时，得到的介电材料是具有不完全分解的有机材料的完全暴燃的氧化物陶瓷基质，从而产生有机-陶瓷介电元件。若淀积的介电质和电路布线装配件不暴露于可能使有机组分急剧地分解的400℃以上的温度，则可保持这一有机-陶瓷复合材料。借助于将诸如聚乙烯醇缩丁醛之类的低挥发性树脂，和/或与聚乙烯醇缩丁醛一致的高温粘合剂，添加到羧酸盐(“MOD”)溶液中，可以提高这些喷涂-热解的有机-陶瓷复合介电质中的有机含量。聚乙烯醇缩丁醛通常在450℃以上的温度下分解，并且附着到通过225-375℃温度下淀积的部分分解的羧酸盐基质上。
介电材料20A一旦形成完全包裹电互连网络24和埋置于其中的热分布网络26，就对其表面进行粗磨以制备微观粗糙表面，亦即平均表面粗糙度大于35微米。如图3D所示，包含底部金属元件32和介电元件20B的其内部可能不需要任何电互连和热分布网络的相似地制备的金属-陶瓷复合物的陶瓷面的主表面，被键合到介电元件20A。通过低熔点氧化物玻璃66(诸如二氧化硅-硼酸盐、二氧化硅-磷酸盐、或氧化铝-二氧化硅-磷酸盐或氧化铝-二氧化硅-硼酸盐相)或聚合物粘合剂，来实现这一点。在玻璃相软化点以上的温度下，将低熔点键合剂涂敷到介电元件20A和/或20B，将二个复合物压到一起，介电质面对着介电质面，并将受压体冷却到玻璃的软化点以下。也可以用适当的聚合物代替低熔点玻璃，将二个介电元件20A和20B彼此粘合。倘若用有机粘合剂来键合复合物，则必须能够抗用来粉碎安装支持件46的可清除部分的可清除材料48的溶剂。因此，推荐使用在提高的温度下表现出色粘附性并能够抗溶剂的交联乙炔基端接的聚亚芳基***。
一旦如图3E所示制作了整个复合物，就借助于对顶部金属元件12和底部金属元件32的那些减薄了的部分进行腐蚀，来清除不构成成品布线板部分的其余区域42。部分完成的复合物必须设计并构造成一旦顶部金属元件12和底部金属元件32的其余区域分别被粉碎，就暴露安装支持件46的可清除材料48。然后粉碎安装支持件46的可清除材料部分48，以得到图3E所示的具有内部铜布线电互连和热分布网络的成品复合电路布线板。
在本发明的又一个实施例中，至少一个内部隔直流电容器，最好是固态即陶瓷电容器(单独指定为电容器60A和60B)，将电互连网络24中的至少一个导电布线50连接于地电位。选择内部隔直流电容器60A和B的电容，以便降低任何不需要的寄生电信号(噪声)并改善通过SIC与CWB外面的任何输入/输出信号驱动器(未示出)之间的电互连网络24行进的电信号的信噪比。图4B示出了内部隔直流电容器的接入，其中与金属元件12相对的其上置有SIC的金属元件32，被构造成起地电位作用。
借助于在涂敷要包裹内部隔直流电容器60A的那部分介电元件20之前，将内部隔直流电容器60A固定在金属元件32上，可以将内部隔直流电容器60A埋置在介电元件20中。借助于在位于内部隔直流电容器60A上方的介电质元件20中制作通孔62，并用诸如焊料或金属胶之类的也与至少一个导电布线50电接触的导电物质64填充通孔62，可以将电容器60A电连接到电互连网络24中的至少一个导电布线50。
利用本发明，有可能将内部隔直流电容器60B安置在安装支持件54中保留成CWB的一个永久附件。正如电容器60A一样，具有导电物质64的通孔62也与至少一个导电布线50电接触。电容器60B被用来将SIC通过电互连网络24电连接到CWB外面的输入/输出信号驱动器。在图4B中也示出了本发明的这一最佳实施例。能够用于本发明的隔直流电容器的例子可以是但不局限于陶瓷电容器，最好是多层陶瓷电容器。
在介电元件中组合金属布线或管道网络的根本问题涉及到金属与陶瓷介电质组分之间热膨胀系数的巨大失配以及复合物热循环时发生的内应力、破裂或形变。当热膨胀系数为16.5×10-6/℃的铜被埋置在热膨胀系数为0.5×10-6/℃的纯二氧化硅中时，这一问题特别严重。在热膨胀系数为8.8×10-6/℃的氧化铝陶瓷与铜之间的失配没这样严重，问题较小。SIC 16产生的热被耗散到电路布线板中。当热分布网络26将此热传送到电路布线板外面的散热器时，会使介电元件发热、膨胀和压缩。
在本发明中使用了二种方法来减轻应力对陶瓷元件和埋置的网络结构的有害影响。第一是将埋置网络结构设计中的曲线置于尖锐边沿结构引发的高应力点。当网络结构被设计成曲线而不是图5A和5B所示的尖角形L连接和T连接时，应力更均匀地分布在圆弧上，而不会在网络的尖锐点处建立强的压力。网络连接的最佳曲率半径，甚至用来形成这些网络的铜布线或散热器的具体截面形状，依赖于SIC所施加的热负载，并可以由诸如有限元方法的计算机模拟方法技术领域的任何熟练人员推导出来。第二，借助于如图3A所示，用诸如分解温度高于430℃的聚乙烯醇缩甲醛之类的部分包含高温粘合剂的有机树脂56涂敷形成电互连网络24的(铜)金属布线和形成热耗散网络26的热管道28，也降低了压应力。可以用在预制的网络被固定到顶部金属元件12和/或安装支持件46之前，将其浸入树脂浴槽中的方法，来涂敷树脂。在本发明中，最好是用“pultrusion”方法来涂敷有机树脂，从而在装配到金属片衬底表面上的电互连网络24中时，金属布线元件被拉过涂敷树脂的涂敷模具。树脂的高分解温度使树脂能够占据网络元件的紧邻空间。在低于树脂分解的温度下，陶瓷元件被制作并硬化到有机树脂的表面。“软”的有机树脂可以留下作为适应金属网络元件与陶瓷元件之间的不均匀横向位移的缓冲层。
涂敷的树脂化合物若要保留为复合物的组成部分，则必须能抗用来粉碎安装支持件46中的可清除材料48的溶剂。作为变通，借助于在氧化气氛中将复合物加热到超过其热分解温度，或借助于将其溶解在适当的分散剂中，也可以清除树脂。一旦树脂被清除，在硬化的陶瓷元件与金属布线和/或散热器之间就产生空洞空间。此空洞空间使网络元件在金属网络元件膨胀或收缩得比周围的介电元件更大时，能够相对于周围介电元件滑移。空洞空间的深度，因而也是有机树脂涂层的厚度，取决于给定SIC的最高工作循环过程中金属网络元件与周围介电质之间可能需要的相对作用程度。
虽然对于各种实施例已经描述了本发明，但应当理解的是，在所附权利要求的构思与范围内，本发明也能够有各种各样的进一步的和其它的实施例。

Claims (29)

1.有复合布线结构的陶瓷基板，它包含：
至少一个形成电网络一部分的导电体和至少一个形成热网络一部分的导热体，所述导电体在所述陶瓷基板内键合于所述陶瓷基板，所述陶瓷基板用作电绝缘体，并且所述陶瓷基板包围电网络和热网络；
从而所形成的所述导电体和导热体以及电网络和热网络被安排在所述陶瓷基板中，彼此电隔离；以及
所述陶瓷基板的所述复合布线结构被构造和安排成能够将热从电网络和半导体器件传送到和传送通过热网络。
2.权利要求1所述的陶瓷基板，借助于在不足以对所述电网络和所述热网络的结构完整性造成不利影响的温度下原位制作围绕所述电网络和所述热网络的陶瓷而制成所述陶瓷基板。
3.权利要求2所述的陶瓷基板，其中所述陶瓷基板通过在低于475℃下形成的共价键合而键合到所述至少一个导电体。
4.权利要求2所述的陶瓷基板，其中所述陶瓷基板通过在低于475℃下形成的共价键合而键合到所述至少一个导电体和导热体以及这样形成的网络。
5.权利要求3所述的陶瓷基板，其中所述电网络和热网络由涂敷有在高于475℃下分解的有机树脂的元件构成。
6.权利要求1所述的陶瓷基板，其中所述电网络由多个互连的导电布线区段构成，部分所述布线区段通过所述陶瓷基板的主表面伸出，以便电连接到至少一个半导体器件。
7.权利要求1所述的陶瓷基板，还包含所述陶瓷基板外面的可连接到所述热网络用来为所述热分布网络提供热容器的装置。
8.权利要求1所述的陶瓷基板，还包含用来将所述电网络电连接到至少一个半导体器件的额外导电元件。
9.权利要求1所述的陶瓷基板，还包含至少一个埋置在所述陶瓷基板中且电连接在所述电网络与另一个导电体之间的电容器。
10.权利要求1所述的陶瓷基板，其中所述电网络和热网络由曲线元件构成。
11.权利要求1所述的陶瓷基板，还包含支持结构，且所述电网络和热网络被固定到所述支持结构。
12.权利要求11所述的陶瓷基板，其中所述支持结构包括用于所述热网络的热容器。
13.权利要求1所述的陶瓷基板，其中所述热网络由至少一个散热器构成，部分所述散热器可被连接到所述至少一个导电体。
14.权利要求1所述的陶瓷基板，其中至少一个半导体器件与所述至少一个导电体组合。
15.权利要求1所述的陶瓷基板，其中至少一个半导体器件与所述至少一个导电体和导热体组合。
16.权利要求1所述的陶瓷基板，其中所述陶瓷基板是有机-陶瓷。
17.权利要求1所述的陶瓷基板，其中所述陶瓷基板包含铝基陶瓷材料。
18.权利要求1所述的陶瓷基板，其中所述陶瓷基板包含二氧化硅基陶瓷材料。
19.一种用在至少一个半导体器件上的复合结构的构造方法，它包含下列步骤：
提供至少一个导电体以形成部分电网络；
提供至少一个导热体以形成部分热网络；以及
借助于在所述导电体与所述介电材料之间形成直接共价键合，将介电材料涂敷到所述导电体，所述热网络和所述电网络被所述介电材料包围。
20.权利要求19所述的复合结构的构造方法，还包含在涂敷所述介电材料的步骤之前提供至少一个所述介电材料中的电容器的步骤，所述至少一个电容器被电连接在所述电网络与导电元件之间。
21.权利要求19所述的复合结构的构造方法，还包含提供具有至少一个导电布线区段并使所述电网络与所述热网络电绝缘的步骤。
22.权利要求19所述的复合结构的构造方法，还包含在涂敷所述介电材料之前将所述热网络固定到安装支持件上的步骤。
23.权利要求19所述的复合结构的构造方法，还包含选择性地清除所述导电体的部分主表面以确定至少一个用来在其上安装半导体器件的电极区的步骤。
24.权利要求19所述的复合结构的构造方法，其中所述介电材料包含铝基陶瓷。
25.权利要求19所述的复合结构的构造方法，其中所述介电材料包含有机-陶瓷。
26.权利要求19所述的复合结构的构造方法，还包含借助于喷涂热解含有聚乙烯醇缩丁醛的羧酸先质的溶液而制作复合结构的步骤。
27.权利要求19所述的复合结构的构造方法，其中所述介电材料包含二氧化硅基陶瓷。
28.权利要求19所述的复合结构的构造方法，还包含将至少一个半导体器件电连接到所述导电体的步骤。
29.权利要求19所述的复合结构的构造方法，还包含将至少一个半导体器件连接到所述导电体和所述导热体。
CN97181620A 1996-12-30 1997-12-29 有复合布线结构的陶瓷基板及其制造方法 Expired - Fee Related CN1112838C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3398396P 1996-12-30 1996-12-30
US60/033,983 1996-12-30

Publications (2)

Publication Number Publication Date
CN1245629A CN1245629A (zh) 2000-02-23
CN1112838C true CN1112838C (zh) 2003-06-25

Family

ID=21873603

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97181620A Expired - Fee Related CN1112838C (zh) 1996-12-30 1997-12-29 有复合布线结构的陶瓷基板及其制造方法

Country Status (5)

Country Link
EP (1) EP0948879A4 (zh)
JP (1) JP2001507867A (zh)
CN (1) CN1112838C (zh)
CA (1) CA2275972A1 (zh)
WO (1) WO1998030072A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102210844B (zh) * 2010-04-07 2012-10-31 北京亚东生物制药有限公司 一种治疗慢性肝炎的中药组合物及其制备方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6346743B1 (en) * 2000-06-30 2002-02-12 Intel Corp. Embedded capacitor assembly in a package
DE10232788B4 (de) * 2001-07-18 2010-01-14 Infineon Technologies Ag Elektronisches Bauteil mit einem Halbleiterchip auf einem Systemträger, Systemträger und Verfahren zur Herstellung eines elektronischen Bauteils
DE102008001414A1 (de) * 2008-04-28 2009-10-29 Robert Bosch Gmbh Substrat-Schaltungsmodul mit Bauteilen in mehreren Kontaktierungsebenen
CN102314526B (zh) * 2010-07-02 2013-09-25 中国科学院微电子研究所 一种优化集成电路版图热分布的方法
JP5488540B2 (ja) * 2011-07-04 2014-05-14 トヨタ自動車株式会社 半導体モジュール
CN111328189A (zh) * 2020-03-17 2020-06-23 万安裕维电子有限公司 一种耐盐雾型pcb板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3676292A (en) * 1970-10-07 1972-07-11 Olin Corp Composites of glass-ceramic-to-metal,seals and method of making same
JPS6028296A (ja) * 1983-07-27 1985-02-13 株式会社日立製作所 セラミツク多層配線回路板
WO1989008324A1 (en) * 1988-02-29 1989-09-08 Digital Equipment Corporation Alignment of leads for ceramic integrated circuit packages
US5336532A (en) * 1989-02-21 1994-08-09 Dow Corning Corporation Low temperature process for the formation of ceramic coatings
US5113315A (en) * 1990-08-07 1992-05-12 Cirqon Technologies Corporation Heat-conductive metal ceramic composite material panel system for improved heat dissipation
JP3026465B2 (ja) * 1992-03-10 2000-03-27 株式会社日立製作所 セラミック薄膜混成配線基板および製造方法
US5506755A (en) * 1992-03-11 1996-04-09 Kabushiki Kaisha Toshiba Multi-layer substrate
DE4222474A1 (de) * 1992-07-09 1994-01-13 Bosch Gmbh Robert Montageeinheit für Mehrlagenhybrid mit Leistungsbauelementen
US5444298A (en) * 1993-02-04 1995-08-22 Intel Corporation Voltage converting integrated circuit package
JPH06255019A (ja) * 1993-03-08 1994-09-13 Hitachi Ltd セラミック複合積層板とそれを用いた多層配線基板の製法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102210844B (zh) * 2010-04-07 2012-10-31 北京亚东生物制药有限公司 一种治疗慢性肝炎的中药组合物及其制备方法

Also Published As

Publication number Publication date
JP2001507867A (ja) 2001-06-12
CA2275972A1 (en) 1998-07-09
WO1998030072A1 (en) 1998-07-09
EP0948879A4 (en) 2003-08-27
CN1245629A (zh) 2000-02-23
EP0948879A1 (en) 1999-10-13

Similar Documents

Publication Publication Date Title
US6323549B1 (en) Ceramic composite wiring structures for semiconductor devices and method of manufacture
CN1065660C (zh) 半导体封装基片及其制造方法以及半导体封装
CN1203731C (zh) 制造多层电路板的方法和用该方法制造的多层电路板
CN104517909B (zh) 带有印制电路板的半导体模块及其制造方法
CN1266764C (zh) 半导体器件及其制造方法
CN1247053C (zh) 多层电路板及制造多层电路板的方法
CN1284234C (zh) 包括嵌入有电容器的陶瓷/有机混合衬底的电子组件以及制造方法
DE10336171B3 (de) Multichip-Schaltungsmodul und Verfahren zur Herstellung hierzu
CN1198486C (zh) 具有用于安装电子部件的空腔的印刷线路板
DE102018116847A1 (de) Keramik-Modul für eine leistungshalbleiter-integrierte Verpackung und dessen Präparationsverfahren
CN1691871A (zh) 元件内置型多层基板
CN1157773C (zh) 热加强球型栅极阵列封装的金属芯基质印刷接线板及方法
JPH0563106B2 (zh)
CN1112838C (zh) 有复合布线结构的陶瓷基板及其制造方法
DE102021100717A1 (de) Package mit eingekapselter elektronischer Komponente zwischen einem Laminat und einem thermisch leitfähigen Träger
CN1832659A (zh) 电路装置及其制造方法
CN1797726A (zh) 半导体构装的芯片埋入基板结构及制法
WO1998030072A9 (en) Ceramic composite wiring structures for semiconductor devices and method of manufacture
US20020048927A1 (en) Embedded capacitor multi-chip modules
EP2219211A1 (de) Substrat zur Aufnahme mindestens eines Bauelements und Verfahren zur Herstellung eines Substrats
CN212570968U (zh) 一种散热嵌埋封装结构
CN1835211A (zh) 电子装置的电路板及制造方法
JPH1117348A (ja) 配線基板およびその製造方法
CN1819188A (zh) 半导体器件
JPH1041435A (ja) 基板製造用配線体、基板およびこれらの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20030625

Termination date: 20101229