CN104517909B - 带有印制电路板的半导体模块及其制造方法 - Google Patents

带有印制电路板的半导体模块及其制造方法 Download PDF

Info

Publication number
CN104517909B
CN104517909B CN201410516578.2A CN201410516578A CN104517909B CN 104517909 B CN104517909 B CN 104517909B CN 201410516578 A CN201410516578 A CN 201410516578A CN 104517909 B CN104517909 B CN 104517909B
Authority
CN
China
Prior art keywords
circuit board
printed circuit
semiconductor module
ceramic substrate
mould material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410516578.2A
Other languages
English (en)
Other versions
CN104517909A (zh
Inventor
O.霍尔费尔德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104517909A publication Critical patent/CN104517909A/zh
Application granted granted Critical
Publication of CN104517909B publication Critical patent/CN104517909B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4846—Connecting portions with multiple bonds on the same bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/184—Components including terminals inserted in holes through the printed circuit board and connected to printed contacts on the walls of the holes or at the edges thereof or protruding over or into the holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10409—Screws
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4092—Integral conductive tabs, i.e. conductive parts partly detached from the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明的一个方面涉及半导体模块。半导体模块包括印制电路板（4）、陶瓷衬底（2）和半导体芯片（25）。印制电路板（4）具有绝缘材料（40）、构造在绝缘材料（40）中的凹部（44）以及第一金属化层（41，42），其部分地嵌入绝缘材料（40）中。第一金属化层（41，42）具有印制导线凸起（411，421），其伸入凹部（44）中。陶瓷衬底（2）具有介电的陶瓷绝缘载体（20）以及施加在绝缘载体（20）的上侧（20t）上的上衬底金属化部（21）。半导体芯片（25）布置在上衬底金属化部（21）上并且第一金属化层（41，42）在印制导线凸起（411，421）处与上衬底金属化部（21）机械地和导电地连接。

Description

带有印制电路板的半导体模块及其制造方法
技术领域
本发明涉及半导体模块。许多传统的半导体模块具有以注塑技术制造的、预制的壳体，该壳体被构造为壳体框架，在其中布置有半导体芯片。壳体框架的内部在此可以用硅酮浇注材料浇注。这种预制的半导体模块为了进一步的布线经常被安装在强电流印制电路板处。可选地，在强电流印制电路板上于是还可以安置驱动电路板用于操控处于半导体模块中的半导体芯片。该半导体模块和强电流印制电路板首先彼此无关地被制造并且稍后才相互连接。
背景技术
在另外的传统的半导体模块中，将半导体芯片直接加入到印制电路板中。为此，必须在印制电路板制造商处进行半导体芯片与印制电路板的连接，然而印制电路板制造商通常不能动用为此所需的经验，然而这些经验由于大多大面积的半导体芯片而对于制造在质量上高质量的连接一定是需要的。代替地，在半导体芯片和印制电路板之间的连接也可以在半导体模块的制造商处进行。但是印制电路板为了进一步处理于是必须连同处于其上的、未被保护的半导体芯片一起又被递送给印制电路板制造商，在那里例如还施加一个或多个预浸覆层（Prepreg_Lagen）。此外，半导体芯片的还未与印制电路板连接的端子必须被电镀地涂层，以便能够实现半导体芯片与印制电路板的要施加的另外的金属化覆层接触。然而当在印制电路板制造商处加工已经装备有半导体芯片的、部分完成的（teilfertig）印制电路板时存在损坏未被保护的半导体芯片的危险。此外，将电镀涂层施加到已经安装在部分完成的印制电路板的半导体芯片的端子上由于所需的沉积厚度而是非常昂贵的。
另外的问题在于，半导体芯片可以具有例如直至200W/cm2的非常高的热强度，使得所积累的热量由于在印制电路板技术中使用的环氧树脂的小（典型地＜1W/mK）的导热性而仅仅不充分地被导出。
发明内容
本发明的任务在于，提供半导体模块以及用于制造半导体模块的方法，该半导体模块具有简单并且由此成本低的结构并且其中在半导体芯片中积累的损耗热量可以良好地被导出。
该任务通过按照权利要求1的半导体模块以及通过按照权利要求17的用于制造半导体模块的方法来解决。本发明的扩展方案和改进方案是从属权利要求的主题。
半导体模块包括印制电路板和陶瓷衬底。印制电路板具有绝缘材料、构造在绝缘材料中的凹部、以及第一金属化层，所述第一金属化层部分地嵌入该绝缘材料中并且具有印制导线凸起，所述印制导线凸起伸入凹部中。在此，第一金属化层可以可选地在印制导线凸起的整个区域中从绝缘材料上被剥离。陶瓷衬底包含介电的陶瓷绝缘载体，以及施加到绝缘载体的上侧上的上衬底金属化部。在上衬底金属化部上以及由此也在陶瓷衬底上布置有半导体芯片。第一金属化层在印制导线凸起处与上衬底金属化部导电连接。
在用于制造半导体模块的方法中提供印制电路板和陶瓷衬底。印制电路板具有绝缘材料、构造在绝缘材料中的凹部、以及部分地嵌入到绝缘材料中并且具有印制导线凸起的第一金属化层，其中该印制导线凸起伸入到凹部中。同样，提供陶瓷衬底，其具有介电的陶瓷绝缘载体；以及上衬底金属化部，其施加到绝缘载体的上侧上。陶瓷衬底装备有半导体芯片，该半导体芯片布置在上衬底金属化部上。在第一金属化层和上衬底金属化部之间建立导电连接，其方式是，将第一金属化层在印制导线凸起处与上衬底金属化部导电连接。
本发明因此规定：印制电路板的印制导线的伸入到印制电路板的凹部中的印制导线凸起与陶瓷衬底的上衬底金属化部连接。由此产生如下可能性：将半导体芯片完全或部分地布置在凹部中，使得印制电路板构成在其中布置有半导体芯片的壳体。
“上衬底金属化部”在本发明意义上布置在绝缘载体的上侧之上。在此可以是、但不必强制性地是衬底的最上面的衬底金属化部。
这种半导体模块因此包括具有印制电路板和被装备有半导体芯片的陶瓷衬底的复合体。通过半导体芯片的该布置可以将在半导体模块运行期间在半导体芯片中积累的损耗热量出色地经由陶瓷衬底导出，因为陶瓷具有比在环氧树脂基础上的传统印制电路板明显更高的导热性。
此外，陶瓷衬底由于其安装在一个或多个印制导线凸起处而相对于印制电路板可移动地被安放，使得在将印制电路板安装在冷却体处时，陶瓷衬底在凹部的方向上被挤压，其中一个或多个印制导线凸起被预加应力并且引起陶瓷衬底向冷却体方向的压紧力。
本发明意义上的印制电路板可以可选地为强电流印制电路板，也即其中构造在印制电路板的金属化层之一中的至少一个印制导线具有至少105μm的厚度的印制电路板。尤其是上金属化层可以、但不必强制性地具有至少105μm的厚度。
在本发明中，具有陶瓷衬底和半导体芯片的复合体可以至少部分地布置在印制电路板的凹部中。
附图说明
下面借助实施例参照附图阐述本发明。其中：
图1示出带有按照本发明的半导体模块以及带有另外的可选组件的装置的分解图。
图2A示出按照图1的印制电路板的垂直断面。
图2B示出按照图2A的印制电路板的俯视图。
图3A示出装备有半导体芯片的陶瓷衬底的垂直断面。
图3B示出按照图3A的经装备的陶瓷衬底的俯视图。
图4示出在将经装备的陶瓷衬底安装在印制电路板的印制导线的印制导线凸起处之后按照图1的分解图。
图5A示出按照图4的以材料决定的方式（stoffschlüssig）与印制电路板连接的、经装备的陶瓷载体的垂直断面。
图5B示出按照图5A的装置的俯视图。
图6A示出在施加多个接合线之后按照图5A的装置，所述接合线中的每个接合线不仅被接合到上衬底金属化部上、而且被接合到印制电路板的金属化层上。
图6B示出按照图6A的装置的俯视图。
图7示出在其安装在冷却体处之后按照图6A的装置。
图8示出在将浇注材料至少填入到凹部中之后按照图7的装置。
图9A示出安装在印制电路板处的、装备有一个或多个半导体芯片的陶瓷衬底的另一实施例，其中在陶瓷衬底和印制电路板之间的间隙借助粘合焊瘤密封。
图9B示出按照图9A的装置的俯视图。
图10A示出在将浇注材料至少填入凹部中之后按照图9A的装置。
图10B示出按照图10A的装置的俯视图。
图11示出具有另外的可选组件的按照图10A的装置。
图12示出在其安装之后以及在将可选的控制电路板安装在凹部之上之后在图11中所示的组件。
图13示出如下装置，其与按照图12的装置的不同之处在于，控制电路板借助电插塞连接被固定在印制电路板处并且由此电连接到印制电路板上。
图14示出半导体模块装置的另一扩展方案，其中印制电路板的凹部被导电的盖覆盖，所述盖与印制电路板的印制导线导电连接。
图15示出半导体模块的扩展方案，该半导体模块具有冷却体，所述冷却体安装在印制电路板处并且其中在印制电路板和冷却体之间的间隙借助密封圈密封。
图16示出半导体模块的扩展方案，其中绝缘载体部分地布置在印制电路板的凹部内。
图17示出半导体模块的扩展方案，其中绝缘载体完全地布置在印制电路板的凹部内。
图18示出在安装在冷却体处之后的半导体模块，该半导体模块按照图16或17之一来构造。
借助不同的实施例阐述的特征可以以任意方式相互组合，只要没有另外说明或者只要不同特性的组合在技术上不相互排斥。
具体实施方式
图1示出半导体模块装置的分解图。该装置包括：陶瓷衬底2，其装备有一个或多个半导体芯片25；以及印制电路板4。所有其他的示出的组件彼此无关地分别是可选的。所述一个或多个半导体芯片25例如可以是MOSFET、IGBT、阻挡层-场效应晶体管、晶闸管、二极管或任意其他半导体器件。
陶瓷衬底2具有带有上侧20t和与上侧相对的下侧20b的介电的陶瓷绝缘载体20。绝缘载体20例如可以被构造为扁平的陶瓷小板，其中上侧20t和下侧20b表示按照面积最大的侧。
绝缘载体20例如可以是扁平的、平坦的陶瓷小板。合适的陶瓷材料的例子是氮化铝（AlN）、氧化铝（Al2O3）、氮化硅（Si3N4）、碳化硅（SiC）或氧化铍（BeO）。
陶瓷衬底2此外包括上衬底金属化部21以及可选的下衬底金属化部22，其中所述上衬底金属化部21被施加到上侧20t上，所述下衬底金属化部22被施加到下侧20b上。上衬底金属化部21可以未结构化或者如所示地被结构化为带有原则上任意走向的印制导线。下衬底金属化部也可以被结构化或者如所示地未结构化。此外，上衬底金属化部21可以通过陶瓷绝缘载体2相对于下衬底金属化部22电绝缘。
垂直方向v在此如已经阐述地在垂直于陶瓷绝缘载体20的下侧20b的方向上从下侧20b伸展至上侧20t。
上衬底金属化部21和/或下衬底金属化部22可以具有铜或者由铜制成，或者由带有高的铜含量的铜合金制成。同样，上衬底金属化部21和/或下衬底金属化部22可以具有铝或者由铝制成，或者由带有高的铝含量的铝合金制成。陶瓷衬底2可以不限于此地例如是DCB衬底（DCB=Direct Copper Bonding，直接铜接合）或者DAB衬底（DAB=Direct AluminumBonding，直接铝接合）或者AMB衬底（AMB=Active Metal Brazing, 活性金属钎焊）。
一个或多个半导体芯片25分别借助通过第一连接层31实现的材料决定的连接固定地与上衬底金属化部21连接。相应的连接在此可以是导电的，使得所涉及的半导体芯片25电连接到上衬底金属化部21上。
印制电路板4具有任意数量的金属化层41、42、43。这些金属化层41、42、43中的每个可以与其他所述金属化层的构型无关地被构造为连续的金属化层，而或者具有两个或更多个相互间隔的区段。在金属化层41、42、43至少之一中可以构造印制导线，其层厚至少为105μm。
在任何情况下，印制电路板4如在本发明的全部扩展方案中那样具有凹部44，在所述凹部中完全或部分地布置所述一个或多个半导体芯片25，使得印制电路板4也承担所述一个或多个半导体芯片25的壳体的功能。如图1中所示，凹部44可以被构造为印制电路板4的通孔。这意味着，凹部44穿通地延伸在印制电路板4的两个相对的侧之间。
印制电路板4可以是带有非陶瓷绝缘载体40的传统印制电路板。例如，绝缘材料可以具有例如环氧树脂和/或聚酰亚胺，或者其可以由环氧树脂和/或聚酰亚胺组成。但是原则上绝缘载体40也可以具有陶瓷材料或者由陶瓷材料制成。与绝缘材料的类型无关地，绝缘载体40可选地也可以具有玻璃纤维，所述玻璃纤维嵌入到绝缘材料、也即例如环氧树脂或聚酰亚胺或陶瓷材料中。绝缘载体40此外具有下侧40b以及与下侧40b相对的上侧40t，该上侧在制成的半导体模块中在垂直方向上与下侧40b相间隔。
此外，印制电路板4的金属化层41、42、43中至少之一具有带有印制导线凸起411的印制导线，所述印制导线凸起向凹部44内延伸。一个或多个这种印制导线凸起411被用于与装备有一个或多个半导体芯片25的陶瓷衬底2建立材料决定的和导电的连接，这借助第二连接层32来实现，和/或借助焊接连接来实现。第一金属化层41在此在每个印制导线凸起411的整个区域中完全从绝缘材料上剥离。这换句话说意味着，在第一金属化层41和绝缘载体40之间在印制导线凸起的任何一个处均不存在机械连接。
通过将所述一个或多个半导体芯片25安装在陶瓷衬底2上，可以将在所述一个或多个半导体芯片25中积累的损耗热量经由陶瓷衬底2向冷却体1方向导出。冷却体1稍后在印制电路板4处的安装可以借助连接装置、例如一个或多个连接螺栓77实现。为此，连接螺栓77中的每个被引导穿过构造在印制电路板4中的安装孔47并且旋拧到构造在冷却体1中的螺孔17中。但是，代替螺旋连接，可以利用其他任意的连接技术来实现在印制电路板4和冷却体1之间的连接。
可选地，半导体模块可以具有驱动电路板53，其包含另外的印制电路板5，其被配备有装备件55。驱动电路板53可以用于以电的方式操控安装在陶瓷衬底2上的一个或多个半导体芯片25。
印制电路板4此外可以被用于将电容器9、例如中间回路电容器与半导体芯片25导电连接。为此，中间回路电容器9可以具有电端子96，所述电端子可以被构造为连接引脚并且分别被***到印制电路板4的电连接孔46中。电端子96的固定例如可以借助螺母86来实现，所述螺母被旋拧到所涉及的连接引脚96上。
代替作为简单的连接引脚，电端子96也可以被构造为带有旋拧孔的螺旋端子，其相应地借助引导穿过旋拧孔以及穿过连接孔46之一的螺栓并且然后借助螺母86与印制电路板4拧紧。
这样的连接技术例如针对电负载6被示出，该负载具有带有旋拧孔65的端子61。为了建立端子61与印制电路板4的导电连接使用连接装置75，该连接装置例如可以被构造为螺栓，其被引导穿过旋拧孔65和穿过连接孔45。之后，螺母85被旋拧到连接螺栓75上，使得端子61固定地与印制电路板4连接。
图2A再次示出按照图1的印制电路板4，图2B示出印制电路板4的俯视图。如由图2A和2B得知的那样，印制电路板4也可以具有多个、原则上任意数量的印制导线凸起411，它们分别伸入到凹部44中。这些印制导线凸起411中的每个都可以稍后与装备有一个或多个半导体芯片25的陶瓷衬底2材料决定地和导电地连接。通过这些连接可以将经装备的陶瓷衬底2以机械以及电的方式与印制电路板连接。在半导体模块运行时，不同的凸起411可以处于不同的而或者处于相同的电势上，或者两个或更多个不同的凸起可以处于第一电势上，而至少一个另外的凸起可以处于与第一电势不同的第二电势上。
如此外由图2B得知的，印制电路板4的金属化层41、42、43可以具有印制导线432，所述印制导线环状地闭合并且围绕凹部44伸展。可选地，印制导线432的环状闭合的表面可以露出。
此外，印制电路板4可以具有一个或多个印制导线433，其可以被构造在印制电路板4的同一或不同的金属化层41、42、43中并且可以通过线接合被接合到在稍后的接合线上。
图3A再次在横截面中示出装备有一个或多个半导体芯片25的陶瓷衬底2。图3B在俯视图中示出按照图3A的装置。每个半导体芯片25可以可选地为直立器件，也即是以下器件，即其中负载电流在半导体芯片25的半导体本体的彼此相对的侧之间流过该半导体芯片25。为此，半导体芯片25可以具有第一负载端子251，其被构造在所涉及的半导体芯片25的半导体本体的背离陶瓷衬底2的上侧处；以及具有第二负载端子252，其被构造在所涉及的半导体芯片25的半导体本体的朝向陶瓷衬底2的侧处。在这种直立半导体芯片25情况下，第二负载端子252借助第一连接层31与上衬底金属化部21材料决定地以及导电地固定连接。
只要半导体芯片25是可控的半导体器件，则可选地可以存在控制端子253、例如栅极端子或基极端子。这种控制端子253如所示地可以处于所涉及的半导体芯片25的背离陶瓷衬底2的侧处，代替地也可以处于半导体芯片25的朝向陶瓷衬底2的侧处。
在陶瓷衬底2上实现的电路原则上是任意的。该电路例如可以具有半桥，其中负载分段、例如漏极-源极分段由两个或更多个可控的半导体芯片25电串联。在此，将在第一负载端子251和第二负载端子252之间的电分段看为负载分段。负载分段分别可以经由所属的控制端子253、例如栅极端子或基极端子被控制，例如接通和/或关断。
图4再次示出按照图1的图示，区别在于：印制电路板4在所述一个或多个印制导线凸起411处借助导电的第二连接层32材料决定地以及导电地与上衬底金属化部21连接。导电的第二连接层32在此可以在完成导电连接之后直接接触所涉及的印制导线凸起411以及上衬底金属化部21。代替于第二连接层32，一个或多个印制导线凸起411也可以分别与上衬底金属化部21焊接。就此而言要指出的是，虽然上衬底金属化部21如所示地可以是最上面的金属化部，但是不必强制性地是这种情况。表述“上衬底金属化部”仅仅表明，它涉及处于陶瓷绝缘载体20的上侧20t上的金属化部。此外，在两个或更多个印制导线凸起411的情况下以及在带有两个或更多个上衬底金属化部的陶瓷衬底2的情况下存在如下可能性：将这些印制导线凸起411中的不同的印制导线凸起分别与上衬底金属化部中的另外的上衬底金属化部导电连接，而且利用所述连接技术中的任何一种（与连接层32的材料决定的连接或者通过焊接）。
一旦存在复合体，其中印制电路板4在所述一个或多个印制导线凸起411处借助导电的第二连接层32或通过焊接如所阐述地材料决定地并且导电地与陶瓷衬底2连接，则印制电路板4如所阐述地构成半导体芯片25中的至少一个的壳体。
这意味着，所涉及的半导体芯片25与复合体是否安装在冷却体1处无关地至少部分地、可选也完全地布置在印制电路板4的凹部44内。当半导体芯片25仅仅部分地布置在凹部44中时，（虚拟的）平面E-E切割半导体芯片25，该平面垂直于垂直方向v伸展并且被置于绝缘载体40的下侧40b处。另外，当半导体芯片25完全地布置在凹部44中时，该半导体芯片在垂直方向v上处于该平面E-E之上以及（虚拟的）平面F-F之下，该平面F-F垂直于垂直方向v伸展并且被置于绝缘载体40的上侧40t处。
图5A再次示出已经在图4中示出的带有印制电路板4和装备有一个或多个半导体芯片25的陶瓷衬底2的复合体。图5B示出按照图5A的装置的俯视图。
在另一步骤中，该另一步骤因此在图6A中以横截面示出或者在图6B中以俯视图示出，按照图5A和5B的装置可以被配备有一个或多个接合线92、93，其中的每个在第一接合部位处被接合到印制电路板4的印制导线433上，并且在第二接合部位处被接合到衬底金属化部21上或者被接合到第一负载端子251上（参见图5B）或被接合到控制端子253上（参见图5B）。“接合”在此意味着“线接合”，其中接合线92、93分别直接被接合到所涉及的印制导线433上或者直接被接合到所涉及的衬底金属化部21或第一负载端子251或控制端子253上。
可选地，还可以设置另外的接合线91，其仅仅用于在陶瓷衬底2上实现的电路的内部布线。接合线91因此在印制电路板4上不具有接合部位。因此，接合线91可以在任意时刻被接合到装备有一个或多个半导体芯片25的陶瓷衬底2上。接合线91的接合因此可以在将印制电路板4在所述一个或多个印制导线凸起411处借助第二连接层32与装备有一个或多个半导体芯片25的陶瓷衬底2连接之前或之后实现。
图7示出在借助连接装置77将冷却体1安装在带有印制电路板4、装备有一个或多个半导体芯片25的陶瓷衬底2和第二连接层32的复合体处之后按照图6A的装置。
可选地，印制电路板4和冷却体1可以借助粘合层38相互粘合。在此，粘合层38可以不间断地从冷却体1延伸直至印制电路板4。此外，粘合层38可以被构造为环状闭合的层，该层环状地包围凹处44（参见图1）。该粘合层38可以用于将冷却体1安装或预安装在印制电路板4处和/或用于密封在印制电路板4和冷却体1之间的间隙。
如图7此外可以得出的，冷却体1可以可选地具有凹处14，陶瓷衬底2在将冷却体1安装在印制电路板4处之后完全地或至少部分地布置在该凹处中。
如图8中所示地，可以将浇注材料36填入到凹部44中，使得浇注材料36因此至少部分地布置在凹部44中并且从陶瓷绝缘载体20的上侧20t延伸直至一个或多个半导体芯片25上方，使得所述一个或多个半导体芯片25分别被浇注材料36覆盖并且可选地接合线91至93也被覆盖。浇注材料36例如可以是凝胶，例如硅酮凝胶。浇注材料36用于提高半导体模块的电绝缘强度。在图8中，虚线地示出了通过浇注材料36掩盖的接合线91、92、93。
如从按照图8的装置同样可以得出的，浇注材料36也可以延伸至冷却体1并且与该冷却体1接触。
下面参照图9A至12来阐述用于半导体模块或半导体模块装置的另一实施例。在按照图5A和5B构成的并且可以以同样的方式制造的半导体模块情况下，如参照在前的图已经阐述地，带有装备有一个或多个半导体芯片25的陶瓷衬底2、印制电路板4和第二连接层32的复合体在陶瓷衬底2和印制电路板4之间具有间隙24。在接着将浇注材料35填入到凹部44中（参见图1）时，浇注材料36将会通过间隙24流出。为了对此进行防止，可以借助粘合焊瘤35密封间隙24。制造粘合焊瘤35的粘合剂的粘性在此选择得如此高，使得间隙24通过粘合剂来密封。图9B示出按照图9A的装置的俯视图。
在制造了粘合焊瘤35之后，浇注材料36（如已经阐述的）可以被填入到凹部44中，这因此在图10A中以横截面示出并且在图10B中以俯视图示出。在浇注材料36被完全填入之后，该浇注材料至少从绝缘载体20的上侧20t（参见图1）延伸至一个或多个半导体芯片25上方。可选地，全部的接合线91、92、93（参见图9A和9B）也可以如也在本发明的全部其他扩展方案中那样地可选地完全由浇注材料36覆盖。
图11结合其他组件地再次示出按照图10A的半导体模块，这些组件可以分别可选地被安装在半导体模块处。所有这些组件已经参照图1至8被阐述过。它们可以以同样的方式被固定在半导体模块上。图12示出在将其他组件安装在半导体模块处之后的半导体模块装置。与按照图8的半导体模块情况下不同地，浇注材料36这里不延伸直至冷却体1。但是，浇注材料36接触粘合焊瘤35。
图13示出另一实施例。该实施例与按照图12的实施例的不同之处在于，可选的驱动电路板53以电的方式借助插塞连接器78与印制电路板4电连接，所述插塞连接器分别***到印制电路板4的孔中以及***到驱动电路板53的孔中。此外，驱动电路板53可以借助第四连接层34与印制电路板4以材料决定的方式连接。在此情况下，第四连接层34不间断地从印制电路板4延伸直至驱动电路板53。第四连接层例如可以被构造为导电的或电绝缘的粘合剂。
接着参照图14还阐述本发明的另一可能的扩展方案。在此情况下，当在装备有一个或多个半导体芯片25的陶瓷衬底2和印制电路板4之间建立了材料决定的连接之后，凹部44（参见图1）用导电的层59覆盖。该导电的层例如可以是金属层。导电的层59可以被构造为闭合的层。所述层可以材料决定地借助连接层（其例如可以通过焊合（Löten）或通过烧结来制造）与印制电路板4的金属化层41、42、43之一（这里：43）、特别是与环状的印制导线432连接。导电的层59可以可选地与地连接，以便在运行半导体模块时减少干扰辐射的发射，所述干扰辐射尤其是可能通过半导体芯片25的开关过程和与其联系的线路电感引起。该装置在此可以被构成为使得陶瓷衬底2完全地布置在导电的层59和冷却体1之间，和/或导电的层59完全覆盖印制电路板4的背离陶瓷衬底2的上侧4t处的凹部45。
这种导电的层59也可以在本发明的全部其他扩展方案中存在，而且与是否存在可选的驱动电路板53无关地存在。只要设置有驱动电路板53，导电的层59就可以布置在该驱动电路板和陶瓷衬底2之间。代替于与陶瓷衬底2分离的导电的层59，也可以通过下衬底金属化部22来给定导电的层59。
导电的层59在印制电路板4处的安装可以在将浇注材料36填入到凹部44中之前进行，但是也可以在之后进行。在首先提及的情况下，导电的层可以具有用于将浇注材料36填入到凹部44中的填入孔。在填入之后，该填入孔可以被封闭。
图15示出半导体模块的另一扩展方案。这里，密封圈37被用于密封在印制电路板4和冷却体1之间的间隙。密封圈37在此情况下不仅靠近印制电路板4而且靠近冷却体。密封圈37在稍后将浇注材料36填入到凹部44中时防止浇注材料36通过在印制电路板4和冷却体1之间存在的间隙14流出。在将浇注材料36填入之后，该浇注材料不仅延伸直至冷却体1而且延伸直至密封圈37。
此外，在本发明的全部扩展方案中，浇注材料36可以在填入到凹部44中之后延伸直至印制电路板4、尤其是也直至其绝缘材料40。
在图1至14的扩展方案中，陶瓷衬底2分别至少部分地布置在冷却体1的凹处13中。但是，即使带有印制电路板4和装备有一个或多个半导体芯片25的陶瓷衬底2的复合体安装在冷却体1的平坦的安装面处时，这些扩展方案也可以被实现。装备有一个或多个半导体芯片25的陶瓷衬底在此可以在安装期间完全被压入到凹部44中。
在本发明的全部扩展方案中，可以用小的力相对于印制电路板4抗回弹力地将陶瓷衬底2从其静止位置中推移出。该回弹力在此可以由作为弹簧起作用的印制导线凸起411引起，和/或通过粘合焊瘤35引起，其中通过所述粘合焊瘤35将在陶瓷衬底2和印制电路板4之间的间隙35密封。在本发明的全部扩展方案中，可以将半导体模块构成为，使得当陶瓷衬底2相对于印制电路板4在垂直方向v上偏转1mm时，大于10N（牛顿）和/或小于60N的回弹力作用于陶瓷衬底2上。垂直方向v在此在垂直于陶瓷的绝缘载体20的下侧20b的方向上从下侧20b伸展至上侧20t。通过保持10N的下限，在将半导体模块安装在冷却体处时陶瓷衬底2足够强地被挤压到冷却体上。通过保持60N的上限确保：陶瓷衬底2相对于印制电路板4具有足够的可移动性，使得在半导体模块中在其安装在冷却体处时不出现过大的机械应力。
为了印制电路板4不以过大的对抗力抵抗经装备的陶瓷衬底2在垂直方向v上的移动，可以如在图1中示例性示出地那样确定陶瓷绝缘载体20的尺寸为，使得该陶瓷绝缘载体在每个与垂直方向v垂直的水平方向r上分别具有宽度w20，其小于凹部44在同一水平方向r上具有的宽度w44。
图16还示出半导体模块的扩展方案，其中当半导体模块还没有安装在冷却体处时，陶瓷的绝缘载体20部分地布置在印制电路板4的凹部44中。相应地，图17示出半导体模块的一种扩展方案，其中当半导体模块还没有安装在冷却体处时，陶瓷的绝缘载体20完全地布置在印制电路板4的凹部44中。图18最后示出在功率半导体模块安装在冷却体1处之后按照图16或17构成的功率半导体模块。这里可以看出，在将装备有一个或多个半导体芯片25的陶瓷衬底2安装在冷却体1处之后，陶瓷衬底2可以完全处于印制电路板4的凹部44内。这意味着，不仅所述一个或多个半导体芯片25而且陶瓷衬底2在垂直方向v上都处于平面E-E之上以及平面F-F之下。
此外，图16至18与此无关地示出，装备有一个或多个半导体芯片25的陶瓷衬底2可以被安装在印制电路板4的任意的金属化层42的印制导线凸起421处。在每种情况下，在其处安装经装备的陶瓷衬底2的所述一个或多个印制导线凸起421伸入到印制电路板4的凹部44中。
同样，在本发明的所有扩展方案中，安装在陶瓷衬底2上的半导体芯片25中的至少一个、每个或者全部可以垂直于垂直方向v与印制电路板4的绝缘材料40具有至少3mm的距离d25，这示例性地在图4中示出。该准则可以与半导体模块是否安装在冷却体1处无关地适用。
本发明的半导体模块的优点在于，印制电路板4尤其是用作用于一个或多个半导体芯片25的壳体。由此可以在本发明的半导体模块情况下放弃除了印制电路板4之外还设置塑料壳体，该塑料壳体至少环状地包围所述一个或多个半导体芯片25。

Claims (22)

1.半导体模块，包括：
印制电路板（4），该印制电路板具有绝缘材料（40）、构造在绝缘材料（40）中的凹部（44）、以及第一金属化层（41，42），所述第一金属化层部分地嵌入该绝缘材料（40）中并且具有印制导线凸起（411，421），所述印制导线凸起伸入凹部（44）中；
陶瓷衬底（2），该陶瓷衬底具有介电的、陶瓷的绝缘载体（20）以及施加到绝缘载体（20）的上侧（20t）上的上衬底金属化部（21）；以及
半导体芯片（25），其布置在上衬底金属化部（21）上；
其中所述第一金属化层（41，42）在印制导线凸起（411，421）处与上衬底金属化部（21）机械地并且导电地连接。
2.根据权利要求1所述的半导体模块，其中在所述印制导线凸起（411，421）和所述上衬底金属化部（21）之间的导电连接被构造为材料决定的连接并且借助导电的连接层（32）实现，所述导电的连接层直接接触所述印制导线凸起（411，421）以及所述上衬底金属化部（21）。
3.根据权利要求2所述的半导体模块，其中所述连接层（32）被构造为焊料层，或者被构造为具有经烧结的金属粉末的层，或者被构造为粘合层。
4.根据权利要求1至3之一所述的半导体模块，其中
所述凹部（44）被构造为所述印制电路板（4）的通孔；以及
所述印制电路板（4）构成环状的壳体，该壳体包围半导体芯片（25）。
5.根据权利要求1至3之一所述的半导体模块，其中
所述上侧（20t）在垂直于下侧（20b）的垂直方向（v）上与上侧（20t）相间隔；以及
所述陶瓷的绝缘载体（20）被确定尺寸为，使得该陶瓷的绝缘载体在每个与垂直方向（v）垂直的水平方向（r）上分别具有宽度（w20），其小于所述凹部（44）在同一水平方向（r）上所具有的宽度（w44）。
6.根据权利要求1至3之一所述的半导体模块，其中
陶瓷衬底（2）具有与上侧（20t）相对的下侧（20b）；
该陶瓷衬底（2）关于所述印制电路板（4）具有静止位置；以及
当所述陶瓷衬底（2）相对于印制电路板（4）在垂直方向（v）上被偏转1mm时，大于10N和/或小于60N的回弹力作用于该陶瓷衬底（2），其中所述垂直方向垂直于下侧（20b）地从下侧（20b）伸展至上侧（20t）。
7.根据权利要求1至3之一所述的半导体模块，具有浇注材料（36），该浇注材料至少部分地布置在凹部（44）中并且从上侧（20t）延伸直至半导体芯片（25）上方，使得半导体芯片（25）由浇注材料（36）覆盖。
8.根据权利要求7所述的半导体模块，具有接合线（91、92、93），其通过线接合直接接合到该陶瓷衬底（2）的金属化部（21）和/或直接接合到半导体芯片（25）的负载端子（251）上，其中浇注材料（36）从上侧（20t）延伸直至接合线（91、92、93）上方，使得接合线（91、92、93）由浇注材料（36）覆盖。
9.根据权利要求7所述的半导体模块，其中所述浇注材料（36）是硅酮凝胶。
10.根据权利要求7所述的半导体模块，其中在陶瓷衬底（2）和印制电路板（4）之间的间隙（24）通过环状闭合的粘合焊瘤（35）完全密封。
11.根据权利要求10所述的半导体模块，其中所述浇注材料（36）接触所述粘合焊瘤（35）。
12.根据权利要求7所述的半导体模块，具有冷却体（1）、密封圈（37），所述密封圈不仅靠近冷却体（1）而且靠近印制电路板（4），其中所述浇注材料（36）接触密封圈（35）。
13.根据权利要求7所述的半导体模块，其中所述印制导线凸起（411，421）嵌入所述浇注材料（36）中。
14.根据权利要求7所述的半导体模块，其中所述浇注材料（36）延伸直至印制电路板（4）并且碰触绝缘材料（40）。
15.根据权利要求1至3之一所述的半导体模块，其中所述半导体芯片（25）至少部分或者完全地布置在所述凹部（44）中。
16.根据权利要求1至3之一所述的半导体模块，具有接合线（92，93，94），所述接合线
在第一接合部位处通过线接合被直接接合到陶瓷衬底（2）的金属化部（21）上或者被直接接合到所述半导体芯片（25）的负载端子（251）上，并且
在第二接合部位处通过线接合被直接接合到所述印制电路板（4）的金属化层（42）上。
17.用于制造半导体模块的方法，具有步骤：
提供印制电路板（4），该印制电路板具有绝缘材料（40）、构造在绝缘材料（40）中的凹部（44）、以及第一金属化层（41，42），所述第一金属化层部分地嵌入该绝缘材料（40）中并且具有印制导线凸起（411，421），所述印制导线凸起伸入凹部（44）中；
提供陶瓷衬底（2），该陶瓷衬底具有介电的、陶瓷的绝缘载体（20）以及施加到绝缘载体（20）的上侧（20t）上的上衬底金属化部（21），并且该陶瓷衬底（2）被装备有布置在所述上衬底金属化部（21）上的半导体芯片（25）；
在所述第一金属化层（41，42）和上衬底金属化部（21）之间建立导电连接，其方式是，将第一金属化层（41，42）在所述印制导线凸起（411，421）处与所述上衬底金属化部（21）机械地并且导电地连接。
18.根据权利要求17所述的方法，其中借助导电的连接层（32）来实现在所述第一金属化层（41，42）和上衬底金属化部（21）之间的导电连接的建立，所述连接层在完成所述导电连接之后直接接触印制导线凸起（411，421）以及上衬底金属化部（21）。
19.根据权利要求17所述的方法，其中通过焊接来实现在所述第一金属化层（41，42）和上衬底金属化部（21）之间的导电连接的建立，使得所述印制导线凸起（411，421）在完成所述导电连接之后直接接触上衬底金属化部（21）。
20.根据权利要求17至19之一所述的方法，其中在陶瓷衬底（2）和印制电路板（4）之间的间隙（24）借助环状闭合的粘合焊瘤（35）来完全密封，并且之后将浇注材料（36）填入到凹部（44）中，使得所述浇注材料
从上衬底金属化部（21）延伸直至半导体芯片（25）上方，使得半导体芯片（25）由浇注材料（36）覆盖；
接触所述粘合焊瘤（35）；并且
所述印制导线凸起（411，421）嵌入到所述浇注材料中。
21.根据权利要求17至19之一所述的方法，具有另外的步骤：
提供冷却体（1）；
将密封圈（37）布置在冷却体（1）和印制电路板（4）之间，使得所述密封圈（37）不仅靠近冷却体（1）而且靠近印制电路板（4），
将浇注材料（36）填入所述凹部（44），使得
-所述浇注材料（36）从冷却体（1）延伸直至半导体芯片（25）上方并且半导体芯片（25）由浇注材料（36）覆盖；
-所述浇注材料（36）接触密封圈（37）；并且
-所述印制导线凸起（411，421）嵌入到浇注材料（36）中。
22.根据权利要求17至19之一所述的方法，其中制成的半导体器件包括按照权利要求1至16之一所述的半导体模块。
CN201410516578.2A 2013-09-30 2014-09-30 带有印制电路板的半导体模块及其制造方法 Active CN104517909B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102013219833.7 2013-09-30
DE102013219833.7A DE102013219833B4 (de) 2013-09-30 2013-09-30 Halbleitermodul mit leiterplatte und vefahren zur hertellung eines halbleitermoduls mit einer leiterplatte

Publications (2)

Publication Number Publication Date
CN104517909A CN104517909A (zh) 2015-04-15
CN104517909B true CN104517909B (zh) 2017-12-15

Family

ID=52673065

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410516578.2A Active CN104517909B (zh) 2013-09-30 2014-09-30 带有印制电路板的半导体模块及其制造方法

Country Status (3)

Country Link
US (1) US9609748B2 (zh)
CN (1) CN104517909B (zh)
DE (1) DE102013219833B4 (zh)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102015101086B4 (de) * 2015-01-26 2018-04-12 Infineon Technologies Ag Leistungshalbleitermodulanordnung
DE102015115271B4 (de) 2015-09-10 2021-07-15 Infineon Technologies Ag Elektronikbaugruppe mit entstörkondensatoren und verfahren zum betrieb der elektronikbaugruppe
EP3217774B1 (en) * 2016-03-08 2018-06-13 ABB Schweiz AG Semiconductor module
CN108257922A (zh) * 2016-12-29 2018-07-06 比亚迪股份有限公司 一种散热基板及其制备方法和应用以及电子元器件
CN108257923A (zh) * 2016-12-29 2018-07-06 比亚迪股份有限公司 一种散热基板及其制备方法和应用以及电子元器件
JP7030844B2 (ja) * 2017-05-02 2022-03-07 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト 露出した端子領域を有する樹脂封止パワー半導体モジュール
JP7221930B2 (ja) * 2017-07-12 2023-02-14 ヒタチ・エナジー・スウィツァーランド・アクチェンゲゼルシャフト パワー半導体モジュール
US10283447B1 (en) * 2017-10-26 2019-05-07 Infineon Technologies Ag Power semiconductor module with partially coated power terminals and method of manufacturing thereof
EP3531806B1 (de) * 2018-02-26 2020-03-25 ZKW Group GmbH Elektronische leiterplattenbaugruppe für hochleistungsbauteile
US11224117B1 (en) * 2018-07-05 2022-01-11 Flex Ltd. Heat transfer in the printed circuit board of an SMPS by an integrated heat exchanger
US11294435B2 (en) * 2018-12-14 2022-04-05 Dell Products L.P. Information handling system high density motherboard
EP3770962A1 (en) * 2019-07-26 2021-01-27 Infineon Technologies AG Semiconductor module arrangement
DE102019132685B4 (de) * 2019-12-02 2022-05-25 Audi Ag Elektrische Schaltungsanordnung umfassend eine Erregerschaltung und eine Inverterschaltung und Kraftfahrzeug
DE102021100717A1 (de) * 2021-01-15 2022-07-21 Infineon Technologies Ag Package mit eingekapselter elektronischer Komponente zwischen einem Laminat und einem thermisch leitfähigen Träger
DE102021006617A1 (de) 2021-07-01 2023-01-05 Vitesco Technologies Germany Gmbh Verfahren zur Herstellung eines Leistungshalbbrückenmoduls, Leistungshalbbrückenmodul, Leistungsinverter mit einem Leistungshalbbrückenmodul
DE102021206935B4 (de) 2021-07-01 2024-01-25 Vitesco Technologies Germany Gmbh Leistungshalbbrückenmodul, Leistungsinverter, Verfahren zur Herstellung eines Leistungshalbbrückenmoduls
DE102021208497A1 (de) 2021-08-05 2023-02-09 Vitesco Technologies Germany Gmbh Leistungsschaltung
CN113758328B (zh) * 2021-08-13 2022-06-17 中南大学 一种含铜/金刚石复合构型吸液芯的复合vc散热器及其制备方法
DE102022206302A1 (de) 2022-06-23 2023-07-06 Zf Friedrichshafen Ag Halbbrückenmodul und verfahren zum montieren eines halbbrückenmoduls
DE102022118268A1 (de) 2022-07-21 2024-02-01 Semikron Elektronik Gmbh & Co. Kg Baugruppe mit einem Kunststoffformkörper und einer Mehrzahl von Lastanschlusselementen und Leistungshalbleitereinrichtung hiermit
DE102022207850A1 (de) 2022-07-29 2024-02-01 Vitesco Technologies Germany Gmbh Leistungselektronikmodul und Inverter mit einem Leistungselektronikmodul
DE102022208289B3 (de) * 2022-08-09 2023-12-21 Vitesco Technologies GmbH Elektrische Vorrichtung, Verfahren zum Herstellen einer elektrischen Vorrichtung
DE102022120294A1 (de) * 2022-08-11 2024-02-22 Rolls-Royce Deutschland Ltd & Co Kg Leiterplattenanordnung
CN117810128B (zh) * 2023-12-30 2024-05-24 医顺通信息科技(常州)有限公司 一种rfid腕带芯片衬底接合装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4524238A (en) * 1982-12-29 1985-06-18 Olin Corporation Semiconductor packages
US4784974A (en) * 1982-08-05 1988-11-15 Olin Corporation Method of making a hermetically sealed semiconductor casing
JP2003282751A (ja) * 2002-03-20 2003-10-03 Sumitomo Metal Electronics Devices Inc 高周波用パッケージならびに高周波用パワーモジュール基板及びその製造方法
CN101848773A (zh) * 2007-11-27 2010-09-29 松下电器产业株式会社 压电设备、使用它的电子设备及汽车

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005054543A1 (de) * 2005-11-14 2007-05-31 Peter Köllensperger Halbleiterschalter mit integrierter Ansteuerschaltung
US8273602B2 (en) * 2008-03-11 2012-09-25 Stats Chippac Ltd. Integrated circuit package system with integration port
US20140291001A1 (en) * 2010-11-22 2014-10-02 Bridge Semiconductor Corporation Method of making hybrid wiring board with built-in stiffener and interposer and hybrid wiring board manufactured thereby
US8652860B2 (en) * 2011-01-09 2014-02-18 Bridgelux, Inc. Packaging photon building blocks having only top side connections in a molded interconnect structure
US9006031B2 (en) * 2011-06-23 2015-04-14 Stats Chippac, Ltd. Semiconductor device and method of forming EWLB package with standoff conductive layer over encapsulant bumps
EP2850649A4 (en) * 2012-05-17 2015-12-23 Eagantu Ltd THREE-DIMENSIONAL MODULES FOR ELECTRONIC INTEGRATION
US9799590B2 (en) * 2013-03-13 2017-10-24 STATS ChipPAC Pte. Ltd. Semiconductor device and method of using partial wafer singulation for improved wafer level embedded system in package

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4784974A (en) * 1982-08-05 1988-11-15 Olin Corporation Method of making a hermetically sealed semiconductor casing
US4524238A (en) * 1982-12-29 1985-06-18 Olin Corporation Semiconductor packages
JP2003282751A (ja) * 2002-03-20 2003-10-03 Sumitomo Metal Electronics Devices Inc 高周波用パッケージならびに高周波用パワーモジュール基板及びその製造方法
CN101848773A (zh) * 2007-11-27 2010-09-29 松下电器产业株式会社 压电设备、使用它的电子设备及汽车

Also Published As

Publication number Publication date
DE102013219833B4 (de) 2020-02-13
DE102013219833A1 (de) 2015-04-02
US9609748B2 (en) 2017-03-28
US20150092380A1 (en) 2015-04-02
CN104517909A (zh) 2015-04-15

Similar Documents

Publication Publication Date Title
CN104517909B (zh) 带有印制电路板的半导体模块及其制造方法
US5767573A (en) Semiconductor device
US9171773B2 (en) Semiconductor device
CN106486431B (zh) 具有增强的热耗散的电子功率模块及其制造方法
CN105765716B (zh) 功率半导体模块和复合模块
US8569890B2 (en) Power semiconductor device module
CN106252335B (zh) 半导体模块、半导体模块装置和操作半导体模块的方法
CN107403773B (zh) 功率模块及其制造方法、逆变器和车辆驱动***
CN104620372B (zh) 半导体装置
CN107210238A (zh) 功率模块
CN104637832B (zh) 半导体装置及其制造方法
JP6816825B2 (ja) 半導体装置、電力変換装置および半導体装置の製造方法
JP6358129B2 (ja) 電力変換装置
US10879222B2 (en) Power chip integration module, manufacturing method thereof, and double-sided cooling power module package
JPWO2018185974A1 (ja) 半導体装置およびその製造方法、ならびに電力変換装置
CN104303299B (zh) 半导体装置的制造方法及半导体装置
JP6149932B2 (ja) 半導体装置
CN104392985A (zh) 包括衬底的多芯片器件
US20150145123A1 (en) Power semiconductor module and method of manufacturing the same
KR20150108683A (ko) 반도체모듈 패키지 및 그 제조 방법
US20220051960A1 (en) Power Semiconductor Module Arrangement and Method for Producing the Same
CN104037152A (zh) 芯片载体结构、芯片封装及其制造方法
JP6952889B2 (ja) パワー半導体モジュール及びその製造方法並びに電力変換装置
CN106898590A (zh) 功率半导体装置及其制造方法
US6982482B2 (en) Packaging of solid state devices

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant