CN111244104A - Sonos存储器及其制作方法 - Google Patents

Abstract

本发明提供一种SONOS存储器及其制作方法。所述SONOS存储器的制作方法包括提供半导体基底，再刻蚀半导体基底上依次形成的ONO层、栅氧化层和栅极材料层，得到存储管栅极叠层和选择管栅极叠层，然后在各栅极叠层侧面形成侧墙，再在露出的半导体基底表面上形成外延层，接着在外延层表面以及存储管栅极叠层和选择管栅极叠层的上表面形成金属硅化物层。由于在外延层上形成金属硅化物层，金属硅化物层与各栅极叠层下的沟道区不在同一高度上，可以避免因金属硅化物扩延导致的存储器沟道区漏电，从而可以避免由于沟道区漏电干扰而导致的存储器失效的问题，可以提升SONOS存储器的可靠性和生产良率。本发明还提供一种SONOS存储器。

Description

SONOS存储器及其制作方法

技术领域

本发明涉及半导体领域，尤其涉及一种SONOS存储器及其制作方法。

背景技术

闪存(Flash memory)是基于可擦可编程序只读存储器(EPROM)、电可擦可编程只读存储器(EEPROM)发展起来的一种非易失性存储器，它具有价格便宜、工艺相对简单、可方便快速的进行多次擦写的特点，自问世以来，闪存在存储领域得到了广泛的应用。但由于具有浮栅结构的闪存在读写和擦除的过程中需要高压操作，而互补金属氧化物半导体(CMOS)不需要高压操作，且闪存是具有浮栅和控制栅的双层多晶硅结构，CMOS为单层多晶硅结构，因此，闪存与CMOS器件的整合难度大并且工艺复杂。而SONOS(Silicon-Oxide-Nitride-Oxide-Silicon)技术可以很好的兼容CMOS工艺，只要在逻辑平台的基础上嵌入SONOS存储器即可，并且SONOS存储器的操作电压较低，成本较低，在制造、使用和成本方面都极具竞争力。

图1为现有的一种SONOS存储器的剖面示意图。如图1所示，SONOS存储器包括半导体基底101，半导体基底101表面包括存储管区101a、选择管区101b以及位于存储管区101a和选择管区101b之间的节间区(inter-node区)101c，存储管区101a表面上形成有包括ONO(Oxide-Nitride-Oxide)层102和第一栅极材料层104a的存储管栅极叠层，选择管区101b上形成有包括栅氧化层(IO gate oxide)103和第二栅极材料层104b的选择管栅极叠层，在节间区101c上形成有金属硅化物层(Silicide)106。在SONOS存储器制造过程中，由于存储管栅极叠层中的ONO层102和选择管栅极叠层中的栅氧化层103经多道工艺分开单独形成，其中包括经过多道表面清洗和刻蚀工艺，会消耗选择管区101b的半导体基底表面的硅，使得选择管区101b的半导体基底表面略低于存储管区101a的半导体基底表面，即节间区101c的半导体基底表面不平坦区，存在台阶形貌。发明人研究发现，由于节间区表面不平坦，如图2a和图2b中黑色圈位置，形成于节间区上的金属硅化物层容易产生金属硅化物扩延(Silicide Piping)，即金属硅化物容易扩散延伸到存储管栅极叠层和选择管栅极叠层下的沟道区，破坏沟道区边缘形成的PN结，导致沟道区的漏电增加，SONOS存储器会因漏电干扰而失效，降低了SONOS存储器的可靠性，生产良率也会受到影响。

发明内容

本发明提供一种SONOS存储器及其制作方法，以解决因节间区上的金属硅化物扩延而导致的SONOS存储器沟道区漏电增加，SONOS存储器因漏电干扰而失效的问题。

为了解决上述问题，本发明一方面提供一种SONOS存储器的制作方法，所述SONOS存储器的制作方法包括：

提供半导体基底，所述半导体基底表面包括存储管区、选择管区和位于所述存储管区与所述选择管区之间的节间区，所述存储管区的半导体基底表面上形成有ONO层，所述选择管区的半导体基底表面上形成有栅氧化层，所述ONO层和所述栅氧化层在所述节间区相接，在所述半导体基底表面还形成有栅极材料层，所述栅极材料层覆盖所述ONO层和所述栅氧化层的表面；

执行刻蚀工艺，刻蚀所述栅极材料层、所述ONO层和所述栅氧化层，直至露出所述半导体基底的表面，在所述存储管区得到存储管栅极叠层，并在所述选择管区得到选择管栅极叠层；

在所述存储管栅极叠层和选择管栅极叠层的侧面形成侧墙；

执行外延工艺，在露出的所述半导体基底表面形成外延层；以及

执行硅化物工艺，在所述外延层表面以及所述存储管栅极叠层和所述选择管栅极叠层的上表面形成金属硅化物层。

可选的，所述SONOS存储器的制作方法还包括：

在执行所述刻蚀工艺前，在所述栅极材料层表面形成硬掩膜层，并对所述硬掩膜层进行图形化处理；以及

在执行所述外延工艺后、执行所述硅化物工艺前，去除所述存储管栅极叠层和所述选择管栅极叠层表面上的所述硬掩膜层。

可选的，执行所述硅化物工艺后，所述金属硅化物层位于所述外延层以及所述存储管栅极叠层和所述选择管栅极叠层中栅极材料层的上表面。

可选的，在执行所述刻蚀工艺后、形成所述侧墙前，所述SONOS存储器的制作方法还包括：

执行离子注入，在所述存储管栅极叠层和所述选择管栅极叠层两侧的所述半导体基底中形成浅掺杂离子注入区。

可选的，所述外延层的厚度为35nm～55nm。

可选的，执行所述硅化物工艺，在所述外延层表面以及所述存储管栅极叠层和所述选择管栅极叠层的上表面形成金属硅化物层的步骤包括：

在所述半导体基底上沉积形成图形化的保护层，所述保护层露出所述外延层的表面以及所述存储管栅极叠层和所述选择管栅极叠层的上表面；

在所述半导体基底上形成金属材料层；

执行退火工艺，以形成所述金属硅化物层；以及

去除剩余的所述金属材料层。

可选的，所述保护层包括依次叠加形成的氧化硅层和氮化硅层。

可选的，所述硬掩膜层为氧化硅层或氮化硅层。

可选的，所述金属硅化物层包括NiSi、TiSi、CoSi和WSi中的一种或两种以上的组合。

本发明的另一方面还提供一种SONOS存储器，所述SONOS存储器包括：

半导体基底，所述半导体基底表面包括存储管区、选择管区和位于所述存储管区与所述选择管区之间的节间区；

存储管栅极结构，位于所述存储管区，所述存储管栅极结构包括在所述半导体基底表面依次叠加形成的ONO层和第一栅极材料层、以及覆盖所述ONO层和所述第一栅极材料层侧表面的侧墙；

选择管栅极结构，位于所述选择管区，所述选择管栅极结构包括在所述半导体基底表面依次叠加形成的栅氧化层和第二栅极材料层、以及覆盖所述栅氧化层和所述第二栅极材料层侧表面的侧墙；

外延层，位于所述存储管栅极结构与所述选择管栅极结构之间的间隙，且覆盖所述节间区的半导体基底表面；以及

金属硅化物层，覆盖所述外延层的表面以及所述第一栅极材料层和所述第二栅极材料层的表面。

本发明提供的SONOS存储器的制作方法包括在未被所述存储管栅极叠层、选择管栅极叠层和侧墙覆盖的半导体基底表面上形成外延层，所述外延层覆盖所述节间区的半导体基底表面，再在所述外延层的表面上形成金属硅化物层。由于外延层在半导体基底表面上形成，所以外延层的上表面高于半导体基底表面，而金属硅化物层形成于外延层上，使得金属硅化物层也高于半导体基底表面，同时，由于存储管栅极叠层和选择管栅极叠层下的沟道区位于半导体基底表面及以下区域，从而金属硅化物层与沟道区不在同一高度上，同时，由于沟道区边缘形成有PN结，金属硅化物层与沟道区不在同一高度上时，即使金属硅化物层扩延也不会破坏沟道区边缘的PN结，可以有效避免因金属硅化物扩延而导致的存储器沟道区漏电问题，从而可以避免由于沟道区漏电干扰而导致的存储器失效，可以提升SONOS存储器的可靠性和生产良率。

本发明另外提供的SONOS存储器的外延层位于存储管栅极结构与选择管栅极结构之间的间隙，且所述外延层覆盖所述节间区的半导体基底表面，因此，所述外延层的表面高于所述半导体基底表面，同时，金属硅化物层覆盖在所述外延层的表面，从而金属硅化物层高于半导体基底表面，存储管栅极结构和选择管栅极结构下的沟道区位于半导体基底表面以下，因此金属硅化层和沟道区不在同一高度上且高于所述沟道区，可以避免由于金属硅化物扩延而导致的沟道区漏电，从而可以避免沟道区漏电干扰导致的存储器失效，提升所述SONOS存储器的可靠性和生产良率。

附图说明

图1为现有的一种SONOS存储器的剖面示意图。

图2a和图2b为图1的SONOS存储器节间区的金属硅化物层不同放大倍数下的剖面SEM图。

图3a至图3d为图1的SONOS存储器在制作过程中的剖面示意图。

图4为本发明一实施例的SONOS存储器的制作方法的流程图。

图5a至图5f为本发明一实施例的SONOS存储器在制作过程中的剖面示意图。

附图标记说明：

101-半导体基底；101a-存储管区；101b-选择管区；101c-节间区；102-ONO层；103-栅氧化层；104-栅极材料层；104a-第一栅极材料层；104b-第二栅极材料层；105-侧墙；106-金属硅化合物；107-硬掩膜层；108-外延层；109-存储管栅极叠层；110-选择管栅极叠层。

具体实施方式

以下结合附图和具体实施例对本发明提出的SONOS存储器及其制作方法作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。为了清楚起见，在用于辅助说明本发明实施例的全部附图中，对相同部件原则上标记相同的标号，而省略对其重复的说明。

应当明白的是，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。还应当理解的是，除非特别说明或者指出，否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等，而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。必须注意的是，说明书中的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准，除非上下文明确表示相反意思。例如，对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述，并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及，词语“或”应该被理解为具有逻辑“或”的定义，而不是逻辑“异或”的定义，除非上下文明确表示相反意思。

图3a至图3d为图1的SONOS存储器在制作过程中的剖面示意图。如图1、图3a至图3d所示，为了更清楚地说明本发明提出的SONOS存储器及其制作方法的特点和优势，以下首先对现有的一种SONOS存储器的制作方法进行说明。

如图3a所示，该SONOS存储器的制作方法包括第一步骤：提供半导体基底101，所述半导体基底101包括存储管区101a、选择管区101b和位于所述存储管区101a与所述选择管区101b之间的节间区101c，所述存储管区101a的半导体基底表面上形成有ONO层102，所述选择管区101b的半导体基底表面上形成有栅氧化层103，所述ONO层102和所述栅氧化层103在所述节间区101c相接，在所述半导体基底101表面还形成有栅极材料层104，所述栅极材料层104覆盖所述ONO层102和所述栅氧化层103的表面。

如图3b所示，该SONOS存储器的制作方法包括第二步骤：在栅极材料层104表面涂覆光刻胶，再执行曝光和显影工艺露出栅极材料层需要刻蚀的部分，采用干法刻蚀工艺刻蚀栅极材料层104，干法刻蚀停止在ONO层102表面和栅氧化层103表面，得到存储管区101a的第一栅极材料层104a和选择管区101b的第二栅极材料层104b。

如图3c所示，该SONOS存储器的制作方法包括第三步骤：执行存储单元刻蚀(CellDrain Etch)，刻蚀ONO层102和栅氧化层103，直到露出半导体基底101的表面，在存储管区101a得到存储管栅极叠层109，并在选择管区101b得到选择管栅极叠层110；执行浅掺杂离子注入(LDD IMP)，在存储管栅极叠层109和选择管栅极叠层110两侧的半导体基底中形成浅掺杂离子注入区。

如图3d所示，该SONOS存储器的制作方法包括第四步骤：在存储管栅极叠层109和选择管栅极叠层110的侧面形成侧墙105。

如图1所示，该SONOS存储器的制作方法包括第五步骤：在侧墙105间露出的半导体基底101表面、存储管栅极叠层和选择管栅极叠层的上表面形成金属硅化物层106，金属硅化物层使得第一栅极材料层和第二栅极材料层电连接。

利用该SONOS存储器的制作方法制作出的SONOS存储器的侧墙间的金属硅化物层与存储管栅极叠层及选择管栅极叠层下方的沟道区在同一高度上，由于节间区的半导体基底表面为不平坦的台阶形貌，在节间区上形成的金属硅化物层容易发生扩延，即金属硅化物容易扩散延伸到存储管栅极叠层和选择管栅极叠层下的沟道区，金属硅化物扩延会破坏沟道区边缘形成的PN结，从而导致沟道区的漏电增加，SONOS存储器会因漏电干扰而失效，降低了SONOS存储器的可靠性，生产良率也会受到影响。

图4为本发明一实施例的SONOS存储器的制作方法的流程图。为了解决上述由于节间区上的金属硅化物扩延而导致的SONOS存储器沟道区漏电增加，SONOS存储器因漏电干扰而失效的问题，本实施例提供一种SONOS存储器的制作方法，如图4所示，所述SONOS存储器的制作方法包括以下步骤。

步骤S1：提供半导体基底，所述半导体基底表面包括存储管区、选择管区和位于所述存储管区与所述选择管区之间的节间区，所述存储管区的半导体基底表面上形成有ONO层，所述选择管区的半导体基底表面上形成有栅氧化层，所述ONO层和所述栅氧化层在所述节间区相接，在所述半导体基底表面还形成有栅极材料层，所述栅极材料层覆盖所述ONO层和所述栅氧化层的表面。

步骤S2：执行刻蚀工艺，刻蚀所述栅极材料层、所述ONO层和所述栅氧化层，直至露出所述半导体基底的表面，在所述存储管区得到存储管栅极叠层，并在所述选择管区得到选择管栅极叠层。

步骤S3：在所述存储管栅极叠层和所述选择管栅极叠层的侧面形成侧墙。

步骤S4：执行外延工艺，在露出的所述半导体基底表面形成外延层。

步骤S5：执行硅化物工艺，在所述外延层表面以及所述存储管栅极叠层和所述选择管栅极叠层的上表面形成金属硅化物层。

图5a至图5f为本发明一实施例的SONOS存储器在制作过程中的剖面示意图。以下结合图5a至图5f详细说明本实施例的SONOS存储器的制作方法。

为了防止在栅极材料层的上表面形成的外延层(EPI)，本实施例的SONOS存储器的制作方法还可以包括在执行所述刻蚀工艺前，在所述栅极材料层表面形成硬掩膜层，并对所述硬掩膜层进行图形化处理，再以图形化后的硬掩膜层为掩膜执行所述刻蚀工艺；在执行所述外延工艺后、执行所述硅化物工艺前，去除所述存储管栅极叠层和所述选择管栅极叠层表面上的所述硬掩膜层。本实施例中，所述栅极材料层可以为多晶硅层。由于在栅极材料层的上表面形成有硬掩膜层，在执行外延工艺时，硬掩膜层可以隔离保护所述栅极材料层的硅表面，在所述存储管栅极叠层和选择管栅极叠层中栅极材料层的上表面不会形成外延层，可以避免栅极材料层表面形成外延层而影响栅极材料层性能的问题，即可以保持SONOS存储器中多晶硅栅极的良好性能。

具体的，如图5a所示，半导体基底101表面包括存储管区101a、选择管区101b和位于存储管区101a与选择管区101b之间的节间区101c，存储管区101a的半导体基底表面上形成有ONO层102，选择管区101b的半导体基底表面上形成有栅氧化层103，ONO层102和栅氧化层103在节间区101c相接，在半导体基底101表面还形成有栅极材料层104，栅极材料层104覆盖ONO层102和栅氧化层103的表面，在栅极材料层140的表面上形成有硬掩膜层107，硬掩膜层107覆盖栅极材料层104。由于在先后形成ONO层和栅氧化层过程中，半导体基底经过了多道清洗和刻蚀工艺，使得形成ONO层的存储管区的半导体基底表面和形成栅氧化层的选择管区的半导体基底表面存在一定的高度差，因此，节间区的半导体基底表面不平坦，存在台阶形貌。

本实施例中，所述半导体基底可以为硅基底，且可以为P型基底或N型基底，然而在其它实施例中，半导体基底还可以为硅锗基底、SOI(绝缘体上硅，Silicon On Insula tor)等，半导体基底中还可以根据设计需求注入一定的掺杂粒子以改变电学参数。所述ONO层可以为氧化硅-氮化硅-氧化硅的三明治结构，ONO层在其它实施例中还可以为其它的氧化物-氮化物-氧化物结构，所述栅氧化层可以为氧化硅层。本实施例中的硬掩膜层可以为氧化硅层或氮化硅层，然而在其它实施例中，硬掩膜层还可以为其它硅化物或者为氧化硅层和氮化硅层叠加的双层结构，只要可以起到阻止多晶硅栅极材料层上形成外延层即可。形成氧化硅层可以采用本领域技术人员熟知的低压基氧化(LPRO)工艺、化学气相沉积工艺(CVD)或炉管氧化工艺，生成氮化硅层可以采用原子层沉积(ALD)工艺、物理气相沉积(PVD)工艺、化学气相沉积(CVD)工艺、低压化学气相沉积(LPCVD)工艺、等离子体辅助化学气相沉积(PECVD)工艺或利用电子回旋共振溅射工艺。

本实施例中，以图形化后的硬掩膜层为掩膜刻蚀所述栅极材料层、所述ONO层和所述栅氧化层可以包括多步刻蚀以及多种刻蚀工艺相组合。

具体的，在沉积形成硬掩膜层和进行图形化处理后，如图5b所示，以图形化后的硬掩膜层107为掩膜对所述栅极材料层104进行刻蚀，刻蚀栅极材料层可以采用干法刻蚀工艺，干法刻蚀停止在所述ONO层102表面和所述栅氧化层103表面，在存储管区101a得到第一栅极材料层104a，在选择管区101b得到第二栅极材料层104b。

继续对所述半导体基底进行刻蚀，如图5c所示，执行存储单元刻蚀(Cell DrainET)，刻蚀所述ONO层102和所述栅氧化层103，直到露出所述半导体基底101的表面，在存储管区得到存储管栅极叠层109，在选择管区得到选择管栅极叠层110，所述存储管栅极叠层109包括第一栅极材料层104a和剩余的ONO层102，所述选择管栅极叠层110包括第二栅极材料层104b和剩余的栅氧化层103。本实施例中，刻蚀ONO层和栅氧化层可以先采用湿法刻蚀去除ONO层中靠近第一栅极材料层的氧化硅层和部分厚度的栅氧化层，再采用干法刻蚀去除ONO层中的氮化硅层，干法刻蚀停止在ONO层靠近半导体基底表面的氧化硅层上，最后可以采用湿法刻蚀去除ONO层靠近半导体基底表面的氧化硅层和剩余的栅氧化层。然而在其它实施例中，若不采用图形化后的硬掩膜层为掩膜，可以在栅极材料层上涂覆光刻胶层，再对光刻胶层进行图形化处理，以图形化后的光刻胶层为掩膜对栅极材料层、ONO层和栅氧化层进行刻蚀，刻蚀结束之后再去除光刻胶层。

继续参考图5c，在形成存储管栅极叠层109和选择管栅极叠层110后，本实施例的SONOS存储器的制作方法还可以包括执行离子注入工艺，在所述存储管栅极叠层109和所述选择管栅极叠层110两侧的半导体基底中形成浅掺杂离子注入区。需要说明的是，在半导体基底上形成源极区和漏极区可以包括多道离子注入工艺，在存储管栅极叠层和选择管栅极叠层两侧的半导体基底中形成浅掺杂离子注入区仅为其中的一部分工艺，后续还可以在源漏形成区进行深层的离子注入，以形成SONOS存储器的源漏极区，且在源漏极区和沟道区交界处会形成PN结。

如图5d所示，在形成浅掺杂离子注入区后，本实施例的SONOS存储器的制作方法包括在所述存储管栅极叠层109和选择管栅极叠层110的侧面形成侧墙105。侧墙105在后续存储器制作过程中可以保护各个栅极叠层不受到影响和破坏。其中，所述侧墙可以是单层结构，例如为单层的氮化硅层，也可以是多层结构，例如为氧化硅-氮化硅-氧化硅的三层叠加结构。

在形成侧墙后，如图5e所示，本实施例的SONOS存储器的制作方法包括执行外延工艺，在露出的所述半导体基底101表面形成外延层108。所述外延层覆盖露出的半导体基底表面，因此，节间区的半导体基底表面被外延层覆盖，形成的外延层不仅可以抬高后续在节间区形成的金属硅化物层的高度，使得节间区的金属硅化物层与相邻的栅极叠层下的沟道区不在同一高度上，还可以填平节间区，使得节间区的半导体基底表面的台阶形貌变为平坦表面，可以改善后续形成的金属硅化物层因节间区不平坦表面而导致金属硅化物扩延的问题。

需要说明的是，本实施例中，所述外延层的厚度可以为35nm～55nm，设置一定厚度的外延层可以把后续形成的金属硅化物层与沟道区的位置隔开到一定距离，即一定厚度的外延层可以把金属硅化物层抬高一定的高度，使得外延层分隔金属硅化物层和沟道区的效果更好，确保金属硅化物层发生金属硅化物扩延时也不会破坏沟道区边沿的PN结。另外，若存储管栅极叠层和选择管栅极叠层中栅极材料层的上表面有为氧化硅或氮化硅的硬掩膜层的隔离保护时，由于硬掩模层的材料和半导体基底(本实施例为硅基底)的材料不同，采用具有高选择性的外延工艺可以使得外延层仅在侧墙间即仅在存储管栅极叠层和选择管栅极叠层两侧形成，而不会在存储管栅极叠层和选择管栅极叠层中栅极材料层的上表面形成。若在形成外延层时，没有硬掩膜层的隔离保护，存储管栅极叠层和选择管栅极叠层中栅极材料层的上表面可能也会形成外延层，可能会影响存储管栅极叠层和选择管栅极叠层中栅极材料层的性能。

本实施例中，在形成所述外延层后，所述SONOS存储器的制作方法还可以包括去除存储管栅极叠层和选择管栅极叠层表面上的硬掩膜层，以便后续在第一栅极材料层和第二栅极材料层的上表面也可以形成金属硅化物层。

在去除所述硬掩膜层107后，如图5f所示，所述SONOS存储器的制作方法还包括执行硅化物工艺，在所述外延层108表面以及所述存储管栅极叠层和所述选择管栅极叠层的上表面形成金属硅化物层。本实施例中，所述金属硅化物层106可以位于所述外延层108以及所述存储管栅极叠层和所述选择管栅极叠层中栅极材料层104的上表面，更具体的，第一栅极材料层104a和第二栅极材料层104b的上表面也可以形成有金属硅化物层106，金属硅化物层可以使得第一栅极材料层和第二栅极材料层电连接。由于金属硅化合物层位于外延层、存储管栅极叠层和选择管栅极叠层的上表面，且外延层高于半导体基底表面，从而金属硅化合物层高于存储管栅极叠层和选择管栅极叠层下的沟道区，因此，即使硅化合物层扩延也不会破坏沟道区边缘的PN结，也不会导致沟道区漏电。

本实施例中，所述SONOS存储器的制作方法的步骤S5，即执行所述硅化物工艺，在所述外延层表面以及所述存储管栅极叠层和所述选择管栅极叠层的上表面形成金属硅化物层可以具体包括：在半导体基底上沉积形成图形化的保护层，所述保护层露出所述外延层的表面以及所述存储管栅极叠层和所述选择管栅极叠层的上表面；再在半导体基底上形成金属材料层；然后执行退火工艺以形成金属硅化物层；以及去除剩余的金属材料层。

需要说明的是，为了防止半导体基底中的非预定位置形成金属硅化物层，即为了提升所述保护层的隔离保护效果，所述保护层可以为双层结构，可以包括依次叠加形成的氧化硅层和氮化硅层。形成所述金属材料层可以采用物理气相沉积工艺或是化学气相沉积工艺等其它本领域技术人员熟知的沉积工艺。本实施例中执行退火工艺是为了使金属材料层与半导体基底表面的硅相互作用形成金属硅化物层。本实施例中，所述金属硅化物层可以为NiSi、TiSi、CoSi和WSi中的一种或两种以上的组合。

本发明提供的SONOS存储器的制作方法包括刻蚀半导体基底表面上的栅极材料层、ONO层和栅氧化层，直至露出所述半导体基底的表面，再在得到的存储管栅极叠层和选择管栅极叠层的侧面形成侧墙，接着在露出的半导体基底表面上形成外延层，所述外延层覆盖所述节间区的半导体基底表面，以及在所述外延层的表面上形成金属硅化物层。由于外延层在半导体基底表面上形成，所以外延层的上表面高于所述半导体基底表面，而金属硅化物层形成于外延层上，使得金属硅化物层也高于半导体基底表面，同时，由于存储管栅极叠层和选择管栅极叠层下的沟道区位于半导体基底表面及以下区域，从而金属硅化物层与沟道区不在同一高度上，同时，由于沟道区边缘形成有PN结，金属硅化物层与沟道区不在同一高度上时，即使金属硅化物层扩延也不会破坏沟道区边缘的PN结，可以有效避免因金属硅化物扩延而导致的存储器沟道区漏电问题，从而可以避免由于沟道区漏电干扰而导致的存储器失效，可以提升SONOS存储器的可靠性和生产良率。

另外，本实施例的SONOS存储器的制作方法，优选的，在刻蚀栅极材料层、ONO层和栅氧化层前，在所述栅极材料层表面形成硬掩膜层，并对所述硬掩膜层进行图形化处理，再以图形化后的硬掩膜层为掩膜进行刻蚀。由于在栅极材料层上形成与半导体基底材料不同的硬掩膜层，硬掩膜层可以隔离保护下方的栅极材料层，避免在栅极材料层上形成外延层，影响SONOS存储器中的第一栅极材料层和第二栅极材料层的性能。同时，在形成所述外延层后、形成所述金属硅化物层前，去除所述存储管栅极叠层和所述选择管栅极叠层表面上的所述硬掩膜层，可以便于在存储管栅极叠层和选择管栅极叠层中栅极材料层的上表面形成金属硅化物层，使得第一栅极材料层和第二栅极材料层电连接。

本实施例还提供一种SONOS存储器，如图5f所示，所述SONOS存储器包括半导体基底、存储管栅极结构、选择管栅极结构、外延层、金属硅化物，所述半导体基底101表面包括存储管区101a、选择管区101b和位于所述存储管区101a与所述选择管区101b之间的节间区101c，存储管栅极结构位于所述存储管区101a的半导体基底表面，所述存储管栅极结构包括在所述半导体基底101表面依次叠加形成的ONO层102和第一栅极材料层104a、以及覆盖所述ONO层102和第一栅极材料层104a侧表面的侧墙105，选择管栅极结构位于所述选择管区101b的半导体基底，所述选择管栅极结构包括在所述半导体基底101表面依次叠加形成的栅氧化层103和第二栅极材料层104b、以及覆盖所述栅氧化层103和第二栅极材料层104b侧表面的侧墙105，外延层108位于所述存储管栅极结构与所述选择管栅极结构之间的间隙，且覆盖所述节间区101c的半导体基底表面，金属硅化物层106覆盖所述外延层108的表面以及所述第一栅极材料层104a和所述第二栅极材料层104b的表面，所述金属硅化物层106可以使得所述第一栅极材料层104a和所述第二栅极材料层104b电连接。所述SONOS存储器还可以包括形成于存储管栅极结构和选择管栅极结构两侧的半导体基底上的源漏区，所述源漏区经过离子注入工艺形成。

具体的，为了在存储管区和选择管区的表面先后形成ONO层和栅氧化层，所述节间区的半导体基底表面经过多道清洗和刻蚀，因此，所述节间区的半导体基底表面不平坦，可能为台阶形貌。所述ONO层可以为氧化硅-氮化硅-氧化硅的三明治结构。所述侧墙可以为氧化硅层或氮化硅层，也可以是氧化硅-氮化硅-氧化硅的多层结构。所述外延层可以为硅外延层。所述金属硅化物层可以为NiSi、TiSi、CoSi和WSi中的一种或两种以上的组合，且金属硅化物层与存储管栅极结构和选择管栅极结构下方的沟道区不在同一高度上。

本实施例的SONOS存储器由于外延层位于存储管栅极结构与选择管栅极结构之间的间隙，且外延层覆盖所述节间区的半导体基底表面，因此所述外延层的表面高于所述半导体基底表面，同时，金属硅化物层覆盖在所述外延层的表面，从而金属硅化物层高于半导体基底表面，存储管栅极叠层结构和选择管栅极叠层结构下的沟道区位于半导体基底表面以下，因此金属硅化层和沟道区不在同一高度上且高于沟道区，可以避免由于金属硅化物扩延而导致的沟道区漏电，从而可以避免沟道区漏电干扰导致的存储器失效，提升所述SONOS存储器的可靠性和生产良率。另外，外延层可以填平台阶形貌的节间区表面，使得节间区的金属硅化物层在平坦的半导体基底表面上形成，可以有效改善因节间区不平坦导致的金属硅化物扩延问题，进一步提高SONOS存储器的可靠性。

上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (10)

1.一种SONOS存储器的制作方法，其特征在于，包括：

提供半导体基底，所述半导体基底表面包括存储管区、选择管区和位于所述存储管区与所述选择管区之间的节间区，所述存储管区的半导体基底表面上形成有ONO层，所述选择管区的半导体基底表面上形成有栅氧化层，所述ONO层和所述栅氧化层在所述节间区相接，在所述半导体基底表面还形成有栅极材料层，所述栅极材料层覆盖所述ONO层和所述栅氧化层的表面；

执行刻蚀工艺，刻蚀所述栅极材料层、所述ONO层和所述栅氧化层，直至露出所述半导体基底的表面，在所述存储管区得到存储管栅极叠层，并在所述选择管区得到选择管栅极叠层；

在所述存储管栅极叠层和所述选择管栅极叠层的侧面形成侧墙；

执行外延工艺，在露出的所述半导体基底表面形成外延层；以及

执行硅化物工艺，在所述外延层表面以及所述存储管栅极叠层和所述选择管栅极叠层的上表面形成金属硅化物层。

2.如权利要求1所述的SONOS存储器的制作方法，其特征在于，所述制作方法还包括：

在执行所述刻蚀工艺前，在所述栅极材料层表面形成硬掩膜层，并对所述硬掩膜层进行图形化处理；以及

在执行所述外延工艺后、执行所述硅化物工艺前，去除所述存储管栅极叠层和所述选择管栅极叠层表面上的所述硬掩膜层。

3.如权利要求2所述的SONOS存储器的制作方法，其特征在于，执行所述硅化物工艺后，所述金属硅化物层位于所述外延层以及所述存储管栅极叠层和所述选择管栅极叠层中栅极材料层的上表面。

4.如权利要求1所述的SONOS存储器的制作方法，其特征在于，在执行所述刻蚀工艺后、形成所述侧墙前，还包括：

执行离子注入，在所述存储管栅极叠层和所述选择管栅极叠层两侧的所述半导体基底中形成浅掺杂离子注入区。

5.如权利要求1至4任一项所述的SONOS存储器的制作方法，其特征在于，所述外延层的厚度为35nm～55nm。

6.如权利要求1至4任一项所述的SONOS存储器的制作方法，其特征在于，执行所述硅化物工艺，在所述外延层表面以及所述存储管栅极叠层和所述选择管栅极叠层的上表面形成金属硅化物层的步骤包括：

在所述半导体基底上沉积形成图形化的保护层，所述保护层露出所述外延层的表面以及所述存储管栅极叠层和所述选择管栅极叠层的上表面；

在所述半导体基底上形成金属材料层；

执行退火工艺，以形成所述金属硅化物层；以及

去除剩余的所述金属材料层。

7.如权利要求6所述的SONOS存储器的制作方法，其特征在于，所述保护层包括依次叠加形成的氧化硅层和氮化硅层。

8.如权利要求2或3任一项所述的SONOS存储器的制作方法，其特征在于，所述硬掩膜层为氧化硅层或氮化硅层。

9.如权利要求1至4任一项所述的SONOS存储器的制作方法，其特征在于，所述金属硅化物层包括NiSi、TiSi、CoSi和WSi中的一种或两种以上的组合。

10.一种SONOS存储器，其特征在于，所述SONOS存储器包括：

半导体基底，所述半导体基底表面包括存储管区、选择管区和位于所述存储管区与所述选择管区之间的节间区；

存储管栅极结构，位于所述存储管区，所述存储管栅极结构包括在所述半导体基底表面依次叠加形成的ONO层和第一栅极材料层、以及覆盖所述ONO层和所述第一栅极材料层侧表面的侧墙；

选择管栅极结构，位于所述选择管区，所述选择管栅极结构包括在所述半导体基底表面依次叠加形成的栅氧化层和第二栅极材料层、以及覆盖所述栅氧化层和所述第二栅极材料层侧表面的侧墙；

外延层，位于所述存储管栅极结构与所述选择管栅极结构之间的间隙，且覆盖所述节间区的半导体基底表面；以及

金属硅化物层，覆盖所述外延层的表面以及所述第一栅极材料层和所述第二栅极材料层的表面。

Images