CN111146285A - 半导体功率晶体管及其制造方法 - Google Patents
半导体功率晶体管及其制造方法 Download PDFInfo
- Publication number
- CN111146285A CN111146285A CN201811303497.9A CN201811303497A CN111146285A CN 111146285 A CN111146285 A CN 111146285A CN 201811303497 A CN201811303497 A CN 201811303497A CN 111146285 A CN111146285 A CN 111146285A
- Authority
- CN
- China
- Prior art keywords
- gate
- power transistor
- semiconductor substrate
- region
- semiconductor power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 95
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 210000000746 body region Anatomy 0.000 claims abstract description 40
- 239000002184 metal Substances 0.000 claims description 18
- 238000005530 etching Methods 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 9
- 238000000206 photolithography Methods 0.000 claims description 6
- 238000001259 photo etching Methods 0.000 claims description 5
- 238000009740 moulding (composite fabrication) Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 47
- 239000011229 interlayer Substances 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000005360 phosphosilicate glass Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明属于半导体功率器件技术领域，具体公开了一种半导体功率晶体管，包括：半导体衬底；位于所述半导体衬底底部的漏区；位于所述半导体衬底中的交替排列的栅沟槽和体区；位于所述栅沟槽中的第一栅极和第二栅极，所述第一栅极位于所述第二栅极的一侧且位于所述栅沟槽的上部；所述第一栅极、所述第二栅极和所述半导体衬底两两之间由绝缘介质层隔离；位于所述体区中且靠近所述第一栅极一侧的源区。本发明可以减小半导体功率晶体管中相邻的栅沟槽之间的间距，从而可以提高半导体衬底的掺杂浓度，降低导通电阻。
Description
技术领域
本发明属于半导体功率器件技术领域，特别是涉及一种可以减小相邻的栅沟槽之间的间距的半导体功率晶体管及其制造方法。
背景技术
图1是现有技术的一种半导体功率晶体管的剖面结构示意图，如图1所示，现有技术的一种半导体功率晶体管包括：n型半导体衬底100，位于n型半导体衬底100的底部的n型漏区10，位于n型半导体衬底100中的多个栅沟槽，位于相邻的所述栅沟槽之间的p型体区16，位于p型体区16中的n型源区17，位于所述栅沟槽中的栅介质层12、第一栅极13、绝缘介质层14和第二栅极15，第一栅极13通常位于栅沟槽的上部的侧壁位置处并通过外部栅极电压来控制n型源区17与n型漂移区11之间的电流沟道的开启和关断。第二栅极15位于栅沟槽中并通过绝缘介质层14与n型半导体衬底100和第一栅极13隔离，第二栅极15通过源极金属层19与n型源区17连接，第二栅极15可以通过源极电压在n型漂移区11内形成横向电场，起到提高耐压的作用。层间绝缘层18用于将源极金属层19与栅极金属层隔离，基于剖面的位置关系，栅极金属层在图1中未示出。
现有技术的如图1所示的半导体功率晶体管，第一栅极13位于栅沟槽的上部且位于第二栅极15的上部的两侧，同时源极金属层19在p型体区16的中部位置与n型源区17和p型体区16接触，通常源极金属层19嵌入至p型体区16中，p型体区16中在源极金属层19的两侧都设有n型源区17，受光刻工艺条件的限制，相邻的栅沟槽之间的间距难以缩小。
发明内容
有鉴于此，本发明的目的是提供一种半导体功率晶体管及其制造方法，以解决现有技术中的半导体功率晶体管中相邻的栅沟槽之间的间距难以缩小的问题。
为达到本发明的上述目的，本发明提供了一种半导体功率晶体管，包括：
半导体衬底；
位于所述半导体衬底底部的漏区；
位于所述半导体衬底中的交替排列的栅沟槽和体区；
位于所述栅沟槽中的第一栅极和第二栅极，所述第一栅极位于所述第二栅极的一侧且位于所述栅沟槽的上部；
所述第一栅极、所述第二栅极和所述半导体衬底两两之间由绝缘介质层隔离；
位于所述体区中且靠近所述第一栅极一侧的源区。
可选的，本发明的一种半导体功率晶体管，所述体区、所述源区和所述第二栅极均接源极电压，所述第一栅极接栅极电压。
可选的，本发明的一种半导体功率晶体管，还包括位于所述体区上方的源极接触孔，所述源极接触孔延伸至所述栅沟槽上方，所述体区、所述源区和所述第二栅极均通过所述源极接触孔中的源极金属层接源极电压。
可选的，本发明的一种半导体功率晶体管，所述栅沟槽的上部的宽度大于所述栅沟槽的下部的宽度。
可选的，本发明的一种半导体功率晶体管，所述第二栅极的上部在靠近所述第一栅极的一侧存在一个缺口，所述第一栅极延伸至所述缺口中。
可选的，本发明的一种半导体功率晶体管，所述半导体衬底、所述漏区和所述源区均为n型掺杂，所述体区为p型掺杂。
可选的，本发明的一种半导体功率晶体管，所述半导体衬底和所述源区均为n型掺杂，所述漏区和所述体区均为p型掺杂。
可选的，本发明的一种半导体功率晶体管，还包括位于所述漏区之上的n型场截止区。
本发明提出的一种半导体功率晶体管的制造方法，包括：
提供一半导体衬底；
进行第一次光刻和刻蚀，在所述半导体衬底内形成第一沟槽；
在所述第一沟槽内形成第一绝缘介质层和第一导电层；
进行第二次光刻和刻蚀，在所述第一沟槽内形成第一栅极，并在所述半导体衬底内形成位于所述第一沟槽下方的第二沟槽；
在所述第一沟槽和所述第二沟槽内形成第二绝缘介质层和第二栅极。
可选的，本发明的一种半导体功率晶体管的制造方法，在进行第二次光刻和刻蚀时，使得所述第一栅极仅位于所述第一沟槽的一侧位置。
本发明提供的一种半导体功率晶体管：第一栅极位于栅沟槽的上部且仅位于第二栅极的上部的一侧，这样可以减小栅沟槽的宽度，同时，位于体区上方的源极接触孔延伸至栅沟槽上方，这样体区、源区和栅沟槽中的第二栅极可以同时通过该源极接触孔中的源极金属层外接源极电压，这能够减少光刻工艺条件的限制，可以减小相邻的栅沟槽之间的间距，进而可以提高半导体衬底的掺杂浓度，降低半导体功率晶体管的导通电阻。
附图说明
为了更加清楚地说明本发明示例性实施例的技术方案，下面对描述实施例中所需要用到的附图做一简单介绍。显然，所介绍的附图只是本发明所要描述的一部分实施例的附图，而不是全部的附图，对于本领域普通技术人员，在不付出创造性劳动的前提下，还可以根据这些附图得到其他的附图。
图1是现有技术的一种半导体功率晶体管的一个实施例的剖面结构示意图；
图2是本发明提供的一种半导体功率晶体管的一个实施例的剖面结构示意图；
图3是本发明提供的一个实施列的栅沟槽内的剖面结构示意图；
图4至图7是本发明提供的一种半导体功率晶体管的制造方法的一个实施例的工艺流程中的主要结构的剖面结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，以下将结合本发明实施例中的附图，通过具体方式，完整地描述本发明的技术方案。显然，所描述的实施例是本发明的一部分实施例，而不是全部的实施例，基于本发明的实施例，本领域普通技术人员在没有做出创造性劳动的前提下获得的所有其他实施例，均落入本发明的保护范围之内。
应当理解，本发明所使用的诸如“具有”、“包含”以及“包括”等术语并不配出一个或多个其它元件或其组合的存在或添加。同时，为清楚地说明本发明的具体实施方式，说明书附图中所列示意图，放大了本发明所述的层和区域的厚度，且所列图形大小并不代表实际尺寸；说明书附图是示意性的，不应限定本发明的范围。说明书中所列实施例不应仅限于说明书附图中所示区域的特定形状，而是包括所得到的形状如制备引起的偏差等。
图2是本发明提供的一种半导体功率晶体管的一个实施例的剖面结构示意图。如图2所示，本发明实施例提供的一种半导体功率晶体管包括一个半导体衬底200，半导体衬底200的材料通常为硅。漏区21位于半导体衬底200的底部。
位于半导体衬底200中的交替排列的栅沟槽和体区27，栅沟槽包括栅沟槽的上部301和栅沟槽的下部302，在本发明实施例中示例性的示出了3个栅沟槽和4个体区27，栅沟槽和体区27的具体数量依据产品的具体设计要求确定。位于每一个栅沟槽中的第一栅极24和第二栅极26，第二栅极26位于栅沟槽的下部302中并向上延伸至栅沟槽的上部301中，第一栅极24位于第二栅极26的一侧且位于栅沟槽的上部301中。优选的，栅沟槽的上部301的宽度大于栅沟槽的下部302的宽度，如图2所示。
图2中，第一栅极24位于第二栅极26的右侧，可选的，第一栅极24也可以位于第二栅极26的左侧，进一步可选的，如图3所示，第二栅极26的上部在靠近第一栅极24的一侧存在一个缺口(图中虚线框的区域)，而第一栅极24延伸至所述缺口中。
第一栅极24、第二栅极26和半导体衬底200两两之间由绝缘介质层隔离，在本发明实施例中，第一栅极24通过栅介质层23和半导体衬底200隔离，第二栅极26通过场氧化层25与第一栅极24以及半导体衬底200隔离。通常，栅介质层23和场氧化层25的材质均为氧化硅，且场氧化层25的厚度大于栅介质层23的厚度。
位于体区27中且靠近第一栅极24一侧的源区28。介于体区27与漏区21之间的半导体衬底部分为半导体功率晶体管的漂移区22。
还包括形成在栅沟槽和源区28上方的层间绝缘层29，以及形成在层间绝缘层29中且位于体区27上方的一个源极接触孔203，源极接触孔203延伸至栅沟槽的上方，使得体区27、源区28和第二栅极26均通过源极接触孔203中的源极金属层30接源极电压。图2中，源极金属层30嵌入至体区27内，可选的，源极金属层30可以不嵌入至体区27中，而是在体区27内形成高掺杂浓度的接触区，源极金属层通过该高掺杂浓度的接触区与体区接触连接，该结构为现有技术中经常使用的结构，本发明实施例中不再具体展示。
第二栅极26通过源极电压在半导体衬底200内形成横向电场，起到提高耐压的作用。
第一栅极24通过栅极金属层接栅极电压，第一栅极24通过栅极电压来控制介于源区28和漂移区22之间的电流沟道的开启和关断。基于剖面的位置关系，图2中没有展示栅极金属层的具体结构。层间绝缘层29用于将源极金属层30与栅极金属层隔离，层间绝缘层29的材质通常为硅玻璃、硼磷硅玻璃或磷硅玻璃。
本发明的半导体功率晶体管中，半导体衬底200、源区28和漏区21通常均具有n型掺杂，而体区27具有p型掺杂，此时本发明的半导体功率晶体管为n型电流沟道的功率MOSFET器件。
本发明的半导体功率晶体管中，也可以是半导体衬底200和源区28均具有n型掺杂，体区27和漏区21均具有p型掺杂，从而本发明的半导体功率晶体管为绝缘栅双极型晶体管(IGBT)结构，此时n型源区作为IGBT结构的n型发射极区，而p型漏区作为IGBT结构的p型集电极区，在IGBT结构中，在p型集电极区21与n型漂移区22之间通常还形成有n型场截止区，该结构在本发明实施例中不再具体展示。
如图2所示的本发明提供的一种半导体功率晶体管，第一栅极24位于栅沟槽的上部301中且仅位于第二栅极26的一侧，这样可以减小栅极沟槽的宽度，从而可以减小半导体功率晶体管的芯片面积，同时，体区27中仅在靠近第一栅极24的一侧形成有源区，而且位于体区27上方的源极接触孔203延伸至栅沟槽上方，这样体区27、源区28和第二栅极26可以同时通过源极接触孔203中的源极金属层30接源极电压，这能够减少光刻工艺条件的限制，可以减小相邻的栅沟槽之间的间距，这不仅能够减小半导体功率晶体管的芯片面面积，而且在相同的工作电压条件下还可以提高半导体衬底200的掺杂浓度，降低半导体功率晶体管的导通电阻。
图4-图7是本发明提供的一种半导体功率晶体管的制造方法的一个实施例的工艺流程中的主要结构的剖面结构示意图，为了方便展示，图4-图7中，没有展示制造过程中的位于半导体衬底200之上的掩膜层和光刻胶层。
首先，如图4所示，提供一个半导体衬底200，然后进行第一次光刻和刻蚀，在半导体衬底200内形成第一沟槽201，图4中仅示例性的示出了2个第一沟槽201结构，第一沟槽201即为本发明的半导体功率晶体管中的栅沟槽的上部。
接下来，如图5所示，在第一沟槽内形成第一绝缘介质层23(即栅介质层23)和第一导电层20，优选的，第一导电层20应填满第一沟槽201。
接下来，如图6所示，进行第二次光刻和刻蚀，刻蚀后剩余的第一导电层20形成本发明的半导体功率晶体管的第一栅极24，并继续对第一绝缘介质层23和半导体衬底200进行刻蚀，从而在半导体衬底200中形成位于第一沟槽201下方的第二沟槽202，第二沟槽202即为本发明的半导体功率晶体管中的栅沟槽的下部。
在进行第二光刻和刻蚀时，可以使第一栅极24位于第一沟槽的两侧，也可以使第一栅极24仅位于第一沟槽201的一侧，图5中以第一栅极24仅位于第一沟槽201的一侧为例，图5中，第一栅极24位于第一沟槽201的右侧，可选的第一栅极24也可以位于第一沟槽201的左侧。
接下来，如图7所示，在第一沟槽201和第二沟槽202内形成第二绝缘介质层25(即场氧化层25)和第二栅极26，由此，第一栅极24仅位于第二栅极26的一侧。
最后，通过现有技术的制造工艺制备体区、源区和漏区即可。
本发明的半导体功率晶体管的制造方法，通过两步光刻工艺得到第一栅极24和第二栅极26，这样可以精确的控制第一栅极24和第二栅极26的尺寸和形貌。
以上具体实施方式及实施例是对本发明提出的一种IGBT功率器件的技术思想的具体支持，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在本技术方案基础上所做的任何等同变化或等效的改动，均仍属于本发明技术方案保护的范围。
尽管本发明的实施方案已公开如上，但其并不仅仅限于说明书和实施方式中所列运用，它完全可以被适用于各种适合本发明的领域，对于熟悉本领域的人员而言，可容易地实现另外的修改，因此在不背离权利要求及等同范围所限定的一般概念下，本发明并不限于特定的细节和这里示出与描述的图例。
Claims (10)
1.一种半导体功率晶体管，其特征在于，包括：
半导体衬底；
位于所述半导体衬底底部的漏区；
位于所述半导体衬底中的交替排列的栅沟槽和体区；
位于所述栅沟槽中的第一栅极和第二栅极，所述第一栅极位于所述第二栅极的一侧且位于所述栅沟槽的上部；
所述第一栅极、所述第二栅极和所述半导体衬底两两之间由绝缘介质层隔离；
位于所述体区中且靠近所述第一栅极一侧的源区。
2.如权利要求1所述的一种半导体功率晶体管，其特征在于，所述体区、所述源区和所述第二栅极均接源极电压，所述第一栅极接栅极电压。
3.如权利要求2所述的一种半导体功率晶体管，其特征在于，还包括位于所述体区上方的源极接触孔，所述源极接触孔延伸至所述栅沟槽上方，所述体区、所述源区和所述第二栅极均通过所述源极接触孔中的源极金属层接所述源极电压。
4.如权利要求1所述的一种半导体功率晶体管，其特征在于，所述栅沟槽的上部的宽度大于所述栅沟槽的下部的宽度。
5.如权利要求1所述的一种半导体功率晶体管，其特征在于，所述第二栅极的上部在靠近所述第一栅极的一侧存在一个缺口，所述第一栅极延伸至所述缺口中。
6.如权利要求1所述的一种半导体功率晶体管，其特征在于，所述半导体衬底、所述漏区和所述源区均为n型掺杂，所述体区为p型掺杂。
7.如权利要求1所述的一种半导体功率晶体管，其特征在于，所述半导体衬底和所述源区均为n型掺杂，所述漏区和所述体区均为p型掺杂。
8.如权利要求7所述的一种半导体功率晶体管，其特征在于，还包括位于所述漏区之上的n型场截止区。
9.一种半导体功率晶体管的制造方法，其特征在于，包括：
提供一半导体衬底；
进行第一次光刻和刻蚀，在所述半导体衬底内形成第一沟槽；
在所述第一沟槽内形成第一绝缘介质层和第一导电层；
进行第二次光刻和刻蚀，在所述第一沟槽内形成第一栅极，并在所述半导体衬底内形成位于所述第一沟槽下方的第二沟槽；
在所述第一沟槽和所述第二沟槽内形成第二绝缘介质层和第二栅极。
10.如权利要求9所述的一种半导体功率晶体管的制造方法，其特征在于，所述进行第二次光刻和刻蚀时，使得所述第一栅极仅位于所述第一沟槽的一侧位置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811303497.9A CN111146285B (zh) | 2018-11-02 | 2018-11-02 | 半导体功率晶体管及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201811303497.9A CN111146285B (zh) | 2018-11-02 | 2018-11-02 | 半导体功率晶体管及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111146285A true CN111146285A (zh) | 2020-05-12 |
| CN111146285B CN111146285B (zh) | 2023-08-25 |
Family
ID=70516049
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201811303497.9A Active CN111146285B (zh) | 2018-11-02 | 2018-11-02 | 半导体功率晶体管及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111146285B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023284210A1 (zh) * | 2021-07-13 | 2023-01-19 | 苏州东微半导体股份有限公司 | 半导体功率器件及其控制方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090096019A1 (en) * | 2007-02-08 | 2009-04-16 | Dev Alok Girdhar | Mosgated power semiconductor device with source field electrode |
| US20100090270A1 (en) * | 2008-10-10 | 2010-04-15 | Force Mos Technology Co. Ltd. | Trench mosfet with short channel formed by pn double epitaxial layers |
| CN105551964A (zh) * | 2015-12-25 | 2016-05-04 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽分离侧栅mosfet的制造方法 |
| CN107527948A (zh) * | 2017-07-28 | 2017-12-29 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽mosfet及其制造方法 |
| CN107731898A (zh) * | 2017-10-20 | 2018-02-23 | 电子科技大学 | 一种cstbt器件及其制造方法 |
-
2018
- 2018-11-02 CN CN201811303497.9A patent/CN111146285B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090096019A1 (en) * | 2007-02-08 | 2009-04-16 | Dev Alok Girdhar | Mosgated power semiconductor device with source field electrode |
| US20100090270A1 (en) * | 2008-10-10 | 2010-04-15 | Force Mos Technology Co. Ltd. | Trench mosfet with short channel formed by pn double epitaxial layers |
| CN105551964A (zh) * | 2015-12-25 | 2016-05-04 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的沟槽分离侧栅mosfet的制造方法 |
| CN107527948A (zh) * | 2017-07-28 | 2017-12-29 | 上海华虹宏力半导体制造有限公司 | 屏蔽栅沟槽mosfet及其制造方法 |
| CN107731898A (zh) * | 2017-10-20 | 2018-02-23 | 电子科技大学 | 一种cstbt器件及其制造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2023284210A1 (zh) * | 2021-07-13 | 2023-01-19 | 苏州东微半导体股份有限公司 | 半导体功率器件及其控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111146285B (zh) | 2023-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7183610B2 (en) | Super trench MOSFET including buried source electrode and method of fabricating the same | |
| CN107204372B (zh) | 一种优化终端结构的沟槽型半导体器件及制造方法 | |
| US8445958B2 (en) | Power semiconductor device with trench bottom polysilicon and fabrication method thereof | |
| CN107342326B (zh) | 一种降低导通电阻的功率半导体器件及制造方法 | |
| US11004971B2 (en) | LDMOS transistor with gate structure having alternating regions of wider and narrower spacing to a body region | |
| CN103579311A (zh) | 半导体装置 | |
| CN103733344A (zh) | 半导体装置 | |
| JP2015179707A (ja) | 半導体装置およびその製造方法 | |
| JP5687582B2 (ja) | 半導体素子およびその製造方法 | |
| CN201663162U (zh) | 单胞中集成肖特基二极管的沟槽mos器件 | |
| CN114628515A (zh) | SiC MOSFET器件及制造方法 | |
| TW201622150A (zh) | 半導體元件、終端結構及其製造方法 | |
| CN101803030A (zh) | 半导体功率装置的制造方法 | |
| TWI601295B (zh) | 斷閘極金氧半場效電晶體 | |
| CN105206675A (zh) | Nldmos器件及其制造方法 | |
| CN110867443B (zh) | 半导体功率器件 | |
| KR101550798B1 (ko) | 래치업 억제구조를 가지는 전력용 반도체 장치 및 그 제조방법 | |
| CN104103693A (zh) | 一种u形沟槽的功率器件及其制造方法 | |
| CN111146285B (zh) | 半导体功率晶体管及其制造方法 | |
| CN116741828A (zh) | 沟渠式栅极晶体管组件 | |
| CN103094319A (zh) | 双通道高压结型场效应管降低夹断电压的结构及制造方法 | |
| CN104037206B (zh) | 超级结器件及制造方法 | |
| CN101834208A (zh) | 一种低导通电阻的功率mos场效应管及制造方法 | |
| CN115020486A (zh) | 一种ldmos晶体管结构以及对应的制造方法 | |
| CN109994549B (zh) | 半导体功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| CB02 | Change of applicant information |
Address after: Room 405-406, building 20, northwest Suzhou nano City, 99 Jinjihu Avenue, Suzhou Industrial Park, Suzhou City, Jiangsu Province, 215028 Applicant after: Suzhou Dongwei Semiconductor Co.,Ltd. Address before: Room 405-406, building 20, northwest Suzhou nano City, 99 Jinjihu Avenue, Suzhou Industrial Park, Suzhou City, Jiangsu Province, 215028 Applicant before: SUZHOU ORIENTAL SEMICONDUCTOR Co.,Ltd. |
|
| CB02 | Change of applicant information | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |