CN103094319A - 双通道高压结型场效应管降低夹断电压的结构及制造方法 - Google Patents

双通道高压结型场效应管降低夹断电压的结构及制造方法 Download PDF

Info

Publication number
CN103094319A
CN103094319A CN2011103441661A CN201110344166A CN103094319A CN 103094319 A CN103094319 A CN 103094319A CN 2011103441661 A CN2011103441661 A CN 2011103441661A CN 201110344166 A CN201110344166 A CN 201110344166A CN 103094319 A CN103094319 A CN 103094319A
Authority
CN
China
Prior art keywords
channel region
conduction type
region
substrate
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2011103441661A
Other languages
English (en)
Other versions
CN103094319B (zh
Inventor
宁开明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huahong Grace Semiconductor Manufacturing Corp
Original Assignee
Shanghai Hua Hong NEC Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Hua Hong NEC Electronics Co Ltd filed Critical Shanghai Hua Hong NEC Electronics Co Ltd
Priority to CN201110344166.1A priority Critical patent/CN103094319B/zh
Publication of CN103094319A publication Critical patent/CN103094319A/zh
Application granted granted Critical
Publication of CN103094319B publication Critical patent/CN103094319B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种双通道高压结型场效应管降低夹断电压的结构及制造方法，硅衬底上形成一具有沟道区和漂移区的阱区，漂移区内有一漂移区反型层，沟道区外侧形成有栅极区，沟道区内有一沟道区反型层，其横向宽度大于沟道区的横向宽度，且两端与栅极区相连；漂移区内形成有漏极引出端，沟道区形成有源极引出端，栅极区形成有栅极引出端，衬底区形成有衬底引出端，漂移区、漏极引出端和源极引出端具有第二导电类型，衬底、漂移区反型层、沟道区反型层、栅极区、栅极引出端和衬底引出端具有第一导电类型，各引出端引出电极。本发明通过往沟道区中间注入类型相反的杂质形成上下双通道，同时中间有相反的杂质，使每个通道更容易耗尽，降低了夹断电压。

Description

双通道高压结型场效应管降低夹断电压的结构及制造方法
技术领域
本发明涉及半导体集成电路领域，特别涉及一种双通道高压结型场效应管降低夹断电压的结构。本发明还涉及所述双通道高压结型场效应管的制造方法。
背景技术
目前的高压JFET器件的沟道区为N或者P型单一通道，夹断电压较高。如图1所示，传统的HV N型沟道JFET器件的沟道区由一种DNW的N型杂质组成，只有一个电流通道，这样不容易被耗尽。
发明内容
本发明要解决的技术问题是提供一种双通道高压结型场效应管降低夹断电压的结构，可以降低结型场效应管的夹断电压；为此，本发明还提供一种所述双通道高压结型场效应管的制造方法。
为解决上述技术问题，本发明的双通道高压结型场效应管降低夹断电压的结构，在具有第一导电类型的硅衬底上形成一具有与第一导电类型相反的第二导电类型的阱区，所述阱区内具有漂移区和体区，其中漂移区用于耐高压，体区是结型场效应管的沟道区；所述漂移区内形成有一具有第一导电类型的漂移区反型层，所述漂移区反型层的一端上方形成有隔离结构，所述沟道区外侧形成有具第一导电类型的栅极区，所述沟道区内形成有一具有第一导电类型的沟道区反型层，所述沟道区反型层位于沟道区中的底部或者中部或者顶部，其横向宽度大于沟道区的横向宽度，且两端与栅极区相连接；所述漂移区内形成有漏极引出端，沟道区形成有源极引出端，栅极区形成有栅极引出端，衬底区形成有衬底引出端，所述漏极引出端和源极引出端具有第二导电类型，栅极引出端和衬底引出端具有第一导电类型，各引出端通过接触孔引出电极。
进一步地，所述第一导电类型为P型，第二导电类型为N型；或者，所述第一导电类型为N型，第二导电类型为P型。
进一步地，所述栅极区呈U型，位于沟道区的末端和侧面，其与沟道区反型层的两端相连接；或者所述栅极区位于沟道区的侧面，与沟道区反型层的两端相连接。
本发明还提供所述结型场效应管的制造方法，包括如下步骤：
第1步，在衬底上通过光刻和离子注入形成漂移区和沟道区，所述衬底具有第一导电类型，漂移区具有与第一导电类型相反的第二导电类型；
第2步，在衬底上通过光刻和离子注入形成栅极区，所述栅极区具有第一导电类型；
第3步，在硅片表面形成若干隔离结构；
第4步，在漂移区上通过光刻和离子注入形成具有第一导电类型的漂移区反型层，并在沟道区中通过光刻和离子注入形成具有第一导电类型的沟道区反型层，所述沟道区反型层位于沟道区中，其横向宽度大于沟道区的横向宽度，且其两端与栅极区相连接；
第5步，在漂移区和沟道区分别进行第二导电类型的离子注入，形成漏极引出端和源极引出端；在栅极区和衬底区分别进行第一导电类型的离子注入，形成栅极引出端和衬底引出端；
第6步，淀积介电层并刻蚀形成接触孔，在接触孔中填充源极金属电极、栅极金属电极、漏极金属电极和衬底极金属电极。
进一步地，在第4步和第5步之间，在硅片表面生长一栅氧化层，其上淀积一层多晶硅，刻蚀多晶硅和栅氧化层形成位于隔离结构之上的漏端多晶硅场板。
其中，所述衬底为低掺杂衬底，电阻率在50～250Ω·cm之间；第5步中的第一导电类型的离子注入和第二导电类型的离子注入均为高掺杂，每平方厘米的注入剂量在1e14和1e16之间。
本发明的有益效果在于，通过往沟道区中间注入类型相反的杂质形成上下双通道，同时中间有相反的杂质，使每个通道更容易耗尽，降低了夹断电压。
附图说明
下面结合附图与具体实施方式对本发明作进一步详细的说明：
图1是现有单通道的高压结型场效应管的截面图；
图2是本发明双通道高压结型场效应管的截面图；
图3是本发明双通道高压结型场效应管的俯视图；
图4是本发明双通道高压结型场效应管的侧视图。
具体实施方式
本发明的双通道高压结型场效应管降低夹断电压的结构，如图2所示，在具有第一导电类型的硅衬底101上形成一具有与第一导电类型相反的第二导电类型的阱区102，所述阱区102内具有漂移区103和体区104，其中漂移区103用于耐高压，体区104是结型场效应管的沟道区。所述漂移区103内形成有一具有第一导电类型的漂移区反型层105，所述漂移区反型层105的一端上方形成有隔离结构106。所述沟道区104外侧形成有具第一导电类型的栅极区107，所述沟道区104内形成有一具有第一导电类型的沟道区反型层108，如图3、图4所示，所述沟道区反型层108位于沟道区104中的底部或者中部或者顶部，其横向宽度大于沟道区104的横向宽度，且两端与栅极区107相连接。所述漂移区103内形成有漏极引出端109，沟道区104形成有源极引出端110，栅极区107形成有栅极引出端111，衬底区101形成有衬底引出端112，所述漏极引出端109和源极引出端110具有第二导电类型，栅极引出端111和衬底引出端112具有第一导电类型，各引出端通过接触孔引出电极。
在本实施例中，所述第一导电类型为P型，第二导电类型为N型。当然，所述第一导电类型也可以为N型，第二导电类型则为P型。
在本实施例中，如图3所示，所述栅极区107呈U型，位于沟道区104的末端和侧面，其与沟道区反型层108的两端相连接。当然，所述栅极区107也可以仅位于沟道区104的侧面，与沟道区反型层108的两端相连接。
本发明还提供一种双通道结型场效应管的制造方法，包括如下步骤：
第1步，在衬底101上通过光刻和离子注入形成漂移区103和沟道区104，所述衬底具有第一导电类型，漂移区具有与第一导电类型相反的第二导电类型；
第2步，在衬底101上通过光刻和离子注入形成栅极区107，所述栅极区107具有第一导电类型；
第3步，在硅片表面形成若干隔离结构106；
第4步，在漂移区103上通过光刻和离子注入形成具有第一导电类型的漂移区反型层105，并在沟道区104中通过光刻和离子注入形成具有第一导电类型的沟道区反型层108，所述沟道区反型层108位于沟道区中的任意位置，其横向宽度大于沟道区104的横向宽度，且其两端与栅极区107相连接；
第5步，在漂移区103和沟道区104分别进行第二导电类型的离子注入，形成漏极引出端109和源极引出端110；在栅极区107和衬底区101分别进行第一导电类型的离子注入，形成栅极引出端111和衬底引出端112；
第6步，淀积介电层并刻蚀形成接触孔，在接触孔中填充源极金属电极、栅极金属电极、漏极金属电极和衬底极金属电极。
在本实施例中，所述第一导电类型为P型，第二导电类型为N型。当然，所述第一导电类型也可以为N型，第二导电类型则为P型。
在第4步和第5步之间，在硅片表面生长一栅氧化层，其上淀积一层多晶硅，刻蚀多晶硅和栅氧化层形成位于隔离结构之上的漏端多晶硅场板。
所述衬底101为低掺杂衬底，电阻率在50～250Ω·cm之间。
第5步中的第一导电类型的离子注入和第二导电类型的离子注入均为高掺杂，每平方厘米的注入剂量在1e14和1e16之间。
本发明通过往沟道区中间注入类型相反的杂质形成上下双通道，同时中间有相反的杂质，使每个通道更容易耗尽，降低了夹断电压。
以上通过具体实施例对本发明进行了详细的说明，但这些并非构成对本发明的限制。在不脱离本发明原理的情况下，本领域的技术人员可做出许多变形和改进，这些也应视为本发明的保护范围。

Claims (10)

1.一种双通道高压结型场效应管降低夹断电压的结构，其特征在于：在具有第一导电类型的硅衬底上形成一具有与第一导电类型相反的第二导电类型的阱区，所述阱区内具有漂移区和体区，其中漂移区用于耐高压，体区是结型场效应管的沟道区；所述漂移区内形成有一具有第一导电类型的漂移区反型层，所述漂移区反型层的一端上方形成有隔离结构，所述沟道区外侧形成有具第一导电类型的栅极区，所述沟道区内形成有一具有第一导电类型的沟道区反型层，所述沟道区反型层位于沟道区中，其横向宽度大于沟道区的横向宽度，且两端与栅极区相连接；所述漂移区内形成有漏极引出端，沟道区形成有源极引出端，栅极区形成有栅极引出端，衬底区形成有衬底引出端，所述漏极引出端和源极引出端具有第二导电类型，栅极引出端和衬底引出端具有第一导电类型，各引出端通过接触孔引出电极。
2.根据权利要求1所述的双通道高压结型场效应管降低夹断电压的结构，其特征在于：所述第一导电类型为P型，第二导电类型为N型；或者，所述第一导电类型为N型，第二导电类型为P型。
3.根据权利要求1所述的双通道高压结型场效应管降低夹断电压的结构，其特征在于：所述栅极区呈U型，位于沟道区的末端和侧面，其与沟道区反型层的两端相连接。
4.根据权利要求1所述的双通道高压结型场效应管降低夹断电压的结构，其特征在于：所述栅极区位于沟道区的侧面，与沟道区反型层的两端相连接。
5.根据权利要求1所述的双通道高压结型场效应管降低夹断电压的结构，其特征在于：所述沟道区反型层位于沟道区的底部、中部或者顶部。
6.根据权利要求1至5中任意一项所述的双通道结型场效应管的制造方法，其特征在于，包括如下步骤：
第1步，在衬底上通过光刻和离子注入形成漂移区和沟道区，所述衬底具有第一导电类型，漂移区具有与第一导电类型相反的第二导电类型；
第2步，在衬底上通过光刻和离子注入形成栅极区，所述栅极区具有第一导电类型；
第3步，在硅片表面形成若干隔离结构；
第4步，在漂移区上通过光刻和离子注入形成具有第一导电类型的漂移区反型层，并在沟道区中通过光刻和离子注入形成具有第一导电类型的沟道区反型层，所述沟道区反型层位于沟道区中，其横向宽度大于沟道区的横向宽度，且其两端与栅极区相连接；
第5步，在漂移区和沟道区分别进行第二导电类型的离子注入，形成漏极引出端和源极引出端；在栅极区和衬底区分别进行第一导电类型的离子注入，形成栅极引出端和衬底引出端；
第6步，淀积介电层并刻蚀形成接触孔，在接触孔中填充源极金属电极、栅极金属电极、漏极金属电极和衬底极金属电极。
7.根据权利要求6所述的高压结型场效应管的制造方法，其特征在于，所述第一导电类型为P型，第二导电类型为N型；或者，所述第一导电类型为N型，第二导电类型为P型。
8.根据权利要求6所述的高压结型场效应管的制造方法，其特征在于，在第4步和第5步之间，在硅片表面生长一栅氧化层，其上淀积一层多晶硅，刻蚀多晶硅和栅氧化层形成位于隔离结构之上的漏端多晶硅场板。
9.根据权利要求6所述的高压结型场效应管的制造方法，其特征在于，所述衬底为低掺杂衬底，电阻率在50～250Ω·cm之间。
10.根据权利要求6所述的高压结型场效应管的制造方法，其特征在于，第5步中的第一导电类型的离子注入和第二导电类型的离子注入均为高掺杂，每平方厘米的注入剂量在1e14和1e16之间。
CN201110344166.1A 2011-11-04 2011-11-04 双通道高压结型场效应管降低夹断电压的结构及制造方法 Active CN103094319B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110344166.1A CN103094319B (zh) 2011-11-04 2011-11-04 双通道高压结型场效应管降低夹断电压的结构及制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110344166.1A CN103094319B (zh) 2011-11-04 2011-11-04 双通道高压结型场效应管降低夹断电压的结构及制造方法

Publications (2)

Publication Number Publication Date
CN103094319A true CN103094319A (zh) 2013-05-08
CN103094319B CN103094319B (zh) 2015-10-14

Family

ID=48206693

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110344166.1A Active CN103094319B (zh) 2011-11-04 2011-11-04 双通道高压结型场效应管降低夹断电压的结构及制造方法

Country Status (1)

Country Link
CN (1) CN103094319B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178093B (zh) * 2011-12-26 2015-10-14 上海华虹宏力半导体制造有限公司 高压结型场效应晶体管的结构及制备方法
CN105845720A (zh) * 2016-03-30 2016-08-10 上海华虹宏力半导体制造有限公司 Jfet及其制造方法
CN111244155A (zh) * 2020-01-19 2020-06-05 上海华虹宏力半导体制造有限公司 一种低夹断电压的jfet结构及制作方法
CN111244156A (zh) * 2020-01-19 2020-06-05 上海华虹宏力半导体制造有限公司 一种调节jfet夹断电压的结构及制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080248638A1 (en) * 2006-06-15 2008-10-09 System General Corp. Process for manufacturing voltage-controlled transistor
CN101997020A (zh) * 2009-08-20 2011-03-30 电力集成公司 带有集成电阻的高压晶体管器件
CN102130153A (zh) * 2010-12-22 2011-07-20 东南大学 绝缘体上硅的n型横向绝缘栅双极晶体管及其制备方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080248638A1 (en) * 2006-06-15 2008-10-09 System General Corp. Process for manufacturing voltage-controlled transistor
CN101997020A (zh) * 2009-08-20 2011-03-30 电力集成公司 带有集成电阻的高压晶体管器件
CN102130153A (zh) * 2010-12-22 2011-07-20 东南大学 绝缘体上硅的n型横向绝缘栅双极晶体管及其制备方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103178093B (zh) * 2011-12-26 2015-10-14 上海华虹宏力半导体制造有限公司 高压结型场效应晶体管的结构及制备方法
CN105845720A (zh) * 2016-03-30 2016-08-10 上海华虹宏力半导体制造有限公司 Jfet及其制造方法
CN105845720B (zh) * 2016-03-30 2019-02-05 上海华虹宏力半导体制造有限公司 Jfet及其制造方法
CN111244155A (zh) * 2020-01-19 2020-06-05 上海华虹宏力半导体制造有限公司 一种低夹断电压的jfet结构及制作方法
CN111244156A (zh) * 2020-01-19 2020-06-05 上海华虹宏力半导体制造有限公司 一种调节jfet夹断电压的结构及制作方法
CN111244155B (zh) * 2020-01-19 2023-03-07 上海华虹宏力半导体制造有限公司 一种低夹断电压的jfet结构及制作方法
CN111244156B (zh) * 2020-01-19 2023-08-18 上海华虹宏力半导体制造有限公司 一种调节jfet夹断电压的结构及制作方法

Also Published As

Publication number Publication date
CN103094319B (zh) 2015-10-14

Similar Documents

Publication Publication Date Title
CN102403356B (zh) 半导体装置
US8829608B2 (en) Semiconductor device
US8492867B2 (en) Semiconductor device including cell region and peripheral region having high breakdown voltage structure
CN107342326B (zh) 一种降低导通电阻的功率半导体器件及制造方法
US9859414B2 (en) Semiconductor device
US8680608B2 (en) Power semiconductor device with a low on resistence
CN103456788A (zh) 垂直功率mosfet及其形成方法
CN113611750B (zh) Soi横向匀场高压功率半导体器件及制造方法和应用
KR20130085751A (ko) 수평형 디모스 트랜지스터 및 그 제조방법
CN103050541A (zh) 一种射频ldmos器件及其制造方法
CN108400168B (zh) Ldmos器件及其制造方法
CN108807541A (zh) 一种具有交错叉指式排列的浅槽隔离结构横向半导体器件
CN109564932A (zh) 半导体装置
CN201663162U (zh) 单胞中集成肖特基二极管的沟槽mos器件
JP2013069852A (ja) 半導体装置
CN104659091A (zh) Ldmos器件及制造方法
CN103094319B (zh) 双通道高压结型场效应管降低夹断电压的结构及制造方法
KR101360070B1 (ko) 반도체 소자 및 그 제조 방법
KR20140044075A (ko) 반도체 소자 및 그 제조 방법
CN104617045A (zh) 沟槽栅功率器件的制造方法
CN101964343A (zh) 半导体装置
KR20090107024A (ko) Ｐｎ접합 및 모스 커패시터 하이브리드 리설프 트랜지스터
CN102694028B (zh) 电力用半导体装置
CN105140289A (zh) N型ldmos器件及工艺方法
CN103094124B (zh) 高压结型场效应管的结构及制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: SHANGHAI HUAHONG GRACE SEMICONDUCTOR MANUFACTURING

Free format text: FORMER OWNER: HUAHONG NEC ELECTRONICS CO LTD, SHANGHAI

Effective date: 20140109

C41 Transfer of patent application or patent right or utility model
COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: 201206 PUDONG NEW AREA, SHANGHAI TO: 201203 PUDONG NEW AREA, SHANGHAI

TA01 Transfer of patent application right

Effective date of registration: 20140109

Address after: 201203 Shanghai city Zuchongzhi road Pudong New Area Zhangjiang hi tech Park No. 1399

Applicant after: Shanghai Huahong Grace Semiconductor Manufacturing Corporation

Address before: 201206, Shanghai, Pudong New Area, Sichuan Road, No. 1188 Bridge

Applicant before: Shanghai Huahong NEC Electronics Co., Ltd.

C14 Grant of patent or utility model
GR01 Patent grant