CN111146147B - 一种半导体器件集成结构及方法 - Google Patents

一种半导体器件集成结构及方法 Download PDF

Info

Publication number
CN111146147B
CN111146147B CN201911397206.1A CN201911397206A CN111146147B CN 111146147 B CN111146147 B CN 111146147B CN 201911397206 A CN201911397206 A CN 201911397206A CN 111146147 B CN111146147 B CN 111146147B
Authority
CN
China
Prior art keywords
organic film
film layer
dielectric layer
hole
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911397206.1A
Other languages
English (en)
Other versions
CN111146147A (zh
Inventor
汪新学
王敬平
吴月含
孙超
李洪波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ningbo Semiconductor International Corp
Original Assignee
Ningbo Semiconductor International Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ningbo Semiconductor International Corp filed Critical Ningbo Semiconductor International Corp
Priority to CN201911397206.1A priority Critical patent/CN111146147B/zh
Publication of CN111146147A publication Critical patent/CN111146147A/zh
Application granted granted Critical
Publication of CN111146147B publication Critical patent/CN111146147B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了一种半导体器件集成结构及方法，其中集成方法包括：提供第一结构，第一结构从上至下包括：第一介质层、第一有机膜层、基板，基板中嵌设有多个第二电子器件，定义通孔及通孔外周设定范围的区域为第一区域，去除第一区域的第一介质层；在第一区域形成第二有机膜层，第二有机膜层与第一有机膜层的热膨胀系数之差的绝对值小于第一介质层与第一有机膜层热膨胀系数之差的绝对值，第二有机膜层的柔性大于第一介质层的柔性；形成通孔，贯穿第二有机膜层和第一有机膜层，通孔的底部暴露出第二电子器件；在通孔中形成导电插塞，导电插塞连接第二电子器件。

Description

一种半导体器件集成结构及方法
技术领域
本发明涉及半导体器件制造领域，尤其涉及一种半导体器件集成结构及方法。
背景技术
随着半导体功率器件市场需求的发展，超小、超薄芯片，3D堆叠小外形高集成度封装是发展的趋势。
其中，3D封装是指在不改变封装体尺寸的前提下，在同一个封装体内于垂直方向叠放两个以上芯片的封装技术。在尺寸和重量方面，3D设计替代单芯片封装缩小了器件尺寸、减轻了重量。与传统封装相比，使用3D技术可缩短尺寸、减轻重量达40-50倍；在速度方面，3D技术节约的功率可使3D元件以每秒更快的转换速度运转而不增加能耗，寄生性电容和电感得以降低；3D封装更有效的利用了硅片的有效区域。
封装的一个设计难点在于实现芯片的堆叠。DAF(Die Attach Film)是在半导体封装工序中用于连接半导体芯片与封装基板、芯片与芯片的超薄型薄膜黏合剂，凭借其卓越的可信性及方便的工序性，可以实现半导体封装的积层化、薄型化。
在封装制造过程中和应用环境中，在集成电路器件薄膜之间可能引起应力。例如，可能因为集成电路器件中不同膜层之间不同的材料性质而发生应力。此时，断裂(crack)可能在集成电路器件内开始传播，以消减该应力。这种断裂可能导致电气故障或功能失效，进而影响制造成品率和可靠性。为了增加成品率，防止由于应力而出现的断裂的发生和传播是必要的。
封装工艺中，通孔是半导体器件中的常见结构，通孔开在电介质层中，贯穿DAF膜层，一般用于RDL重布线后实现多个器件之间的导电连通，使得多个器件成为一个功能整体。
但是当介质层下层存在DAF等有机膜的时候，在后续加工晶圆受热的情况下，由于热膨胀系数的差异，有机膜层热膨胀系数更大导致体积变化更大，会对上层介质膜层产生力的作用。为了缓解应力，上层介质膜层容易出现断裂。尤其是两个通孔位置比较相近的时候，上层介质膜层更易出现断裂。
因此，如何解决有机膜层上方介质层中通孔引起的膜层断裂问题，是目前研究的课题。
发明内容
本发明的目的在于提供一种半导体器件集成结构及方法，解决有机膜层上方的介质层通孔引起的膜层断裂问题。
为了实现上述目的，本发明提供了一种半导体器件集成方法，包括：
提供第一结构，所述第一结构从上至下包括：第一介质层、第一有机膜层、基板，所述基板中嵌设有多个第二电子器件；
定义通孔及通孔外周设定范围的区域为第一区域，去除所述第一区域的所述第一介质层；
在所述第一区域形成第二有机膜层，所述第二有机膜层的热膨胀系数介于所述第一介质层与所述第一有机膜层之间，所述第二有机膜层的柔性大于所述第一介质层的柔性；
形成通孔，贯穿所述第二有机膜层和所述第一有机膜层，所述通孔的底部暴露出所述第二电子器件；
在所述通孔中形成导电插塞，所述导电插塞连接所述第二电子器件。
本发明还提供了一种半导体器件集成结构，所述集成结构从上至下依次包括：
第一介质层以及嵌设于所述第一介质层中的多个第一电子器件；
第二有机膜层，位于所述第一介质层之间；
第一有机膜层，位于所述第一介质层、所述第二有机膜层下表面，所述第二有机膜层的热膨胀系数介于所述第一介质层与所述第一有机膜层之间，所述第二有机膜层的柔性大于所述第一介质层的柔性；
基板，位于所述第一有机膜层下表面，所述基板中嵌设有多个第二电子器件；
导电结构，所述导电结构穿过所述第二有机膜层、第一有机膜层连接所述第一电子器件和所述第二电子器件。
本发明的有益效果在于：将原来通孔外周的与下方第一有机膜层热膨胀系数相差较大的第一介质层替换为与第一有机膜层热膨胀系数接近的第二有机膜层，且第二有机膜层的柔性大于第一介质层的柔性。在受热的情况下，相较于第一介质层，第二有机膜层不易产生应力，减少了第一介质膜层出现断裂的问题，尤其是相邻的两个通孔位置比较接近时，通孔附近的第一介质膜层断裂的问题。
附图说明
图1为本发明一实施例的一种半导体器件的集成方法的步骤流程图。
图2至图14本本发明一实施例中半导体器件的集成方法在制造过程中不同步骤相对应的结构示意图。
图15为本发明一实施例的一种半导体器件的集成结构的示意图。
附图标记说明：
10-基板；11-第二电子器件；20-第一有机膜层；30-第一介质层；31-第一电子器件；32-第二有机膜层；33-通孔；331-第一孔洞；332-第二孔洞；34-导电插塞；35-导电结构；101-第一衬底；102-器件晶圆。
具体实施方式
以下结合附图和具体实施例对本发明作进一步详细说明。根据下面的说明和附图，本发明的优点和特征将更清楚，然而，需说明的是，本发明技术方案的构思可按照多种不同的形式实施，并不局限于在此阐述的特定实施例。附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
应当明白，当元件或层被称为“在...上”、“与...相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在...上”、“与...直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在...下”、“在...下面”、“下面的”、“在...之下”、“在...之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在...下面”和“在...下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
如果本文的方法包括一系列步骤，且本文所呈现的这些步骤的顺序并非必须是可执行这些步骤的唯一顺序，且一些的步骤可被省略和/或一些本文未描述的其他步骤可被添加到该方法。若某附图中的构件与其他附图中的构件相同，虽然在所有附图中都可轻易辨认出这些构件，但为了使附图的说明更为清楚，本说明书不会将所有相同构件的标号标于每一图中。
本发明一实施例提供了一种半导体器件集成方法，请参考图1，图1为本发明一实施例中一种半导体器件集成方法的步骤流程图，所述集成方法包括：
S01：提供第一结构，所述第一结构从上至下包括：第一介质层、第一有机膜层、基板，所述第一介质层中嵌设有多个第一电子器件，所述基板中嵌设有多个第二电子器件；
S02：定义至少包括相邻的两个通孔、及两个通孔外周设定范围的区域为第一区域，去除所述第一区域的所述第一介质层；
S03：在所述第一区域形成第二有机膜层，所述第二有机膜层的热膨胀系数介于所述第一介质层与所述第一有机膜层之间，所述第二有机膜层的柔性大于所述第一介质层的柔性；
S04：形成通孔，贯穿所述第二有机膜层和所述第一有机膜层，所述通孔的底部暴露出所述第二电子器件；
S05：在所述通孔中形成导电插塞，所述导电插塞连接所述第二电子器件。
下面请参考图2至图14对所述半导体器件集成方法进行阐述。图2至图6是本发明半导体器件集成方法一实施例中各步骤对应的结构示意图。
参考图2，提供第一结构，所述第一结构从上至下包括：第一介质层30、第一有机膜层20、基板10，所述第一介质层30中嵌设有多个第一电子器件31，所述基板10中嵌设有多个第二电子器件11。
所述第一介质层30的材质包括氮化硅或二氧化硅，二氧化硅的热膨胀系数约0.5ppm，氮化硅的热膨胀系数约3ppm。所述第一有机膜层20的材质包括聚氯乙烯、丙烯酸酯、干膜或聚酰亚胺，所述第一有机膜层20的热膨胀系数为40-50ppm。根据以上数据可知，第一介质层30和第一有机膜层20的热膨胀系数差距较大。由于两者的热膨胀系数的差别，所述第一结构在受热的情况下，第一有机膜层20对第一介质层30产生应力，第一介质层30为了缓解应力容易产生断裂，尤其是当第一介质层30较薄，第一有机膜层20较厚时，第一介质层30更容易出现断裂。当第一介质层30中形成有通孔时，断裂的区域通常位于通孔外周，当形成有多个通孔时，相邻两个通孔之间的第一介质层30所在的位置容易出现断裂，尤其是两个通孔位置比较接近时，通孔附近的第一介质层30更容易发生断裂。
本实施例中，基板10为器件晶圆，第二电子器件11位于器件晶圆内部。第二电子器件包括二极管、三极管、电阻、电容等，第一电子器件31包括各种具有一定功能的芯片。
参考图3和图4，定义至少包括相邻的两个通孔33、及两个通孔33外周设定范围的区域为第一区域(虚线框中的区域)，去除所述第一区域的所述第一介质层30。
所述第一区域为通孔33和通孔33外周的第一介质层11容易发生断裂的区域范围，第一区域范围的大小和通孔33的大小、两个通孔33之间的距离、第一介质层30的厚度、第一有机膜层20的厚度有关系。可以根据实际情况设置。一般情况下，第一区域的边界距离所述通孔33的边缘不小于通孔33的直径的三分之一，如为通孔33的半径。参照图3，本实施例中第一区域为一整体的区域，包括两个通孔33所在的区域、通孔33外周、两个通孔33之间的区域。参照图4，在另一个实施例中，第一区域分为独立的两部分，每部分以通孔33为中心，外边界距离通孔33的边缘不小于通孔33的直径的三分之一，如为通孔33的半径。本实施例以两个通孔进行说明，应该理解，对于多个通孔的情形，第一区域可以为一个整体，或者分为独立的部分，每个独立的部分可以包括1个或多个通孔。第一区域的形状并不做限定，可以为圆形或多边形。
参考图5，在所述第一区域形成第二有机膜层32，所述第二有机膜层32的热膨胀系数介于所述第一介质层30与所述第一有机膜层20之间。
本实施例中，在所述第一区域形成第二有机膜层32的方法包括：在所述第一区域、所述第一介质层30的上表面旋涂第二有机材料，对所述第二有机材料进行曝光、显影，去除第一区域外的第二有机材料，形成位于所述第一区域的所述第二有机膜层32。第二有机膜层32的材质包括聚酰亚胺或聚对苯撑苯并二噁唑，所述第二有机膜层32的热膨胀系数可调性较大，一般大于10ppm，相较于第一介质层30，第二有机膜层32的热膨胀系数与第一有机膜层20相近。在外界温度变化时，第二有机膜层32与第一有机膜层20之间不易出现形变和应力，另外第二有机膜层32的柔性大于第一介质层30的柔性。当受到应力时，第二有机膜层32不易产生断裂。在本实施例中，去除第一区域外的第二有机材料后，还包括对第一区域的有机材料的表面进行平坦化工艺，使第二有机膜层32的表面和第一介质层30的表面齐平。
参考图6，形成通孔33，贯穿所述第二有机膜层32和所述第一有机膜层20，所述通孔33的底部暴露出所述第二电子器件11。
形成所述通孔33的方法包括：激光打孔、机械打孔、刻蚀工艺或光刻工艺。
本实施例中，第一有机膜层20和第二有机膜层32的材料相同，均为聚酰亚胺，可以通过一次刻蚀工艺，形成通孔33。具体地，采用的刻蚀气体为氩气、氧气和氟化碳的混合气体，设定的温度范围为15-25摄氏度，压力为8-12mTorr。需要说明的是，通常情况下由于第一有机膜层20和第二有机膜层32均有有机材料，化学构成相似，均以碳氢氧氮为主要元素，即使两者不是同一种材料，也可以采用同样的刻蚀气体进行刻蚀。不需要进行两次刻蚀工艺分别刻蚀第一有机膜层20和第二有机膜层32。当然，当两者的材料差别较大，需要用到不同刻蚀气体时，也可以分两步刻蚀。
参考图7，在另一个实施例中，采用光刻(曝光、显影)工艺和刻蚀工艺相结合的方法形成通孔33。具体地，在形成第二有机膜层32时(在去除第一区域外的有机材料时)或形成第二有机膜层32后，通过对第二有机膜层32进行曝光、显影工艺，在第二有机膜层32上形成第一孔洞331，所述第一孔洞331位于第二电子器件11上方，暴露出所述第一有机膜层20。参考图8，再通过刻蚀工艺去除所述第一孔洞331下方的所述第一有机膜层20，形成第二孔洞332，所述第二孔洞332暴露出所述第二电子器件11，所述第一孔洞331和所述第二孔洞332共同构成所述通孔33。
参考图9，在所述通孔33中形成导电插塞34，所述导电插塞34连接所述第二电子器件11。
形成导电插塞34的方法包括：通过蒸镀或磁控溅射工艺在第二有机膜层32、通孔33、第一介质层30的上表面沉积导电薄膜，导电薄膜的材质可以为钼(Mo)、铝(Al)、铜(Cu)、钨(W)、钽(Ta)、铂(Pt)、钌(Ru)、铑(Rh)、铱(Ir)、铬(Cr)、钛(Ti)、金(Au)、锇(Os)、铼(Re)、钯(Pd)、铂金、镍等金属中一种制成或由上述合金制成。通过机械研磨或CMP工艺，去除通孔33外部的导电薄膜，通孔33内部的导电薄膜构成导电插塞34。
本实施例中，所述基板10为器件晶圆，形成所述第一结构包括：
参考图10，提供第一衬底101，在所述第一衬底101表面上方形成所述第一电子器件31。
第一衬底101的材料可以为硅(Si)、锗(Ge)、锗硅(SiGe)、碳硅(SiC)、碳锗硅(SiGeC)、砷化铟(InAs)、砷化镓(GaAs)、磷化铟(InP)或者其它III/V化合物半导体，也可为氧化铝等的陶瓷基板、石英或玻璃基板等。将第一电子器件31临时键合在第一衬底101的表面，第一电子器件31包括各种具有一定功能的芯片。
参考图11，形成第一介质层30，所述第一介质层30覆盖所述第一衬底101、并使所述第一电子器件31完全嵌入所述第一介质层30中。
通过化学气相沉积或物理气相沉积的方法在第一衬底101的表面形成第一介质层30，第一介质层30将第一电子器件31包裹其中。第一介质层30的材料可以为二氧化硅、氮化硅。
参考图12，提供器件晶圆102，所述器件晶圆102内形成有所述第二电子器件11。
第二电子器件11包括有源器件和无源器件，如二极管、三极管、电阻、电容等。
参考图13，提供所述第一有机膜层20，将所述第一介质层30与所述器件晶圆102粘合。
将第一有机膜层20覆盖在器件晶圆102的表面，再将第一介质层30朝向第一有机膜层20，所述第一介质层30与所述器件晶圆102通过第一有机膜层20粘合在一起，第一有机膜层20的材料参照前文。
参考图14，去除所述第一衬底102。
本实施例中，通过机械研磨的方式去除第一衬底102，其他实施例中还可以通过CMP的方式去除第一衬底102。
在另一个实施例中，所述基板10为器件晶圆，还可以通过以下步骤形成所述第一结构。以下简述主要步骤，具体细节请参照上一实施例。主要步骤如下：
S11：提供所述器件晶圆，所述器件晶圆内形成有所述第二电子器件；
S12：在所述器件晶圆的上表面形成所述第一有机膜层；
S13：在所述第一有机膜层的上表面粘贴所述第一电子器件；
S14：形成所述第一介质层，覆盖所述第一有机膜层，并使所述第一电子器件完全嵌入所述第一介质层中。
本发明一实施例还提供了一种半导体器件集成结构，图15示出了根据本发明一实施例的一种半导体器件集成结构，请参照图15，半导体器件集成结构从上至下依次包括：
第一介质层30，以及嵌设于所述第一介质层30中的多个第一电子器件31；
第二有机膜层32，位于所述第一介质层30之间；
第一有机膜层20，位于所述第一介质层30、所述第二有机膜层32下表面，所述第二有机膜层32的热膨胀系数介于所述第一介质层30与所述第一有机膜层20之间，第二有机膜层32的柔性大于所述第一介质层30；
基板10，位于所述第一有机膜层20下表面，所述基板10中嵌设有多个第二电子器件11；
导电结构35，所述导电结构35穿过所述第二有机膜层35、第一有机膜层20连接所述第一电子器件31和所述第二电子器件11。
导电结构35包括贯穿第一有机膜层20和第二有机膜层32的导电插塞，以及连接导电插塞的互连线。所述互连线与第一电子器件31连接，所述导电插塞与第二电子器件11电连接。本实施例中，第二有机膜层32设置于导电插塞外周所在区域的上方，且第二有机膜层32的外边缘距离导电插塞的外边缘不小于导电插塞直径的三分之一，如为导电插塞的半径。第二有机膜层32可以为一整体，整体内部至少包括两个导电插塞，或者第二有机膜层32包括多个相互隔离的独立部分，每个独立部分至少包括一个导电插塞。
所述第二有机膜层的材质包括：聚酰亚胺或聚对苯撑苯并二恶唑，所述第二有机膜层的热膨胀系数大于10ppm。所述第一有机膜层的材质包括：聚氯乙烯、丙烯酸酯、干膜或聚酰亚胺，所述第一有机膜的热膨胀系数约40-50ppm所述第一介质层的材料包括氮化硅或二氧化硅，氮化硅的热膨胀系数约3ppm，二氧化硅的热膨胀系数约0.5ppm。本实施例中，所述基板10为器件晶圆，所述第二电子器件11位于所述器件晶圆的内部。
需要说明的是，本说明书中的各个实施例均采用相关的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于结构实施例而言，由于其基本相似于方法实施例，所以描述的比较简单，相关之处参见方法实施例的部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (17)

1.一种半导体器件集成方法，其特征在于，包括：
提供第一结构，所述第一结构从上至下包括：第一介质层、第一有机膜层、基板，所述基板中嵌设有多个第二电子器件；
定义通孔及通孔外周设定范围的区域为第一区域，去除所述第一区域的所述第一介质层；
在所述第一区域形成第二有机膜层，所述第二有机膜层与所述第一有机膜层的热膨胀系数之差的绝对值小于所述第一介质层与所述第一有机膜层热膨胀系数之差的绝对值，所述第二有机膜层的柔性大于所述第一介质层的柔性；
形成通孔，贯穿所述第二有机膜层和所述第一有机膜层，所述通孔的底部暴露出所述第二电子器件；
在所述通孔中形成导电插塞，所述导电插塞连接所述第二电子器件。
2.根据权利要求1所述的半导体器件集成方法，其特征在于，所述设定范围包括相邻两个所述通孔之间的区域，或所述设定范围的边界距离所述通孔的边缘不小于所述通孔直径的三分之一。
3.根据权利要求1所述的半导体器件集成方法，其特征在于，所述基板为器件晶圆，所述第一介质层中包括第一电子器件，形成所述第一结构包括：
提供第一衬底，在所述第一衬底表面上方形成所述第一电子器件；
形成第一介质层，所述第一介质层覆盖所述第一衬底、并使所述第一电子器件完全嵌入所述第一介质层中；
提供器件晶圆，所述器件晶圆内形成有所述第二电子器件；
提供所述第一有机膜层，将所述第一介质层与所述器件晶圆粘合；
去除所述第一衬底。
4.根据权利要求1所述的半导体器件集成方法，其特征在于，所述基板为器件晶圆，所述第一介质层中包括第一电子器件，形成所述第一结构包括：
提供所述器件晶圆，所述器件晶圆内形成有所述第二电子器件；
在所述器件晶圆的上表面形成所述第一有机膜层；
在所述第一有机膜层的上表面粘贴所述第一电子器件；
形成所述第一介质层，覆盖所述第一有机膜层，并使所述第一电子器件完全嵌入所述第一介质层中。
5.根据权利要求1所述的半导体器件集成方法，其特征在于，形成所述第二有机膜层的方法包括：
在所述第一区域、所述第一介质层的上表面旋涂第二有机材料，对所述第二有机材料进行曝光、显影，形成位于所述第一区域的所述第二有机膜层。
6.根据权利要求1所述的半导体器件集成方法，其特征在于，所述第二有机膜层的材质包括：
聚酰亚胺或聚对苯撑苯并二噁唑，所述第二有机膜层的热膨胀系数为40-50ppm。
7.根据权利要求1所述的半导体器件集成方法，其特征在于，所述第一有机膜层的材料包括：聚氯乙烯、丙烯酸酯、干膜或聚酰亚胺，所述第一有机膜的热膨胀系数大于10ppm。
8.根据权利要求1所述的半导体器件集成方法，其特征在于，所述第一介质层的材料包括：氮化硅或二氧化硅，所述第一介质层的热膨胀系数小于3ppm。
9.根据权利要求1所述的半导体器件集成方法，其特征在于，形成所述通孔的方法包括：激光打孔或机械打孔。
10.根据权利要求1所述的半导体器件集成方法，其特征在于，形成所述通孔的方法包括：
通过刻蚀工艺依次刻蚀所述第二有机膜层和所述第一有机膜层，采用的刻蚀气体包括：氩气、氧气和氟化烃的混合气体。
11.根据权利要求4所述的半导体器件集成方法，其特征在于，形成所述通孔的方法包括：
通过曝光、显影工艺，在所述第二有机膜层上形成位于所述第二电子器件上方的第一孔洞，所述第一孔洞暴露出所述第一有机膜层；
通过刻蚀工艺去除所述第一孔洞下方的所述第一有机膜层，形成第二孔洞，所述第二孔洞暴露出所述第二电子器件，所述第一孔洞和所述第二孔洞构成所述通孔。
12.根据权利要求3或4所述的半导体器件集成方法，其特征在于，形成所述导电插塞后还包括：
在所述第一介质层、所述第二有机膜层上形成互连线，所述互连线电连接所述导电插塞和所述第一电子器件。
13.一种半导体器件集成结构，其特征在于，从上至下依次包括：
第一介质层以及嵌设于所述第一介质层中的多个第一电子器件；
第二有机膜层，位于所述第一介质层之间；
第一有机膜层，位于所述第一介质层、所述第二有机膜层下表面，所述第二有机膜层的热膨胀系数介于所述第一介质层与所述第一有机膜层之间，所述第二有机膜层的柔性大于所述第一介质层的柔性；
基板，位于所述第一有机膜层下表面，所述基板中嵌设有多个第二电子器件；
导电结构，所述导电结构穿过所述第二有机膜层、第一有机膜层连接所述第一电子器件和所述第二电子器件。
14.根据权利要求13所述的半导体器件集成结构，其特征在于，所述基板为器件晶圆，所述第二电子器件位于所述器件晶圆的内部。
15.根据权利要求13所述的半导体器件集成结构，其特征在于，所述第二有机膜层的材质包括：
聚酰亚胺或聚对苯撑苯并二噁唑，所述第二有机膜层的热膨胀系数为40-50ppm。
16.根据权利要求13所述的半导体器件集成结构，其特征在于，所述第一有机膜层的材质包括：聚氯乙烯、丙烯酸酯、干膜或聚酰亚胺，所述第一有机膜层的热膨胀系数大于10ppm。
17.根据权利要求13所述的半导体器件集成结构，其特征在于，所述导电结构包括导电插塞和与所述导电插塞电连接的互连线。
CN201911397206.1A 2019-12-30 2019-12-30 一种半导体器件集成结构及方法 Active CN111146147B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911397206.1A CN111146147B (zh) 2019-12-30 2019-12-30 一种半导体器件集成结构及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911397206.1A CN111146147B (zh) 2019-12-30 2019-12-30 一种半导体器件集成结构及方法

Publications (2)

Publication Number Publication Date
CN111146147A CN111146147A (zh) 2020-05-12
CN111146147B true CN111146147B (zh) 2023-04-28

Family

ID=70522015

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911397206.1A Active CN111146147B (zh) 2019-12-30 2019-12-30 一种半导体器件集成结构及方法

Country Status (1)

Country Link
CN (1) CN111146147B (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068993A (ja) * 2001-08-28 2003-03-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2004063533A (ja) * 2002-07-25 2004-02-26 Kyocera Corp 半導体素子収納用パッケージ
JP2005129919A (ja) * 2003-10-02 2005-05-19 Semiconductor Energy Lab Co Ltd 半導体素子の作製方法
JP2007250907A (ja) * 2006-03-16 2007-09-27 Renesas Technology Corp 半導体装置およびその製造方法
JP2009218534A (ja) * 2008-03-13 2009-09-24 Semiconductor Energy Lab Co Ltd 半導体装置、半導体装置の作製方法
CN101656219A (zh) * 2008-08-18 2010-02-24 中芯国际集成电路制造(上海)有限公司 ***级封装的方法
CN101699622A (zh) * 2009-11-18 2010-04-28 晶方半导体科技（苏州）有限公司 半导体器件封装结构及其封装方法
CN105870053A (zh) * 2015-01-22 2016-08-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
DE102018123499A1 (de) * 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Prozesssteuerung für Package-Herstellung
CN109860125A (zh) * 2018-12-29 2019-06-07 华进半导体封装先导技术研发中心有限公司 芯片封装结构和封装方法
CN109860064A (zh) * 2018-12-21 2019-06-07 中芯集成电路（宁波）有限公司 一种晶圆级***封装方法以及封装结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080083980A1 (en) * 2006-10-06 2008-04-10 Advanced Chip Engineering Technology Inc. Cmos image sensor chip scale package with die receiving through-hole and method of the same
JP5514134B2 (ja) * 2011-02-14 2014-06-04 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US9165792B2 (en) * 2012-09-25 2015-10-20 Infineon Technologies Ag Integrated circuit, a chip package and a method for manufacturing an integrated circuit
JP5819335B2 (ja) * 2013-02-18 2015-11-24 株式会社東芝 半導体発光装置およびその製造方法
US10515948B2 (en) * 2017-11-15 2019-12-24 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device including vertical routing structure and method for manufacturing the same
US10879183B2 (en) * 2018-06-22 2020-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003068993A (ja) * 2001-08-28 2003-03-07 Matsushita Electric Ind Co Ltd 半導体装置およびその製造方法
JP2004063533A (ja) * 2002-07-25 2004-02-26 Kyocera Corp 半導体素子収納用パッケージ
JP2005129919A (ja) * 2003-10-02 2005-05-19 Semiconductor Energy Lab Co Ltd 半導体素子の作製方法
JP2007250907A (ja) * 2006-03-16 2007-09-27 Renesas Technology Corp 半導体装置およびその製造方法
JP2009218534A (ja) * 2008-03-13 2009-09-24 Semiconductor Energy Lab Co Ltd 半導体装置、半導体装置の作製方法
CN101656219A (zh) * 2008-08-18 2010-02-24 中芯国际集成电路制造(上海)有限公司 ***级封装的方法
CN101699622A (zh) * 2009-11-18 2010-04-28 晶方半导体科技（苏州）有限公司 半导体器件封装结构及其封装方法
CN105870053A (zh) * 2015-01-22 2016-08-17 中芯国际集成电路制造(上海)有限公司 一种半导体器件及其制造方法、电子装置
DE102018123499A1 (de) * 2017-11-15 2019-05-16 Taiwan Semiconductor Manufacturing Co., Ltd. Prozesssteuerung für Package-Herstellung
CN109860064A (zh) * 2018-12-21 2019-06-07 中芯集成电路（宁波）有限公司 一种晶圆级***封装方法以及封装结构
CN109860125A (zh) * 2018-12-29 2019-06-07 华进半导体封装先导技术研发中心有限公司 芯片封装结构和封装方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
Dongming He ; C. Zhang ; D. Chiang ; Tieyu Zheng ; A. Lucero ; R. Stage ; V. Atluri.Proceedings Electronic Components and Technology,Comparison of thin film cracking and delamination for aluminum and copper silicon interconnects with organic packaging.2005,第1卷349-355. *
李显尧 ; 袁韬努 ; 邵士茜 ; 施祖军 ; 汪毅 ; 俞育德 ; 余金中 ; .硅基混合集成技术的研究进展.物理.2011,(第01期),28-32. *
田民波，梁彤翔，何卫.电子封装技术和封装材料.半导体情报.1995,(第04期),42-61. *

Also Published As

Publication number Publication date
CN111146147A (zh) 2020-05-12

Similar Documents

Publication Publication Date Title
US20170345713A1 (en) Semiconductor chips having through silicon vias and related fabrication methods and semiconductor packages
TWI718606B (zh) 半導體元件及其形成方法
CN116391252A (zh) 具有互连结构的键合结构
KR100837269B1 (ko) 웨이퍼 레벨 패키지 및 그 제조 방법
US7595220B2 (en) Image sensor package and fabrication method thereof
US7812457B2 (en) Semiconductor device and semiconductor wafer and a method for manufacturing the same
KR100589570B1 (ko) 반도체 장치의 제조 방법
US20150221517A1 (en) Method of manufacturing semiconductoe device
US11469173B2 (en) Method of manufacturing a semiconductor structure
US9941220B2 (en) Integrated circuit
US20230005833A1 (en) Semiconductor structure
US20070001200A1 (en) Semiconductor device and method of manufacturing the same
CN111146147B (zh) 一种半导体器件集成结构及方法
US7033863B2 (en) Semiconductor device and manufacturing method for the same
US20080303110A1 (en) Integrated circuit package and method for operating and fabricating thereof
EP1544913A2 (en) Semiconductor device and method of manufacturing thereof
KR100577527B1 (ko) 고주파 소자 및 그 제조 방법
US11063012B1 (en) Semiconductor structure having buffer under bump pad and manufacturing method thereof
CN113540065A (zh) 一种***级封装结构及封装方法
US20190181108A1 (en) Semiconductor Package Structure and Semiconductor Package Structure Fabricating Method
US11631656B2 (en) Method for manufacturing semiconductor structure
US11935788B2 (en) Semiconductor die and manufacturing method of semiconductor device
US11676983B2 (en) Sensor with dam structure and method for manufacturing the same
US20240071988A1 (en) Method for manufacturing semiconductor structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant