JP2009218534A - 半導体装置、半導体装置の作製方法 - Google Patents
半導体装置、半導体装置の作製方法 Download PDFInfo
- Publication number
- JP2009218534A JP2009218534A JP2008063706A JP2008063706A JP2009218534A JP 2009218534 A JP2009218534 A JP 2009218534A JP 2008063706 A JP2008063706 A JP 2008063706A JP 2008063706 A JP2008063706 A JP 2008063706A JP 2009218534 A JP2009218534 A JP 2009218534A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- layer
- crystal semiconductor
- island
- semiconductor element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】基板面内の半導体素子の半導体接合界面領域は、支持基板側から、すなわち基板の素子が形成されていない面からレーザを直接照射し加熱することができるよう配置される。1層目の半導体素子層、2層目の半導体素子層が形成された後、支持基板側からレーザを照射することで、1層目の半導体素子層及び2層目の半導体素子層の、半導体接合界面領域の活性化を同時に行う。支持基板と前記半導体素子層との間の層は光透過性とし、レーザを減衰しない構造とする。
【選択図】図4
Description
本実施の形態では、より高集積化、及び小型化を付与することを目的とした半導体装置、及び半導体装置の作製方法を、図1乃至図4を用いて詳細に説明する。
本実施の形態では、実施の形態1を参照し作製可能な、支持基板側から素子をレーザ熱処理にて活性化できる、素子配置例を示す。
本実施の形態では、より高集積化、及び小型化を付与することを目的とした半導体装置の例について説明する。詳しくは半導体装置の一例として、マイクロプロセッサ及び非接触でデータの送受信を行うことのできる演算機能を備えた半導体装置の一例について説明する。
本発明によりプロセッサ回路を有するチップ(以下、プロセッサチップ、無線チップ、無線プロセッサ、無線メモリ、無線タグともよぶ)として機能する半導体装置を形成することができる。本発明の半導体装置の用途は広範にわたり、非接触で対象物の履歴等の情報を明確にし、生産・管理等に役立てる商品であればどのようなものにも適用することができる。例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類及び電子機器等に設けて使用することができる。これらの例に関して図13を用いて説明する。
Claims (8)
- 光透過性を有する支持基板上に、半導体接合界面領域を備えた半導体素子を有する、第1の単結晶半導体素子層と、
前記第1の単結晶半導体素子層の上に、半導体接合界面領域を備えた半導体素子を有する、第2の単結晶半導体素子層と、
を有し、
前記半導体接合界面領域と、支持基板と、の間には、いずれも単層あるいは複層の光透過性の材料からなる層が形成されること
を特徴とする半導体装置。 - 請求項1において、
前記半導体素子は、
島状単結晶半導体層と、
前記島状単結晶半導体層上のゲート絶縁膜と、
前記ゲート絶縁膜上の、ゲート電極と、を備えたトランジスタであること
を特徴とする半導体装置。 - 半導体接合界面領域を備えた半導体素子を有する、第1の単結晶半導体素子層と、
前記第1の単結晶半導体素子層の上に、半導体接合界面領域を備えた半導体素子を有する、第2の単結晶半導体素子層と、
を有し、
前記第2の単結晶半導体素子層は、島状単結晶半導体層と、
前記島状単結晶半導体層上のゲート絶縁膜と、
前記ゲート絶縁膜上の、ゲート電極と、を備えたトランジスタ
を有し、
前記第1の単結晶半導体素子層は、前記島状単結晶半導体層と、前記ゲート電極の何れにも重ならずに配置される半導体接合界面領域を有すること
を特徴とする半導体装置。 - 請求項1乃至3のいずれか一項において、
前記第2の単結晶半導体素子層上に、
第3の単結晶半導体素子層が形成されること
を特徴とする半導体装置。 - 請求項1、請求項2、請求項4のいずれか一項において、
前記光透過性を有する支持基板は、ガラス基板であること
を特徴とする半導体装置。 - 請求項2乃至5のいずれか一項において、
前記トランジスタは、サイドウォールが設けられ、ソース領域と、ドレイン領域とに、シリサイドが形成されていること
を特徴とする半導体装置。 - 支持基板上に第1の島状単結晶半導体層を形成し、
前記第1の島状単結晶半導体層上に、第1のゲート絶縁膜を形成し、
前記第1のゲート絶縁膜上に、第1のゲート電極を形成し、
前記第1の島状単結晶半導体層の一部に一導電性を付与する不純物を添加して半導体接合界面領域を形成し、
前記第1のゲート電極上に第1の絶縁膜を形成し、
前記第1の絶縁膜上に第1の配線を形成し、
前記第1の配線上に第1の無機絶縁層を形成し、
前記第1の無機絶縁層上に、第2の島状半導体層を形成し、
前記第2の島状単結晶半導体層上に、第2のゲート絶縁膜を形成し、
前記第2のゲート絶縁膜上に、第2のゲート電極を形成し、
前記第2の島状単結晶半導体層の一部に、前記第1の島状単結晶半導体層、前記第1のゲート電極、前記第1の配線が、前記第2の島状単結晶半導体層の半導体接合界面領域に重ならないように一導電性を付与する不純物を添加して半導体接合界面領域を形成し、
少なくとも前記第1の島状単結晶半導体層と、前記第2の島状単結晶半導体層の半導体接合界面領域を、支持基板側からレーザ照射し加熱すること
を特徴とする半導体装置の作製方法。 - 支持基板上に第1の島状単結晶半導体層を形成し、
前記第1の島状単結晶半導体層上に、第1のゲート絶縁膜を形成し、
前記第1のゲート絶縁膜上に、第1のゲート電極を形成し、
前記第1の島状単結晶半導体層の一部に一導電性を付与する不純物を添加して半導体接合界面領域を形成し、
前記第1のゲート電極上に第1の絶縁膜を形成し、
前記第1の絶縁膜上に、前記第1の島状単結晶半導体層の半導体接合界面領域に重ならないように第1の配線を形成し、
前記第1の配線上に第1の無機絶縁層を形成し、
前記第1の無機絶縁層上に、前記第1の島状単結晶半導体層の半導体接合界面領域に重ならないように第2の島状半導体層を形成し、
前記第2の島状単結晶半導体層上に、第2のゲート絶縁膜を形成し、
前記第2のゲート絶縁膜上に、前記第1の島状単結晶半導体層の半導体接合界面領域に重ならないように第2のゲート電極を形成し、
前記第2の島状単結晶半導体層の一部に一導電性を付与する不純物を添加して半導体接合界面領域を形成し、
少なくとも前記第1の島状単結晶半導体層の半導体接合界面領域と、前記第2の島状単結晶半導体層の半導体接合界面領域とを、支持基板上の素子の上方からレーザ照射し加熱すること
を特徴とする半導体装置の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008063706A JP5202046B2 (ja) | 2008-03-13 | 2008-03-13 | 半導体装置、半導体装置の作製方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008063706A JP5202046B2 (ja) | 2008-03-13 | 2008-03-13 | 半導体装置、半導体装置の作製方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013024382A Division JP5581411B2 (ja) | 2013-02-12 | 2013-02-12 | 半導体装置 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009218534A true JP2009218534A (ja) | 2009-09-24 |
JP2009218534A5 JP2009218534A5 (ja) | 2011-03-10 |
JP5202046B2 JP5202046B2 (ja) | 2013-06-05 |
Family
ID=41190081
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008063706A Expired - Fee Related JP5202046B2 (ja) | 2008-03-13 | 2008-03-13 | 半導体装置、半導体装置の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5202046B2 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011135908A1 (ja) * | 2010-04-30 | 2011-11-03 | シャープ株式会社 | 回路基板および表示装置 |
JP2012256834A (ja) * | 2011-01-28 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2013522873A (ja) * | 2010-03-08 | 2013-06-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | グラフェン・ベースの三次元集積回路デバイス |
JP2013125917A (ja) * | 2011-12-16 | 2013-06-24 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
JP2016116230A (ja) * | 2010-01-20 | 2016-06-23 | 株式会社半導体エネルギー研究所 | 信号処理回路 |
CN111146147A (zh) * | 2019-12-30 | 2020-05-12 | 中芯集成电路(宁波)有限公司 | 一种半导体器件集成结构及方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0230177A (ja) * | 1988-07-19 | 1990-01-31 | Nec Corp | 半導体装置 |
JPH03108776A (ja) * | 1989-09-22 | 1991-05-08 | Mitsubishi Electric Corp | 積層型半導体装置およびその製造方法 |
JPH11163363A (ja) * | 1997-11-22 | 1999-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2002217106A (ja) * | 2001-01-18 | 2002-08-02 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2003152191A (ja) * | 2001-11-16 | 2003-05-23 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2004247405A (ja) * | 2003-02-12 | 2004-09-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2005183869A (ja) * | 2003-12-24 | 2005-07-07 | Casio Comput Co Ltd | 半導体薄膜の製造方法 |
-
2008
- 2008-03-13 JP JP2008063706A patent/JP5202046B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0230177A (ja) * | 1988-07-19 | 1990-01-31 | Nec Corp | 半導体装置 |
JPH03108776A (ja) * | 1989-09-22 | 1991-05-08 | Mitsubishi Electric Corp | 積層型半導体装置およびその製造方法 |
JPH11163363A (ja) * | 1997-11-22 | 1999-06-18 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2002217106A (ja) * | 2001-01-18 | 2002-08-02 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2003152191A (ja) * | 2001-11-16 | 2003-05-23 | Semiconductor Energy Lab Co Ltd | 半導体装置およびその作製方法 |
JP2004247405A (ja) * | 2003-02-12 | 2004-09-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP2005183869A (ja) * | 2003-12-24 | 2005-07-07 | Casio Comput Co Ltd | 半導体薄膜の製造方法 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016116230A (ja) * | 2010-01-20 | 2016-06-23 | 株式会社半導体エネルギー研究所 | 信号処理回路 |
JP2013522873A (ja) * | 2010-03-08 | 2013-06-13 | インターナショナル・ビジネス・マシーンズ・コーポレーション | グラフェン・ベースの三次元集積回路デバイス |
WO2011135908A1 (ja) * | 2010-04-30 | 2011-11-03 | シャープ株式会社 | 回路基板および表示装置 |
JP5275515B2 (ja) * | 2010-04-30 | 2013-08-28 | シャープ株式会社 | 回路基板および表示装置 |
KR101343293B1 (ko) | 2010-04-30 | 2013-12-18 | 샤프 가부시키가이샤 | 회로 기판 및 표시 장치 |
JP2012256834A (ja) * | 2011-01-28 | 2012-12-27 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
US9490267B2 (en) | 2011-01-28 | 2016-11-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP2013125917A (ja) * | 2011-12-16 | 2013-06-24 | Renesas Electronics Corp | 半導体装置および半導体装置の製造方法 |
US9048291B2 (en) | 2011-12-16 | 2015-06-02 | Renesas Electronics Corporation | Method of manufacturing a semiconductor device having multi-layered interconnect structure |
CN111146147A (zh) * | 2019-12-30 | 2020-05-12 | 中芯集成电路(宁波)有限公司 | 一种半导体器件集成结构及方法 |
CN111146147B (zh) * | 2019-12-30 | 2023-04-28 | 中芯集成电路(宁波)有限公司 | 一种半导体器件集成结构及方法 |
Also Published As
Publication number | Publication date |
---|---|
JP5202046B2 (ja) | 2013-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6842579B2 (ja) | 半導体装置 | |
JP5366517B2 (ja) | 半導体装置の作製方法 | |
JP5430846B2 (ja) | 半導体装置の作製方法 | |
JP5981512B2 (ja) | 半導体装置 | |
JP5973598B2 (ja) | 半導体装置の作製方法 | |
JP5403979B2 (ja) | 半導体装置 | |
JP5973597B2 (ja) | 半導体装置の作製方法 | |
JP5393057B2 (ja) | 半導体装置の作製方法 | |
KR101510652B1 (ko) | 반도체 장치 | |
JP5202046B2 (ja) | 半導体装置、半導体装置の作製方法 | |
JP5411456B2 (ja) | 半導体装置 | |
JP5355921B2 (ja) | 半導体装置、半導体装置の作製方法 | |
JP5581411B2 (ja) | 半導体装置 | |
JP2014090186A (ja) | 半導体装置の作製方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110125 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110125 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130212 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5202046 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160222 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160222 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |