JP2007250907A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2007250907A JP2007250907A JP2006073419A JP2006073419A JP2007250907A JP 2007250907 A JP2007250907 A JP 2007250907A JP 2006073419 A JP2006073419 A JP 2006073419A JP 2006073419 A JP2006073419 A JP 2006073419A JP 2007250907 A JP2007250907 A JP 2007250907A
- Authority
- JP
- Japan
- Prior art keywords
- copper wiring
- damascene copper
- insulating film
- interlayer insulating
- damascene
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【課題】SIV耐性を向上させ易い半導体装置およびその製造方法を得ること。
【解決手段】回路素子20,30が形成された半導体基板10上に多層銅配線部55が形成されている半導体装置を作製するにあたり、多層銅配線部を構成する個々の層間絶縁膜35,40,45,50に形成されているダマシン銅配線、コンタクトプラグ、およびバリアメタル層での水素含量の最大値を、多層銅配線部における最も下の層間絶縁膜35を除き、当該層間絶縁膜に形成されたコンタクトプラグによって自己よりも幅広のダマシン銅配線43bに接続される第1種ダマシン銅配線48bの数と自己よりも幅広のダマシン銅配線43cに接続される第2種ダマシン銅配線48cの数との個数比に応じて、制御する。
【選択図】 図1
【解決手段】回路素子20,30が形成された半導体基板10上に多層銅配線部55が形成されている半導体装置を作製するにあたり、多層銅配線部を構成する個々の層間絶縁膜35,40,45,50に形成されているダマシン銅配線、コンタクトプラグ、およびバリアメタル層での水素含量の最大値を、多層銅配線部における最も下の層間絶縁膜35を除き、当該層間絶縁膜に形成されたコンタクトプラグによって自己よりも幅広のダマシン銅配線43bに接続される第1種ダマシン銅配線48bの数と自己よりも幅広のダマシン銅配線43cに接続される第2種ダマシン銅配線48cの数との個数比に応じて、制御する。
【選択図】 図1
Description
この発明は、ダマシン銅配線を備えた半導体装置およびその製造方法に関するものである。この発明でいう「ダマシン銅配線」とは、層間絶縁膜に設けられたトレンチ(溝)を埋めるようにして形成された銅配線を意味する。
今日では、電子機器の小型化、高性能化を図るために、1つの半導体基板に多数の回路素子を形成し、かつこれらの回路素子と共に集計回路を構成する配線を半導体基板上に多層に亘って形成した半導体装置が多用されている。このような半導体装置での回路素子の集積密度は増加の一途を辿っており、回路素子の高集積化に伴って個々の回路素子の高性能化および微細化、ならびに配線の微細化が図られている。そして、微細で低電気抵抗の配線を形成するために銅やアルミニウム等、導電性の高い材料が配線材料として多用されるようになってきており、その形成方法も、層間絶縁膜上に成膜した導電膜を所定形状にパターニングするという方法からダマシン法へと変化してきている。
ダマシン法はシングルダマシン法とデュアルダマシン法とに分けることができるが、いずれの方法でも、層間絶縁膜に形成されたトレンチ(溝)を導電性材料で埋めることによって配線が形成される。シングルダマシン法では、ビアホールへの導電性材料の埋め込みとトレンチへの導電性材料の埋め込みとが別々の工程で行われ、デュアルダマシン法では、ビアホールへの導電性材料の埋め込みとトレンチへの導電性材料の埋め込みとが同一の工程で行われる。
どちらの方法でコンタクトプラグおよび配線を形成する場合でも、これらコンタクトプラグおよび配線の形成に先だって、導電性材料が層間絶縁膜に拡散してしまうのを防止するためのバリアメタル層がビアホールの壁面、トレンチの壁面、およびビアホールの底に露出している下地層表面を覆うようにして設けられる。したがって、1つの層間絶縁膜に設けられるバリアメタル層は、この層間絶縁膜に形成されるコンタクトプラグの側面および下面、ならびに配線の側面および下面(ただし、コンタクトプラグとの接続領域を除く。)を覆うことになる。
ダマシン銅配線を形成する場合には、シングルダマシン法およびデュアルダマシン法のいずれの方法によるときでも、或るダマシン銅配線をその下の層間絶縁膜に形成されている他のダマシン銅配線に接続するためのビアホールを層間絶縁膜に形成したときに、該ビアホールの底から露出しているダマシン銅配線の表面に不可避的に自然酸化膜(銅酸化膜)が形成される。この自然酸化膜は、最終的に得られる半導体装置の電気的特性を低下させる要因となると共に、半導体装置のストレスマイグレーション耐性(SM耐性)やエレクトロマイグレーション耐性(EM耐性)を低下させる要因となるので、バリアメタル層の形成に先だって例えば水素プラズマ処理や水素アニール処理を施すことにより除去されており、この処理時間はどの層間絶縁膜に形成されているダマシン銅配線に対しても同じである。
しかしながら、ダマシン銅配線に生じた自然酸化膜を除去した後にその上にバリアメタル層、コンタクトプラグ、および他のダマシン銅配線を設けて半導体装置における多層配線部での多層銅配線部を形成しても、半導体装置の使用時間の経過と共にコンタクトプラグやダマシン銅配線にボイド(空隙)が形成されて、これらコンタクトプラグやダマシン銅配線が断線に至ることが多々ある。この現象は応力誘起ボイド(SIV;Stress Induced Voiding)と呼ばれており、その原因は未だ解明されていない。半導体装置の信頼性を高めるうえからは、SIV耐性を向上させることが望まれる。
この発明は上記に鑑みてなされたものであり、SIV耐性を向上させ易い半導体装置およびその製造方法を得ることを目的とする。
上記の目的を達成するこの発明の半導体装置は、半導体基板と、この半導体基板に形成された回路素子と、この回路素子を覆うようにして半導体基板上に形成された多層銅配線部とを備え、多層銅配線部は、複数の層間絶縁膜と、これら複数の層間絶縁膜の各々に複数本ずつ形成されたダマシン銅配線と、1本のダマシン銅配線に少なくとも1つ配置されて、該ダマシン銅配線を該ダマシン銅配線が形成されている層間絶縁膜よりも下層側の配線または回路素子に接続するコンタクトプラグと、1本のダマシン銅配線に1つずつ配置されて該ダマシン銅配線および該ダマシン銅配線に接続されたコンタクトプラグそれぞれの側面および下面を覆うバリアメタル層とを有する半導体装置であって、多層銅配線部を構成する層間絶縁膜の各々には、多層銅配線部における最も下の層間絶縁膜を除き、該層間絶縁膜に形成されたコンタクトプラグを介して接続される下層側のダマシン銅配線に比べて幅狭の第1種ダマシン銅配線および幅広の第2種ダマシン銅配線が形成されており、第1種ダマシン銅配線の数が前記第2種ダマシン銅配線の数よりも多い層間絶縁膜に形成されているダマシン銅配線、コンタクトプラグ、およびバリアメタル層での水素含量の最大値は、第1種ダマシン銅配線の数が第2種ダマシン銅配線の数よりも少ない層間絶縁膜に形成されているダマシン銅配線、コンタクトプラグ、およびバリアメタル層での水素含量の最大値よりも小さいことを特徴とするものである。
本件発明者等は、ダマシン銅配線に生じた自然酸化膜を水素プラズマ処理で除去すると該ダマシン銅配線やコンタクトプラグ、あるいはバリアメタル層に水素原子が取り込まれること、ならびに、第1種ダマシン銅配線および該第1種ダマシン銅配線に対応するコンタクトプラグでは水素含量の増加に伴ってSIV耐性が低下する傾向が強く、第2種ダマシン銅配線および該第2種ダマシン銅配線に対応するコンタクトプラグでは水素含量の増加とSIV耐性との間に相関が殆ど認められないことを明らかにした。
この発明の半導体装置では、個々の層間絶縁膜における第2種ダマシン銅配線の数に対する第1種ダマシン銅配線の数の多寡に応じてダマシン銅配線、コンタクトプラグ、およびバリアメタル層での水素含量の最大値を制御しているので、半導体装置全体としてのSIV耐性を向上させることが容易である。
以下、この発明の半導体装置およびその製造方法それぞれの実施の形態について、図面を用いて詳細に説明する。なお、この発明は以下に説明する実施の形態に限定されるものではない。
実施の形態1.
図1は、この発明の半導体装置の一例を概略的に示す断面図である。同図に示す半導体装置60は、半導体基板10と、半導体基板10に形成された回路素子20,30と、回路素子20,30を覆うようにして半導体基板10上に形成された多層配線部55とを備えている。
図1は、この発明の半導体装置の一例を概略的に示す断面図である。同図に示す半導体装置60は、半導体基板10と、半導体基板10に形成された回路素子20,30と、回路素子20,30を覆うようにして半導体基板10上に形成された多層配線部55とを備えている。
上記の半導体基板10は、シリコンのような元素半導体からなる基板であってもよいし、ガリウムヒ素のような化合物半導体からなる基板であってもよい。さらには、SOI(Silicon On Insulator)基板であってもよい。半導体基板10の所定箇所には、該半導体基板10に形成しようとする回路素子の種類に応じた所定の素子領域(ウェル)と、所定形状の素子分離領域とが形成される。図示の半導体基板10は、P- 型シリコン基板1の所定箇所にN型ウェル3およびP型ウェル5を形成し、さらに、各素子領域3,5を平面視上区画するようにして素子分離領域7を形成したものである。
回路素子としてどのような素子を形成するかは、半導体装置60に求められる機能等に応じて適宜選定される。図1に示す回路素子20,30は、いずれも電界効果トランジスタ(以下、「電界効果トランジスタ20」、「電界効果トランジスタ30」という。)である。電界効果トランジスタ20は、N型ウェル3に形成されたソース領域12およびドレイン領域14と、半導体基板10上にゲート絶縁膜16を介して配置されたゲート電極18と、ゲート電極18における線幅方向両側に配置されたサイドウォールスペーサSW,SWとを有している。また、電界効果トランジスタ30は、P型ウェル5に形成されたソース領域22およびドレイン領域24と、半導体基板10上にゲート絶縁膜26を介して配置されたゲート電極28と、ゲート電極28における線幅方向両側に配置されたサイドウォールスペーサSW,SWとを有している。
多層配線部55は、その全体が多層銅配線部となっている(以下、「多層銅配線部55」という。)。この多層銅配線部55は、複数の層間絶縁膜と、これら複数の層間絶縁膜の各々に複数本ずつ形成されたダマシン銅配線と、1本のダマシン銅配線に少なくとも1つ配置されて、該ダマシン銅配線を該ダマシン銅配線が形成されている層間絶縁膜よりも下層側の配線または回路素子に接続するコンタクトプラグと、1本のダマシン銅配線に1つずつ配置されて該ダマシン銅配線および該ダマシン銅配線に接続されたコンタクトプラグそれぞれの側面および下面を覆うバリアメタル層とを有している。
多層配線部(多層銅配線部)55を構成する各層間絶縁膜は所望の無機材料または有機材料からなり、個々の層間絶縁膜には、最も下の層間絶縁膜を除き、該層間絶縁膜に形成されたコンタクトプラグを介して接続される下層側のダマシン銅配線に比べて幅狭の第1種ダマシン銅配線および幅広の第2種ダマシン銅配線が形成されている。第1種ダマシン銅配線および第2種ダマシン銅配線それぞれの数は、層間絶縁膜毎に適宜選定されている。これらのダマシン銅配線およびコンタクトプラグは所定のパターンの下に接続されて、回路素子(電界効果トランジスタ20,電界効果トランジスタ30)の各々と共に集積回路を形成している。
図1においては、各層間絶縁膜に形成されているダマシン銅配線およびコンタクトプラグのうち、最も下の第1層間絶縁膜35に形成されている4つの第1層コンタクトプラグ32a〜32dと4つの第1層ダマシン銅配線33a〜33d、下から2番目の第2層間絶縁膜40に形成されている1つの第2層コンタクトプラグ37a、上から2番目の第(n−1)層間絶縁膜45に形成されている1つの第(n−1)層コンタクトプラグ42aと3つの第(n−1)層ダマシン銅配線43a〜43c、および、最も上の第n層間絶縁膜50に形成されている3つの第n層コンタクトプラグ47a〜47cと3つの第n層ダマシン銅配線48a〜48cが現れている。第n層ダマシン銅配線48bは第1種ダマシン銅配線であり、第n層ダマシン銅配線48cは第2種ダマシン銅配線である。なお、下から2番目の第2層間絶縁膜40に形成されている第2層ダマシン銅配線は、図1には現れていない。上記の「n」は4以上の整数を表すが、「n」を2または3として多層銅配線部を構成することも可能である。
各コンタクトプラグおよびダマシン銅配線はデュアルダマシン構造を有しており、同じ層間絶縁膜に形成されて互いに接続されているダマシン銅配線およびコンタクトプラグは、各々が1つの銅層での一領域からなっている。図1においては、デュアルダマシン構造を有するダマシン銅配線とコンタクトプラグとを区別し易くするために、便宜上、両者の間に境界線を描いてある。
個々のバリアメタル層BMは、例えばタンタル(Ta)、チタン(Ti)、タングステン(W)、ルテニウム(Ru)等の金属や、これらの金属の窒化物もしくは窒化硅化物により形成されて、あるいは上記の金属からなる層と上記の窒化物もしくは窒化硅化物からなる層との積層物により形成されて、対応するコンタクトプラグおよびダマシン銅配線それぞれの側面および下面を覆っている。ただし、ダマシン銅配線の下面のうちでコンタクトプラグ上に位置する領域には、バリアメタル層は形成されていない。なお、各層間絶縁膜上には例えばシリコン窒化物やシリコン炭窒化物等によって形成されたライナー膜が設けられているが、図1においてはその図示を省略している。
このような構造を有する半導体装置60の最大の特徴は、第1種ダマシン銅配線の数が第2種ダマシン銅配線の数よりも多い層間絶縁膜に形成されているダマシン銅配線、コンタクトプラグ、およびバリアメタル層での水素含量の最大値が、第1種ダマシン銅配線の数が第2種ダマシン銅配線の数よりも少ない層間絶縁膜に形成されているダマシン銅配線、コンタクトプラグ、およびバリアメタル層での水素含量の最大値よりも小さいという点にある。半導体装置60は、上記の特徴を有していることから、装置全体でのSIV耐性を向上させることが容易な半導体装置である。以下、図2〜4を参照して、その理由を説明する。
なお、この発明でいう「水素含量」とは、核反応解析法(NRA;Nuclear Reaction Analysis) により測定した水素含量を意味する。また、「層間絶縁膜に形成されているダマシン銅配線、コンタクトプラグ、およびバリアメタル層での水素含量の最大値」とは、ダマシン銅配線からその真下のコンタクトプラグ、およびバリアメタル層へとNRAにより順次水素含量を測定したときの最大値を意味する。
図2は、多層銅配線部を模擬したサンプルに水素プラズマ処理を施したときにおける当該サンプル中での水素含量の解析結果を示すグラフである。上記のサンプルでは、熱酸化膜が形成されたシリコンウェハ上にタンタル窒化物層とタンタル層との積層物、第1の銅層、タンタル層、および第2の銅層がこの順番で積層されており、水素プラズマ処理は、第1の銅層上にタンタル層を積層するのに先だって該第1の銅層上に生じた自然酸化膜(銅酸化膜)を除去するために施されている。同図には、水素プラズマによる処理時間が0秒、30秒、または180秒のときの解析結果が示されている。
本件発明者等は、この解析により、水素プラズマ処理を施した第1の銅層、該第1の銅層の下のタンタル層およびタンタル窒化物層、ならびに当該第1の銅層上のタンタル層にも水素原子が取り込まれ、その含量は水素プラズマによる処理時間が長くなる程多くなる傾向があることを明らかにした。この解析結果に基づけば、実際の半導体装置においても、ダマシン銅配線に生じた自然酸化膜を水素プラズマ処理で除去したときには、水素プラズマ処理を施したダマシン銅配線には勿論、該ダマシン銅配線に対応するバリアメタル層および当該ダマシン銅配線の上に形成されるバリアメタル層にも水素原子が取り込まれるものと考えられる。なお、図2に示されているタンタル層(第1の銅層の上のタンタル層)での水素原子の取り込みは、第1の銅層に取り込まれていた水素原子が拡散したことによるものと思われる。また、第2の銅層においても水素原子の存在が確認されたが、これは、第2の銅層を形成してからNRAによる水素含量の測定を行うまでの間に大気中の水分が第2の銅層に吸収された結果であると考えられる。
上述の解析結果に基づき、本件発明者等は、1つのコンタクトプラグによって接続される上側のダマシン銅配線の線幅の方が下側のダマシン銅配線の線幅よりも狭い配線パターン(以下、「第1パターン」という。)、および、1つのコンタクトプラグによって接続される上側のダマシン銅配線の線幅の方が下側のダマシン銅配線の線幅よりも広い配線パターン(以下、「第2パターン」という。)のそれぞれについて、水素プラズマ処理とSIV耐性との関連性の有無を調べた。
図3は、第1パターンでの水素プラズマによる処理時間と3000時間後の累積故障率との関係を示すグラフである。同図に示すデータは、線幅0.42μmの上層ダマシン銅配線(上側のダマシン銅配線)と線幅10μmの下層ダマシン銅配線(下側のダマシン銅配線)とを直径0.14μmのコンタクトプラグで接続してシリコンウェハ上に第1パターンを形成するに際にして、下層ダマシン銅配線に施す水素プラズマ処理での処理時間を適宜変更して6つの試料を作製し、各試料についてビア抵抗増加による3000時間後の累積故障率を200℃の温度条件下で求めたものである。1つの試料には10000個規模で第1配線パターンが形成されている。上層ダマシン銅配線に対応するバリアメタル層としてはタンタル層が用いられ、下層ダマシン銅配線に対応するバリアメタル層としてはタンタル窒化物層とタンタル層とがこの順番で積層された積層物が用いられている。水素プラズマ処理は、100%水素ガスを用いて行った。
図3から明らかなように、上記の第1パターンでは水素プラズマ処理を施さないときの累積故障率が最も低く、水素プラズマによる処理時間が長くなる程、累積故障率が高くなる傾向がある。水素プラズマによる処理時間が0(ゼロ)秒のときの累積故障率が0%であることから、当該第1パターンでは、下層ダマシン銅配線に生じた自然酸化膜がその上のバリアメタル層(タンタル層)によって還元されたものと考えられる。
図4は、第2パターンでの水素プラズマによる処理時間と3000時間後の累積故障率との関係を示すグラフである。同図に示すデータは、線幅10μmの上層ダマシン銅配線と線幅0.42μmの下層ダマシン銅配線とを直径0.14μmのコンタクトプラグで接続してシリコンウェハ上に第2パターンを形成するに際にして、下層ダマシン銅配線に施す水素プラズマ処理での処理時間を適宜変更して6つの試料を作製し、各試料について累積故障率を求めたものである。このデータは、上層ダマシン銅配線および下層ダマシン銅配線それぞれの線幅を除き、図3に示したデータを求めたときと同じ条件の下に測定されている。
図4から明らかなように、上記の第2パターンでは水素プラズマ処理を施さないときの累積故障率が最も高く、水素プラズマ処理を15秒以上施した各試料での累積故障率は、いずれの試料においても0%であった。したがって、当該第2パターンは下層ダマシン銅配線に生じた自然酸化膜の影響を強く受けるものの、水素含量の増加とSIV耐性との間には殆ど相関がないものと推察される。
このように、第1パターンと第2パターンとではSIV耐性に及ぼす水素含量の影響が互いに背反することが本件発明者等の研究によって明らかとなった。SIV耐性に優れた第1パターンを形成するうえからは、水素プラズマによる処理時間をできるだけ短くすることが望まれ、水素プラズマ処理を省略することさえも可能である。一方、SIV耐性に優れた第2パターンを形成するうえからは、水素プラズマ処理を施すことが実質的に必須である。
実際の半導体装置では、通常、上記第1パターンでの上層ダマシン銅配線に相当するダマシン銅配線(この発明でいう「第1種ダマシン銅配線」)と上記第2パターンでの上層ダマシン銅配線に相当するダマシン銅配線(この発明でいう「第2種ダマシン銅配線」)とが1つの層間絶縁膜に混在し、これらのダマシン銅配線の個数比は層間絶縁膜毎に異なっている。このため、当該半導体装置全体でのSIV耐性を向上させるうえからは、多層配線部(多層銅配線部)を構成する個々の層間絶縁膜にバリアメタル層BMを形成するのに先だって行われる水素プラズマ処理での処理時間を一定にするのではなく、各層間絶縁膜での第1種ダマシン銅配線と第2種ダマシン銅配線との個数比に応じて水素プラズマによる処理時間を適宜調整することが望まれる。第1種ダマシン銅配線の個数比が高い層間絶縁膜については、第1種ダマシン銅配線の個数比が低い層間絶縁膜に比べて水素プラズマによる処理時間を短くすることが望まれる。
上述のようにして水素プラズマによる処理時間を調整すると、図1に示した半導体装置60におけるように、第1種ダマシン銅配線の数が第2種ダマシン銅配線の数よりも多い層間絶縁膜に形成されたダマシン銅配線、コンタクトプラグ、およびバリアメタル層での水素含量の最大値が、第1種ダマシン銅配線の数が第2種ダマシン銅配線の数よりも少ない層間絶縁膜に形成されたダマシン銅配線、コンタクトプラグ、およびバリアメタル層での水素含量の最大値よりも小さくなる。
したがって半導体装置60は、装置全体でのSIV耐性を向上させることが容易な半導体装置である。個々の層間絶縁膜に形成されているダマシン銅配線、コンタクトプラグ、およびバリアメタル層での水素含量の最大値をどの程度にするか、換言すれば層間絶縁膜にバリアメタル層を形成するのに先だって行われる水素プラズマ処理での処理時間をどの程度にするかは、当該層間絶縁膜における第1種ダマシン銅配線と第2種ダマシン銅配線との個数比等に応じて適宜選定される。通常、上記の最大値は0.1×1021〜5.0×1021atoms/cc(0.1×1021〜5.0×1021atoms/cm3) の範囲内となる。
実施の形態2.
上述した半導体装置60は、例えばこの発明の半導体装置の製造方法により得ることができる。当該製造方法は、層間絶縁膜積層工程と自然酸化膜除去工程とを含んでいる。自然酸化膜除去工程を行った後には、所定の後工程が行われる。以下、工程毎に詳述する。
上述した半導体装置60は、例えばこの発明の半導体装置の製造方法により得ることができる。当該製造方法は、層間絶縁膜積層工程と自然酸化膜除去工程とを含んでいる。自然酸化膜除去工程を行った後には、所定の後工程が行われる。以下、工程毎に詳述する。
(層間絶縁膜積層工程)
層間絶縁膜積層工程では、バリアメタル層、コンタクトプラグ、およびダマシン銅配線がそれぞれ複数形成された配線済み層間絶縁膜上に電気絶縁膜を形成した後にこの電気絶縁膜をパターニングして、ダマシン銅配線が形成される複数のトレンチと、コンタクトプラグが形成される複数のビアホールとを有する未配線層間絶縁膜を得る。この未配線層間絶縁膜に形成される複数のトレンチは、ビアホールの底に露出しているダマシン銅配線に比べて幅狭の第1種ダマシン銅配線が形成される第1種トレンチと、幅広の第2種ダマシン銅配線が形成される第2種トレンチとを含む。
層間絶縁膜積層工程では、バリアメタル層、コンタクトプラグ、およびダマシン銅配線がそれぞれ複数形成された配線済み層間絶縁膜上に電気絶縁膜を形成した後にこの電気絶縁膜をパターニングして、ダマシン銅配線が形成される複数のトレンチと、コンタクトプラグが形成される複数のビアホールとを有する未配線層間絶縁膜を得る。この未配線層間絶縁膜に形成される複数のトレンチは、ビアホールの底に露出しているダマシン銅配線に比べて幅狭の第1種ダマシン銅配線が形成される第1種トレンチと、幅広の第2種ダマシン銅配線が形成される第2種トレンチとを含む。
上記の配線済み層間絶縁膜は、多層銅配線部を構成するいずれの層間絶縁膜(ただし、最も上の層間絶縁膜を除く。)であってもよい。多層銅配線部の下には所望の回路素子が形成された半導体基板が位置するわけであるが、これら半導体基板および回路素子の形成方法は特に限定されるものではなく、製造しようとする半導体装置の用途や該半導体装置に求められる機能あるいは性能等に応じて種々の方法により製造される。配線済み層間絶縁膜の形成、および該配線済み層間絶縁膜におけるバリアメタル層、コンタクトプラグ、およびダマシン銅配線の形成は、以下に説明する未配線層間絶縁膜の形成、および該未配線層間絶縁膜におけるバリアメタル層、コンタクトプラグ、およびダマシン銅配線の形成と同様にして行われるので、ここではその説明を省略する。
図5は、未配線層間絶縁膜の一例を概略的に示す断面図である。同図に示す未配線層間絶縁膜50は図1に示した第n層間絶縁膜50に相当するものであり、その下地となっている配線済み層間絶縁膜45は図1に示した第(n−1)層間絶縁膜45に相当するものであるので、図5に示した構成部材には図1で用いた参照符号と同じ参照符号を付してその説明を省略する。
同図に示す未配線層間絶縁膜50を得るにあたっては、例えば、所望の無機材料または有機材料によって電気絶縁膜を形成し、この電気絶縁膜上に所定形状のエッチングマスクを設けて当該電気絶縁膜を選択的にエッチングすることでダマシン銅配線形成用のトレンチを複数形成し、その後、上記のエッチングマスクに代えて他のエッチングマスクを設けて上記の電気絶縁膜を選択的にエッチングすることでコンタクトプラグ形成用のビアホールを複数形成する。これにより、配線済み層間絶縁膜45上に積層された未配線層間絶縁膜50が得られる。図5においては、未配線層間絶縁膜50に形成された複数のトレンチおよび複数のビアホールのうちの3つのトレンチT1 〜T3 と3つのビアホールV1 〜V3 とが現れている。上記3つのトレンチT1 〜T3 のち、トレンチT2 が第1種トレンチに相当し、トレンチT3 が第2種トレンチに相当する。
(自然酸化膜除去工程)
上述した未配線層間絶縁膜を配線済み層間絶縁膜上に積層すると、未配線層間絶縁膜に形成されたビアホールの底から露出しているダマシン銅配線の表面に不可避的に自然酸化膜(銅酸化膜)が生じるので、自然酸化膜除去工程では、水素ガスまたは水素原子を含有したガスを用いてこの自然酸化膜を除去する。
上述した未配線層間絶縁膜を配線済み層間絶縁膜上に積層すると、未配線層間絶縁膜に形成されたビアホールの底から露出しているダマシン銅配線の表面に不可避的に自然酸化膜(銅酸化膜)が生じるので、自然酸化膜除去工程では、水素ガスまたは水素原子を含有したガスを用いてこの自然酸化膜を除去する。
具体的には水素プラズマ処理や水素アニール処理、あるいは水素ラジカル処理によって上記の自然酸化膜を除去する。これらの方法で用いられる水素ガスに代えて、水素ガスと不活性ガス(ヘリウムガス、ネオンガス、アルゴンガス等)との混合ガス、または水素原子を含有した還元性ガス(アンモニアガス等)を用いたプラズマ処理、アニール処理、もしくはラジカル処理によって上記の自然酸化膜を除去することもできる。
図6は、自然酸化膜除去工程の一例を概略的に断面図である。同図に示す例では、未配線層間絶縁膜50に形成された3つのビアホールV1 〜V3 それぞれの底から露出しているダマシン銅配線43a〜43cの表面に生じた自然酸化膜(銅酸化膜)COを、該自然酸化膜COに水素プラズマHPを照射することで除去している。
このときの処理時間は、実施の形態1において既に説明したように、未配線層間絶縁膜45に形成されることになる第1種ダマシン銅配線と第2種ダマシン銅配線との個数比に応じて制御される。第1種ダマシン銅配線の個数比が1を超えるときには、第1種ダマシン銅配線の個数比が1未満であるときに比べて処理時間を短くすることが好ましい。なお、図示の例では、第1種トレンチであるトレンチT2 に形成されるダマシン銅配線が第1種ダマシン銅配線に相当し、第2種トレンチであるトレンチT3 に形成されるダマシン銅配線が第2種ダマシン銅配線に相当する。
(後工程)
後工程では、上述のようにして自然酸化膜を除去した後の未配線層間絶縁膜50に、バリアメタル層、コンタクトプラグ、およびダマシン銅配線を形成する。バリアメタル層、コンタクトプラグ、およびダマシン銅配線の形成は、例えば次のようにして行われる。
後工程では、上述のようにして自然酸化膜を除去した後の未配線層間絶縁膜50に、バリアメタル層、コンタクトプラグ、およびダマシン銅配線を形成する。バリアメタル層、コンタクトプラグ、およびダマシン銅配線の形成は、例えば次のようにして行われる。
まず、バリアメタル層の元となる無機膜をスパッタ法等の物理的気相蒸着法によって成膜し、その上にスパッタ法等の物理的気相蒸着法によって薄い銅層または薄い銅合金層を成膜する。無機膜上に形成する薄い銅層または薄い銅合金層は、ダマシン法によってコンタクトプラグおよびダマシン銅配線を形成するためのシードとして機能する。
次に、上記のシードを電極として用いて電解めっきを行って、ビアホールおよびトレンチの各々を銅めっき層で埋める。この後、余剰の銅めっき層、すなわち未配線層間絶縁膜50の上面上に堆積した銅めっき層や各ビアホールおよび各トレンチに堆積した銅めっき層のうちで該ビアホールまたは該トレンチから溢れ出ている領域と、上記の無機膜のうちで未配線層間絶縁膜50の上面上に位置する領域とを化学的機械研磨(CMP)により除去する。
図7は、バリアメタル層の元となる無機膜およびダマシン銅配線形成用のシードそれぞれの一例を概略的に示す断面図である。同図に示すように、バリアメタル層の元となる無機膜70は、各ビアホールV1 〜V3 の壁面、各ビアホールV1 〜V3 の底から露出しているダマシン銅配線43a〜43cの上面、各トレンチT1 〜T3 の壁面、および未配線層間絶縁膜50の上面を覆うようにして成膜される。また、シード72sは、無機膜70を覆うようにして該無機膜70上に成膜される。
図8は、上述したシードを電極として用いた電解めっきにより形成される銅めっき層の一例を概略的に示す断面図である。同図に示す銅めっき層72は、シード72s(図7参照)とこのシード72s上に堆積した銅とからなり、各ビアホールV1 〜V3 および各トレンチT1 〜T3 を埋めていると共に、未配線層間絶縁膜50の上面を覆っている。
図8に示した銅めっき層72および無機膜70の各々に対して上述のCMPを行うことにより、未配線層間絶縁膜50にバリアメタル層、コンタクトプラグ、およびダマシン銅配線がそれぞれ所定数形成される。図示の例では、図1に示した第n層コンタクトプラグ47a〜47c、および第n層ダマシン銅配線48a〜48cが未配線層間絶縁膜50に形成される。
図1に示した半導体装置60は、同図に示した半導体基板10,回路素子(電界効果トランジスタ)20,30、第1層間絶縁膜35、第1層コンタクトプラグ32a〜32d、第1層ダマシン銅配線33a〜33d、ならびに各第1層コンタクトプラグおよび各第1層ダマシン銅配線に対応するバリアメタル層BMを所望の方法で形成した後、上述した層間絶縁膜積層工程、自然酸化膜除去工程、および後工程を必要回数繰り返して多層銅配線部(多層配線部)55を形成することで得られる。
以上、この発明の半導体装置およびその製造方法それぞれの実施の形態について説明したが、前述のように、この発明は上述した実施の形態に限定されるものではない。例えば、半導体装置を構成する多層配線部は、その全体を多層銅配線部とする他に、多層銅配線部と銅以外の導電性材料(例えばアルミニウム)により配線(ダマシン配線を含む。)が形成されている層間絶縁膜とを組み合わせて形成することもできる。アルミニウム配線が形成されている層間絶縁膜は、例えば多層銅配線部の上に配置される。
アルミニウムを用いたデュアルダマシン配線は、例えば、バリアメタル層の元となる無機膜をビアホールの壁面、トレンチの壁面、および未配線層間絶縁膜の上面にそれぞれ成膜し、その上に低温環境下(例えば室温下)で薄いアルミニウム層をスパッタリング法により形成した後、高温環境下(アルミニウムがリフローを起こす温度環境下)でのスパッタリング法により上記薄いアルミニウム層上にアルミニウムを堆積させた後、余剰のアルミニウムおよび上記の無機膜のうちで層間絶縁膜の上面に位置している領域をCMPにより除去することで得られる。
上述した実施の形態では各ダマシン銅配線がいずれもデュアルダマシン配線であるが、シングルダマシン配線であってもよい。その他、この発明の半導体装置およびその製造方法については種々の変形、修飾、組合せ等が可能である。
10 半導体基板
20,30 回路素子(電界効果トランジスタ)
32a〜32d,37a,42a,47a〜47c コンタクトプラグ
33a〜33d,43a〜43c,48a ダマシン配線
45 第(n−1)層間絶縁膜(配線済み層間絶縁膜)
48b ダマシン配線(第1種ダマシン配線)
48c ダマシン銅配線(第2種ダマシン配線)
50 第n層間絶縁膜(配線層間絶縁膜)
55 多層配線部(多層銅配線部)
BM バリアメタル層
V1 〜V3 ビアホール
T1 トレンチ
T2 トレンチ(第1種トレンチ)
T3 トレンチ(第2種トレンチ)
20,30 回路素子(電界効果トランジスタ)
32a〜32d,37a,42a,47a〜47c コンタクトプラグ
33a〜33d,43a〜43c,48a ダマシン配線
45 第(n−1)層間絶縁膜(配線済み層間絶縁膜)
48b ダマシン配線(第1種ダマシン配線)
48c ダマシン銅配線(第2種ダマシン配線)
50 第n層間絶縁膜(配線層間絶縁膜)
55 多層配線部(多層銅配線部)
BM バリアメタル層
V1 〜V3 ビアホール
T1 トレンチ
T2 トレンチ(第1種トレンチ)
T3 トレンチ(第2種トレンチ)
Claims (5)
- 半導体基板と、該半導体基板に形成された回路素子と、該回路素子を覆うようにして前記半導体基板上に形成された多層銅配線部とを備え、前記多層銅配線部は、複数の層間絶縁膜と、該複数の層間絶縁膜の各々に複数本ずつ形成されたダマシン銅配線と、1本のダマシン銅配線に少なくとも1つ配置されて、該ダマシン銅配線を該ダマシン銅配線が形成されている層間絶縁膜よりも下層側の配線または回路素子に接続するコンタクトプラグと、1本のダマシン銅配線に1つずつ配置されて該ダマシン銅配線および該ダマシン銅配線に接続されたコンタクトプラグそれぞれの側面および下面を覆うバリアメタル層とを有する半導体装置であって、
前記多層銅配線部を構成する層間絶縁膜の各々には、前記多層銅配線部における最も下の層間絶縁膜を除き、該層間絶縁膜に形成されたコンタクトプラグを介して接続される下層側のダマシン銅配線に比べて幅狭の第1種ダマシン銅配線および幅広の第2種ダマシン銅配線が形成されており、
前記第1種ダマシン銅配線の数が前記第2種ダマシン銅配線の数よりも多い層間絶縁膜に形成されているダマシン銅配線、コンタクトプラグ、およびバリアメタル層での水素含量の最大値は、前記第1種ダマシン銅配線の数が前記第2種ダマシン銅配線の数よりも少ない層間絶縁膜に形成されているダマシン銅配線、コンタクトプラグ、およびバリアメタル層での水素含量の最大値よりも小さいことを特徴とする半導体装置。 - 前記バリアメタル層の各々はタンタル層であるか、またはタンタル窒化物層とタンタル層とがこの順番で積層された積層物であることを特徴する請求項1に記載の半導体装置。
- 半導体基板と、該半導体基板に形成された回路素子と、該回路素子を覆うようにして前記半導体基板上に形成された多層銅配線部とを備え、前記多層銅配線部は、複数の層間絶縁膜と、該複数の層間絶縁膜の各々に複数本ずつ形成されたダマシン銅配線と、1本のダマシン銅配線に少なくとも1つ配置されて、該ダマシン銅配線を該ダマシン銅配線が形成されている層間絶縁膜よりも下層側の配線または回路素子に接続するコンタクトプラグと、1本のダマシン銅配線に1つずつ配置されて該ダマシン銅配線および該ダマシン銅配線に接続されたコンタクトプラグそれぞれの側面および下面を覆うバリアメタル層とを有する半導体装置の製造方法であって、
バリアメタル層、コンタクトプラグ、およびダマシン銅配線がそれぞれ複数形成された配線済み層間絶縁膜上に電気絶縁膜を形成した後に該電気絶縁膜をパターニングして、ダマシン銅配線が形成される複数のトレンチと、コンタクトプラグが形成される複数のビアホールとを有する未配線層間絶縁膜を得る層間絶縁膜積層工程と、
前記ビアホールの底に露出しているダマシン銅配線の表面に生じた自然酸化膜を、水素ガスまたは水素原子を含有したガスを用いて除去する自然酸化膜除去工程と、
を含み、
前記層間絶縁膜積層工程で前記未配線層間絶縁膜に形成される複数のトレンチは、前記ビアホールの底に露出しているダマシン銅配線に比べて幅狭の第1種ダマシン銅配線が形成される第1種トレンチおよび幅広の第2種ダマシン銅配線が形成される第2種トレンチを含み、
前記自然酸化膜除去工程で前記自然酸化膜を除去する際の処理時間は、前記未配線層間絶縁膜に形成されることになる前記第1種ダマシン銅配線と前記第2種ダマシン銅配線との個数比に応じて制御されることを特徴とする半導体装置の製造方法。 - 前記処理時間は、前記第1種ダマシン銅配線の数が前記第2種ダマシン銅配線の数よりも多いときの方が、前記第1種ダマシン銅配線の数が前記第2種ダマシン銅配線の数よりも少ないときよりも短いことを特徴とする請求項3に記載の半導体装置の製造方法。
- 前記バリアメタル層としてタリウム層を形成するか、またはタリウム窒化物層とタリウム層とがこの順番で積層された積層物を形成することを特徴とする請求項3または4に記載の半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006073419A JP2007250907A (ja) | 2006-03-16 | 2006-03-16 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006073419A JP2007250907A (ja) | 2006-03-16 | 2006-03-16 | 半導体装置およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007250907A true JP2007250907A (ja) | 2007-09-27 |
Family
ID=38594866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006073419A Pending JP2007250907A (ja) | 2006-03-16 | 2006-03-16 | 半導体装置およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007250907A (ja) |
Cited By (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014013941A1 (ja) * | 2012-07-18 | 2014-01-23 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
US8853080B2 (en) | 2012-09-09 | 2014-10-07 | Novellus Systems, Inc. | Method for depositing tungsten film with low roughness and low resistivity |
US9076843B2 (en) | 2001-05-22 | 2015-07-07 | Novellus Systems, Inc. | Method for producing ultra-thin tungsten layers with improved step coverage |
US9153486B2 (en) | 2013-04-12 | 2015-10-06 | Lam Research Corporation | CVD based metal/semiconductor OHMIC contact for high volume manufacturing applications |
US9159571B2 (en) | 2009-04-16 | 2015-10-13 | Lam Research Corporation | Tungsten deposition process using germanium-containing reducing agent |
US9236297B2 (en) | 2009-04-16 | 2016-01-12 | Novellus Systems, Inc. | Low tempature tungsten film deposition for small critical dimension contacts and interconnects |
US9240347B2 (en) | 2012-03-27 | 2016-01-19 | Novellus Systems, Inc. | Tungsten feature fill |
US9589808B2 (en) | 2013-12-19 | 2017-03-07 | Lam Research Corporation | Method for depositing extremely low resistivity tungsten |
US9613818B2 (en) | 2015-05-27 | 2017-04-04 | Lam Research Corporation | Deposition of low fluorine tungsten by sequential CVD process |
US9754824B2 (en) | 2015-05-27 | 2017-09-05 | Lam Research Corporation | Tungsten films having low fluorine content |
US9953984B2 (en) | 2015-02-11 | 2018-04-24 | Lam Research Corporation | Tungsten for wordline applications |
US9978605B2 (en) | 2015-05-27 | 2018-05-22 | Lam Research Corporation | Method of forming low resistivity fluorine free tungsten film without nucleation |
US10256142B2 (en) | 2009-08-04 | 2019-04-09 | Novellus Systems, Inc. | Tungsten feature fill with nucleation inhibition |
CN111146147A (zh) * | 2019-12-30 | 2020-05-12 | 中芯集成电路(宁波)有限公司 | 一种半导体器件集成结构及方法 |
CN113380709A (zh) * | 2020-05-28 | 2021-09-10 | 台湾积体电路制造股份有限公司 | 半导体结构及其形成方法 |
US11348795B2 (en) | 2017-08-14 | 2022-05-31 | Lam Research Corporation | Metal fill process for three-dimensional vertical NAND wordline |
US11549175B2 (en) | 2018-05-03 | 2023-01-10 | Lam Research Corporation | Method of depositing tungsten and other metals in 3D NAND structures |
US11972952B2 (en) | 2018-12-14 | 2024-04-30 | Lam Research Corporation | Atomic layer deposition on 3D NAND structures |
US12002679B2 (en) | 2020-04-07 | 2024-06-04 | Lam Research Corporation | High step coverage tungsten deposition |
-
2006
- 2006-03-16 JP JP2006073419A patent/JP2007250907A/ja active Pending
Cited By (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9583385B2 (en) | 2001-05-22 | 2017-02-28 | Novellus Systems, Inc. | Method for producing ultra-thin tungsten layers with improved step coverage |
US9076843B2 (en) | 2001-05-22 | 2015-07-07 | Novellus Systems, Inc. | Method for producing ultra-thin tungsten layers with improved step coverage |
US9159571B2 (en) | 2009-04-16 | 2015-10-13 | Lam Research Corporation | Tungsten deposition process using germanium-containing reducing agent |
US9236297B2 (en) | 2009-04-16 | 2016-01-12 | Novellus Systems, Inc. | Low tempature tungsten film deposition for small critical dimension contacts and interconnects |
US9673146B2 (en) | 2009-04-16 | 2017-06-06 | Novellus Systems, Inc. | Low temperature tungsten film deposition for small critical dimension contacts and interconnects |
US10256142B2 (en) | 2009-08-04 | 2019-04-09 | Novellus Systems, Inc. | Tungsten feature fill with nucleation inhibition |
US10103058B2 (en) | 2009-08-04 | 2018-10-16 | Novellus Systems, Inc. | Tungsten feature fill |
US9653353B2 (en) | 2009-08-04 | 2017-05-16 | Novellus Systems, Inc. | Tungsten feature fill |
US9240347B2 (en) | 2012-03-27 | 2016-01-19 | Novellus Systems, Inc. | Tungsten feature fill |
JPWO2014013941A1 (ja) * | 2012-07-18 | 2016-06-30 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
WO2014013941A1 (ja) * | 2012-07-18 | 2014-01-23 | 東京エレクトロン株式会社 | 半導体装置の製造方法 |
US8853080B2 (en) | 2012-09-09 | 2014-10-07 | Novellus Systems, Inc. | Method for depositing tungsten film with low roughness and low resistivity |
US9153486B2 (en) | 2013-04-12 | 2015-10-06 | Lam Research Corporation | CVD based metal/semiconductor OHMIC contact for high volume manufacturing applications |
US9589808B2 (en) | 2013-12-19 | 2017-03-07 | Lam Research Corporation | Method for depositing extremely low resistivity tungsten |
US10529722B2 (en) | 2015-02-11 | 2020-01-07 | Lam Research Corporation | Tungsten for wordline applications |
US9953984B2 (en) | 2015-02-11 | 2018-04-24 | Lam Research Corporation | Tungsten for wordline applications |
US9754824B2 (en) | 2015-05-27 | 2017-09-05 | Lam Research Corporation | Tungsten films having low fluorine content |
US9978605B2 (en) | 2015-05-27 | 2018-05-22 | Lam Research Corporation | Method of forming low resistivity fluorine free tungsten film without nucleation |
US9613818B2 (en) | 2015-05-27 | 2017-04-04 | Lam Research Corporation | Deposition of low fluorine tungsten by sequential CVD process |
US10546751B2 (en) | 2015-05-27 | 2020-01-28 | Lam Research Corporation | Forming low resistivity fluorine free tungsten film without nucleation |
US11348795B2 (en) | 2017-08-14 | 2022-05-31 | Lam Research Corporation | Metal fill process for three-dimensional vertical NAND wordline |
US11549175B2 (en) | 2018-05-03 | 2023-01-10 | Lam Research Corporation | Method of depositing tungsten and other metals in 3D NAND structures |
US11972952B2 (en) | 2018-12-14 | 2024-04-30 | Lam Research Corporation | Atomic layer deposition on 3D NAND structures |
CN111146147A (zh) * | 2019-12-30 | 2020-05-12 | 中芯集成电路(宁波)有限公司 | 一种半导体器件集成结构及方法 |
CN111146147B (zh) * | 2019-12-30 | 2023-04-28 | 中芯集成电路(宁波)有限公司 | 一种半导体器件集成结构及方法 |
US12002679B2 (en) | 2020-04-07 | 2024-06-04 | Lam Research Corporation | High step coverage tungsten deposition |
CN113380709A (zh) * | 2020-05-28 | 2021-09-10 | 台湾积体电路制造股份有限公司 | 半导体结构及其形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2007250907A (ja) | 半導体装置およびその製造方法 | |
US10804147B2 (en) | Semiconductor device with reduced via resistance | |
KR101116785B1 (ko) | 반도체 장치 및 그 제조방법 | |
TWI518843B (zh) | 內連線結構及形成內連線結構的方法 | |
JP2007109736A (ja) | 半導体装置およびその製造方法 | |
CN106469677B (zh) | 具有双晶界的互连结构及其形成方法 | |
JP4917249B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
KR20050015190A (ko) | 보이드 발생이 방지되는 금속배선구조 및 금속배선방법 | |
JP2005251991A (ja) | 半導体装置およびその製造方法 | |
JP4878434B2 (ja) | 半導体装置およびその製造方法 | |
CN112530860A (zh) | 半导体装置的形成方法 | |
KR100939773B1 (ko) | 반도체 소자의 금속배선 및 그의 형성방법 | |
JP2005158930A (ja) | 半導体装置およびその製造方法 | |
KR100924556B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
JP2009170665A (ja) | 半導体装置および半導体装置の製造方法 | |
JP2008147252A (ja) | 半導体装置とその製造方法 | |
JP2012009617A (ja) | 半導体装置の製造方法、配線用銅合金、及び半導体装置 | |
JP2010080606A (ja) | 半導体装置の製造方法 | |
KR20100036008A (ko) | 반도체 소자의 금속배선 형성방법 | |
KR20090075501A (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
JP2024000935A (ja) | 半導体装置およびその製造方法 | |
KR100924557B1 (ko) | 반도체 소자의 금속배선 및 그 형성방법 | |
KR20100073779A (ko) | 반도체 소자의 금속배선 및 그 제조 방법 | |
KR20080114057A (ko) | 반도체 소자의 배선 및 그의 형성방법 | |
KR20070055910A (ko) | 이중 다마신 기술을 사용하여 비아콘택 구조체를 형성하는방법 |