CN111129158A - 显示装置及其制造方法 - Google Patents

显示装置及其制造方法 Download PDF

Info

Publication number
CN111129158A
CN111129158A CN201911046650.9A CN201911046650A CN111129158A CN 111129158 A CN111129158 A CN 111129158A CN 201911046650 A CN201911046650 A CN 201911046650A CN 111129158 A CN111129158 A CN 111129158A
Authority
CN
China
Prior art keywords
dopant
display device
electrode
layer
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911046650.9A
Other languages
English (en)
Inventor
白种埈
郑在祐
苏炳洙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN111129158A publication Critical patent/CN111129158A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H01L29/045—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes by their particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/1604—Amorphous materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/12—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers comprising dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H10K50/165—Electron transporting layers comprising dopants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/30—Doping active layers, e.g. electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40—Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)

Abstract

提供了一种显示装置和制造显示装置的方法。所述显示装置包括：基板；所述基板上的第一薄膜晶体管，所述第一薄膜晶体管包括有源层，所述有源层包括源极区、漏极区以及所述源极区和所述漏极区之间的沟道区；以及在所述基板上并电连接到所述第一薄膜晶体管的显示器件。所述源极区、所述漏极区和所述沟道区包括第一掺杂剂和第二掺杂剂，所述第二掺杂剂不同于所述第一掺杂剂。所述沟道区中的所述第一掺杂剂的浓度小于所述源极区和所述漏极区中的所述第一掺杂剂的浓度。

Description

显示装置及其制造方法
相关申请的交叉引用
2018年10月31日在韩国知识产权局提交的、名称为显示装置及其制造方法的第10-2018-0132563号韩国专利申请通过引用全部合并于此。
技术领域
一个或多个实施例涉及显示装置和制造该显示装置的方法，更具体地，涉及能够通过改善器件特性来改善图像质量的显示装置和制造该显示装置的方法。
背景技术
随着可视地表达各种电信号信息的显示领域迅速发展，已经研究和开发了具有诸如厚度小、重量轻和功耗低等的优良特性的各种平板显示装置。作为自发射型显示装置的有机发光显示装置不需要额外的光源，因此可以以低电压操作并且可以实现重量轻且厚度薄。另外，由于有机发光显示装置的诸如宽视角、高对比度、快速响应速度等的优良特性，有机发光显示装置作为下一代显示装置正在受到关注。
有机发光显示装置包括多个像素。以模拟驱动方法操作的有机发光显示装置的像素根据输入电压或电流数据的大小调节其亮度以表示灰度级，并且以数字驱动方法操作的有机发光显示装置的像素发出具有相同亮度但具有不同发出时间段的光来表示灰度级。
显示装置包括薄膜晶体管和电容器，并通过使用上述器件驱动多个像素和控制像素的发光。
发明内容
提供了一种显示装置和制造显示装置的方法。实施例涉及一种显示装置，其包括：基板；所述基板上的第一薄膜晶体管，所述第一薄膜晶体管包括有源层，所述有源层包括源极区、漏极区以及位于所述源极区和所述漏极区之间的沟道区；以及在所述基板上并电连接到所述第一薄膜晶体管的显示器件。所述源极区、所述漏极区和所述沟道区包括第一掺杂剂和第二掺杂剂，所述第二掺杂剂不同于所述第一掺杂剂。所述沟道区中的所述第一掺杂剂的浓度小于所述源极区和所述漏极区中的所述第一掺杂剂的浓度。
所述第一掺杂剂可以是p型掺杂剂。
所述第二掺杂剂可以是惰性气体离子。
所述第二掺杂剂的浓度在所述源极区、所述漏极区和所述沟道区中可以是均匀的。
所述第一薄膜晶体管还可以包括栅电极、源电极和漏电极，所述源电极和所述漏电极分别连接到所述源极区和所述漏极区。所述显示器件可以包括第一电极和面对所述第一电极的第二电极，所述第一电极电连接到所述源电极和所述漏电极中的一个电极。
所述显示器件还可以包括所述第一电极和所述第二电极之间的中间层，所述中间层包括发射层。
所述第一薄膜晶体管的所述有源层可以包括多晶硅。所述显示装置还可以包括第二薄膜晶体管，所述第二薄膜晶体管包括氧化物半导体。
所述基板可以是柔性基板。
实施例还涉及一种制造显示装置的方法，所述方法包括：在基板上形成薄膜晶体管，所述薄膜晶体管包括有源层，所述有源层包括源极区、漏极区以及所述源极区和所述漏极区之间的沟道区；以及形成电连接到所述薄膜晶体管的显示器件。形成所述薄膜晶体管可以包括：在所述基板上形成非晶硅层；利用第一掺杂剂和第二掺杂剂对所述非晶硅层进行掺杂，所述第二掺杂剂不同于所述第一掺杂剂；使所述非晶硅层结晶；以及通过将结晶的硅层图案化来形成所述有源层。
形成所述薄膜晶体管还可以包括：在所述有源层上形成栅电极；通过使用所述栅电极作为掩模，利用所述第一掺杂剂对所述有源层进行掺杂，在所述有源层上形成所述源极区、所述漏极区和所述沟道区；以及形成分别连接到所述源极区和所述漏极区的源电极和漏电极。形成所述显示器件可以包括：形成电连接到所述源电极和所述漏电极中的一个电极的第一电极；以及形成面对所述第一电极的第二电极。
形成所述显示器件还可以包括：在所述第一电极和所述第二电极之间形成中间层，所述中间层包括发射层。
可以与使所述非晶硅层结晶同时地将所述第一掺杂剂和所述第二掺杂剂分散在所述非晶硅层中。
可以在大约350℃至大约450℃的温度下使所述非晶硅层结晶。
所述第一掺杂剂可以是p型掺杂剂。
所述第二掺杂剂可以是惰性气体离子。
可以在掺杂所述第一掺杂剂之后掺杂所述第二掺杂剂。
所述第二掺杂剂的质量可以大于所述第一掺杂剂的质量。
可以在使所述非晶硅层结晶之前利用所述第一掺杂剂和所述第二掺杂剂使所述非晶硅层完全掺杂。
附图说明
通过参考附图详细描述示例性实施例，特征对于本领域技术人员将变得显而易见，其中：
图1示出了根据实施例的显示装置的平面图；
图2示出了根据实施例的显示装置中的一个像素的等效电路图；
图3A至图3I示出了沿着图1的线I-I'截取的截面图，以示出制造图1的显示装置的工艺的阶段；以及
图4和图5示出了根据实施例的显示装置的器件特性上的改善的示图。
具体实施方式
现在将参考附图在下文中更全面地描述示例实施例；然而，它们可以以不同的形式实施，并且不应该被解释为限于这里阐述的实施例。相反，提供这些实施例以使本公开将是彻底的和完整的，并且将向本领域技术人员充分地传达示例性实施方式。
在附图中，为了示出清楚起见，可夸大层和区域的尺寸。还应当理解，当层或元件被称为“在”另一层或基板“上”时，该层或元件可以直接在另一层或基板上，或者也可以存在中间层。此外，应当理解，当层被称为“在”另一层“下方”时，该层可以直接在下方，并且也可以存在一个或更多个中间层。另外，还应当理解，当层被称为“在”两个层“之间”时，该层可以是这两个层之间的唯一层，或者也可以存在一个或更多个中间层。同样的附图标记始终表示同样的元件。
如这里使用的，术语“和/或”包括相关所列项中的任一项以及其中一个或更多个项的所有组合。当诸如“…中的至少一个(种)”的表述在一列元件(要素)之后时，修饰整个列的元件(要素)，而不是修饰列中的个别元件(要素)。
将会理解，尽管在这里使用术语“第一”和“第二”来描述不同的元件，但是这些元件不应受这些术语的限制。这些术语仅是用来将一个元件与其他元件区分开。
x轴、y轴和z轴不限于直角坐标系的三个轴，并且可以在更广泛的意义上解释。例如，x轴、y轴和z轴可以彼此垂直，或者可以表示彼此不垂直的不同方向。
图1示出了根据实施例的显示装置10的平面图，以及图2示出了根据实施例的显示装置10中的一个像素的等效电路图。
参照图1，根据实施例的显示装置10包括在其上显示图像的显示区域DA和在显示区域DA之外的***区域PA。基板100(参见图3A)包括显示区域DA和***区域PA。
多个像素P位于显示区域DA中。图2示出了一个像素P的等效电路图。参考图2，像素P可以包括连接到扫描线SL和数据线DL的像素电路PC以及连接到像素电路PC的显示器件。显示器件可以包括例如有机发光二极管OLED。
像素电路PC可以包括驱动薄膜晶体管Td、开关薄膜晶体管Ts和存储电容器Cst。开关薄膜晶体管Ts可以连接到扫描线SL和数据线DL，并且可以根据通过扫描线SL输入的扫描信号将通过数据线DL输入的数据信号传输到驱动薄膜晶体管Td。存储电容器Cst可以连接到开关薄膜晶体管Ts和驱动电压电源线PL，并且可以存储与从开关薄膜晶体管Ts传输的电压和提供给驱动电压电源线PL的驱动电压ELVDD之间的差对应的电压。
驱动薄膜晶体管Td可以连接到驱动电压电源线PL和存储电容器Cst，并且可以响应于在存储电容器Cst中存储的电压值来控制从驱动电压电源线PL流到有机发光二极管OLED的驱动电流。有机发光二极管OLED可以根据驱动电流发出具有预定亮度的光。有机发光二极管OLED可以发出例如红光、绿光、蓝光或白光。
可以对像素P的像素电路PC进行各种修改。图2示出了像素P包括两个薄膜晶体管和一个存储电容器的示例。在一些实施方案中，像素P的像素电路PC可以包括例如三个或更多个薄膜晶体管或两个或更多个存储电容器。
***区域PA包括焊盘区域PADA，其中，各种电子装置、印刷电路板等电附接到焊盘区域PADA。提供用于驱动显示器件的电力的第一电压线70和第二电压线80可以位于***区域PA上。第一电压线70可以是公共电压ELVSS线，第二电压线80可以是驱动电压ELVDD线。第一电压线70可以直接或通过另一布线连接到公共电极220，第二电压线80可以连接到驱动电压电源线PL。
另外，图1可以理解为示出了在显示装置10的制造工艺期间图3I的基板100的平面图。在显示装置10的最终产品或包括显示装置10的诸如智能电话的电子装置中，基板100可以部分地弯曲，以减小用户在平面图中可见的***区域PA的面积。例如，基板100可以在焊盘区域PADA和显示区域DA之间弯曲，因此，焊盘区域PADA可以至少部分地与显示区域DA重叠。例如，可以设置弯曲方向，使得焊盘区域PADA位于显示区域DA后方，从而焊盘区域PADA不覆盖显示区域DA。因此，用户可以认识到在平面图中显示区域DA占据了显示装置10的大部分。
在下文中，将参考图3A至图3I详细描述像素P的结构和制造像素P的工艺过程。
图3A至图3I示出了沿图1的线I-I'截取的截面图，以描绘制造图1的显示装置10的工艺的阶段。
如图3A所示，可以制备基板100，并且可以在基板100上形成非晶硅层110a。
基板100可以包括各种材料，例如玻璃材料、金属材料、塑料材料，例如，聚对苯二甲酸乙二酯(PET)、聚萘二甲酸乙二酯(PEN)、聚酰亚胺等。
作为实施例，基板100可以包括柔性基板。例如，基板100可以包括聚酰亚胺(PI)。当使用柔性基板时，根据实施例的显示装置10可以是柔性显示装置。
可以通过利用等离子体增强化学气相沉积(PECVD)方法或低压CVD(LPCVD)方法在基板100上沉积非晶硅来形成非晶硅层110a。在形成非晶硅层110a之前，可以在基板100上形成缓冲层101。
缓冲层101可以阻挡可能试图通过基板100渗透的杂质或水分。缓冲层101可以包括例如无机材料，例如氧化硅(SiOX)、氮化硅(SiNX)和/或氮氧化硅(SiON)，并且可以具有单层或多层结构。缓冲层101可以对应于显示区域DA和***区域PA，并且可以通过CVD或原子层沉积(ALD)方法在基板100上沉积上述无机材料来获得。
如图3B所示，可以利用第一掺杂剂D1对非晶硅层110a进行掺杂。
可以通过合适的方法，例如，通过离子注入方法，由第一掺杂剂D1对非晶硅层110a进行掺杂。当使用离子注入方法时，处于电离状态的第一掺杂剂D1可以加速到数十至数百KeV并注入到非晶硅层110a中。第一掺杂剂D1可以以每立方厘米1.3×1012至1×1013cm3的浓度掺杂。
第一掺杂剂D1可以是p型掺杂剂或n型掺杂剂。p型掺杂剂可以是例如硼(B)、铝(Al)、镓(Ga)或铟(In)。n型掺杂剂可以是例如磷(P)、砷(As)、锑(Sb)或铋(Bi)。
在实施例中，第一掺杂剂D1可以是p型掺杂剂。下面将描述第一掺杂剂D1包括作为p型掺杂剂之一的硼(B)的情况。
如图3C所示，可以利用第二掺杂剂D2对非晶硅层110a进行掺杂。例如，已经掺杂有第一掺杂剂D1的非晶硅层110a可以随后利用第二掺杂剂D2进行掺杂。
如关于第一掺杂剂D1所描述的，离子注入方法也可以用于利用第二掺杂剂D2对非晶硅层110a进行掺杂。第二掺杂剂D2可以以每立方厘米1×1013的浓度进行掺杂。
第二掺杂剂D2可以与第一掺杂剂D1不同。例如，第二掺杂剂D2可以包括惰性气体离子。第二掺杂剂D2的质量可以大于第一掺杂剂D1的质量。例如，惰性气体可以选自于氦(He)、氖(Ne)、氩(Ar)、氪(Kr)和氙(Xe)。
如上所述，当使用惰性气体离子作为第二掺杂剂D2时，可以减小对器件的影响，并且可以避免在工艺过程期间对非晶硅层110a或缓冲层101的薄膜发生不期望的化学反应。
当使用质量大于Xe的质量的惰性气体离子作为第二掺杂剂D2时，可能无法充分地进行离子注入。此外，即使当进行注入时，非晶硅层110a也可能受损。因此，第二掺杂剂D2可以包括质量比Xe的质量小的材料。
作为实施例，第二掺杂剂D2可以包括Ar离子。在下文中，将在下面描述第二掺杂剂D2包括Ar正离子(Ar+)的情况。
图3B中示出的掺杂第一掺杂剂D1的过程和图3C中示出的掺杂第二掺杂剂D2的过程可以在非晶硅层110a结晶之前进行。非晶硅层110a可以完全掺杂有第一掺杂剂D1和第二掺杂剂D2。
如上所述，当第一掺杂剂D1完全注入到非晶硅层110a中时，掺杂剂可以包括在沟道区中，以及包括在薄膜晶体管中的有源层的源极区和漏极区中。因此，可以容易地控制薄膜晶体管的阈值电压Vth。
可以另外注入不产生非晶硅层110a的化学转变的第二掺杂剂D2。因此，可以改善薄膜晶体管的诸如迟滞的器件特性。第二掺杂剂D2可以在离子注入的同时影响非晶硅层110a，并且可以减少晶种。具有不良结晶能力的晶体会减少，并且具有优良结晶能力的晶体会增加。由于第二掺杂剂D2的作用，在相对较低的温度下产生的细晶粒可能会破裂，而使非晶硅层110a结晶的温度会增加。因此，可以减少有缺陷的晶体。
可以改变第一掺杂剂D1的掺杂工艺和第二掺杂剂D2的掺杂工艺的顺序。然而，当早于第一掺杂剂D1注入第二掺杂剂D2时，相比于第一掺杂剂D1具有更大质量的第二掺杂剂D2很可能相对分布在第一掺杂剂D1下方(例如，-Z方向)。第二掺杂剂D2会沉到非晶硅层110a的底侧，并且在稍后的时间可能需要很多时间和能量来激活第二掺杂剂D2。因此，在一些实施方案中，可以晚于第一掺杂剂D1注入第二掺杂剂D2，使得第二掺杂剂D2可以分布在第一掺杂剂D1上方。可以容易地激活第一掺杂剂D1和第二掺杂剂D2，并均匀地提供第一掺杂剂D1和第二掺杂剂D2。
如图3D所示，可以使掺杂有第一掺杂剂D1和第二掺杂剂D2的非晶硅层110a结晶。
例如，可以将激光束L照射到非晶硅层110a上，以使非晶硅层110a的温度升高到期望的温度。非晶硅层110a可以转化为多晶硅层。激光束L的源可以是准分子激光。
当基板100是包括聚酰亚胺(PI)的柔性基板时，结晶温度可以为大约350℃至大约450℃。如果在等于或高于450℃的温度下进行结晶，则PI，即，包含在基板中的材料，可能被损坏。另一方面，当结晶温度低于350℃时，可能难以使非晶硅层110a充分地结晶。
在使非晶硅层110a结晶的同时，可以激活第一掺杂剂D1和第二掺杂剂D2。在使非晶硅层110a结晶的同时，非晶硅层110a的温度可能升高。因此，在结晶之前注入非晶硅层110a中的第一掺杂剂D1和第二掺杂剂D2可以与非晶硅层110a的结晶同时分散在非晶硅层110a中。第一掺杂剂D1和第二掺杂剂D2可以均匀地分布在非晶硅层110a中，而无需执行用于使第一掺杂剂D1和第二掺杂剂D2扩散的额外的热处理。因此，多晶硅层可以具有均匀的掺杂浓度。
可以通过仅使非晶硅层110a结晶而无需执行额外的热处理来获得与第一掺杂剂D1和第二掺杂剂D2的热处理的结果对应的结果。因此，可以减少处理时间和制造成本。
接下来，如图3E所示，可以将结晶成多晶硅层的硅层图案化，以形成有源层110。
可以以各种方式，例如通过使用光致抗蚀剂的干蚀刻方法或湿蚀刻方法，将硅层图案化。
如上所述，有源层110可以包括多晶硅。在一些实施方式中，薄膜晶体管可包括具有除多晶硅之外的材料的有源层。
作为实施例，图2中示出的驱动薄膜晶体管Td可以包括包含多晶硅的有源层。在一些实施方式中，开关薄膜晶体管Ts(参见图2)可以包括包含氧化物半导体的有源层。氧化物半导体可以包括金属氧化物，例如锌(Zn)、In、Ga、锡(Sn)、钛(Ti)等的氧化物，或者诸如Zn、In、Ga、Sn、Ti等的金属的混合物。例如，氧化物半导体可以包括基于氧化锌的材料，例如Zn氧化物、In-Zn氧化物、Ga-In-Zn氧化物等。在一些实施例中，氧化物半导体可以包括在ZnO中包含诸如In或Ga一类的金属的IGZO(In-Ga-Zn-O)半导体。在一些实施方式中，开关薄膜晶体管Ts(参见图2)的有源层可以包括氧化物半导体，驱动薄膜晶体管Td(参见图2)的有源层可以包括多晶硅。
当薄膜晶体管的有源层包括氧化物半导体时，可以呈现低截止电流，并可以实现低频率驱动。当驱动薄膜晶体管Td和开关薄膜晶体管Ts中的一个包括氧化物半导体层时，可以减小显示装置10(参见图1)的功耗。
如图3F所示，可以形成栅极绝缘层102以覆盖有源层110，并且可以在栅极绝缘层102上形成栅电极120。
栅极绝缘层102可以使有源层110和栅电极120彼此绝缘。为此，栅极绝缘层102可以包括通过利用CVD或ALD方法沉积诸如SiON、SiOX和/或SiNX的无机材料而获得的绝缘层。包括无机材料的以上绝缘层可以具有单层或多层结构。
可以通过将通过溅射法或真空蒸镀法沉积的导电金属图案化来获得栅电极120。栅电极120可以至少部分地与有源层110重叠。
如图3G所示，可以通过使用栅电极120作为掩模对栅电极120下方的有源层110掺杂第一掺杂剂D1。
可以不将第一掺杂剂D1注入到有源层110的与栅电极120重叠的部分，而是可以注入到有源层110的其余区域中。这样，有源层110可以划分成源极区110s、漏极区110d，以及位于源极区110s和漏极区110d之间的沟道区110c。源极区110s和漏极区110d可以分别连接到下面将描述的源电极和漏电极。
在该工艺中另外掺杂的第一掺杂剂D1可以添加到先前掺杂的第一掺杂剂D1(参见图3B)。有源层110的源极区110s和漏极区110d中的第一掺杂剂D1的浓度可以增加。这样，沟道区110c中的第一掺杂剂D1的浓度可以低于源极区110s和漏极区110d中的第一掺杂剂D1的浓度。为了形成源极区110s和漏极区110d与沟道区110c之间的浓度差，可以以每立方厘米1.3×1015的浓度对第一掺杂剂D1进行掺杂。
可以不另外掺杂第二掺杂剂D2。因此，第二掺杂剂D2可以在整个源极区110s、漏极区110d和沟道区110c具有均匀的浓度。
如图3H所示，在形成覆盖栅电极120的层间绝缘层103之后，可以在层间绝缘层103上形成源电极130s和漏电极130d。
层间绝缘层103可以通过利用CVD或ALD方法沉积诸如SiON、SiOX和/或SiNX的无机材料来获得。层间绝缘层103可以具有单层或多层结构。
在层间绝缘层103上形成源电极130s和漏电极130d之前，可以在栅极绝缘层102和层间绝缘层103中设置通孔。有源层110的源极区110s和漏极区110d可以通过通孔部分地暴露。
可以通过溅射方法或真空沉积方法在层间绝缘层103上沉积导电金属。可以通过使用掩模来图案化导电金属，并且可以获得经由通孔电连接到源极区110s和漏极区110d的源电极130s和漏电极130d。
如图3I所示，获得包括有源层110、栅电极120、源电极130s和漏电极130d的第一薄膜晶体管T1。
如图3I所示，可以在第一薄膜晶体管T1上形成平坦化层104。平坦化层104可以包括一般的通用聚合物(聚甲基丙烯酸甲酯(PMMA)或聚苯乙烯(PS))、具有酚基的聚合物衍生物、丙烯酰基聚合物、酰亚胺基聚合物、芳基醚基聚合物、酰胺基聚合物、氟化物基聚合物、对二甲苯基聚合物、乙烯醇基聚合物或它们的混合物。作为实施例，平坦化层104可以包括PI。可以使用真空沉积方法形成平坦化层104。
可以在平坦化层104上形成显示器件。作为实施例，显示器件可以包括有机发光二极管200。在下文中，显示器件是有机发光二极管200的情况将描述如下。
有机发光二极管200可以包括像素电极210、公共电极220以及位于像素电极210和公共电极220之间的包括发射层的中间层215。
像素电极210可以经由设置在平坦化层104中的开口210h接触源电极130s和漏电极130d中的一个，以电连接到第一薄膜晶体管T1。这样，第一薄膜晶体管T1可以充当驱动薄膜晶体管Td(参见图2)。尽管在图3I中未示出，但是除了第一薄膜晶体管T1之外，还可以提供开关薄膜晶体管Ts(参见图2)。
可以在像素电极210上形成像素限定层105。像素限定层105可以具有与像素P(参见图2)对应的开口，例如至少暴露像素电极210的中心部分的开口，以限定发光区域。像素限定层105可以增加像素电极210的边缘与公共电极220之间的距离，以防止在像素电极210和公共电极230之间产生电弧。像素限定层105可以包括有机材料，例如聚酰亚胺、六甲基二硅氧烷(HMDSO)等。
中间层215可以包括低分子量有机材料或聚合物材料。当中间层215包括低分子量材料时，中间层215可以包括单层或多层结构的空穴注入层(HIL)、空穴传输层(HTL)、发射层(EML)、电子传输层(ETL)和电子注入层(EIL)。低分子量材料的示例可以包括铜酞菁(CuPc)、N,N'-二(萘-1-基)-N,N'-二苯基联苯胺(NPB)和三-8-羟基喹啉铝(Alq3)。可以使用丝网印刷方法、喷墨印刷方法、激光诱导热成像(LITI)方法等来形成上述层。
当中间层215包括聚合物材料时，中间层215可以包括HTL和EML。这里，HTL可以包括聚(3,4-亚乙二氧基噻吩)PEDOT，EML可以包括聚对苯撑乙烯(PPV)基或聚芴基聚合物材料。中间层215可以具有各种结构。例如，中间层215可以包括在遍及多个像素电极210上整体形成的至少一层。在一些实施方式中，中间层215可以包括被图案化为与多个像素电极210中的每一个对应的层。
公共电极220可以形成在显示区域DA上方并可以覆盖显示区域DA。可以相对于多个像素P(参见图2)一体地提供公共电极220。
可以提供封装层以覆盖有机发光二极管200，从而保护有机发光二极管200免受外部湿气或氧气的影响。封装层可以包括无机封装层和有机封装层。无机封装层和有机封装层可以彼此交替地堆叠。
如上所述制造的显示装置10(参见图1)可以改善各种器件特性，如下面参考图4和图5详细描述的。
图4和图5是示出了根据实施例的显示装置的器件特性的改善的示图。
在图4和图5的图中，横轴表示三个样本，纵轴表示器件特性的测量值。
这三个样本包括参考样本S0、第一样本S1和第二样本S2。参考样本S0是非晶硅层仅掺杂有B(对应于上面描述的第一掺杂剂D1)的显示装置，B的浓度为每立方厘米1.3×1012。
第一样本S1是根据实施例的显示装置，其中，非晶硅层掺杂有B和Ar离子(对应于上面描述的第二掺杂剂D2)，并且在非晶硅层的结晶之前执行掺杂工艺。在第一样本S1中，B的掺杂浓度为每立方厘米1.3×1012，Ar离子的掺杂浓度为每立方厘米1×1013。
第二样本S2是根据对比示例的显示装置，其中，非晶硅层掺杂有B和Ar离子，并且在非晶硅层的结晶之后执行掺杂工艺。与第一样本S1中相同，在第二样本S2中，B的掺杂浓度为每立方厘米1.3×1012，Ar离子的掺杂浓度为每立方厘米1×1013。
参考图4，根据参考样本S0，阈值电压Vth的中值为-3.41，根据第一样本S1，阈值Vth的中值为-3.23。另一方面，根据第二样本S2，即使除了B之外还掺杂了Ar离子，阈值Vth的中值仍减小到-8.57。
接下来，参照图5，在参考样本S0中，被定义为阈值电压Vth的变化的迟滞的中值(ΔVth(delta Vth))是0.243。在第一样本S1中，迟滞的中值(ΔVth)是-0.206。然而，在第二样本S2中，即使在除了B之外还掺杂了Ar离子时，迟滞的中值(ΔVth)仍是0.379。
因此，当如在一个或更多个实施例中那样在结晶工艺之前掺杂B和Ar时，与仅掺杂B的情况相比，可以减小阈值电压Vth，并且可以减小迟滞(ΔVth)。如图5所示，与仅掺杂B而未掺杂Ar离子的显示装置(对应于参考样本S0)相比，根据实施例的显示装置(对应于第一样本S1)可以具有改善了15.1％的迟滞(ΔVth)。
另一方面，在结晶过程之后掺杂B和Ar离子的对比示例(对应于第二样本S2)中，与显示装置(参考样本S0)相比，阈值电压Vth和迟滞(ΔVth)均大大增加。
通过总结和回顾，显示装置的电特性和物理特性与显示装置的图像质量高度相关。显示器领域中的重要问题之一是改善器件特性。
实施例提供了一种能够通过改善器件性质来改善图像质量的显示装置和一种制造该显示装置的方法。
如上所述，根据实施例的显示装置，可以通过改善器件的特性来改善显示装置的图像质量，具体地，可以通过减小迟滞来减少余像效应。根据实施例的制造显示装置的方法，可以减小器件特性的改善对另一器件特性的影响，因此，可以减少处理时间和制造成本。
根据实施例，可以通过改善器件的特性来改善显示装置的图像质量。
另外，可以减少由于迟滞而导致余像的发生。
另外，可以减少在改善特定器件特性期间对另一器件特性的影响。
另外，可以减少显示装置的处理时间和制造成本。
这里已经公开了示例实施例，尽管采用了特定术语，但特定术语只是以一般的和描述性的意思来使用和解释，而不是出于限制目的。在一些情形下，如提交本申请之时本领域普通技术人员将清楚的，除非另外明确指出，否则结合具体实施例描述的特征、特性和/或元件可以单独使用或者与结合其他实施例描述的特征、特性和/或元件组合使用。因此，本领域技术人员将理解，在不脱离本公开的精神和范围的情况下，可以做出形式和细节方面的各种变化。

Claims (18)

1.一种显示装置，其中，所述显示装置包括：
基板；
所述基板上的第一薄膜晶体管，所述第一薄膜晶体管包括有源层，所述有源层包括源极区、漏极区以及位于所述源极区和所述漏极区之间的沟道区；以及
在所述基板上并电连接到所述第一薄膜晶体管的显示器件，
其中，所述源极区、所述漏极区和所述沟道区包括第一掺杂剂和第二掺杂剂，所述第二掺杂剂不同于所述第一掺杂剂，以及
所述沟道区中的所述第一掺杂剂的浓度小于所述源极区和所述漏极区中的所述第一掺杂剂的浓度。
2.根据权利要求1所述的显示装置，其中，其中，所述第一掺杂剂是p型掺杂剂。
3.根据权利要求1所述的显示装置，其中，所述第二掺杂剂是惰性气体离子。
4.根据权利要求1所述的显示装置，其中，所述第二掺杂剂的浓度在所述源极区、所述漏极区和所述沟道区中是均匀的。
5.根据权利要求1所述的显示装置，其中：
所述第一薄膜晶体管还包括栅电极、源电极和漏电极，所述源电极和所述漏电极分别连接到所述源极区和所述漏极区，以及
所述显示器件包括第一电极和面对所述第一电极的第二电极，所述第一电极电连接到所述源电极和所述漏电极中的一个电极。
6.根据权利要求5所述的显示装置，其中，所述显示器件还包括所述第一电极和所述第二电极之间的中间层，所述中间层包括发射层。
7.根据权利要求1所述的显示装置，其中：
所述第一薄膜晶体管的所述有源层包括多晶硅，并且
所述显示装置还包括第二薄膜晶体管，所述第二薄膜晶体管包括氧化物半导体。
8.根据权利要求1所述的显示装置，其中，所述基板是柔性基板。
9.一种制造显示装置的方法，其中，所述方法包括：
在基板上形成薄膜晶体管，所述薄膜晶体管包括有源层，所述有源层包括源极区、漏极区以及所述源极区和所述漏极区之间的沟道区；以及
形成电连接到所述薄膜晶体管的显示器件，
其中，形成所述薄膜晶体管包括：
在所述基板上形成非晶硅层；
利用第一掺杂剂和第二掺杂剂对所述非晶硅层进行掺杂，所述第二掺杂剂不同于所述第一掺杂剂；
使所述非晶硅层结晶；以及
通过将结晶的硅层图案化来形成所述有源层。
10.根据权利要求9所述的方法，其中，形成所述薄膜晶体管还包括：
在所述有源层上形成栅电极；
通过使用所述栅电极作为掩模，利用所述第一掺杂剂对所述有源层进行掺杂，在所述有源层上形成所述源极区、所述漏极区和所述沟道区；以及
形成分别连接到所述源极区和所述漏极区的源电极和漏电极，
其中，形成所述显示器件包括：形成电连接到所述源电极和所述漏电极中的一个电极的第一电极；以及
形成面对所述第一电极的第二电极。
11.根据权利要求10所述的方法，其中，形成所述显示器件还包括：在所述第一电极和所述第二电极之间形成中间层，所述中间层包括发射层。
12.根据权利要求9所述的方法，其中，与使所述非晶硅层结晶同时地将所述第一掺杂剂和所述第二掺杂剂分散在所述非晶硅层中。
13.根据权利要求9所述的方法，其中，在350℃至450℃的温度下使所述非晶硅层结晶。
14.根据权利要求9所述的方法，其中，所述第一掺杂剂是p型掺杂剂。
15.根据权利要求9所述的方法，其中，所述第二掺杂剂是惰性气体离子。
16.根据权利要求9所述的方法，其中，在掺杂所述第一掺杂剂之后掺杂所述第二掺杂剂。
17.根据权利要求16所述的方法，其中，所述第二掺杂剂的质量大于所述第一掺杂剂的质量。
18.根据权利要求9所述的方法，其中，在使所述非晶硅层结晶之前利用所述第一掺杂剂和所述第二掺杂剂使所述非晶硅层完全掺杂。
CN201911046650.9A 2018-10-31 2019-10-30 显示装置及其制造方法 Pending CN111129158A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0132563 2018-10-31
KR1020180132563A KR20200050093A (ko) 2018-10-31 2018-10-31 디스플레이 장치 및 이의 제조 방법

Publications (1)

Publication Number Publication Date
CN111129158A true CN111129158A (zh) 2020-05-08

Family

ID=70325543

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911046650.9A Pending CN111129158A (zh) 2018-10-31 2019-10-30 显示装置及其制造方法

Country Status (3)

Country Link
US (3) US11024689B2 (zh)
KR (1) KR20200050093A (zh)
CN (1) CN111129158A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022238796A1 (ja) * 2021-05-10 2022-11-17 株式会社半導体エネルギー研究所 表示装置、および表示装置の作製方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020086470A1 (en) * 2000-12-29 2002-07-04 Lg.Philips Lcd Co., Ltd. Method for crystallizing amorphous silicon and fabricating thin film transistor using crystallized silicon
KR20020092017A (ko) * 2001-06-01 2002-12-11 엘지.필립스 엘시디 주식회사 다결정화 방법과 이를 이용한 박막트랜지스터 제조방법 및액정표시장치 제조방법
KR20060070861A (ko) * 2004-12-21 2006-06-26 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터의 제조 방법
KR20070071320A (ko) * 2005-12-30 2007-07-04 엘지.필립스 엘시디 주식회사 폴리실리콘막 제조 방법, 그를 이용한 박막트랜지스터 및유기전계발광표시장치 제조 방법
US20090184632A1 (en) * 2008-01-18 2009-07-23 Moo-Jin Kim Thin film transistor, method of fabricating the same and organic light emitting diode display device having the same
US20100181575A1 (en) * 2007-07-17 2010-07-22 Naoki Makita Semiconductor device provided with thin film transistor and method for manufacturing the semiconductor device
CN104465509A (zh) * 2013-09-18 2015-03-25 昆山国显光电有限公司 一种oled显示器件阵列基板及其制备方法
CN105428366A (zh) * 2014-09-15 2016-03-23 三星显示有限公司 薄膜晶体管阵列基板、其制造方法和显示装置
CN105590862A (zh) * 2014-11-13 2016-05-18 昆山国显光电有限公司 一种薄膜晶体管及其制备方法和应用

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990055140A (ko) 1997-12-27 1999-07-15 김영환 채널 도펀트의 외확산 방지를 위한 모스펫 및 그 제조 방법
JPH11283922A (ja) 1998-03-27 1999-10-15 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
KR100373851B1 (ko) 2001-03-30 2003-02-26 삼성전자주식회사 소이형 반도체 장치 및 그 형성 방법
JP2005072461A (ja) 2003-08-27 2005-03-17 Seiko Epson Corp 半導体装置の製造方法、半導体装置、電気光学装置および電子機器
KR100560793B1 (ko) 2004-04-27 2006-03-13 삼성에스디아이 주식회사 반도체 소자 형성 방법
JP2006332400A (ja) 2005-05-27 2006-12-07 Nec Corp 薄膜半導体装置およびその製造方法
TWI291310B (en) * 2005-12-01 2007-12-11 Au Optronics Corp Organic light emitting diode (OLED) display panel and method of forming polysilicon channel layer thereof
KR101041141B1 (ko) * 2009-03-03 2011-06-13 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조방법
KR101056427B1 (ko) * 2009-08-13 2011-08-11 삼성모바일디스플레이주식회사 박막트랜지스터의 제조방법 및 그를 포함하는 유기전계발광표시장치의 제조방법
KR101097348B1 (ko) * 2010-03-11 2011-12-23 삼성모바일디스플레이주식회사 결정화 장치, 결정화 방법, 박막 트랜지스터 제조 방법 및 유기 발광 표시 장치의 제조 방법
KR102656842B1 (ko) * 2016-10-24 2024-04-17 엘지디스플레이 주식회사 플렉서블 표시장치

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020086470A1 (en) * 2000-12-29 2002-07-04 Lg.Philips Lcd Co., Ltd. Method for crystallizing amorphous silicon and fabricating thin film transistor using crystallized silicon
KR20020092017A (ko) * 2001-06-01 2002-12-11 엘지.필립스 엘시디 주식회사 다결정화 방법과 이를 이용한 박막트랜지스터 제조방법 및액정표시장치 제조방법
KR20060070861A (ko) * 2004-12-21 2006-06-26 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터의 제조 방법
KR20070071320A (ko) * 2005-12-30 2007-07-04 엘지.필립스 엘시디 주식회사 폴리실리콘막 제조 방법, 그를 이용한 박막트랜지스터 및유기전계발광표시장치 제조 방법
US20100181575A1 (en) * 2007-07-17 2010-07-22 Naoki Makita Semiconductor device provided with thin film transistor and method for manufacturing the semiconductor device
US20090184632A1 (en) * 2008-01-18 2009-07-23 Moo-Jin Kim Thin film transistor, method of fabricating the same and organic light emitting diode display device having the same
CN104465509A (zh) * 2013-09-18 2015-03-25 昆山国显光电有限公司 一种oled显示器件阵列基板及其制备方法
CN105428366A (zh) * 2014-09-15 2016-03-23 三星显示有限公司 薄膜晶体管阵列基板、其制造方法和显示装置
CN105590862A (zh) * 2014-11-13 2016-05-18 昆山国显光电有限公司 一种薄膜晶体管及其制备方法和应用

Also Published As

Publication number Publication date
US20230371311A1 (en) 2023-11-16
US20210265440A1 (en) 2021-08-26
US11024689B2 (en) 2021-06-01
US11744110B2 (en) 2023-08-29
US20200135824A1 (en) 2020-04-30
KR20200050093A (ko) 2020-05-11

Similar Documents

Publication Publication Date Title
US9123594B2 (en) Organic light-emitting display apparatus having high aperture ratio
US10396140B2 (en) Thin film transistor including a vertical channel and display apparatus using the same
US7786494B2 (en) Thin film transistor, method of manufacturing the same, organic light emitting display apparatus comprising the thin film transistor, and method of manufacturing the same
JP4652951B2 (ja) 有機発光素子及び前記有機発光素子の製造方法
US8525174B2 (en) Organic light emitting display device and method of manufacturing the same
US8378353B2 (en) Organic light emitting diode display device and method of manufacturing the same
US9076746B2 (en) Organic light-emitting display device and method for manufacturing the organic light-emitting display device
US11335707B2 (en) Display apparatus and method of manufacturing the same
US20230371311A1 (en) Display apparatus and method of manufacturing the same
CN103208527B (zh) 薄膜晶体管、制造薄膜晶体管的方法、显示器和电子设备
US20180240910A1 (en) Transistor, display device having the same and method of manufacturing transistor
US11925053B2 (en) Display apparatus and method of manufacturing the same
KR100599727B1 (ko) 유기 ｅｌ 발광셀의 커패시터 및 그 제조 방법
KR101097323B1 (ko) 결정화 방법, 박막 트랜지스터 제조 방법 및 표시 장치 제조 방법
CN113517407A (zh) 显示设备和制造其的方法
US9349978B2 (en) Organic light emitting display device and method of manufacturing the same
US11588141B2 (en) Display apparatus and method of manufacturing the same
US11569269B2 (en) Display apparatus and method of manufacturing the same
US20220376117A1 (en) Thin-film transistor substrate and display apparatus including the same
EP4177961A1 (en) Thin-film transistor substrate, manufacturing method thereof, and display apparatus employing the thin-film transistor substrate
CN117747622A (zh) 显示设备和制造显示设备的方法
KR100696507B1 (ko) 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법,이에 따라 제조된 박막 트랜지스터 및 상기 박막트랜지스터를 구비한 평판 표시장치
KR101202343B1 (ko) 다결정 실리콘막을 채용한 박막 트랜지스터의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination