KR101097348B1 - 결정화 장치, 결정화 방법, 박막 트랜지스터 제조 방법 및 유기 발광 표시 장치의 제조 방법 - Google Patents

결정화 장치, 결정화 방법, 박막 트랜지스터 제조 방법 및 유기 발광 표시 장치의 제조 방법 Download PDF

Info

Publication number
KR101097348B1
KR101097348B1 KR1020100021836A KR20100021836A KR101097348B1 KR 101097348 B1 KR101097348 B1 KR 101097348B1 KR 1020100021836 A KR1020100021836 A KR 1020100021836A KR 20100021836 A KR20100021836 A KR 20100021836A KR 101097348 B1 KR101097348 B1 KR 101097348B1
Authority
KR
South Korea
Prior art keywords
flash lamp
amorphous silicon
substrate
silicon layer
lamp
Prior art date
Application number
KR1020100021836A
Other languages
English (en)
Other versions
KR20110102687A (ko
Inventor
진성현
장영진
오재환
이원규
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020100021836A priority Critical patent/KR101097348B1/ko
Priority to US12/948,418 priority patent/US20110223698A1/en
Publication of KR20110102687A publication Critical patent/KR20110102687A/ko
Application granted granted Critical
Publication of KR101097348B1 publication Critical patent/KR101097348B1/ko
Priority to US13/613,923 priority patent/US8455337B2/en

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B1/00—Single-crystal growth directly from the solid state
    • C30B1/02—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing
    • C30B1/023—Single-crystal growth directly from the solid state by thermal treatment, e.g. strain annealing from solids with amorphous structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Thermal Sciences (AREA)
  • Recrystallisation Techniques (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 기판에 크랙(crack)이 생기는 현상을 방지할 수 있는 결정화 장치, 결정화 방법, 박막 트랜지스터 제조 방법 및 유기 발광 표시 장치의 제조 방법에 관한 것으로서, 이를 위하여 본 발명은 기판이 수용되는 챔버; 및 상기 챔버 내에 서로 마주보도록 배치되는 제1 플래시 램프 및 제2 플래시 램프;를 구비하고, 상기 기판의 상기 제1 플래시 램프와 마주보는 제1 면 및 상기 기판의 상기 제2 플래시 램프와 마주보는 제2 면 상에 각각 비정질 실리콘층이 형성되는 것을 특징으로 하는 결정화 장치를 제공한다.

Description

결정화 장치, 결정화 방법, 박막 트랜지스터 제조 방법 및 유기 발광 표시 장치의 제조 방법{Crystallization apparatus, crystallization method, method of manufacturing thin film transistor and method of manufacturing organic light emitting display apparatus}
본 발명은 결정화 장치, 결정화 방법, 박막 트랜지스터 제조 방법 및 유기 발광 표시 장치의 제조 방법에 관한 것으로 더 상세하게는 기판에 크랙(crack)이 생기는 현상을 방지할 수 있는 결정화 장치, 결정화 방법, 박막 트랜지스터 제조 방법 및 유기 발광 표시 장치의 제조 방법에 관한 것이다.
액티브 매트릭스형(Active Matrix type, AM) 유기 발광 표시 장치는 각각의 픽셀마다 픽셀 구동회로를 구비하며, 이 픽셀 구동회로는 실리콘을 이용한 박막 트랜지스터를 포함한다. 박막 트랜지스터를 구성하는 실리콘으로는 비정질 실리콘 또는 다결정질 실리콘이 사용된다.
픽셀 구동회로에 사용되는 비정질 실리콘 박막 트랜지스터(amorphous silicon TFT: a-Si TFT)는 소스, 드레인 및 채널을 구성하는 반도체 활성층이 비정질 실리콘이기 때문에 1㎠/Vs 이하의 낮은 전자 이동도를 갖는다. 이에 따라 최근에는 상기 비정질 실리콘 박막 트랜지스터를 다결정질 실리콘 박막 트랜지스터(polycrystalline silicon TFT: poly-Si TFT)로 대체하는 경향으로 가고 있다. 상기 다결정질 실리콘 박막 트랜지스터는 비정질 실리콘 박막 트랜지스터에 비해 전자 이동도가 크고, 빛의 조사에 대한 안정성이 우수하다. 따라서, 이 다결정질 실리콘 박막 트랜지스터는 AM 유기 발광 표시장치의 구동 및/또는 스위칭 박막 트랜지스터의 활성층으로 사용되기에 매우 적합하다.
상기와 같은 다결정질 실리콘은 여러 가지 방법으로 제작할 수 있는데, 이는 크게 다결정 실리콘을 직접 증착하는 방법과, 비정질 실리콘을 증착한 후 이를 결정화하는 방법으로 구분할 수 있다.
다결정질 실리콘을 직접 증착하는 방법에는 열화학기상증착법(Chemical Vapor Deposition: CVD), Photo CVD, HR(hydrogen radical) CVD, ECR(electron cyclotron resonance) CVD, PE(Plasma Enhanced) CVD, LP(Low Pressure) CVD 등의 방법이 있다.
한편, 비정질 실리콘을 증착한 후 결정화하는 방법에는 고상결정화(Solid Phase Crystallization: SPC)법, 엑시머 레이저(Excimer Laser Crystallization: ELC)법, 금속 유도 결정화(Metal Induced Crystallization: MIC)법, 금속 유도 측면 결정화(Metal Induced Lateral Crystallization: MILC)법, 연속측면고상화(Sequential Lateral Solidification: SLS)법 등이 있다.
그런데, 상기 고상결정화법은 600℃ 이상의 고온에서 장시간 유지되어야 하므로 그 실용성이 현저히 떨어지며, 엑시머 레이저법은 저온 결정화를 이룰 수 있다는 장점이 있지만 레이저 빔을 광학계를 이용해 넓힘으로써 균일성이 떨어지는 단점이 있다. 한편, 금속 유도 결정화법은 비정질 실리콘의 표면에 금속 박막을 증착한 후 이를 결정화 촉매로 삼아 실리콘막의 결정화를 진행해 나가는 것으로 결정화 온도를 낮출 수 있다는 장점을 갖는다. 그러나, 이 금속 유도 결정화법 또한 다결정질 실리콘막이 금속에 의해 오염되어 있어 이 실리콘 막으로 형성한 박막 트랜지스터 소자의 특성이 불량하게 되며, 형성되는 결정 또한 크기가 작고 무질서하다는 문제점이 존재하였다.
본 발명은 기판에 크랙(crack)이 생기는 현상을 방지할 수 있는 결정화 장치, 결정화 방법, 박막 트랜지스터 제조 방법 및 유기 발광 표시 장치의 제조 방법을 제공하는 것을 목적으로 한다.
본 발명은 기판이 수용되는 챔버; 및 상기 챔버 내에 서로 마주보도록 배치되는 제1 플래시 램프 및 제2 플래시 램프;를 구비하고, 상기 기판의 상기 제1 플래시 램프와 마주보는 제1 면 및 상기 기판의 상기 제2 플래시 램프와 마주보는 제2 면 상에 각각 비정질 실리콘층이 형성되는 것을 특징으로 하는 결정화 장치를 제공한다.
본 발명에 있어서, 상기 제1 플래시 램프에서 조사되는 광에 의해서 상기 제1 면 상의 비정질 실리콘층이 결정화되고, 상기 제2 플래시 램프에서 조사되는 광에 의해서 상기 제2 면 상의 비정질 실리콘층이 결정화될 수 있다.
본 발명에 있어서, 상기 챔버 내에는 상기 기판이 두 개 구비되며, 상기 두 개의 기판 중 상기 제1 플래시 램프 측에 배치된 기판의 제1 플래시 램프와 마주보는 제1 면에 상기 비정질 실리콘층이 형성되고, 상기 두 개의 기판 중 상기 제2 플래시 램프 측에 배치된 기판의 제2 플래시 램프와 마주보는 제2 면에 상기 비정질 실리콘층이 형성될 수 있다.
여기서, 상기 제1 면 상의 비정질 실리콘층의 결정화와 상기 제2 면 상의 비정질 실리콘층의 결정화는 동시에 수행될 수 있다.
본 발명에 있어서, 상기 플래시 램프는, 크세논 램프, 크세논-수은 램프, 크세논-크립톤 램프, 크립톤 램프, 크립톤-수은 램프, 크세논-크립톤-수은 램프, 메탈 할라이드 램프 등을 포함할 수 있다.
본 발명에 있어서, 상기 플래시 램프에 흘리는 방전 전류의 피크 값 및 시간 폭(펄스 폭), 및 램프 발광의 반복 속도 및 빈도가 제어가능하도록 구비될 수 있다.
다른 측면에 따른 본 발명은, 기판의 서로 대향하는 제1 면 및 제2 면에 각각 비정질 실리콘층들을 형성하는 단계; 및 상기 기판의 제1 면 및 제2 면 상에 형성된 상기 비정질 실리콘층들에 플래시 램프에서 발산된 광을 동시에 조사하여 상기 비정질 실리콘층들을 결정화하는 단계;를 포함하는 결정화 방법을 제공한다.
본 발명에 있어서, 상기 플래시 램프는 상기 기판의 제1 면과 마주보도록 배치된 제1 플래시 램프와, 상기 기판의 제2 면과 마주보도록 배치된 제2 플래시 램프를 포함할 수 있다.
여기서, 상기 제1 플래시 램프에서 조사되는 광에 의해서 상기 제1 면 상의 비정질 실리콘층이 결정화되고, 상기 제2 플래시 램프에서 조사되는 광에 의해서 상기 제2 면 상의 비정질 실리콘층이 결정화될 수 있다.
여기서, 상기 챔버 내에는 상기 기판이 두 개 구비되며, 상기 두 개의 기판 중 상기 제1 플래시 램프 측에 배치된 기판의 제1 플래시 램프와 마주보는 제1 면에 상기 비정질 실리콘층이 형성되고, 상기 두 개의 기판 중 상기 제2 플래시 램프 측에 배치된 기판의 제2 플래시 램프와 마주보는 제2 면에 상기 비정질 실리콘층이 형성될 수 있다.
여기서, 상기 비정질 실리콘층을 결정화하는 단계 이후, 상기 두 개의 기판을 분리하는 단계를 더 포함할 수 있다.
본 발명에 있어서, 상기 비정질 실리콘층을 결정화하는 단계 이후, 상기 결정화된 실리콘층들 중 어느 한 층을 제거하는 단계를 더 포함할 수 있다.
본 발명에 있어서, 상기 비정질 실리콘층을 결정화하는 단계 이후, 상기 제1 면 및 상기 제2면과 평행한 면을 따라 상기 기판을 이분하는 단계를 더 포함할 수 있다.
또 다른 측면에 따른 본 발명은, 기판상에 활성층, 상기 활성층과 절연되는 게이트 전극 및 상기 활성층과 전기적으로 연결되는 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터 제조 방법에 있어서, 상기 활성층을 형성하는 단계는, 상기 기판의 서로 대향하는 제1 면 및 제2 면에 각각 비정질 실리콘층들을 형성하는 단계; 및 상기 기판의 제1 면 및 제2 면 상에 형성된 상기 비정질 실리콘층들에 플래시 램프에서 발산된 광을 동시에 조사하여 상기 비정질 실리콘층들을 결정화하는 단계;를 포함하는 박막 트랜지스터 제조 방법을 제공한다.
본 발명에 있어서, 상기 플래시 램프는 상기 기판의 제1 면과 마주보도록 배치된 제1 플래시 램프와, 상기 기판의 제2 면과 마주보도록 배치된 제2 플래시 램프를 포함하고, 상기 제1 플래시 램프에서 조사되는 광에 의해서 상기 제1 면 상의 비정질 실리콘층이 결정화되고, 상기 제2 플래시 램프에서 조사되는 광에 의해서 상기 제2 면 상의 비정질 실리콘층이 결정화될 수 있다.
또 다른 측면에 따른 본 발명은, 박막 트랜지스터 및 상기 박막 트랜지스터와 전기적으로 연결되는 유기 발광 소자를 포함하는 유기 발광 표시 장치의 제조 방법에 있어서, 상기 박막 트랜지스터에 포함된 활성층을 형성하는 단계는, 기판의 서로 대향하는 제1 면 및 제2 면에 각각 비정질 실리콘층들을 형성하는 단계; 및 상기 기판의 제1 면 및 제2 면 상에 형성된 상기 비정질 실리콘층들에 플래시 램프에서 발산된 광을 동시에 조사하여 상기 비정질 실리콘층들을 결정화하는 단계를 포함하는 유기 발광 표시 장치의 제조 방법을 제공한다.
본 발명에 있어서, 상기 플래시 램프는 상기 기판의 제1 면과 마주보도록 배치된 제1 플래시 램프와, 상기 기판의 제2 면과 마주보도록 배치된 제2 플래시 램프를 포함하고, 상기 제1 플래시 램프에서 조사되는 광에 의해서 상기 제1 면 상의 비정질 실리콘층이 결정화되고, 상기 제2 플래시 램프에서 조사되는 광에 의해서 상기 제2 면 상의 비정질 실리콘층이 결정화될 수 있다.
이와 같은 본 발명에 의해서, 기판에 크랙(crack)이 생기는 현상을 방지하는 효과를 얻을 수 있다.
도 1은 본 발명의 일 실시예에 따른 결정화 장치를 개략적으로 나타내는 도면이다.
도 2는 기판에 플래시 램프를 조사하였을 때의 기판 상부면과 하부면의 온도 분포를 나타내는 그래프이다.
도 3은 도 1의 결정화 장치의 일 변형예를 개략적으로 나타내는 도면이다.
도 4a 내지 도 4c는 본 발명의 일 실시예에 관한 결정화 방법을 순차적으로 도시한 단면도들이다.
도 5a 내지 도 5c는 본 발명의 일 실시예에 관한 박막 트랜지스터 제조 방법을 순차적으로 도시한 단면도들이다.
도 6a 및 도 6b는 본 발명의 일 실시예에 관한 유기 발광 표시 장치 제조 방법을 순차적으로 도시한 단면도들이다.
이하 첨부된 도면들에 도시된 본 발명에 관한 실시예를 참조하여 본 발명의 구성 및 작용을 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 결정화 장치를 개략적으로 나타내는 도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 결정화 장치(1)는 챔버(10)와, 상기 챔버(10) 내에 배치되는 고정척(11), 제1 플래시 램프(12) 및 제2 플래시 램프(13)를 포함하며, 상기 결정화 장치(1) 내에는 상하면에 각각 비정질 실리콘층(103)(104)이 형성되어 있는 기판(101)이 배치된다.
이를 더욱 상세히 설명하면 다음과 같다.
상술한 바와 같이, 비정질 실리콘을 증착한 후 결정화하는 방법에는 고상결정화(SPC)법, 엑시머 레이저(ELC)법, 금속 유도 결정화(MIC)법, 금속 유도 측면 결정화(MILC)법, 연속측면고상화(SLS)법 등이 있으나, 이들 각각은 소정의 문제점들을 내포하고 있어 그 적용이 용이하지 아니하다는 문제점이 존재하였다.
따라서, 이와 같은 방법들을 대체하기 위하여 플래시 램프 결정화(Flash Lamp Crystallization: FLC)법이 개발중에 있다. 플래시 램프 결정화(FLC)법이란, Xe Gas 등이 충진된 플래시 램프(flash lamp)로 μsec 내지 msec의 단시간 동안 가시광선 영역의 고에너지를 가진 빛을 1회 또는 수회 조사하여 기판 전체를 순간적으로 결정화하는 방식을 의미한다. 이와 같은 방법을 적용함으로써, 큰 직경을 가진 입자의 높은 캐리어 이동도를 얻을 수 있으며, 고품질의 다결정질 실리콘 박막을 얻을 수 있어, 생산성이 대폭 향상되고, 대폭적인 비용 절감이 가능해진다.
그런데, 이와 같은 플래시 램프 결정화(FLC)법을 적용할 경우, 순간적으로 기판 상/하부에 온도 차이가 발생하고, 이로 인하여 미세한 크랙(crack)이 발생한다는 문제점이 존재하였다. 상세히, 기판상에 플래시 램프에서 조사된 빛이 조사되면, 기판 상부의 비정질 실리콘이 팽창하게 되며 따라서 기판 표면에 인장력(tension)이 작용하게 된다. 반면, 빛의 조사가 중지되면, 기판 상부의 비정질 실리콘이 냉각되기 시작하며 따라서 기판 표면에 압축력(compression)이 작용하게 된다. 이와 같이 기판 상하면의 급격한 온도 차이로 인해 기판에 인장력과 압축력이 번갈아 작용하게 되어, 기판상에 미세한 크랙(crack)이 발생하게 되는 것이다.
즉, 기판에 플래시 램프를 조사하였을 때의 기판 상부면과 하부면의 온도 분포를 나타내는 도 2를 참조하면, 순간적으로 기판 상부면과 하부면 사이의 온도차가 500℃이상 나게 됨을 알 수 있다. 일반적으로 기판 상부면과 하부면의 온도차를 200℃이하로 제어할 경우 크랙이 발생하지 않는다고 할 때, 현재와 같이 기판 상부면과 하부면 사이의 온도차가 500℃이상 나게 되면, 기판에 순간적으로 응력(stress)을 가하여져서 기판에 미세한 크랙(crack)이 발생하게 된다.
이와 같은 문제점을 해결하기 위하여, 본 발명의 일 실시예에 따른 결정화 장치는 서로 마주보는 두 개의 플래시 램프를 구비하고, 상기 두 개의 플래시 램프들 사이에 기판을 배치하되, 상기 기판의 양면에 모두 비정질 실리콘층을 형성하여, 기판의 상부면과 하부면이 동일한 상태에서 기판에 플래시 조사를 수행하도록 하여, 기판에 크랙이 발생하는 것을 방지하는 것을 일 특징으로 한다.
다시 도 1을 참조하면, 챔버(10) 내에는 고정척(11)이 구비되며, 기판(101)은 상기 고정척(11)에 의하여 그 위치가 고정된다.
한편 기판(101)의 상부와 하부에는 각각 플래시 램프(12)(13)가 배치된다. 상술한 바와 같이 플래시 램프 결정화(FLC)법이란, 플래시 램프(flash lamp)로 고에너지를 단시간 동안 조사하여 기판 전체를 순간적으로 결정화하는 방식을 의미한다.
상세히, 플래시 램프 결정화법은 임의의 개수의 램프를 조합하고, 기판 또는 플래시 조사광을 임의의 방향과 속도로 이동시켜 가열 용융 및 냉각 속도를 제어하여, 대면적의 비정질 실리콘층을 극히 단시간에 다결정화 또는 단결정화할 수 있기 때문에, 극히 생산성이 높고, 대폭적인 비용 절감이 실현된다. 이때, 플래시 조사광을 임의의 선형, 직사각형, 정사각형, 또는 원 모양으로 집광하여 조사하여, 용융 효율, 제조 수율 및 결정화 균일성을 향상시킴으로써, 캐리어 이동도의 격차 저감을 도모할 수 있다.
이와 같은 플래시 램프로는 크세논 램프, 크세논-수은 램프, 크립톤(krypton) 램프, 크립톤-수은 램프, 크세논-크립톤 램프, 크세논-크립톤-수은 램프, 메탈 할라이드 램프 등이 사용될 수 있다. 이들 램프는 반복 발광에 견딜 수 있는 램프로써, XeCl, KrF 등을 이용한 엑시머 레이저 발진기에 비하여 훨씬 염가이고, 수명이 길며, 보수가 간단하기 때문에, 대폭적인 비용 절감이 가능하다.
플래시 램프를 이용하여 비정질 실리콘층을 결정화하는 방법으로서는, 큰 면적을 일괄하여 적어도 1회 플래시 조사하는 일괄 플래시 조사, 동일 영역을 플래시 조사하면서 적어도 1회 조사하는 스캐닝 조사, 또는 플래시 조사광에 대하여 기판을 상대적으로 스텝 이송 및/또는 반복 이송하면서 적어도 1회 플래시 조사하는 스텝 및/또는 반복 조사가 있다. 필요에 따라서, 플래시 조사광을 오버랩하여 조사시켜, 동일한 영역을 1회 또는 필요 회수 반복하여 플래시 조사할 수도 있다.
한편, 상기 결정화 장치(1) 내에는 상하면에 각각 비정질 실리콘층(103)(104)이 형성되어 있는 기판(101)이 배치된다.
상술한 바와 같이, 종래의 결정화 장치에서는 기판의 일면에 비정질 실리콘 층을 형성하고 상기 비정질 실리콘층이 형성된 기판 쪽으로 플래시 램프를 조사하게 되며, 이때 기판 상부면과 하부면 사이의 온도차가 500℃이상 나게 되어서, 기판에 미세한 크랙(crack)이 발생하게 된다.
이와 같은 문제점을 해결하기 위해서, 본 발명의 일 실시예에 따른 결정화 장치(1)에서는 기판(101)의 일 면상에 제1 비정질 실리콘층(103)을 형성하는 동시에 기판(101)이 타 면상에 제2 비정질 실리콘층(104)을 형성한다. 그리고, 제1 플래시 램프(12)가 제1 비정질 실리콘층(103)에 광을 조사하는 동시에 제2 플래시 램프(13)는 제2 비정질 실리콘층(104)에 광을 조사한다. 이와 같은 구성을 통하여, 기판(101)의 양면에 동일한 환경을 형성한 후 결정화를 진행함으로써, 기판(101) 상/하부의 환경 차이로 인하여 크랙이 발생하는 현상을 원천적으로 차단하는 효과를 얻을 수 있다.
도 3은 도 1의 결정화 장치의 일 변형예를 개략적으로 나타내는 도면이다.
도 3을 참조하면, 본 발명의 결정화 장치의 일 변형예는, 기판(101) 상/하부의 환경 차이로 인해 크랙이 발생하는 현상을 방지하기 위하여, 제1 기판(101)과 제2 기판(201)의 두 개의 기판을 구비하고, 상기 두 개의 기판(101)(201)에서 플래시 램프(12)(13)를 바라보고 있는 면 상에 각각 비정질 실리콘층(103)(104)을 형성하는 것을 일 특징으로 한다. 즉, 도 1의 결정화 장치에서와 같이, 하나의 기판의 양면에 각각 비정질 실리콘층을 형성하는 것이 아니라, 두 개의 기판을 겹쳐서 배치하고, 상기 두 개의 기판에 각각 비정질 실리콘층을 형성하는 것이다. 이와 같은 본 발명의 결정화 장치의 일 변형예에 의하여, 기판 상/하부의 환경 차이로 인하여 크랙이 발생하는 현상을 방지하는 동시에, 한 번에 두 개 기판의 결정화를 진행함으로써 제조 수율이 더욱 향상되는 효과를 얻을 수 있다.
도 4a 내지 도 4c는 본 발명의 일 실시예에 관한 결정화 방법을 순차적으로 도시한 단면도들이다.
도 4a를 참조하면 기판(101)의 일면 상에 버퍼층(102) 및 제1 비정질 실리콘층(103)을 형성한다. 또한, 기판(101)의 타면 상에 버퍼층(102) 및 제2 비정질 실리콘층(104)을 형성한다.
기판(101)은 SiO2를 주성분으로 하는 투명한 유리 재질로 이루어질 수 있다. 기판(101)은 반드시 이에 한정되는 것은 아니며 투명한 플라스틱 재로 형성할 수도 있다. 플라스틱 기판은 절연성 유기물로 형성할 수 있는데 폴리에테르술폰(PES, polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET, polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate: CAP)로 이루어진 그룹으로부터 선택되는 유기물로 이루어질 수 있다.
또한 기판(101)은 금속으로도 형성할 수 있는데 금속으로 기판(101)을 형성할 경우 기판(101)은 철, 크롬, 망간, 니켈, 티타늄, 몰리브덴, 스테인레스 스틸(SUS), Invar 합금, Inconel 합금 및 Kovar 합금으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있으나, 이에 한정되는 것은 아니다. 이 때 기판(101)은 포일 형태일 수 있다.
기판(101)의 표면을 평활하게 하고 기판(101)으로의 불순 원소의 침투를 차단하기 위하여 기판(101)상에 버퍼층(102)을 형성할 수 있다. 버퍼층(102)은 SiO2 및/또는 SiNx 등으로 형성할 수 있다. 여기서, 버퍼층(102)은 기판(101)의 상부면 및 하부면에 각각 형성될 수 있다.
그리고, 기판(101)상에 비정질 실리콘층(103)(104)을 형성한다. 비정질 실리콘층(103)(104)은 다양한 방법에 의하여 형성될 수 있는데 예를 들면 CVD법에 의하여 형성할 수 있다.
그리고 나서 도 4b를 참조하면 기판의 양면 상에 각각 플래시 램프에서 발산된 광(L)을 조사한다. 상세히, 방전 기구에서 발생한 고압 펄스를 플래시 램프(도 1의 12, 13 참조)에 인가하면, 플래시 램프 내부에 밀봉된 크세논 등의 기체가 한순간에 절연 파괴를 일으켜, 이것이 방아쇠가 되어 콘덴서에 축적된 전기 에너지가 극히 짧은 시간(μsec 내지 msec) 사이에 램프 내로 한꺼번에 방출되며, 이때에 강렬한 아크 방전의 섬광(플래시)을 방출한다. 이 섬광이 비정질 실리콘층(103)(104)에 흡수되어, 비정질 실리콘층(103)(104)이 용융된다. 이때, 플래시 램프(도 1의 12, 13 참조)로부터 조사되는 광(L)은 비정질 실리콘층의 흡수 파장(자외선 영역, 약 4OOnm 이하)에 대응한 발광 강도의 파장을 갖고 있다.
이와 같은 플래시 램프 결정화를 통하여, 도 4c에 도시한 것과 같이 결정질 실리콘층(103a)(104a)이 형성된다. 구체적으로 결정질 실리콘층(103a)(104a)은 다결정 실리콘(polycrystalline silicon)을 포함한다.
한편, 도면에는 도시되지 않았지만, 상술한 바와 같은 레이저 결정화를 진행한 이후, 기판(101) 양측에 형성된 결정질 실리콘층(103a)(104a) 중 어느 일 측을 제거할 수 있다. 또는 결정질 실리콘층(103a)(104a)이 양측으로 형성된 기판(101)을 레이저 등을 이용하여 절반으로 분리함으로써, 일면 상에 결정질 실리콘층이 형성된 기판을 두 개 만드는 것도 가능하다. 나아가, 도 3에 도시된 바와 같이 제1 기판(101)과 제2 기판(201)의 두 개의 기판을 구비하고, 상기 두 개의 기판(101)(201)에서 플래시 램프(12)(13)를 바라보고 있는 면 상에 각각 비정질 실리콘층(103)(104)을 형성하여 결정화를 진행한 후, 제1 기판(101)과 제2 기판(201)을 분리할 수도 있다.
본 실시예의 결정화 방법은 다양한 분야에 적용이 가능하다. 구체적으로 박막 트랜지스터 제조 방법 및 유기 발광 표시 장치 제조 방법에 적용 가능한데 이하에서는 이에 대하여 설명하기로 한다.
도 5a 내지 도 5c는 본 발명의 일 실시예에 관한 박막 트랜지스터 제조 방법을 순차적으로 도시한 단면도들이다. 본 실시예는 전술한 실시예의 결정화 방법을 이용한다. 그러므로 설명의 편의를 위하여 전술한 실시예의 도 4a 내지 도 4c와 중첩되는 내용은 생략하고, 그 후의 공정부터 설명하기로 한다.
도 5a를 참조하면, 결정질 실리콘층(도 4c의 103a 참조)을 소정의 형태로 패터닝하여 활성층(103b)을 형성한다. 활성층(103b)의 패터닝은 포토 리소그래피법 등을 이용하여 진행할 수 있다.
그리고 나서 도 5b를 참조하면 활성층(103b) 상에 게이트 절연막(105) 및 게이트 전극(106)을 형성한다. 게이트 절연막(105)은 활성층(103b)과 게이트 전극(106)을 절연하도록 다양한 절연 물질을 이용하여 형성할 수 있다. 게이트 전극(106)은 다양한 금속 및 금속 합금으로 형성할 수 있다.
이때 게이트 전극(106)을 마스크로 이용하여 활성층(103b)에 불순물을 도핑하여 활성층(103b)에 소스 영역 및 드레인 영역을 형성할 수 있다.
그리고 나서 도 5c를 참조하면 게이트 전극(106)을 덮도록 층간 절연막(107)이 형성된다. 층간 절연막(107) 상부에는 소스 전극(108) 및 드레인 전극(109)이 형성되는데 소스 전극(108) 및 드레인 전극(109)은 활성층(103b)의 소스 영역 및 드레인 영역과 연결되도록 형성한다. 이를 통하여 최종적으로 박막 트랜지스터(110)가 완성된다.
본 실시예에서는 탑 게이트(top gate) 구조의 박막 트랜지스터(110)를 도시하였으나 본 발명은 이에 한정되지 않고 결정질 실리콘층을 활성층으로 이용하는 다양한 박막 트랜지스터에 사용할 수 있다.
여기서, 본 실시예의 박막 트랜지스터 제조 방법은 활성층(103b)의 형성을 위하여 비정질 실리콘층에 플래시 램프를 조사하여 결정화 공정을 진행한다. 이와 같은 플래시 램프 결정화법을 통하여, 고품질의 다결정질 실리콘 박막을 얻을 수 있어, 생산성이 대폭 향상되고, 대폭적인 비용 절감이 가능해진다.
도 6a 및 도 6b는 본 발명의 일 실시예에 관한 유기 발광 표시 장치 제조 방법을 순차적으로 도시한 단면도들이다. 본 실시예는 전술한 실시예의 결정화 방법 및 박막 트랜지스터 제조 방법을 이용한다. 그러므로 설명의 편의를 위하여 전술한 실시예의 도 4a 내지 도 4c, 도 5a 내지 도 5c와 중첩되는 내용은 생략하고, 그 후의 공정부터 설명하기로 한다.
도 6a를 참조하면 소스 전극(108) 및 드레인 전극(109) 상에 비아홀(111a)을 구비하는 평탄화막(111)을 형성한다. 평탄화막(111)은 유기물 또는 무기물을 포함하는 절연 물질로 형성할 수 있다.
그리고 나서 도 6b를 참조하면 드레인 전극(109)과 전기적으로 연결되도록 유기 발광 소자(116)를 형성한다. 유기 발광 소자(116)는 제1 전극(112), 유기 발광층을 구비하는 중간층(114) 및 제2 전극(115)을 구비한다.
구체적으로 평탄화막(111) 상에 형성되는 제1 전극(112)은 투명 전극 또는 반사 전극으로 형성할 수 있다. 제1 전극(112)을 투명 전극으로 형성할 때는 ITO, IZO, ZnO 또는 In2O3로 형성할 수 있고, 반사 전극으로 형성할 때에는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 반사막을 형성한 후, 그 위에 ITO, IZO, ZnO 또는 In2O3로 막을 형성함으로써 제1 전극(112)을 형성할 수 있다. 제1 전극(112)은 비아홀(111a)을 통하여 소스 전극(108) 및 드레인 전극(109) 중 어느 하나의 전극과 접하게 된다.
제1 전극(112) 상에 화소 정의막(113)이 형성된다. 화소 정의막(113)은 유기물 또는 무기물로 형성할 수 있다. 화소 정의막(113)은 제1 전극(112)의 소정의 영역을 노출하도록 형성한다.
그리고 제1 전극(112)과 접하도록 중간층(114)을 형성한다. 중간층(114)은 유기 발광층을 구비한다. 중간층(114)은 제1 전극(112)과 제2 전극(115)의 전기적 구동에 의해 발광한다. 중간층(114)은 유기물로 형성되는데, 중간층(114)의 유기 발광층이 저분자 유기물로 형성되는 경우 유기 발광층을 중심으로 제1 전극(112)의 방향으로 홀 수송층(hole transport layer: HTL) 및 홀 주입층(hole injection layer: HIL) 등이 적층되고, 제2 전극(115) 방향으로 전자 수송층(electron transport layer: ETL) 및 전자 주입층(electron injection layer: EIL) 등이 적층된다. 이외에도 필요에 따라 다양한 층들이 적층될 수 있다. 중간층(114)에 사용 가능한 유기 재료도 구리 프탈로시아닌(CuPc: copper phthalocyanine), N,N-디(나프탈렌-1-일)-N,N'-디페닐-벤지딘 (N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidine: NPB) , 트리스-8-하이드록시퀴놀린 알루미늄(tris-8-hydroxyquinoline aluminum)(Alq3) 등을 비롯해 다양한 적용 예가 포함될 수 있다.
한편, 중간층(114)의 유기 발광층이 고분자 유기물로 형성되는 경우에는 유기 발광층을 중심으로 제1 전극(112)의 방향으로 홀 수송층(hole transport layer: HTL)만이 포함될 수 있다. 상기 고분자 홀 수송층은 폴리에틸렌 디히드록시티오펜 (PEDOT: poly-(2,4)-ethylene-dihydroxy thiophene)이나, 폴리아닐린(PANI: polyaniline) 등을 사용하여 잉크젯 프린팅이나 스핀 코팅의 방법에 의해 제1 전극(112) 상부에 형성되며, 고분자 유기 발광층은 PPV, Soluble PPV's, Cyano-PPV, 폴리플루오렌(Polyfluorene) 등을 사용할 수 있으며 잉크젯 프린팅이나 스핀 코팅 또는 레이저를 이용한 열전사방식 등의 통상의 방법으로 컬러 패턴을 형성할 수 있다.
중간층(114)상에 제2 전극(115)이 형성된다. 제2 전극(115)은 일함수가 작은 금속 즉, Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca 및 이들의 화합물을 증착한 후, 그 위에 ITO, IZO, ZnO, 또는 In2O3 등의 투명 도전물질을 증착하여 형성할 수 있다.
제2 전극(115) 상에 밀봉 부재(미도시)가 배치될 수 있다. 밀봉 부재(미도시)는 외부의 수분이나 산소 등으로부터 중간층(114) 및 기타층을 보호하기 위해 형성하는 것으로 밀봉 부재(미도시)는 투명한 재질로 형성된다. 이를 위해 글라스, 플라스틱 또는 유기물과 무기물의 복수의 중첩된 구조일 수도 있다.
이와 같은 본 발명에 의해서, 플래시 램프 결정화(Flash Lamp Crystallization: FLC)법을 이용하여 비정질 실리콘층의 결정화를 수행할 때, 기판에 크랙(crack)이 생기는 현상을 방지하는 동시에 제조 수율이 향상되는 효과를 얻을 수 있다.
도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 결정화 장치 10: 챔버
11: 고정척 12, 13: 플래시 램프
101: 제1 기판 201: 제2 기판
102: 버퍼층 103, 104: 비정질 실리콘층
103a, 104a: 결정질 실리콘층 103b: 활성층
105: 게이트 절연막 106: 게이트 전극
107: 층간 절연막 108: 소스 전극
109: 드레인 전극 110: 박막 트랜지스터
111: 평탄화막 111a: 비아홀
112: 제1 전극 113: 화소 정의막
114: 중간층 115: 제2 전극
116: 유기 발광 소자

Claims (17)

  1. 기판이 수용되는 챔버; 및
    상기 챔버 내에 서로 마주보도록 배치되는 제1 플래시 램프 및 제2 플래시 램프;를 구비하고,
    상기 기판의 상기 제1 플래시 램프와 마주보는 제1 면 및 상기 기판의 상기 제2 플래시 램프와 마주보는 제2 면 상에 각각 비정질 실리콘층이 형성되는 것을 특징으로 하는 결정화 장치.
  2. 제 1 항에 있어서,
    상기 제1 플래시 램프에서 조사되는 광에 의해서 상기 제1 면 상의 비정질 실리콘층이 결정화되고, 상기 제2 플래시 램프에서 조사되는 광에 의해서 상기 제2 면 상의 비정질 실리콘층이 결정화되는 것을 특징으로 하는 결정화 장치.
  3. 제 1 항에 있어서,
    상기 챔버 내에는 상기 기판이 두 개 구비되며,
    상기 두 개의 기판 중 상기 제1 플래시 램프 측에 배치된 기판의 제1 플래시 램프와 마주보는 제1 면에 상기 비정질 실리콘층이 형성되고,
    상기 두 개의 기판 중 상기 제2 플래시 램프 측에 배치된 기판의 제2 플래시 램프와 마주보는 제2 면에 상기 비정질 실리콘층이 형성되는 것을 특징으로 하는 결정화 장치.
  4. 제 1 항 또는 제 3 항에 있어서,
    상기 제1 면 상의 비정질 실리콘층의 결정화와 상기 제2 면 상의 비정질 실리콘층의 결정화는 동시에 수행되는 것을 특징으로 하는 결정화 장치.
  5. 제 1 항에 있어서,
    상기 플래시 램프는, 크세논 램프, 크세논-수은 램프, 크세논-크립톤 램프, 크립톤 램프, 크립톤-수은 램프, 크세논-크립톤-수은 램프, 메탈 할라이드 램프 등을 포함하는 결정화 장치.
  6. 제 1 항에 있어서,
    상기 플래시 램프에 흘리는 방전 전류의 피크 값 및 시간 폭(펄스 폭), 및 램프 발광의 반복 속도 및 빈도가 제어가능하도록 구비되는 것을 특징으로 하는 결정화 장치.
  7. 기판에서 서로 반대 방향을 바라보는 제1 면 및 제2 면에 각각 비정질 실리콘층들을 형성하는 단계; 및
    상기 기판의 제1 면 및 제2 면 상에 형성된 상기 비정질 실리콘층들에 플래시 램프에서 발산된 광을 동시에 조사하여 상기 비정질 실리콘층들을 결정화하는 단계;를 포함하는 결정화 방법.
  8. 제 7 항에 있어서,
    상기 플래시 램프는 상기 기판의 제1 면과 마주보도록 배치된 제1 플래시 램프와, 상기 기판의 제2 면과 마주보도록 배치된 제2 플래시 램프를 포함하는 것을 특징으로 하는 결정화 방법.
  9. 제 8 항에 있어서,
    상기 제1 플래시 램프에서 조사되는 광에 의해서 상기 제1 면 상의 비정질 실리콘층이 결정화되고, 상기 제2 플래시 램프에서 조사되는 광에 의해서 상기 제2 면 상의 비정질 실리콘층이 결정화되는 것을 특징으로 하는 결정화 방법.
  10. 제 8 항에 있어서,
    내부에 상기 플래시 램프와 상기 기판이 배치되는 챔버 내에는 상기 기판이 두 개 구비되며,
    상기 두 개의 기판 중 상기 제1 플래시 램프 측에 배치된 기판의 제1 플래시 램프와 마주보는 제1 면에 상기 비정질 실리콘층이 형성되고,
    상기 두 개의 기판 중 상기 제2 플래시 램프 측에 배치된 기판의 제2 플래시 램프와 마주보는 제2 면에 상기 비정질 실리콘층이 형성되는 것을 특징으로 하는 결정화 방법.
  11. 제 10 항에 있어서,
    상기 비정질 실리콘층을 결정화하는 단계 이후,
    상기 두 개의 기판을 분리하는 단계를 더 포함하는 결정화 방법.
  12. 제 7 항에 있어서,
    상기 비정질 실리콘층을 결정화하는 단계 이후,
    상기 결정화된 실리콘층들 중 어느 한 층을 제거하는 단계를 더 포함하는 결정화 방법.
  13. 제 7 항에 있어서,
    상기 비정질 실리콘층을 결정화하는 단계 이후,
    상기 제1 면 및 상기 제2면과 평행한 면을 따라 상기 기판을 이분하는 단계를 더 포함하는 것을 특징으로 하는 결정화 방법.
  14. 기판상에 활성층, 상기 활성층과 절연되는 게이트 전극 및 상기 활성층과 전기적으로 연결되는 소스 전극 및 드레인 전극을 포함하는 박막 트랜지스터 제조 방법에 있어서,
    상기 기판에서 서로 반대 방향을 바라보는 제1 면 및 제2 면에 각각 비정질 실리콘층들을 형성하는 단계, 및 상기 기판의 제1 면 및 제2 면 상에 형성된 상기 비정질 실리콘층들에 플래시 램프에서 발산된 광을 동시에 조사하여 상기 비정질 실리콘층들을 결정화하는 단계를 포함하는, 상기 활성층을 형성하는 단계; 및
    상기 제1 면 및 상기 제2 면 상에 각각 형성된 상기 활성층 중 적어도 하나의 활성층 상에 상기 게이트 전극, 상기 소스 전극 및 상기 드레인 전극을 형성하는 단계;를 포함하는 박막 트랜지스터 제조 방법.
  15. 제 14 항에 있어서,
    상기 플래시 램프는 상기 기판의 제1 면과 마주보도록 배치된 제1 플래시 램프와, 상기 기판의 제2 면과 마주보도록 배치된 제2 플래시 램프를 포함하고,
    상기 제1 플래시 램프에서 조사되는 광에 의해서 상기 제1 면 상의 비정질 실리콘층이 결정화되고, 상기 제2 플래시 램프에서 조사되는 광에 의해서 상기 제2 면 상의 비정질 실리콘층이 결정화되는 것을 특징으로 하는 박막 트랜지스터 제조 방법.
  16. 박막 트랜지스터 및 상기 박막 트랜지스터와 전기적으로 연결되는 유기 발광 소자를 포함하는 유기 발광 표시 장치의 제조 방법에 있어서,
    기판에서 서로 반대 방향을 바라보는 제1 면 및 제2 면에 각각 비정질 실리콘층들을 형성하는 단계, 및 상기 기판의 제1 면 및 제2 면 상에 형성된 상기 비정질 실리콘층들에 플래시 램프에서 발산된 광을 동시에 조사하여 상기 비정질 실리콘층들을 결정화하는 단계를 포함하는, 상기 박막 트랜지스터에 포함된 활성층을 형성하는 단계; 및
    상기 제1 면 및 상기 제2 면 상에 각각 형성된 상기 활성층 중 적어도 하나의 활성층 상에, 상기 활성층을 포함하는 상기 박막 트랜지스터 및 상기 유기 발광 소자를 형성하는 단계;를 포함하는 유기 발광 표시 장치의 제조 방법.
  17. 제 16 항에 있어서,
    상기 플래시 램프는 상기 기판의 제1 면과 마주보도록 배치된 제1 플래시 램프와, 상기 기판의 제2 면과 마주보도록 배치된 제2 플래시 램프를 포함하고,
    상기 제1 플래시 램프에서 조사되는 광에 의해서 상기 제1 면 상의 비정질 실리콘층이 결정화되고, 상기 제2 플래시 램프에서 조사되는 광에 의해서 상기 제2 면 상의 비정질 실리콘층이 결정화되는 것을 특징으로 하는 유기 발광 표시 장치의 제조 방법.
KR1020100021836A 2010-03-11 2010-03-11 결정화 장치, 결정화 방법, 박막 트랜지스터 제조 방법 및 유기 발광 표시 장치의 제조 방법 KR101097348B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020100021836A KR101097348B1 (ko) 2010-03-11 2010-03-11 결정화 장치, 결정화 방법, 박막 트랜지스터 제조 방법 및 유기 발광 표시 장치의 제조 방법
US12/948,418 US20110223698A1 (en) 2010-03-11 2010-11-17 Crystallization apparatus, crystallization method, method of manufacturing thin film transistor and method of manufacturing organic light emitting display apparatus
US13/613,923 US8455337B2 (en) 2010-03-11 2012-09-13 Crystallization apparatus, crystallization method, method of manufacturing thin film transistor and method of manufacturing organic light emitting display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100021836A KR101097348B1 (ko) 2010-03-11 2010-03-11 결정화 장치, 결정화 방법, 박막 트랜지스터 제조 방법 및 유기 발광 표시 장치의 제조 방법

Publications (2)

Publication Number Publication Date
KR20110102687A KR20110102687A (ko) 2011-09-19
KR101097348B1 true KR101097348B1 (ko) 2011-12-23

Family

ID=44560377

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100021836A KR101097348B1 (ko) 2010-03-11 2010-03-11 결정화 장치, 결정화 방법, 박막 트랜지스터 제조 방법 및 유기 발광 표시 장치의 제조 방법

Country Status (2)

Country Link
US (2) US20110223698A1 (ko)
KR (1) KR101097348B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11158504B2 (en) 2017-07-31 2021-10-26 Corning Incorporated Flash-lamp annealing method of making polycrystalline silicon

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101817101B1 (ko) * 2011-03-25 2018-01-11 삼성디스플레이 주식회사 선택적 결정화 방법 및 이를 위한 레이저 결정화 장치
KR20200050093A (ko) 2018-10-31 2020-05-11 삼성디스플레이 주식회사 디스플레이 장치 및 이의 제조 방법

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6594446B2 (en) * 2000-12-04 2003-07-15 Vortek Industries Ltd. Heat-treating methods and systems
US6759313B2 (en) * 2000-12-05 2004-07-06 Semiconductor Energy Laboratory Co., Ltd Method of fabricating a semiconductor device
JP4092541B2 (ja) 2000-12-08 2008-05-28 ソニー株式会社 半導体薄膜の形成方法及び半導体装置の製造方法
TWI313059B (ko) 2000-12-08 2009-08-01 Sony Corporatio
US7534977B2 (en) * 2000-12-28 2009-05-19 Semiconductor Energy Laboratory Co., Ltd. Heat treatment apparatus and method of manufacturing a semiconductor device
AU2002350358A1 (en) * 2001-12-26 2003-07-30 Vortek Indusries Ltd. Temperature measurement and heat-treating methods and systems
US6849831B2 (en) * 2002-03-29 2005-02-01 Mattson Technology, Inc. Pulsed processing semiconductor heating methods using combinations of heating sources
TW200503057A (en) * 2003-06-11 2005-01-16 Adv Lcd Tech Dev Ct Co Ltd Crystallization apparatus, crystallization method, method of manufacturing thin film transistor, thin film transistor, and display apparatus
JP2005056535A (ja) 2003-08-07 2005-03-03 Tdk Corp 磁気記録媒体の製造方法及び製造装置
JP2006066902A (ja) 2004-07-28 2006-03-09 Advanced Lcd Technologies Development Center Co Ltd 半導体装置の製造方法
JP2009188209A (ja) * 2008-02-06 2009-08-20 Panasonic Corp 不純物活性化熱処理方法及び熱処理装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11158504B2 (en) 2017-07-31 2021-10-26 Corning Incorporated Flash-lamp annealing method of making polycrystalline silicon

Also Published As

Publication number Publication date
US20130017630A1 (en) 2013-01-17
US8455337B2 (en) 2013-06-04
KR20110102687A (ko) 2011-09-19
US20110223698A1 (en) 2011-09-15

Similar Documents

Publication Publication Date Title
TWI553847B (zh) 有機發光顯示裝置及其製造方法
KR101065318B1 (ko) 플렉서블 디스플레이 장치의 제조 방법
TWI529925B (zh) 製造可撓性顯示裝置之方法
KR102134845B1 (ko) 유기 발광 디스플레이 장치와, 이의 제조 방법
KR101851384B1 (ko) 유기 발광 디스플레이 패널용 제조 장치와, 이를 이용한 유기 발광 디스플레이 패널의 제조 방법
US20130089954A1 (en) Method of fabricating electronic device having flexible device
JP2009009935A (ja) 製造装置および発光装置の作製方法
JP2006148097A (ja) 有機発光素子及び前記有機発光素子の製造方法
JP2014154382A (ja) 薄膜デバイスの製造方法
KR102074431B1 (ko) 박막 트랜지스터 기판 및 이의 제조방법, 이를 이용한 유기 발광 표시 장치
KR20140045847A (ko) 레이저 조사 장치 및 이를 이용한 유기 발광 표시 장치의 제조 방법
KR101894785B1 (ko) 유기 발광 표시 장치
KR20140126439A (ko) 투명 플렉시블 표시장치의 제조방법 및 이를 이용한 투명 플렉시블 표시장치
KR101097348B1 (ko) 결정화 장치, 결정화 방법, 박막 트랜지스터 제조 방법 및 유기 발광 표시 장치의 제조 방법
KR102162085B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102014167B1 (ko) 다결정 실리콘층의 제조 방법, 상기 다결정 실리콘층의 제조 방법을 포함하는 유기 발광 표시 장치의 제조 방법, 및 그 제조 방법에 의해 제조된 유기 발광 표시 장치
KR101728486B1 (ko) 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 플렉시블 디스플레이 장치
KR100708722B1 (ko) 유기 발광 표시 장치 및 그 제조방법
KR20080078409A (ko) 평판 디스플레이 장치 및 그 제조 방법
KR101097323B1 (ko) 결정화 방법, 박막 트랜지스터 제조 방법 및 표시 장치 제조 방법
KR100719555B1 (ko) 박막 트랜지스터, 그 박막 트랜지스터를 포함한 유기 발광표시장치 및 그 박막 트랜지스터에 이용되는 다결정 반도체결정화 방법
US8865578B2 (en) Method of manufacturing polycrystalline silicon layer, and method of manufacturing transistor having the polycrystalline silicon layer
KR100749421B1 (ko) 박막 트랜지스터 및 이를 구비한 표시 장치
KR100637252B1 (ko) 유기 발광 표시 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 9