CN103208527B - 薄膜晶体管、制造薄膜晶体管的方法、显示器和电子设备 - Google Patents

薄膜晶体管、制造薄膜晶体管的方法、显示器和电子设备 Download PDF

Info

Publication number
CN103208527B
CN103208527B CN201310002100.3A CN201310002100A CN103208527B CN 103208527 B CN103208527 B CN 103208527B CN 201310002100 A CN201310002100 A CN 201310002100A CN 103208527 B CN103208527 B CN 103208527B
Authority
CN
China
Prior art keywords
semiconductor layer
electrode
oxide semiconductor
film transistor
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310002100.3A
Other languages
English (en)
Other versions
CN103208527A (zh
Inventor
岛山努
藤井宣年
藤森隆成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Design And Development Contract Society
Original Assignee
Joled Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2012003211A external-priority patent/JP6019370B2/ja
Priority claimed from JP2012026250A external-priority patent/JP6019330B2/ja
Application filed by Joled Inc filed Critical Joled Inc
Publication of CN103208527A publication Critical patent/CN103208527A/zh
Application granted granted Critical
Publication of CN103208527B publication Critical patent/CN103208527B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H01L29/78693—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate the semiconducting oxide being amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本公开提供薄膜晶体管、制造薄膜晶体管的方法、显示器和电子设备。薄膜晶体管包括：栅极电极、源极电极和漏极电极；氧化物半导体层，设置在栅极电极的一侧，在该氧化物半导体层与该栅极电极之间具有绝缘膜，该氧化物半导体层设置在不面对源极电极和漏极电极的区域中，并且该氧化物半导体层电连接到源极电极和漏极电极；以及低电阻氧化物层，设置在面对源极电极的区域中以及面对漏极电极的区域中，该面对源极电极的区域和该面对漏极电极的区域相邻于氧化物半导体层，并且低电阻氧化物层的电阻率低于氧化物半导体层的电阻率。

Description

薄膜晶体管、制造薄膜晶体管的方法、显示器和电子设备
技术领域
本公开涉及薄膜晶体管（TFT）、制造该薄膜晶体管的方法，显示器和电子设备。
背景技术
人们已经知道锌（Zn）、铟（In）、镓（Ga）、锡（Sn）的氧化物（氧化物半导体）或其混合物具有优良的半导体性能。例如，采用氧化物半导体的薄膜晶体管具有的电子迁移率是采用非晶硅的薄膜晶体管的十倍或更高，并且采用氧化物半导体的薄膜晶体管具有有利的截止特性。因此，希望采用氧化物半导体的薄膜晶体管应用于大屏幕、高清晰度和高帧频的液晶显示器或者有机电致发光（EL）显示器的驱动装置（见日本特开第2010-016163号公报）。
然而，氧化物半导体的耐热性不够。因此，在制造薄膜晶体管的工艺中由于热处理或等离子体处理将发生氧的解吸附，并且相应地形成晶格缺陷。晶格缺陷导致电浅杂质能级（electrically shallow impurity level）的形成和氧化物半导体的电阻的降低。因此，当氧化物半导体用在有源层中时，阈值电压会由于缺陷水平的增加而降低，并且泄漏电流增加。从而，可能发生所谓的衰退运行（depression operation），在该衰退运行中甚至在不施加栅极电流时漏极电流也会流动。此外，如果缺陷水平继续增加，则运行将从晶体管运行变为导体运行。这被认为是由于稳定性上的改变取决于热不稳定成分的含量比，特别是在多元的氧化物半导体的情况下。而且，除了晶格缺陷外，已经报道了氢可以是形成浅杂质能级的元素（"n-type doping of oxides byhydrogen",Cetin Kilic,et al.,APPLIEDPHYSICS LETTERS,July1,2002,Vol.81,No.1,pp.73-75）。
另外，诸如氧化锌和铟镓锌氧化物（IGZO）的氧化物半导体具有优良的半导体特性，并且正在被考虑应用于薄膜晶体管（TFT）等。采用氧化物半导体的薄膜晶体管与采用非晶硅的薄膜晶体管相比具有高的电子迁移率和优良的电特性。而且，采用氧化物半导体的薄膜晶体管具有有利的截止特性，并且期望甚至在接近室温的温度下也具有高的迁移率。
然而，氧化物半导体的耐热性不够。因此，当氧化物半导体应用于薄膜晶体管时，在制造薄膜晶体管的热处理工艺中，将发生氧和锌等的解吸附而形成晶格缺陷。晶格缺陷导致电浅杂质能级的形成以及氧化物半导体的电阻的降低。
因此，提出了将由绝缘材料形成的保护层设置在氧化物半导体层上，以抑制氧等从氧化物半导体层解吸附（例如，见日本特开第2008-60419号公报）。
发明内容
如上所述，在采用氧化物半导体的薄膜晶体管中，在制造工艺中氧化物半导体的特性劣化，该特性劣化可能影响电特性。因此，希望防止氧化物半导体特性上的劣化且改善电特性。
从而，所希望的是提供能够改善电特性的薄膜晶体管、制造该薄膜晶体管的方法、显示器和电子设备。
另外，与日本特开第2008-60419号公报中公开的构造一样，当保护层形成在氧化物半导体层上时，担心在形成保护层时氧化物半导体层被损伤。而且，当源极/漏极电极层形成在保护层（绝缘层）上时，不允许氧化物半导体层与电极层接触。从而，需要在形成电极层前在保护层中形成接触孔。因此，工艺数目被不利地增加，并且担心在处理过程中损伤氧化物半导体。如果氧化物半导体层被损伤，则薄膜晶体管的特性将劣化而降低制造产率。
从而，所希望的是提供一种薄膜晶体管，该薄膜晶体管具有防止半导体层在制造中被损伤的构造、具有高的可靠性且可以以高产率制造，并且还希望提供一种制造这样的薄膜晶体管的方法。另外，希望提供包括该薄膜晶体管的显示器。
根据本公开的实施例，所提供的第一薄膜晶体管包括：栅极电极、源极电极和漏极电极；氧化物半导体层，设置在栅极电极的一侧，在氧化物半导体层与栅极电极之间具有绝缘膜，氧化物半导体层设置在不面对源极电极和漏极电极的区域中，并且氧化物半导体层电连接到源极电极和漏极电极；以及低电阻氧化物层，设置在面对源极电极的区域中以及面对漏极电极的区域中，该面对源极电极的区域和该面对漏极电极的区域相邻于氧化物半导体层，并且低电阻氧化物层的电阻率低于氧化物半导体层的电阻率。
在根据本公开实施例的第一薄膜晶体管中，氧化物半导体层设置在不面对源极电极和漏极电极的区域中。低电阻氧化物层设置在面对源极电极和漏极电极的每一个的区域中且相邻于氧化物半导体层。因此，在制造工艺中，允许在形成源极电极和漏极电极后形成氧化物半导体层（沟道层）。在氧化物半导体中，由于在形成或图案化电极时造成的损伤将导致氧的解吸附，因此引起晶格缺陷。然而，当如上所述在形成电极后形成氧化物半导体层时，抑制了这样的晶格缺陷的发生，并且因此防止了氧化物半导体层的劣化。另外，设置为相邻于氧化物半导体层的低电阻氧化物层保证了氧化物半导体层和源极电极之间以及氧化物半导体层和漏极电极之间的适当的电连接。
根据本公开的实施例，提供了制造薄膜晶体管的第一方法。该方法包括：形成栅极电极、源极电极和漏极电极中的每一个；以及形成氧化物半导体层，氧化物半导体层设置在栅极电极的一侧，在氧化物半导体层和栅极电极之间具有绝缘膜，氧化物半导体层设置在不面对源极电极和漏极电极的区域中，并且氧化物半导体层电连接到该源极电极和该漏极电极，形成氧化物半导体层包括形成低电阻氧化物层，低电阻氧化物层设置在面对源极电极的区域中以及面对漏极电极的区域中，该面对源极电极的区域中和该面对漏极电极的区域相邻于氧化物半导体层，并且低电阻氧化物层的电阻率低于氧化物半导体层的电阻率。
在根据本公开实施例的制造薄膜晶体管的第一方法中，在形成氧化物半导体层时，氧化物半导体层形成在不面对源极电极和漏极电极的区域中，低电阻氧化物层形成在面对源极电极和漏极电极的每一个的区域中并且相邻于氧化物半导体层。从而，允许在形成源极电极和漏极电极后形成氧化物半导体层（沟道层）。在氧化物半导体中，由于在形成或图案化电极时造成的损伤将导致氧的解吸附，因此引起晶格缺陷。然而，当如上所述在形成电极后形成氧化物半导体层时，抑制了这样的晶格缺陷的发生，并且因此防止了氧化物半导体层的劣化。另外，设置为相邻于氧化物半导体层的低电阻氧化物层保证了氧化物半导体层和源极电极之间以及氧化物半导体层和漏极电极之间的适当的电连接。
根据本公开的实施例，所提供的第一显示器具有薄膜晶体管。该薄膜晶体管包括：栅极电极、源极电极和漏极电极；氧化物半导体层，设置在栅极电极的一侧，在氧化物半导体层与栅极电极之间具有绝缘膜，氧化物半导体层设置在不面对源极电极和漏极电极的区域中，并且氧化物半导体层电连接到源极电极和漏极电极；以及低电阻氧化物层，设置在面对源极电极的区域中以及面对漏极电极的区域中，该面对源极电极的区域和该面对漏极电极的区域相邻于氧化物半导体层，并且低电阻氧化物层的电阻率低于氧化物半导体层的电阻率。
根据本公开的实施例，所提供的电子设备具有设置有薄膜晶体管的显示器。该薄膜晶体管包括：栅极电极、源极电极和漏极电极；氧化物半导体层，设置在栅极电极的一侧，在氧化物半导体层与栅极电极之间具有绝缘膜，氧化物半导体层设置在不面对源极电极和漏极电极的区域中，并且氧化物半导体层电连接到源极电极和漏极电极；以及低电阻氧化物层，设置在面对源极电极的区域中以及面对漏极电极的区域中，该面对源极电极的区域和该面对漏极电极的区域相邻于氧化物半导体层，并且低电阻氧化物层的电阻率低于氧化物半导体层的电阻率。
根据本公开的实施例，所提供的第二薄膜晶体管包括：栅极电极；半导体层，包括氧化物半导体且形成沟道；栅极绝缘层，设置在栅极电极和半导体层之间；电极层，用作晶体管的源极/漏极电极；第一保护膜，设置在半导体层和电极层之间，第一保护膜包括疏松的绝缘材料；以及第二保护膜，设置为与半导体层的一部分接触，该部分不面对电极层，并且第二保护膜包括比第一保护膜的疏松的绝缘材料致密的绝缘材料。
根据本公开的实施例，提供制造薄膜晶体管的第二方法。该方法包括：形成栅极电极；在栅极电极上形成栅极绝缘层；在栅极绝缘层上形成由氧化物半导体形成的半导体层；在半导体层上形成由疏松的绝缘材料形成的保护膜；在保护膜上形成电极层；在电极层上形成开口以形成源极/漏极电极；以及在开口下方的部分中将氧引入到保护膜以形成第一保护膜和第二保护膜，第一保护膜未被引入氧，第二保护膜被引入氧。
根据本公开的实施例，提供具有显示装置和薄膜晶体管的第二显示器。薄膜晶体管驱动显示装置。该薄膜晶体管包括：栅极电极；半导体层，包括氧化物半导体且形成沟道；栅极绝缘层，设置在栅极电极和半导体层之间；电极层，用作晶体管的源极/漏极电极；第一保护膜，设置在半导体层和电极层之间，第一保护膜包括疏松的绝缘材料；以及第二保护膜，设置为与半导体层的一部分接触，该部分不面对电极层，并且第二保护膜包括比第一保护膜的疏松的绝缘材料致密的绝缘材料。
根据本公开实施例的第二薄膜晶体管，由疏松的绝缘材料形成的第一保护膜设置在半导体层和源极/漏极电极的电极层之间。因此，在由疏松的绝缘材料形成的第一保护膜中，由于隧道电流将导致泄漏的发生。从而，在半导体层和源极/漏极电极的电极层之间可以获得充分的导通。另外，在半导体层的不面对电极层的部分中，形成由与第一保护膜的材料相比致密的绝缘材料形成的第二保护膜。因此，半导体层的该部分被第二保护膜保护且被充分绝缘。
在本公开实施例的制造薄膜晶体管的第二方法中，由疏松的绝缘材料形成的保护膜形成在由氧化物半导体形成的半导体层上，并且电极层形成在保护膜上。因此，在形成电极层时，半导体层被保护膜保护。另外，因为保护膜由疏松的绝缘材料形成，所以半导体层和电极层之间的导通是可能的。此外，开口形成在电极层中，并且在开口下方的部分中氧被引入到保护膜，以形成未引入氧的第一保护膜和引入氧的第二保护膜。因此，第二保护膜通过引入的氧而变得致密，并因此具有足够的绝缘性。结果，第二保护膜使在第二保护膜下方的部分处的半导体层绝缘，并且使开口两侧的电极层绝缘。
在本公开实施例的第二显示器中，驱动显示装置的薄膜晶体管具有本公开实施例的任意薄膜晶体管的构造。因此，在该薄膜晶体管中，能够实现半导体层和电极层之间的导通，并且能够充分地保护半导体层的其它部分并使半导体层的其它部分绝缘。
根据本公开实施例的第一薄膜晶体管，氧化物半导体层设置在不面对源极电极和漏极电极的区域中。低电阻氧化物层设置在面对源极电极和漏极电极的每一个的区域中且相邻于氧化物半导体层。因此，在制造工艺中防止了氧化物半导体层的劣化。另外，低电阻氧化物层保证了氧化物半导体层和源极电极之间以及氧化物半导体层和漏极电极之间的适当的电连接。因此，能够实现电特性的改善。
根据本公开实施例的制造薄膜晶体管的第一方法，氧化物半导体层形成不面对源极电极和漏极电极的区域中，并且低电阻氧化物层形成在面对源极电极和漏极电极的每一个的区域中且相邻于氧化物半导体层。从而，防止了氧化物半导体层的劣化。另外，低电阻氧化物层保证了氧化物半导体层和源极电极之间以及氧化物半导体层和漏极电极之间的适当的电连接。因此，能够实现电特性的改善。
根据本公开实施例的第一显示器，设置有上述的薄膜晶体管。因此，能够实现薄膜晶体管的电特性的改善。
根据本公开实施例的电子设备，设置有包括上述薄膜晶体管的显示器。因此，能够实现薄膜晶体管的电特性的改善。
根据本公开的实施例，在第一保护膜中，半导体层和源极/漏极电极的电极层之间的充分导通是可能的。另外，半导体层被第二保护膜保护，并且因此被充分地绝缘。因此，能够实现一种薄膜晶体管，该薄膜晶体管的构造防止了半导体层在制造过程中被损伤，具有高可靠性，并且能以高产率来制造。另外，因为处理保护膜的工艺是不必要的，所以与现有技术的薄膜晶体管的构造相比能够减少制造工艺的数目。
应当理解的是，前面的总体描述和下面的详细描述二者均是示范性的，并且旨在提供对所要求保护的技术的进一步说明。
附图说明
附图被包括以提供对本公开的进一步的理解，并且附图被结合在该说明书中且构成该说明书的一部分。附图示出了实施例，并且与说明书一起用于解释本公开的原理。
图1是根据本公开第一实施例的薄膜晶体管的截面图。
图2A和2B是用于说明制造图1所示的薄膜晶体管的方法的截面图。
图3A和3B是示出图2B所示工艺的后续工艺的截面图。
图4是示出图3B所示工艺的后续工艺的截面图。
图5是示出图4所示工艺的后续工艺的截面图。
图6是示出图5所示工艺的后续工艺的截面图。
图7是示出电阻增加处理之前和之后的电特性的示意图。
图8是根据比较示例的薄膜晶体管的截面图。
图9A和9B是用于说明制造图8所示的薄膜晶体管的方法的截面图。
图10是用于说明制造根据修改的薄膜晶体管的方法的截面图。
图11是示出图10所示工艺的后续工艺的截面图。
图12是示出根据本公开第二实施例的薄膜晶体管的截面图。
图13是用于说明制造图12所示的薄膜晶体管的方法的截面图。
图14是示出图13所示工艺的后续工艺的截面图。
图15是示出图14所示工艺的后续工艺的截面图。
图16是示出根据任意实施例的包括显示器的周边电路的整体构造的示意图。
图17是示出图16所示的显示器的像素电路构造的示意图。
图18是示出根据本公开第三实施例的薄膜晶体管的示意性结构的截面图。
图19A至19C是示出制造图18所示的薄膜晶体管的方法的各工艺步骤的示意图。
图20A至20C是示出制造图18所示的薄膜晶体管的方法的后续各工艺步骤的示意图。
图21A和21B的每一个是示出根据本公开第四实施例的显示器的示意性构造的示意图。
图22是第四实施例的显示器中的像素的等效电路图。
图23是示出包括图16和图21所示的显示器的模块的示意性构造的平面图。
图24是示出应用示例1的外观的立体图。
图25A是示出应用示例2的从其前侧看的外观的立体图，而图25B是示出应用示例2的从其后侧看的外观的立体图。
图26是示出应用示例3的外观的立体图。
图27是示出应用示例4的外观的立体图。
图28A是应用示例5在打开状态下的前视图，图28B是其侧视图，图28C是应用示例5在闭合状态下的前视图，图28D是左视图，图28E是右视图，图28F是俯视图，而图28G是仰视图。
图29A和29B的每一个是示出应用示例6的外观的立体图。
具体实施方式
在下文，将参考附图详细描述本公开的优选实施例。应注意，描述按下面的顺序给出。
1.第一实施例（薄膜晶体管的示例，其中在形成源极/漏极电极之后低电阻氧化物膜的一部分的电阻被增加，以形成作为沟道的氧化物半导体层）
2.修改1（在形成保护膜时进行电阻增加处理的情况示例）
3.第二实施例（薄膜晶体管的示例，其中氧化物膜的一部分被结晶化以形成氧化物半导体层）
4.第三实施例（薄膜晶体管）
5.第四实施例（显示器）
6.修改
7.应用示例（电子设备的示例）
[第一实施例]
[构造]
图1示出了根据本公开第一实施例的薄膜晶体管（薄膜晶体管10A）的截面结构。薄膜晶体管10A可用作例如有源矩阵有机EL显示器（稍后描述）和液晶显示器中的驱动装置。在薄膜晶体管10A中，在栅极电极12A的一个表面侧设置氧化物半导体层14C，在栅极电极12A和氧化物半导体层14C之间具有栅极绝缘膜13，并且成对的源极/漏极电极15A和15B设置为电连接到氧化物半导体层14C。
这里，薄膜晶体管10A具有所谓的底栅结构（反交叠结构）并且在基板11上的选择区域中具有栅极电极12A，基板11例如由玻璃形成。栅极绝缘膜13形成在基板11的整个表面上以覆盖栅极电极12。氧化物半导体层14C形成在栅极绝缘膜13上的选择区域（与栅极电极12A相对的区域）中。源极/漏极电极15A和15B设置于比氧化物半导体层14C高的层。保护膜16设置为覆盖氧化物半导体层14C以及源极/漏极电极15A和15B。
在第一实施例的薄膜晶体管10A中，氧化物半导体层14C形成在没有面对源极/漏极电极15A和15B的区域中（氧化物半导体层14C形成在从源极/漏极电极15A和15B暴露的区域中）。低电阻氧化物层14A和14B设置在与氧化物半导体层14C相邻且面对源极/漏极电极15A和15B的每一个的区域中。换言之，在第一实施例中，氧化物半导体层14C和源极/漏极电极15A和15B的每一个分别通过低电阻氧化物层14A和14B而彼此电连接。
另外，接触部分（配线接触部分20）在薄膜晶体管10A中设置在基板11上的任意区域中。配线接触部分20允许与栅极电极12A设置在相同层中的电极或配线（栅极层）和与源极/漏极电极15A和15B设置在相同层中的电极或配线（源极/漏极层）之间的层间连接。在配线接触部分20中，栅极绝缘膜13具有位于配线层12B上的接触孔H，配线层12B设置在与栅极电极12A相同的层中。低电阻氧化物层14B形成为覆盖接触孔H的内侧，源极/漏极电极15B进一步设置在接触孔H上且在源极/漏极电极15B和接触孔H之间具有低电阻氧化物层14B。下面将描述每个部件。
栅极电极12A利用施加给薄膜晶体管10A的栅极电压（Vg）控制氧化物半导体层14C中的载流子密度。例如，栅极电极12A是钼（Mo）、铝、银（Ag）和铜（Cu）之一的单质或合金，或者是上述金属中的两个或多个形成的多层膜。铝合金的示例包括铝和钕（Nd）的合金（AlNd合金）。栅极电极12A可由透明导电膜构造，透明导电膜例如为铟锡氧化物（ITO）、铝掺杂的锌氧化物（AZO）和镓掺杂的锌氧化物（GZO）。
例如，配线层12B与栅极电极12A设置在相同的层并且由与栅极电极12A相同的材料形成。配线层12B和栅极电极12A在同一工艺中通过图案化而共同形成。例如，配线层12B对应于稍后描述的显示器的驱动电路中设置的任何配线。这里，如稍后所描述的，在驱动电路中，设置多个晶体管、电容器及连接该多个晶体管和电容器的配线。这些部件的电极和配线全部设置在栅极层或源极/漏极层中。换言之，在栅极层和源极/漏极层的每一个中，为了实现复杂的配线布置，除了用作晶体管的栅极、源极和漏极的电极外还必需布设其它各种配线，或者建立配线之间的层间连接。例如，配线理想地布设在源极/漏极层中，在源极/漏极层中可使用具有较大厚度（即具有低电阻）的金属。然而，很多信号线设置在与源极/漏极层相同的层中。因此，形成有配线的区域从源极/漏极层转移到栅极层允许各种配线以交叉的方式设置，因此实现了配线的复杂布置。配线层12B和配线接触部分20对应于源极/漏极层和栅极层之间的接触部分（桥）
栅极绝缘膜13是氧化硅（SiOX）、氮化硅（SiN）和氧氮化硅（SiON）等之一形成的单层膜，或者是它们中的两个或多个形成的多层膜。
氧化物半导体层14C用作有源层（沟道）（响应于施加的栅极电压形成沟道），并且由例如铟（In）、镓（Ga）、锡（Sn）和锌（Zn）之一的氧化物或者它们中的两个或多个的混合物的氧化物形成。氧化物的示例包括铟镓锌氧化物（IGZO，InGaZnO）。氧化物半导体层14C的厚度例如为20nm以上至100nm以下。如稍后所描述，氧化物半导体层14C通过增加构成低电阻氧化物层14A和14B的氧化物膜（低电阻氧化物膜14）的一部分的电阻而形成（氧化物半导体层14C对应于电阻增加的部分）。
低电阻氧化物层14A和14B的每一个由与氧化物半导体层14C相同的氧化物形成，并且具有与氧化物半导体层14C相等的厚度。尽管细节将稍后描述，但是低电阻氧化物层14A和14B对应于在稍后描述的氧化物膜（低电阻氧化物膜14）的一部分的电阻增加后（在形成氧化物半导体层14C后）电阻没有增加的其余区域。因此，低电阻氧化物层14A和14B的每一个的电阻率低于氧化物半导体层14C的电阻率，具体地，低电阻氧化物层14A和14B的每一个的电阻率为约20μΩ·m以上至约40μΩ·m以下。源极/漏极电极15A和15B堆叠在这样的低电阻氧化物层14A和14B上，并且源极/漏极电极15A和15B的沿着基板表面的平面形状基本上彼此相同。因此，低电阻氧化物层14A和14B用作氧化物半导体层14C与源极/漏极电极15A和15B之间的电接触层。
构成氧化物半导体层14C和低电阻氧化物层14A和14B的上述氧化物对于图案化源极/漏极电极15A和15B时使用的化学溶液具有抗蚀性。例如，当采用基于PAN（基于磷酸-醋酸-硝酸）、基于氢氟酸或基于盐酸的化学溶液时，上述氧化物可对所用的化学试剂具有抗蚀刻性。作为选择，当组合使用的氧化物半导体层14C与源极/漏极电极15A和15B的材料不具有湿蚀刻选择性时，可适当地选择进行干蚀刻的气体以允许选择性处理。另外，在第一实施例中，这样的氧化物没有结晶性（能结晶的特性），并且氧化物半导体层14C和低电阻氧化物层14A和14B都是非晶的。
源极/漏极电极15A和15B用作源极电极或漏极电极。在该实施例中，源极/漏极电极15A和15B之一是源极电极，而另一个是漏极电极。源极/漏极电极15A和15B的材料是金属或透明导电膜，与用于上述栅极电极12A的金属或透明导电膜类似。例如，源极/漏极电极15A和15B可由三层膜形成，该三层膜通过堆叠厚度为50nm的钛（Ti）、厚度为200nm以上至1μm以下的铝（Al）和厚度为50nm的钼而构成。
保护膜16例如由氧化铝（AlOX）或氧化硅（SiOX）形成。保护膜16保护薄膜晶体管10A的内部，并且防止环境空气（例如，氢气）进入氧化物半导体层14C。
[制造方法]
图2A至图6是用于说明制造薄膜晶体管10A的方法的截面图。例如，薄膜晶体管10A可以以下面的方式制造。
首先，如图2A所示，形成栅极电极12A和配线层12B，然后形成栅极绝缘膜13。具体而言，首先，由上述材料形成的金属膜例如通过溅射或化学气相沉积（CVD）而沉积在基板11的整个表面上，然后例如通过利用光刻的蚀刻来图案化所沉积的金属膜。结果，栅极电极12A和配线层12B形成在基板11上的选择区域中。随后，栅极绝缘膜13例如通过CVD形成在基板11的整个表面上。此时，当氮化硅膜形成为栅极绝缘膜13时，包含例如硅烷（SiH4）、氨气（NH3）和氮气的混合气体用作材料气体。作为选择，当氧化硅膜形成为栅极绝缘膜13时，采用包含例如硅烷和一氧化二氮（N2O）的混合气体。
接下来，如图2B所示，接触孔H例如通过利用光刻的蚀刻形成在所形成的栅极绝缘膜13的位于配线层12B上的区域（面对配线层12B的区域）中。应注意，希望接触孔H被加工为在设置在栅极层的配线层12B与设置在源极/漏极层（这里，源极/漏极电极15A和15B）的配线之间提供适当的电连接。
然后，如图3A所示，氧化物膜14（在随后的工艺中最终形成为氧化物半导体层14C和低电阻氧化物层14A和14B的膜）例如通过溅射形成在基板11的整个表面上。此时，氧化物膜14形成为也覆盖接触孔H的内侧。应注意，采用溅射的膜形成能使膜形成在大的基板上且降低工艺温度。因此，有利于采用在硅基薄膜晶体管生产线中所采用的现有设备。
具体而言，当IGZO用作氧化物时，以IGZO陶瓷作为靶材进行反应溅射（DC溅射、RF溅射或AC溅射）。例如，在溅射设备中，在空气被从腔体抽空以达到预定的真空度（例如，等于或小于1×10-4Pa）后，设置靶材和基板11，并且引入例如氩（Ar）和氧（O2）的混合气体以进行等离子体放电。结果，由IGZO形成的氧化物膜14沉积在栅极绝缘膜13上。
附带地，此时，上述溅射的条件被调整为使要形成的氧化物膜14具有低的电阻率。具体地讲，溅射输出（功率）、氧浓度、水蒸气浓度和溅射背压（sputtering back pressure）中的一个或多个被调整为改变膜形成材料中的金属元素的成分比和结晶性，由此控制电阻率（载流子密度）。特别是，当上述条件中的氧浓度设定为很低时，易于实现低电阻。因为氧化物膜14的一部分最终变为低电阻氧化物层14A和14B，所以氧化物膜14的电阻率在氧化物膜14形成后立即成为上述低电阻氧化物层14A和14B的电阻率（氧化物膜14的电阻率等于低电阻氧化物层14A和14B的电阻率）。
接下来，如图3B所示，形成金属层15（源极/漏极电极15A和15B）。具体而言，上述的电极材料（例如，钛、铝和钼）例如通过溅射顺序沉积在氧化物膜14上，以形成金属层15（源极/漏极电极15A和15B）。
金属层15的形成工艺在上述的氧化物膜14形成工艺之后进行。换言之，要成为源极/漏极电极15A和15B的金属层15在图案化氧化物膜14之前形成。
随后，如图4所示，金属层15例如通过利用光刻的湿蚀刻或干蚀刻而被图案化，以形成源极/漏极电极15A和15B。此时，蚀刻在这样的条件下进行：相对于下层的氧化物膜14来决定蚀刻选择比。例如，蚀刻例如采用氧化物膜14可耐受的基于PAN、基于氢氟酸或基于盐酸的化学溶液来进行。这样，在氧化物膜14上源极/漏极电极15A和15B被选择性地图案化。应注意，此时，源极/漏极电极15B的一部分保留在接触孔H的区域中，以允许源极/漏极电极15B通过氧化物膜14（低电阻氧化物层14B）电连接到配线层12B。
接下来，如图5所示，氧化物膜14例如通过利用光刻的蚀刻被图案化成例如岛状。该图案化能使氧化物膜14仅保留在源极/漏极电极15A和15B处以及源极/漏极电极15A和15B之间的区域中，由此防止与其它区域导通。然而，当在随后的电阻增加处理的状态中不会导致特别不便时，氧化物膜14可以不必图案化并且可形成在基板11的整个表面上。作为选择，氧化物膜14可在随后的保护膜16形成工艺中与保护膜16一起被图案化。
其后，如图6所示，氧化物膜14的选择区域，具体而言，位于源极/漏极电极15A和15B之间且被源极/漏极电极15A和15B暴露的区域，经受电阻增加处理。例如，在氧化环境下，进行热处理或等离子体处理以增加电阻。此时，所形成的源极/漏极电极15A和15B用作掩模，并且上述的选择区域被氧化且相应地电阻被增加。结果，电阻增加的部分变为氧化物半导体层14C。另一方面，在氧化物膜14的面对源极/漏极电极15A和15B的区域中，电阻没有增加并且氧化物膜14的电阻率保持不变，因为该区域没有暴露到氧化环境。另外，延伸且形成在接触孔H中的部分的电阻保持为是低的，因为该部分也被源极/漏极电极15A和15B遮蔽。电阻没有增加的部分（电阻保持得低的部分）变为低电阻氧化物层14A和14B。这样，在形成源极/漏极电极15A和15B后氧化物膜14的选择区域的电阻增加，从而形成氧化物半导体层14C。另外，同时，允许形成低电阻氧化物层14A和14B以成为氧化物半导体层14C与源极/漏极电极15A和15B之间的接触层。
最后，形成保护膜16。具体而言，由上述材料形成的氧化物膜通过例如溅射或CVD形成在基板11的整个表面上。例如，当采用氧化铝时，氧化物膜通过利用铝或氧化铝作为靶材且利用氩和氧的混合气体进行等离子体放电的溅射而形成。作为选择，当采用氧化硅时，氧化物膜在包含例如硅烷和一氧化二氮的气体环境下通过CVD形成。之后，保护膜16通过例如利用光刻的蚀刻而被图案化成所希望的形状。如上所述，完成了图1所示的薄膜晶体管10A。
[功能和效果]
在第一实施例中，在制造薄膜晶体管10A的工艺中，氧化物半导体层14C形成在不面对源极/漏极电极15A和15B的区域中，而低电阻氧化物层14A形成在面对源极/漏极电极15A的区域中，低电阻氧化物层14B形成在面对源极/漏极电极15B的区域中，该面对源极/漏极电极15A的区域和该面对源极/漏极电极15B的区域与氧化物半导体层14C相邻。因此，允许氧化物半导体层14C在形成源极/漏极电极15A和15B之后形成。在氧化物半导体中，通常由于在形成或图案化电极时的损伤会发生氧的解吸附，由此导致晶格缺陷。然而，在第一实施例中，在形成电极后形成氧化物半导体层14C抑制了这样的晶格缺陷的发生，并因此防止了氧化物半导体层的劣化。而且，相邻于氧化物半导体层14C形成的低电阻氧化物层14A和14B保证了氧化物半导体层14C和源极/漏极电极15A和15B之间的适当的电连接。
图7示出了薄膜晶体管10A的电特性的示例。图7中的实线表示经受了电阻增加处理（具有氧化物半导体层14C）的薄膜晶体管的IV特性（漏极电流Ids和栅极电压Vgs之间的关系），虚线表示不采用电阻增加处理（氧化物半导体膜14原样用于沟道）而制造的薄膜晶体管的IV特性。另外，对于氧化物半导体层14C，IGZO膜形成为具有40nm的厚度且溅射时的氧分压为0%，IGZO膜被图案化且之后在氧环境下经受热处理（300°C，2小时）。由图7可见，进行电阻增加处理显著地抑制了截止运行时的漏极电流，并且显示出晶体管运行。
而且，在第一实施例中，要成为氧化物半导体层14C和低电阻氧化物层14A和14B的氧化物膜14以及要成为源极/漏极电极15A和15B的金属层15连续形成，然后金属层15被图案化以形成源极/漏极电极15A和15B。之后，采用源极/漏极电极15A和15B作为掩模进行电阻增加处理，从而形成上述的氧化物半导体层14C和低电阻氧化物层14A和14B。
现在描述根据第一实施例的比较示例的薄膜晶体管（薄膜晶体管100）。图8示出了薄膜晶体管100的截面结构，而图9A和9B是用于说明薄膜晶体管100的制造方法的示意图。还是在薄膜晶体管100中，与第一实施例一样，栅极绝缘膜103形成在基板101上以覆盖栅极电极102A和配线层102B，并且接触孔H设置在栅极绝缘膜103中以面对配线层102。然而，在比较示例中，氧化物半导体层104通过图案化仅形成在栅极绝缘层103上的选择区域中（与栅极电极102A相对的区域中）。源极/漏极电极105A和105B设置为与氧化物半导体层104的一部分重叠。仅源极/漏极电极105B嵌设在接触孔H中，由此保证了配线层102B和源极/漏极电极105B之间的电连接。
在制造比较示例的该薄膜晶体管100的工艺中，氧化物半导体层104在形成栅极绝缘膜103之后形成，如图9A所示。此时，首先氧化物半导体膜形成在基板101的整个表面上，然后通过利用光刻的蚀刻进行图案化。之后，如图9B所示，源极/漏极电极105A和105B通过顺序进行膜形成工艺和图案化工艺而形成。从而，在诸如比较示例的制造工艺中，通过溅射形成氧化物半导体层104的工艺必需独立于通过溅射形成源极/漏极电极105A和105B的工艺而进行。因此，成本可能增加。
如上所述，在第一实施例中，氧化物膜14事先形成为低电阻状态。在形成源极/漏极电极15A和15B后，利用源极/漏极电极15A和15B作为掩模进行氧化处理（电阻增加处理）。因此，仅氧化物膜14的必要部分的电阻被选择性地增加，以形成用作沟道的氧化物半导体层14C。另外，在氧化物膜14中，相邻于氧化物半导体层14C且分别面对源极/漏极电极15A和15B的区域的电阻保持为低的，并且该些区域变为适当的接触层。与典型的制造工艺相比，减少了通过溅射的膜形成工艺，可实现成本的降低。
而且，在上述的比较示例中，如果氧化物半导体层104覆盖接触孔H的内侧，则难于保证配线层102B和源极/漏极电极105B之间的电连接。因此，形成在接触孔H内的半导体材料膜必需在图案化中去除。相反，在第一实施例中，因为氧化物膜14事先形成为低电阻状态，所以不必从接触孔H内去除该膜，并且图案化也是不必要的。
如上所述，在第一实施例中，氧化物半导体层14C设置在不面对源极/漏极电极15A和15B的区域中，而低电阻氧化物层14A形成在面对源极/漏极电极15A的区域中，低电阻氧化物层14B形成在面对源极/漏极电极15B的区域中，且该面对源极/漏极电极15A的区域和该面对源极/漏极电极15B的区域相邻于氧化物半导体层14C。从而，防止了在制造工艺中氧化物半导体层14C劣化。另外，低电阻氧化物层14A和14B保证了氧化物半导体层14C和源极/漏极电极15A和15B之间的适当电连接。因此，可实现电特性上的改善。
在下文，将描述上述第一实施例的修改和其它实施例。应注意，相同的附图标记用于表示与上述第一实施例基本相同的部件，并且适当省略它们的描述。
[修改1]
在上述第一实施例中，在制造工艺中，在形成保护膜16前，通过氧环境下的热处理或等离子体处理来增加氧化物膜14的电阻。作为选择，如在修改1中，可在保护膜16的形成工艺期间进行电阻增加处理。具体而言，如上所述，保护膜16通过例如利用氧气的溅射或利用包含一氧化二氮的气体的CVD形成。因此，如图10所示，氧化物膜14暴露到保护膜16的膜形成环境（氧环境），从而氧化物膜14被选择性地氧化。换言之，保护膜16的形成工艺还作为上述第一实施例的氧化工艺（电阻增加工艺）。从而，如图11所示，允许氧化物半导体层14C和低电阻氧化物层14A和14B与保护膜16的形成同时形成。
[第二实施例]
图12示出了根据本公开第二实施例的薄膜晶体管（薄膜晶体管10B）的截面构造。薄膜晶体管10B与上述第一实施例的薄膜晶体管10A一样具有底栅结构，并且氧化物半导体层17C在栅极绝缘膜13上形成在不面对源极/漏极电极15A和15B的区域中。另外，在相邻于氧化物半导体层17C且分别面对源极/漏极电极15A和15B的区域中，形成低电阻氧化物层17A和17B。
氧化物半导体层17C和低电阻氧化物层17A和17B的每一个由包含与上述第一实施例的氧化物半导体层14C中的元素类似的元素（例如，铟）的氧化物形成。另外，低电阻氧化物层17A和17B的每一个具有的电阻率低于氧化物半导体层17C，并且低电阻氧化物层17B形成为覆盖接触孔H的内侧。
然而，在第二实施例中，对于构造氧化物半导体层17C和低电阻氧化物层17A和17B的氧化物，采用具有结晶性（能结晶的特性）的氧化物。在该制造工艺中，在形成为非晶态之后，氧化物在形成源极/漏极电极15A和15B之后在选择区域中被结晶化。从而，氧化物半导体层17C处于结晶状态，低电阻氧化物层17A和17B处于非晶状态。在下文，将描述第二实施例的制造工艺。
具体而言，首先，以与上述第一实施例类似的方式，栅极电极12A和配线层12B形成在基板11上，之后形成具有接触孔H的栅极绝缘膜13。之后，如图13所示，氧化物膜17和金属层15例如通过如上所述的溅射顺序形成在栅极绝缘膜13上。此时，调整溅射条件以使氧化物膜17具有低的电阻率且形成为非晶状态。
随后，如图14所示，以与上述第一实施例类似的方式，金属层15被图案化以形成源极/漏极电极15A和15B，之后氧化物膜17被图案化。
其后，如图15所示，氧化物膜17的选择区域，具体而言，位于源极/漏极电极15A和15B之间且从源极/漏极电极15A和15B暴露的区域，经受电阻增加处理。例如，在氧环境下，进行热处理或等离子体处理，以使处于非晶状态的氧化物膜17的上述选择区域暴露到氧环境且同时被结晶化，由此选择区域的电阻增加。此时，与上述第一实施例一样，上述选择区域利用形成的源极/漏极电极15A和15B作为掩模来增加电阻，并且电阻增加的区域变为氧化物半导体层17C。另一方面，在氧化物膜17的面对源极/漏极电极15A和15B的区域中，尽管该区域的一部分可能会被结晶化，但是即使该区域的一部分被结晶化也允许电阻率被保持得足够低，因为该区域不暴露到氧环境。电阻未增加的区域变为低电阻氧化物层17A和17B。这样，还是在第二实施例中，通过在形成源极/漏极电极15A和15B之后使氧化物膜17的选择区域的电阻增加来形成氧化物半导体层17C和作为接触层的低电阻氧化物层17A和17B。
最后，保护膜16以与上述第一实施例类似的方式形成，并且因此完成图12所示的薄膜晶体管10B。
如上所述，氧化物膜17采用具有结晶性的氧化物形成，并且氧化物膜17被选择性地结晶化以增加电阻。即使在此情况下，也允许低电阻氧化物层17A和17B的电阻率保持为基本上等于氧化物膜17的电阻率。因此，可获得与上述第一实施例类似的效果。
[应用示例]
[显示器]
根据上述实施例和修改的薄膜晶体管（薄膜晶体管10A和10B）例如可应用于显示器和下面描述的电子设备。图16示出了包括显示器的周边电路的整体构造，该显示器用作有机EL显示器。如图16所示，例如，显示区域30形成在基板11上，在显示区域30中多个像素PXLC布置成矩阵，每个像素PXLC包括有机EL装置。作为信号线驱动电路的水平选择器（HSEL）31、作为扫描线驱动电路的写入扫描器（WSCN）32以及作为电源线驱动电路的电源扫描器（DSCN）33设置在显示区域30的周边。
在显示区域30中，多条（n条（n为整数））信号线DTL1至DTLn沿列方向设置，并且多条（m条（m为整数））扫描线WSL1至WSLm和多个（m个（m为整数））电源线DSL1至DSLm分别沿行方向设置。另外，每个像素PXLC（与R、G和B对应的像素中的一个）设置在每条信号线DTL和每条扫描线WSL的交叉点处。每条信号线DTL连接到水平选择器31，图像信号从水平选择器31供应至每条信号线DTL。每条扫描线WSL连接到写入扫描器32，并且扫描信号（选择脉冲）从写入扫描器32供应到每条扫描线WSL。每条电源线DSL连接到电源扫描器33，并且电源信号（控制脉冲）从电源扫描器33供应到每条电源线DSL。
图17示出了像素PXLC中的电路构造的具体示例。每个像素PXLC具有包括有机EL器件3D的像素电路40。像素电路40是有源驱动电路，包括取样晶体管3A、驱动晶体管3B、保持电容器3C和有机EL器件3D。在这些部件中，晶体管3A（或晶体管3B）对应于上述实施例和修改的薄膜晶体管10A和10B之一。
取样晶体管3A的栅极连接到对应的扫描线WSL。取样晶体管3A的源极和漏极中的一个连接到对应的信号线DTL，另一个连接到驱动晶体管3B的栅极。驱动晶体管3B的漏极连接到对应的电源线DSL，并且其源极连接到有机EL器件3D的阳极。另外，有机EL器件3D的阴极连接到接地配线3H。附带地，接地配线3H被公共地布线到所有的像素PXLC。保持电容器3C设置在驱动晶体管3B的源极和栅极之间。
取样晶体管3A响应于从扫描线WSL供应的扫描信号（选择脉冲）而变为导通，以对从信号线DTL供应的图像信号的信号电位进行取样，由此将取样的信号电位保持在保持电容器3C中。驱动晶体管3B被供应来自设定到预定第一电位（未示出）的电源线DSL的电流，并且响应于保持电容器3C中保持的信号电位给有机EL器件3D供应驱动电流。通过从驱动晶体管3B供应的驱动电流，有机EL器件3D以与图像信号的信号电位对应的亮度发射光。
在这样的电路构造中，取样晶体管3A响应于从扫描线WSL供应的扫描信号（选择脉冲）而变为导通，以对从信号线DTL供应的图像信号的信号电位进行取样，由此将取样的信号电位保持在保持电容器3C中。而且，电流从设定到上述第一电位的电源线DSL供应到驱动晶体管3B，并且驱动电流响应于保持电容器3C中保持的信号电位而被提供到有机EL器件3D（红、绿和蓝有机EL器件的每一个）。然后，有机EL器件3D的每一个通过供应的驱动电流以与图像信号的信号电位对应的亮度发射光。结果，在显示器上进行基于图像信号的图像显示。
[第三实施例（薄膜晶体管）]
图18示出了根据第三实施例的薄膜晶体管（薄膜晶体管1020）的示意性结构（截面结构）。图18所示的薄膜晶体管1020包括形成在绝缘基板1011上的栅极电极1012、绝缘层1013、形成有沟道的半导体层1014以及电极层1016，绝缘基板1011由玻璃基板等构造。另外，绝缘层1018形成为覆盖整个薄膜晶体管1020。
栅极电极1012由例如Mo和Al的金属或合金形成，并且形成为预定的图案。绝缘层1013将成为薄膜晶体管1020的栅极绝缘层并且形成为覆盖栅极电极1012。例如，氧化硅（SiOx）用作绝缘层1013的材料。半导体层1014由氧化物半导体形成，并且以预定的图案形成在绝缘层1013上。半导体层1014的氧化物半导体的示例包括铟锗锌氧化物（IGZO）、AZTO（AlZnSnO）、ZnO、TiO2、SrTiO3、铟锡氧化物（ITO）、锌锡氧化物（ZTO）、铟锌氧化物（IZO）和GZTO（GaZnSnO）。电极层1016将成为薄膜晶体管1020的源极/漏极电极，并且在图中并列形成在半导体层1014的右部和左部上。例如，Ti、Al和Mo用作电极层1016的材料。另外，电极层1016可通过堆叠多种不同的电极材料形成。
在第三实施例的薄膜晶体管1020中，保护膜形成在电极层1016下方且覆盖半导体层1014。具体地，保护膜构造为包括第一保护膜1015和第二保护膜1017，第一保护膜1015在电极层1016下方的部分中，第二保护膜1017在两个电极层1016之间的开口中。第一保护膜1015由疏松的绝缘材料（例如，氧化物和氮化物）形成，以使半导体层104和电极层1016能接触。第二保护膜1017由与第一保护膜1015类似的绝缘材料形成，并且其氧化程度被提高。因此，第二保护膜1017与第一保护膜1015相比更致密。第二保护膜1017形成在电极层1016的开口下方的部分中，即第二保护膜1017形成在不面对电极层1016的部分中。
作为第一保护膜1015和第二保护膜1017的每一个的材料，允许采用诸如SiOx、HfOx、TixOy、MoxOy、AlxOy、SiON、FexOy、MgxOy、ZrxOy、SnxOy和GexOy的氧化物。第二保护膜1017的构造中氧的成分比y大于第一保护膜1015。
因为第一保护膜1015由诸如氧化物的绝缘材料形成，所以推定第一保护膜1015为绝缘体。然而，因为第一保护膜1015是由疏松的绝缘材料形成的膜，所以第一保护膜1015允许电流泄漏，并且可以通过隧道电流在其间具有第一保护膜1015的半导体层1014和电极层1016之间获得足够的导通。
第一保护膜1015的厚度的适当范围取决于所用的材料。该范围的下限是允许稳定的膜形成且保护半导体层1014的厚度，该范围的上限是在半导体层1014和电极层1016之间获得所需的导通的厚度。
此外，除了上表面之外，半导体层1014的侧表面也被第一保护膜1015覆盖。从而，防止半导体层1014的侧表面在形成电极层1016时受到损伤。
例如，图18中的薄膜晶体管1020可以制造如下。
首先，栅极电极1012以预定的图案形成在由玻璃基板等构造的绝缘基板1011上。然后，绝缘层1013形成在整个表面上以覆盖栅极电极1012。此外，如图19A所示，由氧化物半导体形成的半导体层1014形成在绝缘层1013上。作为半导体层1014的氧化物半导体，采用诸如铟锗锌氧化物（IGZO）的上述材料。
接下来，半导体层1014图案化成预定的图案，之后如图19B所示，疏松的第一保护膜1015薄薄地形成以覆盖半导体层1014的上表面和侧表面。形成第一保护膜1015的方法示例包括原子层沉积（ALD）、远程等离子体源CVD和采用包含硅的材料和包含氧（诸如臭氧）的材料的组合的热CVD。对于这些方法，很少损伤基底层，即图18的薄膜晶体管中的半导体层104。作为第一保护膜1015的材料，允许采用诸如SiOx和HfO2的上述材料。第一保护膜1015形成为具有例如约1nm以上至50nm以下的厚度。
接下来，如图19C所示，电极层1016通过溅射等形成为覆盖第一保护膜1015而不需处理第一保护膜1015。此时，因为半导体层1014的上表面和侧表面被第一保护膜1015覆盖，所以抑制了形成电极层1016时对半导体层1014的损伤。作为电极层1016的材料，允许采用诸如Ti、Al和Mo的上述材料。而且，电极层1016可通过堆叠多种不同的材料（诸如，Ti/Al/Ti）而形成。
接下来，如图20A所示，对电极层1016进行蚀刻以形成开口，由此相对于该开口而将电极层1016分成右部和左部。此时，因为半导体层1014的上侧覆盖有第一保护膜1015，所以抑制止了在形成开口时对半导体层1014的损伤。半导体层1014和电极层1016之间的导通主要在第一保护膜1015的由图中箭头表示的部分附近建立。另外，因为第一保护膜1015是疏松的膜，所以由于隧道电流（tunnel current）将易于发生泄漏，并且能够实现足够的导通。
接下来，如图20B所示，含氧气体用于进行等离子体处理或热处理。结果，使得在电极层1016中形成开口时对半导体层1014造成的损伤被恢复。另外，氧被供应到电极层1016开口下方的第一保护膜1015，以仅氧化第一保护膜1015的对应于开口的部分，由此使得在该对应部分处第一保护膜1015改变为致密的第二保护膜1017。另外，由等离子体等引起的半导体层1014的损伤被第二保护膜1017抑制，并且可获得沟道特性的足够恢复效果。
接下来，如图20C所示，厚的绝缘层1018形成为覆盖整个表面。绝缘层1018例如通过CVD、溅射或涂布形成。此时，因为半导体层1014被第一保护膜1015和第二保护膜1017覆盖，所以抑制了对半导体层1014的损伤。这样，制造得到了图16所示的薄膜晶体管1020。
根据第三实施例的薄膜晶体管1020的上述构造，作为由疏松绝缘材料形成的膜的第一保护膜1015形成在包括沟道的半导体层1014和要成为源极/漏极电极的电极层1016之间。另外，第一保护膜1015形成为覆盖半导体层1014的上表面和侧表面。从而，作为由疏松绝缘材料形成的膜的第一保护膜1015导致在第一保护膜1015中发生电流泄漏。因此，其间具有第一保护膜1015的半导体层1014和电极层1016之间的导通被充分地实现。而且，第一保护膜1015覆盖半导体层1014的上表面和侧表面。因此，在制造薄膜晶体管1020的过程中，在形成电极层1016的工艺中以及在处理电极层1016以形成开口的工艺中，抑制了对半导体层1014的损伤。
此外，与第一保护膜1015相比为致密膜的第二保护膜1017形成在电极层1016的开口下方的部分中，即第二保护膜1017形成在半导体层1014上的不面对电极层1016的部分中。从而，第二保护膜1017保护在电极层1016的开口下方的半导体层1014。另外，因为第二保护膜1017是致密的，所以位于第二保护膜1017下方的部分中的半导体层1014被充分地绝缘，并且左电极层1016和右电极层1016之间的部分被充分绝缘。
而且，根据第三实施例的薄膜晶体管1020的上述构造以及制造该薄膜晶体管1020的上述方法，第一保护膜1015覆盖半导体层1014的上表面和侧表面，电极层1016形成在第一保护膜1015上，并且第一保护膜1015设置在整个表面上。因此，在形成电极层1016前不必处理第一保护膜1015，并且不会发生由处理保护膜导致的对半导体层1014的损伤。
于是，抑制了对薄膜晶体管1020的半导体层1014的损伤，从而抑制了由半导体层1014损伤引起的薄膜晶体管的特性劣化，并且因此能够改善制造产率。另外，因为不必处理第一保护膜1015，所以消除了处理保护膜的工艺。结果，与现有技术的构造相比，能够减少制造工艺的数量。
根据本公开的薄膜晶体管（诸如第三实施例的薄膜晶体管1020）可以用在各种显示器中，以作为驱动显示装置的驱动晶体管。可应用根据本公开实施例的薄膜晶体管的显示器的示例包括但不限于液晶显示器（LCD）和有机EL显示器（OELD）。另外，根据本公开实施例的薄膜晶体管可应用于显示器等，且该显示器等采用诸如电沉积显示装置和电致变色显示装置的显示装置。而且，应用不限于显示图像的显示器（例如，电视机和监视器），而是本公开可应用于包括显示部分的设备。包括显示部分的设备的示例包括但不限于笔记本个人计算机、摄像机和移动电话。
随后，将在下面描述根据本公开实施例的任意薄膜晶体管应用于显示器的实施例。
[第四实施例（显示器）]
图21A和21B的每个示出了根据第四实施例的显示器的示意性结构。图21A是显示器中一个像素的主要部分的平面图，而图21B是沿着图21A中的X-X'剖取的截面图。第四实施例的显示器具有这样的构造，其中根据本公开实施例的任意薄膜晶体管被应用于有机EL显示器（OELD），该有机EL显示器（OELD）采用由有机EL装置构造的发光装置作为显示装置。
如图21A所示，像素设置在由源极线1041、栅极线1042和电源线1043围绕的区域中。像素包括第一电极层1061、电容器1044以及两个薄膜晶体管1045和1046。电容器1044具有上电极1051、下电极1052以及形成在电极1051和1052之间的间隙中的电介质膜（未示出）。第一薄膜晶体管1045包括栅极电极1053、由氧化物半导体形成的半导体层1054以及电极层1055和1056。右电极层1055连接到电源线1043，并且左电极层1056通过接触部分1062连接到第一电极层1061。栅极电极1053连接到电容器1044的下电极1052。第二薄膜晶体管1046包括栅极电极1057、由氧化物半导体形成的半导体层1058以及电极层1059和1060。右电极层1059连接到电容器1044的下电极1052，并且左电极层1060连接到源极线1041。栅极电极1057连接到栅极线1042。第一电极层1061是构造发光装置的电极，该发光装置由有机EL装置构造。第一薄膜晶体管1045和第二薄膜晶体管1046驱动发光装置。
允许本公开实施例的任意薄膜晶体管（诸如第三实施例的薄膜晶体管1020）用作第一薄膜晶体管1045和第二薄膜晶体管1046。在本实施例的显示器中，本公开实施例的任意薄膜晶体管可应用于第一薄膜晶体管1045和第二薄膜晶体管1046之一或二者。
图21B是第三实施例的薄膜晶体管应用于图21A的第一薄膜晶体管1045的构造的截面图。图21A中的部件的附图标记和图18中的部件的附图标记用在图21B中以指代各部件。连接第一电极层1061至薄膜晶体管的左电极层1056（1016）的接触部分1062由嵌设在绝缘层1018中的导电层形成。第一电极层1016形成在绝缘层1018的平坦的表面上。由绝缘体形成的间隔壁1063形成在绝缘层1018上以覆盖第一电极层1061的右端。电致发光层1064形成为从第一电极1061上到间隔壁1063上。第二电极层1065形成为覆盖电致发光层1064。第一电极层1061、电致发光层1064和第二电极层1065这三层构成发光装置。
电致发光层1064由包含发光有机化合物的有机材料层构造。电致发光层1064可由单层有机材料层或多层有机材料层构造。对于第一电极层1061，例如允许采用功函小的材料，例如Ca、Al、CaF、MgAg、AlLi。对于第二电极层1065，允许采用透明导电材料，例如铟锡氧化物（ITO）。对于间隔壁1063，例如允许采用有机树脂膜、无机绝缘膜和有机聚硅氧烷。
在堆叠第一电极层1061、电致发光层1064和第二电极层1065这三层的部分中当电压施加在第一电极层1061和第二电极层1065之间时，电致发光层1064发光。
应注意，图21B的绝缘层1018不限于仅由同一绝缘材料形成的单一绝缘层，而是可以由不同绝缘材料形成的多个绝缘层来构造。
图22是具有图21A和21B所示构造的显示器的一个像素的等效电路图。第一薄膜晶体管1045的源极和漏极之一连接到发光装置1047。图22的发光装置1047由图21B的第一电极层1061、电致发光层1064和第二电极层1065这三层构造。
根据上述第四实施例的显示器的构造，本公开实施例的任意薄膜晶体管应用于第一薄膜晶体管1045和第二薄膜晶体管1046之一或二者。结果，在薄膜晶体管中，建立了半导体层和电极层之间的导通，并且半导体层的其它部分被充分地保护并绝缘。因此，抑制了制造过程中对半导体层的损伤，改善了显示器的可靠性，并且能以高产率制造该显示器。
采用上述任意薄膜晶体管10A、10B和1020的显示器例如可应用于下述的电子设备。电子设备的示例包括但不限于电视机、数码相机、笔记本个人计算机、诸如移动电话的移动终端装置以及摄像机。换言之，上述显示器可应用于各领域的电子设备，以将外部输入的图像信号或内部产生的图像信号显示为图像或图片。
[模块]
上述显示器被结合在各种电子设备（例如，根据下面描述的应用示例1至6的电子设备）中以例如作为如图23所示的模块。在该模块中，例如，从密封基板60暴露的区域210设置在基板11的一侧，并且水平选择器31、写入扫描器32和电源扫描器33的配线延伸为在暴露区域210中构成外部连接端（未示出）。外部连接端可设置有用于输入和输出信号的柔性印刷电路（FPC）220。
[应用示例1]
图24示出了电视机的外观。电视机例如包括图像显示屏部分300，图像显示屏部分300包括前面板310和滤光玻璃320，并且图像显示屏部分300对应于上述的显示器。
[应用示例2]
图25A和25B的每一个示出了数码相机的外观。数码相机例如包括用于产生闪光的发光部分410、显示部分420、菜单开关430和快门按钮440。显示部分420对应于上述的显示器。
[应用示例3]
图26示出了笔记本个人计算的外观。笔记本个人计算机例如包括主体510、用于输入字母等的键盘520以及显示图像的显示部分530。显示部分530对应于上述的显示器。
[应用示例4]
图27示出了摄像机的外观。摄像机例如包括主体部分610、设置在主体部分610的前侧且构造为摄取物体图像的镜头620、在摄取图像时使用的开始-停止开关630和显示部分640。显示部分640对应于上述的显示器。
[应用示例5]
图28A至28G的每一个示出了移动电话的外观。移动电话例如通过以连接部分（铰链部分）730结合上壳体710和下壳体720来构造，并且包括显示器740、副显示器750、图片灯760和照相机770。在这些部件当中，显示器740或副显示器750对应于上述的显示器。
[应用示例6]
图29A和29B的每一个示出了智能电话的外观。智能电话例如包括显示部分810、非显示部分（壳体）820和操作部分830。操作部分830可如图29A所示设置在非显示部分820的前表面上，或者可如图29B所示设置在顶表面上。
前面，尽管已经参考实施例、修改和应用示例提供了本公开，但是本公开不限于此，而是可进行各种修改。例如，在实施例、修改和应用示例中，作为示例描述了具有底栅结构的薄膜晶体管。然而，本公开的薄膜晶体管可为具有顶栅结构的薄膜晶体管。
另外，在实施例、修改和应用示例中，作为例子描述了在源极/漏极电极和栅极配线层之间设置配线接触部分的情况。然而，可以不设置配线接触部分。例如，在有机EL显示器中设置配线接触部分，而在液晶显示器中在很多情况下不设置配线接触部分。
此外，本公开的薄膜晶体管的结构不限于实施例、修改和应用示例中描述的多层结构，每层的材料、厚度和制造工艺等不限于如上所述的那些。
第一至第四实施例及其修改可单独实施。另外，上面描述的实施例和修改可以被组合，除非发生任何矛盾。例如，本公开的一些应用可实施为下述任意一种：第一实施例或其修改与第二实施例的组合；第一实施例或其修改与第三实施例或其修改的组合；第一实施例或其修改与第四实施例或其修改的组合；第二实施例与第三实施例或其修改的组合；第二实施例与第四实施例或其修改的组合；以及第三实施例或其修改与第四实施例或其修改的组合。这样的组合可实施为模块和应用示例1至6中的任意一者。在此情况下，可显示出进一步的协同效果。
应注意，本公开可以构造如下。
（1）一种薄膜晶体管，包括：
栅极电极、源极电极和漏极电极；
氧化物半导体层，设置在该栅极电极的一侧，在该氧化物半导体层与该栅极电极之间具有绝缘膜，该氧化物半导体层设置在不面对该源极电极和该漏极电极的区域中，并且该氧化物半导体层电连接到该源极电极和该漏极电极；以及
低电阻氧化物层，设置在面对该源极电极的区域中以及面对该漏极电极的区域中且相邻于该氧化物半导体层，该低电阻氧化物层的电阻率低于该氧化物半导体层的电阻率。
（2）根据（1）的薄膜晶体管，其中
该氧化物半导体层和该低电阻氧化物层设置在该栅极电极上，在该氧化物半导体层和该低电阻氧化物层与该栅极电极之间具有该绝缘膜，并且
该源极电极和该漏极电极设置在该低电阻氧化物层上。
（3）根据（1）或（2）的薄膜晶体管，其中该氧化物半导体层和该低电阻氧化物层由相同的氧化物材料形成。
（4）根据（1）至（3）任何一项的薄膜晶体管，其中
该低电阻氧化物层处于非晶状态，并且
该氧化物半导体层处于结晶化状态。
（5）根据（1）至（4）任何一项的薄膜晶体管，其中该氧化物材料耐受图案化该源极电极和该漏极电极时使用的化学溶液。
（6）根据（1）至（5）任何一项的薄膜晶体管，其中
该绝缘膜具有位于配线层上的过孔，该配线层与该栅极电极设置在相同的层中，并且
该低电阻氧化物层的一部分覆盖该过孔的内侧。
（7）根据（6）的薄膜晶体管，其中该源极电极或该漏极电极设置在该过孔上并电连接到该配线层，在该源极电极或该漏极电极与该过孔之间具有该低电阻氧化物层。
（8）根据（1）至（7）任何一项的薄膜晶体管，还包括保护膜，该保护膜覆盖该氧化物半导体层、该源极电极和该漏极电极。
（9）根据（8）的薄膜晶体管，其中该保护膜由氧化硅（SiOx）和氧化铝（AlOx）中的一种形成。
（10）一种制造薄膜晶体管的方法，该方法包括：
形成栅极电极、源极电极和漏极电极中的每一个；以及
形成氧化物半导体层，该氧化物半导体层设置在该栅极电极的一侧，在该氧化物半导体层和该栅极电极之间具有绝缘膜，该氧化物半导体层设置在不面对该源极电极和该漏极电极的区域中，并且该氧化物半导体层电连接到该源极电极和该漏极电极，
形成该氧化物半导体层包括形成低电阻氧化物层，该低电阻氧化物层设置在面对该源极电极的区域中以及面对该漏极电极的区域中且相邻于该氧化物半导体层，该低电阻氧化物层的电阻率低于该氧化物半导体层的电阻率。
（11）根据（10）的方法，其中该氧化物半导体层以如下方式形成：
在形成该栅极电极后，在该栅极电极上形成氧化物膜，在该栅极电极与该氧化物膜之间具有该绝缘层，该氧化物膜的一部分对应于该低电阻氧化物层；
在所形成的氧化物膜上形成该源极电极和该漏极电极；以及
在形成该源极电极和该漏极电极后，对该氧化物膜的从该源极电极和该漏极电极暴露的选择区域进行电阻增加处理。
（12）根据（11）的方法，其中该电阻增加处理包括在氧环境下进行的热处理。
（13）根据（11）或（12）的方法，还包括在形成该源极电极和该漏极电极后，在氧环境下形成保护膜，通过将该氧化物膜的该选择区域暴露到该氧环境而在形成保护膜时进行该电阻增加处理。
（14）根据（13）的方法，其中该保护膜包括氧化硅（SiOx）膜和氧化铝（AlOx）膜中的一种。
（15）根据（11）至（14）任何一项的方法，还包括在该绝缘层中形成位于配线层上的过孔，该配线层与该栅极电极设置在相同的层中，其中
该氧化物膜形成为覆盖该过孔的内侧。
（16）一种具有薄膜晶体管的显示器，该薄膜晶体管包括：
栅极电极、源极电极和漏极电极；
氧化物半导体层，设置在该栅极电极的一侧，在该氧化物半导体层与该栅极电极之间具有绝缘膜，该氧化物半导体层设置在不面对该源极电极和该漏极电极的区域中，并且该氧化物半导体层电连接到该源极电极和该漏极电极；以及
低电阻氧化物层，设置在面对该源极电极的区域中以及面对该漏极电极的区域中且相邻于该氧化物半导体层，该低电阻氧化物层的电阻率低于该氧化物半导体层的电阻率。
（17）一种具有显示器的电子设备，该显示器设置有薄膜晶体管，该薄膜晶体管包括：
栅极电极、源极电极和漏极电极；
氧化物半导体层，设置在该栅极电极的一侧，在该氧化物半导体层与该栅极电极之间具有绝缘膜，该氧化物半导体层设置在不面对该源极电极和该漏极电极的区域中，并且该氧化物半导体层电连接到该源极电极和该漏极电极；以及
低电阻氧化物层，设置在面对该源极电极的区域中以及面对该漏极电极的区域中且相邻于该氧化物半导体层，该低电阻氧化物层的电阻率低于该氧化物半导体层的电阻率。
（18）一种薄膜晶体管，包括：
栅极电极；
半导体层，包括氧化物半导体且形成沟道；
栅极绝缘层，设置在该栅极电极和该半导体层之间；
电极层，用作该晶体管的源极电极和/或漏极电极；
第一保护膜，设置在该半导体层和该电极层之间，该第一保护膜包括疏松的绝缘材料；以及
第二保护膜，设置为与该半导体层的一部分接触，该部分不面对该电极层，并且该第二保护膜包括比该第一保护膜的该疏松的绝缘材料致密的绝缘材料。
（19）根据（18）的薄膜晶体管，其中第一保护膜设置为覆盖该半导体层的上表面和侧表面。
（20）一种具有显示装置和驱动显示装置的薄膜晶体管的显示器，该薄膜晶体管包括：
栅极电极；
半导体层，包括氧化物半导体且形成沟道；
栅极绝缘层，设置在该栅极电极和该半导体层之间；
电极层，用作该晶体管的源极电极和/或漏极电极；
第一保护膜，设置在该半导体层和该电极层之间，该第一保护膜包括疏松的绝缘材料；以及
第二保护膜，设置为与该半导体层的一部分接触，该部分不面对该电极层，并且该第二保护膜包括比该第一保护膜的该疏松的绝缘材料致密的绝缘材料。
本申请包含2012年1月11日提交至日本专利局的日本优先权专利申请JP2012-003211和2012年2月9日提交至日本专利局的日本优先权专利申请JP2012-026250中公开的相关主题事项，其每一个的全部内容通过引用结合于此。
本领域的技术人员应当理解的是，在权利要求或其等同方案的范围内，根据设计需要和其他因素，可以进行各种修改、结合、部分结合和替换。

Claims (9)

1.一种薄膜晶体管，包括：
栅极电极、源极电极和漏极电极；
氧化物半导体层，设置在该栅极电极的一侧，在该氧化物半导体层与该栅极电极之间具有绝缘膜，该氧化物半导体层设置在不面对该源极电极和该漏极电极的区域中，并且该氧化物半导体层电连接到该源极电极和该漏极电极；以及
低电阻氧化物层，设置在面对该源极电极的区域中以及面对该漏极电极的区域中且相邻于该氧化物半导体层，该低电阻氧化物层的电阻率低于该氧化物半导体层的电阻率，
该氧化物半导体层和该低电阻氧化物层设置在该栅极电极上，在该氧化物半导体层和该低电阻氧化物层与该栅极电极之间具有该绝缘膜，并且
该源极电极和该漏极电极设置在该低电阻氧化物层上，
该绝缘膜具有位于配线层上的过孔，该配线层与该栅极电极设置在相同的层中，并且
该低电阻氧化物层的一部分覆盖该过孔的内侧。
2.根据权利要求1所述的薄膜晶体管，其中该氧化物半导体层和该低电阻氧化物层由相同的氧化物材料形成。
3.根据权利要求2所述的薄膜晶体管，其中
该低电阻氧化物层处于非晶状态，并且
该氧化物半导体层处于结晶化状态。
4.根据权利要求2所述的薄膜晶体管，其中该氧化物材料耐受图案化该源极电极和该漏极电极时使用的化学溶液。
5.根据权利要求1所述的薄膜晶体管，其中该源极电极或该漏极电极设置在该过孔上并电连接到该配线层，在该源极电极或该漏极电极与该过孔之间具有该低电阻氧化物层。
6.根据权利要求1所述的薄膜晶体管，还包括保护膜，该保护膜覆盖该氧化物半导体层、该源极电极和该漏极电极。
7.根据权利要求6所述的薄膜晶体管，其中该保护膜由氧化硅和氧化铝中的一种形成。
8.一种具有薄膜晶体管的显示器，该薄膜晶体管包括：
栅极电极、源极电极和漏极电极；
氧化物半导体层，设置在该栅极电极的一侧，在该氧化物半导体层与该栅极电极之间具有绝缘膜，该氧化物半导体层设置在不面对该源极电极和该漏极电极的区域中，并且该氧化物半导体层电连接到该源极电极和该漏极电极；以及
低电阻氧化物层，设置在面对该源极电极的区域中以及面对该漏极电极的区域中且相邻于该氧化物半导体层，该低电阻氧化物层的电阻率低于该氧化物半导体层的电阻率，
该氧化物半导体层和该低电阻氧化物层设置在该栅极电极上，在该氧化物半导体层和该低电阻氧化物层与该栅极电极之间具有该绝缘膜，并且
该源极电极和该漏极电极设置在该低电阻氧化物层上，
该绝缘膜具有位于配线层上的过孔，该配线层与该栅极电极设置在相同的层中，并且
该低电阻氧化物层的一部分覆盖该过孔的内侧。
9.一种具有显示器的电子设备，该显示器设置有薄膜晶体管，该薄膜晶体管包括：
栅极电极、源极电极和漏极电极；
氧化物半导体层，设置在该栅极电极的一侧，在该氧化物半导体层与该栅极电极之间具有绝缘膜，该氧化物半导体层设置在不面对该源极电极和该漏极电极的区域中，并且该氧化物半导体层电连接到该源极电极和该漏极电极；以及
低电阻氧化物层，设置在面对该源极电极的区域中以及面对该漏极电极的区域中且相邻于该氧化物半导体层，该低电阻氧化物层的电阻率低于该氧化物半导体层的电阻率，
该氧化物半导体层和该低电阻氧化物层设置在该栅极电极上，在该氧化物半导体层和该低电阻氧化物层与该栅极电极之间具有该绝缘膜，并且
该源极电极和该漏极电极设置在该低电阻氧化物层上，
该绝缘膜具有位于配线层上的过孔，该配线层与该栅极电极设置在相同的层中，并且
该低电阻氧化物层的一部分覆盖该过孔的内侧。
CN201310002100.3A 2012-01-11 2013-01-04 薄膜晶体管、制造薄膜晶体管的方法、显示器和电子设备 Active CN103208527B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2012003211A JP6019370B2 (ja) 2012-01-11 2012-01-11 薄膜トランジスタ及びその製造方法、表示装置
JP2012-003211 2012-01-11
JP2012-026250 2012-02-09
JP2012026250A JP6019330B2 (ja) 2012-02-09 2012-02-09 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置および電子機器

Publications (2)

Publication Number Publication Date
CN103208527A CN103208527A (zh) 2013-07-17
CN103208527B true CN103208527B (zh) 2017-05-24

Family

ID=48743303

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310002100.3A Active CN103208527B (zh) 2012-01-11 2013-01-04 薄膜晶体管、制造薄膜晶体管的方法、显示器和电子设备

Country Status (2)

Country Link
US (1) US8981368B2 (zh)
CN (1) CN103208527B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014170829A (ja) * 2013-03-04 2014-09-18 Sony Corp 半導体装置およびその製造方法、並びに表示装置の製造方法および電子機器の製造方法
US10109707B2 (en) * 2014-03-31 2018-10-23 Flosfia Inc. Crystalline multilayer oxide thin films structure in semiconductor device
CN104299915B (zh) * 2014-10-21 2017-03-22 北京大学深圳研究生院 金属氧化物薄膜晶体管制备方法
WO2019171505A1 (ja) 2018-03-07 2019-09-12 シャープ株式会社 薄膜トランジスタおよびその製造方法並びに表示装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1319781A (zh) * 2000-03-27 2001-10-31 株式会社半导体能源研究所 半导体显示器件及其制作方法
CN1941299A (zh) * 2005-09-29 2007-04-04 株式会社半导体能源研究所 半导体器件及其制造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5128792B2 (ja) 2006-08-31 2013-01-23 財団法人高知県産業振興センター 薄膜トランジスタの製法
KR100873081B1 (ko) * 2007-05-29 2008-12-09 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
JP5584960B2 (ja) 2008-07-03 2014-09-10 ソニー株式会社 薄膜トランジスタおよび表示装置
WO2010029866A1 (en) * 2008-09-12 2010-03-18 Semiconductor Energy Laboratory Co., Ltd. Display device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1319781A (zh) * 2000-03-27 2001-10-31 株式会社半导体能源研究所 半导体显示器件及其制作方法
CN1941299A (zh) * 2005-09-29 2007-04-04 株式会社半导体能源研究所 半导体器件及其制造方法

Also Published As

Publication number Publication date
US8981368B2 (en) 2015-03-17
US20130175522A1 (en) 2013-07-11
CN103208527A (zh) 2013-07-17

Similar Documents

Publication Publication Date Title
US8389991B2 (en) Thin film transistor, display device, and electronic device
KR20210134560A (ko) 산화물 반도체막 및 반도체 장치
US9202927B2 (en) Semiconductor device and manufacturing method thereof
US8785265B2 (en) Semiconductor device and method for manufacturing the same
CN102208452B (zh) 薄膜晶体管及其制造方法、以及显示装置
TWI479662B (zh) 薄膜電晶體及顯示裝置
KR101690799B1 (ko) 박막 트랜지스터 및 표시 장치 및 전자 기기
US8906738B2 (en) Oxide semiconductor thin film transistor with an aluminum oxide protective film made using a continuous deposition process of aluminum oxide laminated with an aluminum film
US20120211755A1 (en) Thin film transistor, manufacturing method of thin film transistor and display
CN102148258B (zh) 薄膜晶体管、其制造方法、显示单元和电子装置
CN102194887A (zh) 薄膜晶体管、薄膜晶体管的制造方法以及显示装置
US11887991B2 (en) Display apparatus and method of manufacturing the same
CN104716143A (zh) 薄膜晶体管阵列基底及其制造方法、有机发光显示设备
KR20140118785A (ko) 반도체 장치, 표시 장치 및 전자 기기
CN104183647B (zh) 薄膜晶体管、显示单元、以及电子设备
CN104934437A (zh) 薄膜晶体管元件基板及其制造方法、和使用薄膜晶体管元件基板的有机el显示装置
CN103208527B (zh) 薄膜晶体管、制造薄膜晶体管的方法、显示器和电子设备
CN102683383A (zh) 显示装置和电子设备
JP2013211410A (ja) 薄膜トランジスタおよびその製造方法並びに表示装置および電子機器
JP6019330B2 (ja) 薄膜トランジスタ、薄膜トランジスタの製造方法、表示装置および電子機器
CN104282682A (zh) 半导体装置及其制造方法、显示装置与电子设备
JP2013143495A (ja) 薄膜トランジスタ及びその製造方法、表示装置
KR20170115639A (ko) 유기 발광 표시 장치 및 그 제조 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
ASS Succession or assignment of patent right

Owner name: JANPAN ORGANIC RATE DISPLAY CO., LTD.

Free format text: FORMER OWNER: SONY CORP

Effective date: 20150707

C41 Transfer of patent application or patent right or utility model
TA01 Transfer of patent application right

Effective date of registration: 20150707

Address after: Tokyo, Japan

Applicant after: JOLED Inc.

Address before: Tokyo, Japan

Applicant before: Sony Corp.

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20231202

Address after: Tokyo, Japan

Patentee after: Japan Display Design and Development Contract Society

Address before: Tokyo, Japan

Patentee before: JOLED Inc.