CN111129132A - 一种igbt器件 - Google Patents

一种igbt器件 Download PDF

Info

Publication number
CN111129132A
CN111129132A CN201811277607.9A CN201811277607A CN111129132A CN 111129132 A CN111129132 A CN 111129132A CN 201811277607 A CN201811277607 A CN 201811277607A CN 111129132 A CN111129132 A CN 111129132A
Authority
CN
China
Prior art keywords
region
oxide layer
top surface
gate
source region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811277607.9A
Other languages
English (en)
Other versions
CN111129132B (zh
Inventor
唐龙谷
吴煜东
戴小平
罗海辉
刘国友
张泉
覃荣震
彭勇殿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuzhou CRRC Times Semiconductor Co Ltd
Original Assignee
Zhuzhou CRRC Times Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuzhou CRRC Times Electric Co Ltd filed Critical Zhuzhou CRRC Times Electric Co Ltd
Priority to CN201811277607.9A priority Critical patent/CN111129132B/zh
Publication of CN111129132A publication Critical patent/CN111129132A/zh
Application granted granted Critical
Publication of CN111129132B publication Critical patent/CN111129132B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
    • H01L29/66333—Vertical insulated gate bipolar transistors
    • H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提出了一种IGBT器件，其包括：从下至上依次设置的集电极金属层、P+区、N′区以及N‑区，N‑区的顶部形成有台阶型的沟槽，沟槽的不同台阶上形成有沟槽栅和平面栅。使用本发明的优点在于，相比于单一结构的沟槽型IGBT器件，本器件结合了沟槽栅和平面栅两种栅极结构，因此具有平面栅IGBT和沟槽栅IGBT两种工作机制。平面栅IGBT部分和沟槽栅IGBT部分的栅极氧化过程可以同时完成，可以具有同样的栅极氧化层厚度。

Description

一种IGBT器件
技术领域
本发明涉及半导体器件，具体涉及一种IGBT器件。
背景技术
绝缘栅双极型晶体管(IGBT)是近年来最令人瞩目而且发展很快的一种新型电力电子器件。IGBT器件具有栅极高输入阻抗、开通和关断时具有较宽的安全工作区等特性，因此IGBT器件在电机驱动、电焊机、电磁炉，UPS电源等方面有很广泛的应用。
现在应用较广泛的有平面型IGBT器件与沟槽型IGBT器件。平面栅型IGBT栅氧化层质量好，制造工艺较简单；而沟槽栅IGBT具有更低的导通电阻，优化了IGBT的导通电阻与关断速度的矛盾关系，沟槽栅沟槽刻蚀后表面粗糙，损伤大，会影响载流子的迁移率。此外，沟槽栅的栅电容大，减弱了其短路能力。现阶段并没有将二者进行结合的结构。
发明内容
针对现有技术中所存在的上述技术问题，本发明提出了一种IGBT器件，其包括：从下至上依次设置的集电极金属层、P+区、N′区以及N-区，N-区的顶部形成有台阶型的沟槽，沟槽的不同台阶上形成有沟槽栅和平面栅。
在一个实施例中，沟槽栅包括：形成于沟槽内的第一栅极氧化层，设置在第一栅极氧化层外侧的第一P基区，第一P基区的侧面与第一栅极氧化层接触，设置在第一P基区的顶部且与第一栅极氧化层接触的第一N+源极区，设置在第一N+源极区一侧的第一P+欧姆接触区，第一P+欧姆接触区与栅极氧化层不接触。
在一个实施例中，平面栅包括：形成于沟槽内的第二栅极氧化层，设置在第二栅极氧化层下方的第二P基区，第二P基区的顶部与第二栅极氧化层接触，设置在第二P基区的顶部且与第二栅极氧化层的顶部边缘平齐的第二N+源极区，设置在第二N+源极区一侧的第二P+欧姆接触区，第二P+欧姆接触区与第二栅极氧化层不接触。
在一个实施例中，第一N+源极区的底面不高于第一栅极氧化层的顶面。
在一个实施例中，第一P+欧姆接触区的顶面与第一N+源极区的顶面平齐，或者第一P+欧姆接触区的顶面低于第一N+源极区的顶面。
在一个实施例中，第二P+欧姆接触区的顶面与第二N+源极区的顶面平齐，或者第二P+欧姆接触区的顶面低于第二N+源极区的顶面，第一栅极氧化层和第二栅极氧化层为一体结构。
在一个实施例中，IGBT器件还包括设置在N-区与第一P基区之间的N空穴阻挡区或者设置在N-区与第二P基区之间的N空穴阻挡区中的任何一个或者其组合。
在一个实施例中，IGBT器件还包括形成在第二栅极氧化层上方的多晶硅层，多晶硅层的顶面不低于第一N+源极区的顶面。
在一个实施例中，多晶硅层的上方形成有第一隔离氧化层，多晶硅层的侧面形成有第二隔离氧化层，第一隔离氧化层覆盖第一N+源极区的顶面的一部分，第二隔离氧化层覆盖第二N+源极区的顶面的一部分。
在一个实施例中，IGBT器件还包括发射金属层，发射金属层与第一P+欧姆接触区的顶面、第一N+源极区的顶面、第二P+欧姆接触区的顶面和第二N+源极区的顶面相接触，第一隔离氧化层和第二隔离氧化层为一体结构。
与现有技术相比，本发明的优点在于，相比于单一结构的沟槽型IGBT器件或单一结构的平面型IGBT器件，本器件结合了沟槽栅和平面栅两种栅极结构，因此具有平面栅IGBT和沟槽栅IGBT两种工作机制。平面栅IGBT部分和沟槽栅IGBT部分的栅极氧化过程可以同时完成，可以具有同样的栅极氧化层厚度。
附图说明
下面将结合附图来对本发明的优选实施例进行详细地描述，在图中：
图1显示了现有技术中的沟槽栅IGBT结构的剖视图。
图2显示了现有技术中的平面栅IGBT结构的剖视图。
图3显示了本发明实施例一的IGBT结构的剖视图。
图4显示了本发明实施例二的IGBT结构的剖视图。
图5显示了本发明实施例三的IGBT结构的剖视图。
在附图中，相同的部件使用相同的附图标记，附图并未按照实际的比例绘制。
具体实施方式
下面将结合附图对本发明做进一步说明。
如图1所示，现有的沟槽型IGBT结构，包括从下至上依次设置的集电极金属层114、P+区112、N′区111、N-区101以及台阶型沟槽。沟槽中设置有多晶硅层。在沟槽的侧面设置有P基区104。沟槽的底部和靠近P基区104一侧的侧面设置有栅极氧化层102。在P基区104顶部靠近沟槽一侧设置有N+源区105。在P基区104顶部远离沟槽一侧设置有P+欧姆接触区106。在多晶硅顶部设置隔离氧化层110。在隔离氧化层110、N+源区105和P+欧姆接触区106顶部设置发射极金属层113。对栅极电极施加一个超过阈值的电压时，P基区104靠近栅极氧化层102的区域汇聚了大量电子形成电子沟道，此沟道与N+源极区105和N-区101同为N型，从而形成开通的电流通路。当施加在栅极电极的电压低于阈值时，该处电子沟道消失，P基区104形成壁垒，防止N+源极区105和N-区101电子的沟通，IGBT进入关断过程直至关断完成。在沟槽栅型IGBT结构中，电子从发射极流入集电极，电流方向相反。在栅极氧化层附近的沟道中是垂直方向流动。图1是现有沟槽型IGBT的最小功能单元，沿图1结构的右侧边缘往右边做镜像，可得到沟槽型IGBT的完整元胞结构。
如图2所示，现有技术中的平面型IGBT结构，总体结构与沟槽型相似，其最大的不同之处在于P基区107、P+欧姆接触区109、N+源极区108设置的位置与沟槽型的不同。沟槽栅的P基区、P+欧姆接触区109、N+源极区108全部位于多晶硅栅的侧面，而平面栅的P基区107、P+欧姆接触区109、N+源极区108全部位于多晶硅栅的底部。它们电流的通断原理相同，当栅极施加高于阈值的电压时，电流通过P基区107与栅极氧化层102之间的电子沟道以及N+源极区到达发射极金属，形成开通的电流通路，反之其通路关闭。此时，电流的方向，是水平通过平面栅，并从发射极流出的。图2是现有平面型IGBT的最小功能单元，沿图2结构的左侧边缘往左边做镜像，可得到平面型IGBT的完整元胞结构。
实施例一
而本发明中的复合式IGBT结构，结合了平面栅与沟槽栅两种结构。具体地，如图3所示，本实施例的IGBT器件包括了：从下至上依次设置的集电极金属层114、P+区112、N′区111、N-区101。其中，在N-区101的顶部形成了台阶形的沟槽。沟槽的台阶侧面和底部分别形成了沟槽栅和平面栅。
具体地，沟槽栅包括第一栅极氧化层102a。在第一栅极氧化层102a的外侧还设有第一P基区104和第一N+源极区105。第一P基区104的侧面与第一栅极氧化层102a接触。第一N+源极区105的侧面与第一栅极氧化层102a接触。且第一N+源极区105均设在第一P基区104的顶面。第一N+源极区105的外侧还设有第一P+欧姆接触区106。在本实施例中，第一P+欧姆接触区106和第一N+源极区105的顶面与第一栅极氧化层102a的顶面平齐。同时，第一P+欧姆接触区106在第一P基区104的顶部，并被第一P基区104紧紧包围。且第一P+欧姆接触区106不与第一栅极氧化层102a相接触。
优选地，第一N+源极区105的底面不高于第一栅极氧化层102a的顶面。由此，第一N+源极区105的侧面与第一栅极氧化层102a接触。并且，第一P+欧姆接触区106与第一栅极氧化层102a非接触。第一P基区104位于第一栅极氧化层102a与N-漂移区101的交界处并延伸至第一P+欧姆接触区106的下方，并且将第一N+源极区105与第一P+欧姆接触区106紧紧包围。当栅极电极对发射极E施加超过阈值的电压时，电子沟道形成。第一P基区104的侧面与第一栅极氧化层102a接触，此时形成的电子沟道为N型。只有当第一N+源极区105与第一P基区104的顶面低于第一栅极氧化层102a的顶面时，才能使得电子在靠近第一栅极氧化层102a附近聚集，保证电子沟道形成，电流顺畅。
平面栅包括第二栅极氧化层102b，在第二栅极氧化层102b的底部还设有第二P基区107和第二N+源极区108。第二P基区107的顶面与第二栅极氧化层102b的底面接触。第二N+源极区108的顶面也与第二栅极氧化层102b的底面接触。且第二N+源极区108设在第二P基区107的顶面上。第二N+源极区108的外侧还设有第二P+欧姆接触区109。在本实施例中，第二P+欧姆接触区109和第二N+源极区108的顶面与第二栅极氧化层102b的顶面平齐。同时，第二P+欧姆接触区109在第二P基区107的顶部，并被第二P基区107紧紧包围。且第二P+欧姆接触区109不与第二栅极氧化层102b相接触。并且，第二P+欧姆接触区109与第二栅极氧化层102b非接触。
第二P基区107位于第二栅极氧化层102b与N区101的交界处并延伸至第二P+欧姆接触区109的下方，并且将第二N+源极区108与第二P+欧姆接触区109紧紧包围。当栅极电极对发射极E施加超过阈值的电压时，电子沟道形成。第二P基区107的顶面与第二栅极氧化层102b接触，此时形成的电子沟道为N型。只有当第二N+源极区108与第二P基区107的顶面均与第二栅极氧化层102b的底面接触时，才能使得电子在靠近第二栅极氧化层102b附近聚集，保证电子沟道形成，电流顺畅。
在第一N+源极区105、第一P+欧姆接触区106、第二N+源极区108、第二P＝欧姆接触区109以及多晶硅层103的上方设置有发射极金属层113。在多晶硅层103和发射金属层113之间还设有第一隔离氧化层110a和第二隔离氧化层110b。第一隔离氧化层110a和第二隔离氧化层110b为一体结构。其中，第一隔离氧化层110a设在多晶硅层103的顶面。第二隔离氧化层110b设在多晶硅103的侧面。其中，第一隔离氧化层110a覆盖第一N+源极区105的顶面的一部分，第二隔离氧化层110b覆盖第二N+源极区108的顶面的一部分。本实施例中，发射金属层113与第一P+欧姆接触区106的顶面、第一N+源极区的顶面105、第二P+欧姆接触区109的顶面和第二N+源极区108的顶面相接触。
在N-区顶部制作台阶型沟槽时，先在N区101的顶部挖槽，刻蚀出对应的槽型，并氧化形成栅极氧化层102。然后，在栅极氧化层102上布置栅极多晶硅层103，再在多晶硅层103上形成隔离氧化层110。隔离氧化层110用于将多晶硅层103与外层的电学隔离。其中，多晶硅层103中一般填充多晶硅材料。栅极氧化层102包括第二栅极氧化层102a和第一栅极氧化层102b。隔离氧化层110包含第一隔离氧化层110a和第二隔离氧化层110b。
本实施例中的IGBT器件，结合了沟槽栅和平面栅两种栅极结构，因此具有平面栅IGBT和沟槽栅IGBT两种工作机制。并且，平面栅IGBT部分和沟槽栅IGBT部分的栅极氧化过程可以同时完成，可以具有同样的栅极氧化层厚度，简化了制作工艺，提高了成品率。
实施例二
在一个优选的实施例中，如图4所示，在实施例一的基础上，在N-区101与P基区107、P基区104之间还可以设置N空穴阻挡区122。在P基区底部布置N空穴阻挡区122可以有效提高IGBT电流导通时的载流子注入水平，降低导通电阻，降低导通损耗。在具体应用时，可以根据实际情况在任一个P基区底部设置N空穴阻挡区，也可以同时在两个P基区底部设置N空穴阻挡区122。
实施例三
在一个实施例中，P+欧姆接触区的顶部设置下移。如图5所示，第一P+欧姆接触区106的顶部低于第一N+源极区105、第二P+欧姆接触区109的顶部低于第二N+源极区108。同样地，这样的结构当栅极电极对发射极E施加超过阈值的电压时，电子沟道也能顺利地在P基区靠近栅极氧化层一侧的薄层中形成。
特别地，这样的设置能够便于刻蚀的操作。P+欧姆接触区的蚀刻与掺杂，属于发射极一侧硅体内的最后一个加工工艺，其掺杂深度主要靠离子注入控制，为了使P+欧姆接触区注入的P型杂质不与N+源极区的N型掺杂发生补偿，而降低有效的P型浓度，可以通过刻蚀掉N+源极区，同时降低P+欧姆接触区的位置，再注入P+离子，能达到更好的注入效果。
实施例四
在一个新的实施例中，将上述实施例一、实施例二、实施例三的沟槽栅IGBT器件中的原有N型掺杂区替换为P型掺杂区，原有P型掺杂区替换为N型掺杂区。这将使原沟槽栅IGBT器件的沟道类型由N沟道转换为P沟道。该替换只涉及掺杂类型的改变，掺杂浓度相对大小不变，例如，P替换为N，P+替换为N+，N-替换为P-，N替换为P，N′替换为P′，N+替换为P+。这样的转换，同样能达到本发明的技术效果。
在上述各实施例及对应的附图中，仅示出本发明内容的最小功能单元。以各附图的结构最右侧边界往右做镜像，可得到新的符合本发明内容的最小功能单元。以各附图的结构最左侧边界往左做镜像，可得到上述右侧镜像操作相同的新的符合本发明内容的最小功能单元。因此本说明书中的“左”和“右”仅针对附图结构而言，如做镜像，则“左”和“右”的表述可互换，不限定本发明内容。
以上仅为本发明的优选实施方式，但本发明保护范围并不局限于此，任何本领域的技术人员在本发明公开的技术范围内，可容易地进行改变或变化，而这种改变或变化都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求书的保护范围为准。

Claims (10)

1.一种IGBT器件，其特征在于，包括：从下至上依次设置的集电极金属层、P+区、N′区以及N-区，所述N-区的顶部形成有台阶型的沟槽，所述沟槽的不同台阶上形成有沟槽栅和平面栅。
2.根据权利要求1所述的IGBT器件，其特征在于，所述沟槽栅包括：
形成于所述沟槽内的第一栅极氧化层，
设置在所述第一栅极氧化层外侧的第一P基区，所述第一P基区的侧面与所述第一栅极氧化层接触，
设置在所述第一P基区的顶部且与所述第一栅极氧化层接触的第一N+源极区，
设置在所述第一N+源极区一侧的第一P+欧姆接触区，所述第一P+欧姆接触区与所述栅极氧化层不接触。
3.根据权利要求2所述的IGBT器件，其特征在于，所述平面栅包括：
形成于所述沟槽内的第二栅极氧化层，
设置在所述第二栅极氧化层下方的第二P基区，所述第二P基区的顶部与所述栅极氧化层接触，
设置在所述第二P基区的顶部且与所述第二栅极氧化层的顶部边缘平齐的第二N+源极区，
设置在所述第二N+源极区一侧的第二P+欧姆接触区，所述第二P+欧姆接触区与所述栅极氧化层不接触。
4.根据权利要求2所述的IGBT器件，其特征在于：第一N+源极区的底面不高于所述第一栅极氧化层的顶面。
5.根据权利要求2或3所述的IGBT器件，其特征在于：所述第一P+欧姆接触区的顶面与所述第一N+源极区的顶面平齐，或者所述第一P+欧姆接触区的顶面低于所述第一N+源极区的顶面。
6.根据权利要求3所述的IGBT器件，其特征在于，所述第二P+欧姆接触区的顶面与所述第二N+源极区的顶面平齐，或者所述第二P+欧姆接触区的顶面低于所述第二N+源极区的顶面。
7.根据权利要求3所述的IGBT器件，其特征在于，所述IGBT器件还包括设置在所述沟槽与所述第一P基区之间的N空穴阻挡区或者设置在所述沟槽与所述第二P基区之间的N空穴阻挡区中的任何一个或者其组合。
8.根据权利要求3所述的IGBT器件，其特征在于，
所述IGBT器件还包括形成在所述第二栅极氧化层上方的多晶硅层，所述多晶硅层的顶面不低于所述第一N+源极区的顶面。
9.根据权利要求8所述的IGBT器件，其特征在于，所述多晶硅层的上方形成有第一隔离氧化层，所述多晶硅层的侧面形成有第二隔离氧化层，所述第一隔离氧化层覆盖所述第一N+源极区的顶面的一部分，所述第二隔离氧化层覆盖所述第二N+源极区的顶面的一部分。所述第一隔离氧化层和所述第二隔离氧化层为一体结构。
10.根据权利要求9所述的IGBT器件，其特征在于，所述IGBT器件还包括金属发射层，所述发射金属层与所述第一P+欧姆接触区的顶面、所述第一N+源极区的顶面、第二P+欧姆接触区的顶面和所述第二N+源极区的顶面相接触。
CN201811277607.9A 2018-10-30 2018-10-30 一种igbt器件 Active CN111129132B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811277607.9A CN111129132B (zh) 2018-10-30 2018-10-30 一种igbt器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811277607.9A CN111129132B (zh) 2018-10-30 2018-10-30 一种igbt器件

Publications (2)

Publication Number Publication Date
CN111129132A true CN111129132A (zh) 2020-05-08
CN111129132B CN111129132B (zh) 2023-09-08

Family

ID=70484440

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811277607.9A Active CN111129132B (zh) 2018-10-30 2018-10-30 一种igbt器件

Country Status (1)

Country Link
CN (1) CN111129132B (zh)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358338A (ja) * 2000-06-14 2001-12-26 Fuji Electric Co Ltd トレンチゲート型半導体装置
KR20050083340A (ko) * 2004-02-23 2005-08-26 재단법인서울대학교산학협력재단 이중 게이트 트랜지스터
US20080303057A1 (en) * 2007-06-07 2008-12-11 Fuji Electric Device Technology Co., Ltd. Semiconductor device and method of manufacturing thereof
US20160322483A1 (en) * 2014-02-28 2016-11-03 University Of Electronic Science And Technology Of China Bidirectional insulated gate bipolar transistor
CN107785415A (zh) * 2017-10-27 2018-03-09 电子科技大学 一种soi‑rc‑ligbt器件及其制备方法
CN108321196A (zh) * 2018-02-05 2018-07-24 电子科技大学 一种沟槽栅电荷存储型igbt及其制作方法
CN108615707A (zh) * 2018-02-13 2018-10-02 株洲中车时代电气股份有限公司 一种具有折叠型复合栅结构的igbt芯片的制作方法
CN108682624A (zh) * 2018-02-13 2018-10-19 株洲中车时代电气股份有限公司 一种具有复合栅的igbt芯片制作方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358338A (ja) * 2000-06-14 2001-12-26 Fuji Electric Co Ltd トレンチゲート型半導体装置
KR20050083340A (ko) * 2004-02-23 2005-08-26 재단법인서울대학교산학협력재단 이중 게이트 트랜지스터
US20080303057A1 (en) * 2007-06-07 2008-12-11 Fuji Electric Device Technology Co., Ltd. Semiconductor device and method of manufacturing thereof
US20160322483A1 (en) * 2014-02-28 2016-11-03 University Of Electronic Science And Technology Of China Bidirectional insulated gate bipolar transistor
CN107785415A (zh) * 2017-10-27 2018-03-09 电子科技大学 一种soi‑rc‑ligbt器件及其制备方法
CN108321196A (zh) * 2018-02-05 2018-07-24 电子科技大学 一种沟槽栅电荷存储型igbt及其制作方法
CN108615707A (zh) * 2018-02-13 2018-10-02 株洲中车时代电气股份有限公司 一种具有折叠型复合栅结构的igbt芯片的制作方法
CN108682624A (zh) * 2018-02-13 2018-10-19 株洲中车时代电气股份有限公司 一种具有复合栅的igbt芯片制作方法

Also Published As

Publication number Publication date
CN111129132B (zh) 2023-09-08

Similar Documents

Publication Publication Date Title
KR100272057B1 (ko) 절연 게이트형 반도체 장치의 제조방법
US11728421B2 (en) Split trench gate super junction power device
US9082648B2 (en) Vertical insulated-gate turn-off device having a planar gate
JPWO2016157606A1 (ja) 炭化珪素半導体装置およびその製造方法
US11393901B2 (en) Cell layouts for MOS-gated devices for improved forward voltage
KR20180068178A (ko) 반도체 소자 및 그 제조 방법
JPH0613621A (ja) 半導体装置及びその製造方法
KR20180068179A (ko) 반도체 소자 및 그 제조 방법
JPH01218067A (ja) バイポーラ型半導体スイッチング装置
JP2017191817A (ja) スイッチング素子の製造方法
JP2020004876A (ja) 炭化珪素半導体装置
EP3016142A1 (en) Igbt with built-in diode and manufacturing method therefor
JP2019176104A (ja) スイッチング素子
JP6299658B2 (ja) 絶縁ゲート型スイッチング素子
KR102406116B1 (ko) 반도체 소자 및 그 제조 방법
JPH023980A (ja) 縦型電界効果トランジスタ
CN116364763A (zh) 一种mosfet器件及其制作方法
CN113451296B (zh) 具有横向绝缘栅极双极性晶体管的功率元件及其制造方法
CN111129132B (zh) 一种igbt器件
CN107078155B (zh) 半导体装置及其制造方法
JP2019012803A (ja) 半導体装置
KR101836258B1 (ko) 반도체 소자 및 그 제조 방법
JPS63209169A (ja) 絶縁ゲ−ト型サイリスタ
JP4635286B2 (ja) 半導体装置
KR20150142220A (ko) 전력 반도체 소자

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20200928

Address after: 412001 Room 309, floor 3, semiconductor third line office building, Tianxin hi tech park, Shifeng District, Zhuzhou City, Hunan Province

Applicant after: Zhuzhou CRRC times Semiconductor Co.,Ltd.

Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169

Applicant before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant