CN111128770A - 铝垫的形成方法以及包含铝垫的器件 - Google Patents

铝垫的形成方法以及包含铝垫的器件 Download PDF

Info

Publication number
CN111128770A
CN111128770A CN201911291628.0A CN201911291628A CN111128770A CN 111128770 A CN111128770 A CN 111128770A CN 201911291628 A CN201911291628 A CN 201911291628A CN 111128770 A CN111128770 A CN 111128770A
Authority
CN
China
Prior art keywords
layer
hard mask
metal interconnection
groove
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201911291628.0A
Other languages
English (en)
Other versions
CN111128770B (zh
Inventor
郭振强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN201911291628.0A priority Critical patent/CN111128770B/zh
Publication of CN111128770A publication Critical patent/CN111128770A/zh
Application granted granted Critical
Publication of CN111128770B publication Critical patent/CN111128770B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03612—Physical or chemical etching by physical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive material, e.g. of a photosensitive conductive resin
    • H01L2224/0362—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/03622—Manufacturing methods by patterning a pre-deposited material using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05017—Shape in side view comprising protrusions or indentations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05075—Plural internal layers
    • H01L2224/0508—Plural internal layers being stacked

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本申请公开了一种铝垫的形成方法以及包含铝垫的器件，该方法包括：在第一介质层上形成第二介质层；通过光刻工艺刻蚀去除目标金属互连线上的第二介质层，形成沟槽；在第二介质层和沟槽表面形成铝金属层，沟槽内的铝金属层形成凹陷；在铝金属层表面形成硬掩模层；在硬掩模层上涂布光阻层；刻蚀去除沟槽外的光阻层，使沟槽外的硬掩模层暴露；刻蚀去除沟槽外的硬掩模层，使沟槽外的铝金属层暴露；刻蚀去除沟槽外的铝金属层和沟槽内的光阻层，使第二介质层暴露且剩余的硬掩模层在凹陷的内壁形成筒状的硬掩模垫片结构。由于本实施例提供的方法中仅通过一次光刻工艺进行刻蚀，降低了制造工艺的复杂度，在一定程度上降低了制造成本。

Description

铝垫的形成方法以及包含铝垫的器件
技术领域
本申请涉及集成电路制造技术领域，具体涉及一种铝垫的形成方法以及具有铝垫的器件。
背景技术
在集成电路制造领域，芯片通常需要制作铝制垫片(以下简称“铝垫”)，用于后端测试时作为探针卡连接的测试端和芯片封装引脚的焊接点。因此铝垫对于芯片产品测试时的信号传送和使用都起着重要的作用。
图1至图4示出了相关技术中提供的铝垫的形成方法，包括：
步骤S1，如图1所示，第一介质层110中形成有第一层金属互连线111和第二层金属互连线121、122，第一层金属互连线111和第二层金属互连线122之间形成有接触孔1101、1102。
步骤S2，如图2所示，在第一介质层110上形成第二介质层120后，通过光刻工艺刻蚀去除第二层金属互连线122上的第二介质层，形成沟槽101。
步骤S3，如图3所示，在第二介质层120和沟槽101的上形成铝金属层130。
步骤S4，如图4所示，通过光刻工艺和刻蚀工艺对去除第二介质层120上的铝金属层，剩余的铝金属层形成高于第二介质层120的铝垫(如图4中虚线所示)。
相关技术中提出的铝垫的形成方法中，在步骤S2和步骤S4，需要通过两次光刻工艺进行制造，工艺较为复杂且制造成本较高。
发明内容
本申请提供了一种铝垫的形成方法，可以解决相关技术中提供的铝垫的形成方法工艺较为复杂且制造成本较高的问题。
一方面，本申请实施例提供了一种铝垫的形成方法，包括：
在第一介质层上形成第二介质层，所述第一介质层中形成有第一层金属互连线和第二层金属互连线，所述第一层金属互连线位于所述第二层金属互连线的下方，所述第一层金属互连线和所述第二层金属互连线之间形成有接触孔；
通过光刻工艺刻蚀去除所述第二层金属互连线中的目标金属互连线上的第二介质层，形成沟槽，使所述目标金属互连线暴露；
在所述第二介质层和所述沟槽表面形成铝金属层，所述沟槽内的铝金属层形成凹陷；
在所述铝金属层表面形成硬掩模层；
在所述硬掩模层上涂布光阻层；
刻蚀去除所述沟槽外的光阻层，使所述沟槽外的硬掩模层暴露；
刻蚀去除所述沟槽外的硬掩模层，使所述沟槽外的铝金属层暴露；
刻蚀去除所述沟槽外的铝金属层和所述沟槽内的光阻层，使所述第二介质层暴露且剩余的硬掩模层在所述凹陷的内壁形成筒状的硬掩模垫片结构，所述硬掩模垫片结构高于所述第二介质层的上表面。
可选的，所述硬掩模层包括二氧化硅。
可选的，所述刻蚀去除所述沟槽外的硬掩模层，包括：
通过干法刻蚀工艺去除所述沟槽外的硬掩模层。
可选的，所述沟槽的侧壁与所述第一介质层的表面所在的平面的夹角为45度至70度。
可选的，所述通过干法刻蚀工艺去除所述沟槽外的硬掩模层，包括：
通过45度至70度的入射角度对所述沟槽外的硬掩模层进行干法刻蚀。
可选的，所述刻蚀去除所述沟槽内的光阻层，包括：
通过干式灰化方法去除所述沟槽内的光阻层。
可选的，所述通过干式灰化方法去除所述沟槽内的光阻层之后，还包括：
通过湿法刻蚀工艺进行表面清洗。
可选的，所述刻蚀去除所述沟槽外的铝金属层和所述沟槽内的光阻层之后，还包括：
在所述第二介质层、所述硬掩模垫片结构以及所述目标金属互连线上形成钝化层；
通过光刻工艺刻蚀去除所述目标金属互连线上的钝化层。
可选的，所述在所述第二介质层、所述硬掩模垫片结构以及所述目标金属互连线上形成钝化层，包括：
通过CVD工艺在所述第二介质层、所述硬掩模垫片结构以及所述目标金属互连线上沉积所述钝化层。
可选的，所述钝化层包括氮化硅和二氧化硅。
可选的，所述硬掩模层的厚度为750埃至1250埃。
可选的，所述第一介质层和所述第二介质层包括低介电常数材料。
可选的，所述低介电常数材料包括二氧化硅。
可选的，所述第一层金属互连线和所述第二层金属互连线包括铜。
另一方面，本申请提供了一种包含铝垫的器件，包括：
第一介质层，所述第一介质层中形成有第一层金属互连线和第二层金属互连线，所述第一层金属互连线位于所述第二层金属互连线的下方，所述第一层金属互连线和所述第二层金属互连线之间形成有接触孔；
第二介质层，所述第二介质层形成于所述第一介质层上方，所述第二介质层中形成有截面为凹陷形的铝金属层，所述铝金属层的下表面与所述第二层金属互连线中的目标金属互连线的上表面连接，所述铝金属层内壁表面形成有筒状的硬掩模垫片结构，所述硬掩模垫片结构高于所述第二介质层的上表面。
本申请技术方案，至少包括如下优点：
通过光刻工艺刻蚀第二介质层形成沟槽后，在沟槽中形成凹陷的铝金属层，在铝金属层上形成硬掩模层，在硬掩模层上形成光阻层，对光阻进行刻蚀，对硬掩模层进行刻蚀，使硬掩模层在凹陷的内壁形成筒状的硬掩模垫片结构，从而形成铝垫，由于本实施例提供的方法中仅通过一次光刻工艺进行刻蚀，降低了制造工艺的复杂度，在一定程度上降低了制造成本。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1至图4是相关技术中提供的铝垫的形成方法的示意图；
图5是本申请一个示例性实施例提供的铝垫的形成方法的流程图；
图6至图11是本申请一个示例性实施例提供的铝垫的形成方法的示意图；
图12是本申请一个示例性实施例提供的在铝垫上形成钝化层的方法流程图；
图13是本申请一个示例性实施例提供的包含铝垫的器件的示意图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参考图5，其示出了本申请一个示例性实施例提供的铝垫的形成方法的流程图，如图5所示，该方法包括：
步骤501，在第一介质层上形成第二介质层，第一介质层中形成有第一层金属互连线和第二层金属互连线，第一层金属互连线位于第二层金属互连线的下方，第一层金属互连线和第二层金属互连线之间形成有接触孔。
步骤502，通过光刻工艺刻蚀去除第二层金属互连线中的目标金属互连线上的第二介质层，形成沟槽，使目标金属互连线暴露。
步骤503，在第二介质层和沟槽表面形成铝金属层，沟槽内的铝金属层形成凹陷。
参考图6，其示出了形成沟槽601和铝金属层630的示意图。如图6所示，第一介质层610中形成有第一层金属互连线6111，和第二层金属互连线6121、6122，第一层金属互连线6111位于第二层金属互连线6121、6122的下方，第一层金属互连线6111和第二层金属互连线6122之间形成有接触孔6101、6102。需要说明的是，图6中以第一介质层610中形成有一个第一层金属互连线6111、两个第二层金属互连线6121和6122、两个接触孔6101、6102做示例性说明，本申请实施例可以包括任意数量的第一层金属互连线、第二层金属互连线和接触孔。
可选的，第一层金属互连线6111、第二层金属互连线6121和6122包括铜(Cu)；接触孔6101、6102包括钨(W)；第一介质层610和第二介质层620包括低介电常数材料(本申请实施例中，低介电常数材料为介电常数低于5的材料)。其中，第一层金属互连线6111可通过在第一介质层610中形成的第一层通孔中通过电镀工艺形成铜金属层后，进行平坦化形成；接触孔6101、6102可通过在第一介质层610中，第一层金属互连线6111上方形成的第二层通孔中通过物理气相沉积(Physical Vapour Deposition，PVD)工艺沉积钨金属层后，进行平坦化形成；第二层金属互连线6121和6122可通过在第一介质层610中形成的第三层通孔中通过电镀工艺形成铜金属层后，进行平坦化形成。
示例性的，本实施例中，可通过化学气相沉积(Chemical Vapor Deposition，CVD)工艺在第一介质层610上沉积形成第二介质层620。
示例性的，本实施例中，可通过光刻工艺在除目标金属互连线6122上方的其它区域覆盖光阻，对目标金属互连线6122上的第二介质层进行刻蚀后，使目标金属互连线6122暴露，去除光阻。
示例性的，可通过PVD工艺在在第二介质层620和沟槽601表面沉积形成铝金属层630。
步骤504，在铝金属层表面形成硬掩模层。
参考图7，其示出了在铝金属层630上形成硬掩模层640的示意图。示例性的，可通过CVD工艺在在铝金属层630上沉积形成硬掩模层640。可选的，本实施例中，硬掩模层640的厚度为750埃至1250埃。
步骤505，在硬掩模层上涂布光阻层。
参考图8，其示出了在硬掩模层640上涂布光阻层650的示意图。其中，该光阻层650包括有机光阻；可通过悬涂的方式在硬掩模层640上涂布光阻层650。
步骤506，刻蚀去除沟槽外的光阻层，使沟槽外的硬掩模层暴露。
参考图9，其示出了对沟槽601外的光阻层650进行刻蚀后，使沟槽外的硬掩模层640暴露的示意图。示例性的，可通过干式灰化方法去除沟槽601内的光阻层650。
步骤507，刻蚀去除沟槽外的硬掩模层，使沟槽外的铝金属层暴露。
参考图10，其示出了刻蚀去除沟槽601外的硬掩模层后，使沟槽外的铝金属层630暴露的示意图。可选的，本实施例中，可通过干法刻蚀工艺去除沟槽601外的硬掩模层。
可选的，本实施例中，如图6所示，沟槽601的侧壁与第一介质层610的表面所在的平面的夹角α为45度至70度；可选的，通过干法刻蚀工艺去除沟槽601外的硬掩模层，包括但不限于：通过45度至70度的入射角度对沟槽601外的硬掩模层进行干法刻蚀。
步骤508，刻蚀去除沟槽外的铝金属层和沟槽内的光阻层，使第二介质层暴露且剩余的硬掩模层在凹陷的内壁形成筒状的硬掩模垫片结构，硬掩模垫片结构高于第二介质层的上表面。
参考图11，其示出了去除沟槽601外的铝金属层和沟槽601内的光阻层后，形成的筒状的硬掩模垫片结构(如图11中的虚线所示)的示意图。该硬掩模垫片结构结合铝金属层630形成铝垫。
综上所述，本实施例中，通过光刻工艺刻蚀第二介质层形成沟槽后，在沟槽中形成凹陷的铝金属层，在铝金属层上形成硬掩模层，在硬掩模层上形成光阻层，对光阻进行刻蚀，对硬掩模层进行刻蚀，使硬掩模层在凹陷的内壁形成筒状的硬掩模垫片结构，从而形成铝垫，由于本实施例提供的方法中仅通过一次光刻工艺进行刻蚀，降低了制造工艺的复杂度，在一定程度上降低了制造成本。
实施例2：
图12示出了本申请一个示例性实施例提供的在铝垫上形成钝化层的方法流程图，该方法可在图5实施例中的步骤508之后执行，该方法包括：
步骤1201，在第二介质层、硬掩模垫片结构以及目标金属互连线上形成钝化层。
步骤1202，通过光刻工艺刻蚀去除目标金属互连线上的钝化层。
参考图13，其示出了形成钝化层660后的示意图。如图13所示，钝化层660覆盖除铝金属层630的凹陷的内壁和硬掩模垫片结构的内壁以外的其它区域，使铝金属层630的凹陷的内壁上表面暴露。
可选的，本实施例中，可通过CVD工艺在在第二介质层620、硬掩模垫片结构以及目标金属互连线6122上沉积形成钝化层660；可选的，该钝化层660包括氮化硅(SiN)和二氧化硅(SiO2)。
示例性的，本实施例中，步骤1202“通过光刻工艺刻蚀去除目标金属互连线上的钝化层”包括但不限于：在除目标金属互连线6122上方的其它区域覆盖光阻，对目标金属互连线6122上方的钝化层进行刻蚀，直至铝金属层630的凹陷的内壁上表面暴露，去除光阻。
实施例3：
参考图11，其示出了本申请一个示例性实施例提供的包含铝垫的器件的剖面图，该器件可通过上述任一方法实施例进行制造，如图11所示，该器件包括：
第一介质层610，其中形成有第一层金属互连线6111和第二层金属互连线6121、6122，第一层金属互连线6111位于第二层金属互连线6121、6122的下方，第一层金属互连线6111和第二层金属互连线6122之间形成有接触孔6101、6102。
第二介质层620，其形成于第一介质层610上方，第二介质层620中形成有截面为凹陷形的铝金属层630，铝金属层630的下表面与第二层金属互连线中的目标金属互连线6122的上表面连接，铝金属层630内壁表面形成有筒状的硬掩模垫片结构(如图11中的虚线所示)，硬掩模垫片结构高于第二介质层620的上表面。
实施例4：
参考图13，其示出了本申请一个示例性实施例提供的包含铝垫的器件的剖面图，该器件可通过上述实施例2的方法进行制造，如图13所示，该器件与实施例3提供的器件的区别在于：
除铝金属层630的凹陷的内壁和硬掩模垫片结构的内壁以外的其它区域形成有钝化层660。可选的，该钝化层包括氮化硅和二氧化硅。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (15)

1.一种铝垫的形成方法，其特征在于，包括：
在第一介质层上形成第二介质层，所述第一介质层中形成有第一层金属互连线和第二层金属互连线，所述第一层金属互连线位于所述第二层金属互连线的下方，所述第一层金属互连线和所述第二层金属互连线之间形成有接触孔；
通过光刻工艺刻蚀去除所述第二层金属互连线中的目标金属互连线上的第二介质层，形成沟槽，使所述目标金属互连线暴露；
在所述第二介质层和所述沟槽表面形成铝金属层，所述沟槽内的铝金属层形成凹陷；
在所述铝金属层表面形成硬掩模层；
在所述硬掩模层上涂布光阻层；
刻蚀去除所述沟槽外的光阻层，使所述沟槽外的硬掩模层暴露；
刻蚀去除所述沟槽外的硬掩模层，使所述沟槽外的铝金属层暴露；
刻蚀去除所述沟槽外的铝金属层和所述沟槽内的光阻层，使所述第二介质层暴露且剩余的硬掩模层在所述凹陷的内壁形成筒状的硬掩模垫片结构，所述硬掩模垫片结构高于所述第二介质层的上表面。
2.根据权利要求1所述的方法，其特征在于，所述硬掩模层包括二氧化硅。
3.根据权利要求2所述的方法，其特征在于，所述刻蚀去除所述沟槽外的硬掩模层，包括：
通过干法刻蚀工艺去除所述沟槽外的硬掩模层。
4.根据权利要求3所述的方法，其特征在于，所述沟槽的侧壁与所述第一介质层的表面所在的平面的夹角为45度至70度。
5.根据权利要求4所述的方法，其特征在于，所述通过干法刻蚀工艺去除所述沟槽外的硬掩模层，包括：
通过45度至70度的入射角度对所述沟槽外的硬掩模层进行干法刻蚀。
6.根据权利要求5所述的方法，其特征在于，所述刻蚀去除所述沟槽内的光阻层，包括：
通过干式灰化方法去除所述沟槽内的光阻层。
7.根据权利要求6所述的方法，其特征在于，所述通过干式灰化方法去除所述沟槽内的光阻层之后，还包括：
通过湿法刻蚀工艺进行表面清洗。
8.根据权利要求1至7任一所述的方法，其特征在于，所述刻蚀去除所述沟槽外的铝金属层和所述沟槽内的光阻层之后，还包括：
在所述第二介质层、所述硬掩模垫片结构以及所述目标金属互连线上形成钝化层；
通过光刻工艺刻蚀去除所述目标金属互连线上的钝化层。
9.根据权利要求8所述的方法，其特征在于，所述在所述第二介质层、所述硬掩模垫片结构以及所述目标金属互连线上形成钝化层，包括：
通过CVD工艺在所述第二介质层、所述硬掩模垫片结构以及所述目标金属互连线上沉积所述钝化层。
10.根据权利要求9所述的方法，其特征在于，所述钝化层包括氮化硅和二氧化硅。
11.根据权利要求1至7任一所述的方法，其特征在于，所述硬掩模层的厚度为750埃至1250埃。
12.根据权利要求11所述的方法，其特征在于，所述第一介质层和所述第二介质层包括低介电常数材料。
13.根据权利要求12所述的方法，其特征在于，所述低介电常数材料包括二氧化硅。
14.根据权利要求13所述的方法，其特征在于，所述第一层金属互连线和所述第二层金属互连线包括铜。
15.一种包含铝垫的器件，其特征在于，包括：
第一介质层，所述第一介质层中形成有第一层金属互连线和第二层金属互连线，所述第一层金属互连线位于所述第二层金属互连线的下方，所述第一层金属互连线和所述第二层金属互连线之间形成有接触孔；
第二介质层，所述第二介质层形成于所述第一介质层上方，所述第二介质层中形成有截面为凹陷形的铝金属层，所述铝金属层的下表面与所述第二层金属互连线中的目标金属互连线的上表面连接，所述铝金属层内壁表面形成有筒状的硬掩模垫片结构，所述硬掩模垫片结构高于所述第二介质层的上表面。
CN201911291628.0A 2019-12-16 2019-12-16 铝垫的形成方法以及包含铝垫的器件 Active CN111128770B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911291628.0A CN111128770B (zh) 2019-12-16 2019-12-16 铝垫的形成方法以及包含铝垫的器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911291628.0A CN111128770B (zh) 2019-12-16 2019-12-16 铝垫的形成方法以及包含铝垫的器件

Publications (2)

Publication Number Publication Date
CN111128770A true CN111128770A (zh) 2020-05-08
CN111128770B CN111128770B (zh) 2021-08-24

Family

ID=70499095

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911291628.0A Active CN111128770B (zh) 2019-12-16 2019-12-16 铝垫的形成方法以及包含铝垫的器件

Country Status (1)

Country Link
CN (1) CN111128770B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111696917A (zh) * 2020-07-15 2020-09-22 华虹半导体(无锡)有限公司 金属互连结构的刻蚀方法
CN111785680A (zh) * 2020-06-30 2020-10-16 上海华虹宏力半导体制造有限公司 熔断器的制造方法及器件

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1437202A (zh) * 2002-02-05 2003-08-20 台湾积体电路制造股份有限公司 高密度堆叠金属电容元件的制造方法
CN1449033A (zh) * 2002-04-02 2003-10-15 台湾积体电路制造股份有限公司 一种集成电路的金属焊垫及其制作方法
CN1608316A (zh) * 2002-01-18 2005-04-20 国际商业机器公司 高密度区域阵列焊料微接合互连结构及制造方法
CN101882589A (zh) * 2009-05-06 2010-11-10 台湾积体电路制造股份有限公司 集成电路结构的形成方法
CN102420148A (zh) * 2011-06-15 2012-04-18 上海华力微电子有限公司 一种基于聚酰亚胺基体的铝垫制备工艺
US20150179592A1 (en) * 2013-12-19 2015-06-25 Texas Instruments Incorporated Self-aligned under bump metal
CN106158798A (zh) * 2016-07-11 2016-11-23 中航（重庆）微电子有限公司 一种芯片结构及其封装方法
US20180247906A1 (en) * 2015-06-05 2018-08-30 Micron Technology, Inc. Methods of forming semiconductor structures having a patterned surface structure
US20190027450A1 (en) * 2017-07-24 2019-01-24 Samsung Electronics Co., Ltd. Semiconductor devices, semiconductor packages, and methods of manufacturing the semiconductor devices
US20190096834A1 (en) * 2017-09-28 2019-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding Pad Process with Protective Layer

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1608316A (zh) * 2002-01-18 2005-04-20 国际商业机器公司 高密度区域阵列焊料微接合互连结构及制造方法
CN1437202A (zh) * 2002-02-05 2003-08-20 台湾积体电路制造股份有限公司 高密度堆叠金属电容元件的制造方法
CN1449033A (zh) * 2002-04-02 2003-10-15 台湾积体电路制造股份有限公司 一种集成电路的金属焊垫及其制作方法
CN101882589A (zh) * 2009-05-06 2010-11-10 台湾积体电路制造股份有限公司 集成电路结构的形成方法
CN102420148A (zh) * 2011-06-15 2012-04-18 上海华力微电子有限公司 一种基于聚酰亚胺基体的铝垫制备工艺
US20150179592A1 (en) * 2013-12-19 2015-06-25 Texas Instruments Incorporated Self-aligned under bump metal
US20180247906A1 (en) * 2015-06-05 2018-08-30 Micron Technology, Inc. Methods of forming semiconductor structures having a patterned surface structure
CN106158798A (zh) * 2016-07-11 2016-11-23 中航（重庆）微电子有限公司 一种芯片结构及其封装方法
US20190027450A1 (en) * 2017-07-24 2019-01-24 Samsung Electronics Co., Ltd. Semiconductor devices, semiconductor packages, and methods of manufacturing the semiconductor devices
US20190096834A1 (en) * 2017-09-28 2019-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Bonding Pad Process with Protective Layer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111785680A (zh) * 2020-06-30 2020-10-16 上海华虹宏力半导体制造有限公司 熔断器的制造方法及器件
CN111785680B (zh) * 2020-06-30 2024-02-06 上海华虹宏力半导体制造有限公司 熔断器的制造方法及器件
CN111696917A (zh) * 2020-07-15 2020-09-22 华虹半导体(无锡)有限公司 金属互连结构的刻蚀方法

Also Published As

Publication number Publication date
CN111128770B (zh) 2021-08-24

Similar Documents

Publication Publication Date Title
KR101137624B1 (ko) 비아 구조 및 그것을 형성하는 비아에칭 방법
TWI569389B (zh) 半導體裝置與接合半導體裝置的方法
US9281241B2 (en) Methods for forming interconnects in microelectronic workpieces and microelectronic workpieces formed using such methods
US8653648B2 (en) Zigzag pattern for TSV copper adhesion
CN111128934B (zh) 铝垫结构的形成方法以及包含铝垫结构的器件
US20030168744A1 (en) Semiconductor device and method of manufacturing the same
CN111128770B (zh) 铝垫的形成方法以及包含铝垫的器件
KR20130092824A (ko) 관통전극을 갖는 반도체 소자 및 그 제조방법
CN111696954A (zh) 金属互连结构及其形成方法
TW201618250A (zh) 晶片封裝體及其製造方法
EP1530236A2 (en) Semiconductor device with multi-layered wiring arrangement including reinforcing patterns, and production method for manufacturing such semiconductor device
CN112885778B (zh) 半导体结构及其制造方法
CN112366131B (zh) 一种半导体器件的制造方法
CN112259524A (zh) 铜互连工艺中mim电容的制作方法
CN111900125A (zh) 隔离结构的形成方法
CN111725133B (zh) 铜铝互连结构的制作方法
CN111128866A (zh) 在铝互连结构中集成mim电容的方法及铝互连结构
KR101179271B1 (ko) 관통전극을 구비한 반도체 소자 형성 방법
KR100403351B1 (ko) 듀얼 다마신 공정에서의 식각 모니터링 박스 형성방법
CN115394708A (zh) 金属互连结构及其形成方法
CN113903705A (zh) 硅通孔的制作方法
CN114121779A (zh) 制备双大马士革结构的方法
KR100972888B1 (ko) 반도체 소자의 층간 절연막 평탄화 방법
US7232695B2 (en) Method and apparatus for completely covering a wafer with a passivating material
CN114121787A (zh) 金属互连介质层空气隙的制造方法及金属互连介质层

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant