CN111900125A - 隔离结构的形成方法 - Google Patents

隔离结构的形成方法 Download PDF

Info

Publication number
CN111900125A
CN111900125A CN202010831195.XA CN202010831195A CN111900125A CN 111900125 A CN111900125 A CN 111900125A CN 202010831195 A CN202010831195 A CN 202010831195A CN 111900125 A CN111900125 A CN 111900125A
Authority
CN
China
Prior art keywords
wafer
layer
hard mask
mask layer
buffer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010831195.XA
Other languages
English (en)
Inventor
梁金娥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hua Hong Semiconductor Wuxi Co Ltd
Original Assignee
Hua Hong Semiconductor Wuxi Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hua Hong Semiconductor Wuxi Co Ltd filed Critical Hua Hong Semiconductor Wuxi Co Ltd
Priority to CN202010831195.XA priority Critical patent/CN111900125A/zh
Publication of CN111900125A publication Critical patent/CN111900125A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Abstract

本申请公开了一种隔离结构的形成方法，包括：在缓冲层上形成硬掩模层，缓冲层形成于晶圆上；去除晶圆的边缘区域的硬掩模层和缓冲层，边缘区域是从晶圆的边缘向内延伸至预定深度的环形区域；通过光刻工艺对目标区域进行刻蚀，去除目标区域的缓冲层和硬掩模层形成沟槽，目标区域是晶圆上隔离结构对应的区域；在晶圆上形成氧化层，氧化层填充沟槽；通过CMP工艺去除缓冲层和硬掩模层，沟槽中的氧化层形成隔离结构。本申请通过在缓冲层上形成硬掩模层后，去除在沟槽刻蚀步骤中难以去除的边缘区域的的硬掩模层，解决了在CMP工艺中由于边缘区域的硬掩模层脱落产生颗粒物造成的刮伤问题，提高了器件的可靠性和制造良率。

Description

隔离结构的形成方法
技术领域
本申请涉及半导体制造技术领域，具体涉及一种隔离结构的形成方法。
背景技术
在隔离结构(例如浅槽隔离(shallow trench isolation，STI)结构、台阶型栅氧(step oxide)以及硅局部氧化隔离(local oxidation of silicon，LOCOS)结构等)的形成过程中，在形成介质层后，需要通过化学机械研磨(chemical mechanical polishing，CMP)工艺对隔离结构沟槽以外的介质层进行去除。
然而，在隔离结构的形成过程中，CMP工艺往往会造成晶圆表面的刮伤(scratch)现象，从而导致器件的可靠性较差，良率较低。
发明内容
本申请提供了一种隔离结构的形成方法，可以解决相关技术中提供的隔离结构的可靠性较差，良率较低的问题。
一方面，本申请实施例提供了一种隔离结构的形成方法，包括：
在缓冲层上形成硬掩模层，所述缓冲层形成于晶圆上；
去除所述晶圆的边缘区域的硬掩模层和缓冲层，所述边缘区域是从所述晶圆的边缘向内延伸至预定深度的环形区域；
通过光刻工艺对目标区域进行刻蚀，去除所述目标区域的缓冲层和硬掩模层形成沟槽，所述目标区域是所述晶圆上所述隔离结构对应的区域；
在所述晶圆上形成氧化层，所述氧化层填充所述沟槽；
通过CMP工艺去除所述缓冲层和所述硬掩模层，所述沟槽中的氧化层形成所述隔离结构。
可选的，所述硬掩模层包括氮化硅(SiN)层。
可选的，所述去除所述晶圆的边缘区域的硬掩模层和缓冲层，包括：
依次通过干法刻蚀工艺和湿法刻蚀工艺去除所述边缘区域的硬掩模层和缓冲层。
可选的，所述在所述晶圆上形成氧化层，包括：
通过高密度等离子体沉积(high density plasma，HDP)工艺在所述晶圆上沉积形成所述氧化层。
可选的，所述在所述晶圆上形成氧化层，包括：
通过高宽比沉积(high aspect ratio process，HARP)工艺在所述晶圆上沉积形成所述氧化层。
可选的，所述在所述晶圆上形成氧化层，包括：
通过流动化学气相沉积(flowable chemical vapor deposition，FCVD)工艺在所述晶圆上沉积形成所述氧化层。
可选的，所述通过光刻工艺对目标区域进行刻蚀，包括：
在所述晶圆上悬涂光阻；
对所述光阻进行去胶边处理，去除所述晶圆的边缘向内延伸至1.5毫米(mm)至3毫米范围的光阻；
对所述目标区域依次进行曝光和显影，去除所述目标区域的光阻；
对所述目标区域进行刻蚀，形成所述沟槽；
去除剩余的光阻。
本申请技术方案，至少包括如下优点：
通过在缓冲层上形成硬掩模层后，去除晶圆的边缘区域的硬掩模层和缓冲层，刻蚀形成沟槽，形成填充沟槽的氧化层，通过CMP工艺去除缓冲层和硬掩模层形成隔离结构，由于去除了在沟槽刻蚀步骤中难以去除的边缘区域的硬掩模层，解决了在CMP工艺中由于边缘区域的硬掩模层脱落产生颗粒物造成的刮伤问题，提高了器件的可靠性和制造良率。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本申请的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请一个示例性实施例提供的隔离结构的形成方法的流程图；
图2是本申请一个示例性实施例提供的隔离结构的形成过程中，在晶圆的单元区域形成得到硬掩模层的剖面示意图；
图3是本申请一个示例性实施例提供的隔离结构的形成过程中，在晶圆的边缘区域形成得到硬掩模层的剖面示意图；
图4是本申请一个示例性实施例提供的隔离结构的形成过程中，去除晶圆的边缘区域的硬掩模层的剖面示意图；
图5是本申请一个示例性实施例提供的晶圆的边缘区域的俯视图；
图6是本申请一个示例性实施例提供的隔离结构的形成过程中，对目标区域进行刻蚀后的单元区域的剖面图；
图7是本申请一个示例性实施例提供的隔离结构的形成过程中，对目标区域进行刻蚀后的边缘区域的剖面图；
图8是本申请一个示例性实施例提供的隔离结构的形成过程中，形成得到的氧化层后的单元区域的剖面图；
图9是本申请一个示例性实施例提供的隔离结构的形成过程中，通过CMP工艺处理后的单元区域的剖面图。
具体实施方式
下面将结合附图，对本申请中的技术方案进行清楚、完整的描述，显然，所描述的实施例是本申请的一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在不做出创造性劳动的前提下所获得的所有其它实施例，都属于本申请保护的范围。
在本申请的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电气连接；可以是直接相连，也可以通过中间媒介间接相连，还可以是两个元件内部的连通，可以是无线连接，也可以是有线连接。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本申请中的具体含义。
此外，下面所描述的本申请不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
参考图1，其示出了本申请一个示例性实施例提供的隔离结构的形成方法的流程图，该隔离结构可以是STI结构，该方法包括：
步骤101，在缓冲层上形成硬掩模层，缓冲层形成于晶圆上。
参考图2，其示出了在晶圆的单元区域形成得到硬掩模层的剖面示意图；参考图3，其示出了在晶圆的边缘区域形成得到硬掩模层的剖面示意图。
如图2所示，晶圆210的单元区域是形成半导体器件的区域，在晶圆210上形成有缓冲层220，缓冲层220上形成有硬掩模层230，缓冲层220的作用是对后续工艺中作用在晶圆210上的力进行缓冲，避免应力较大的硬掩模层230在后续的工艺中脱落。
如图3所示，晶圆210的边缘区域201的剖面为曲面，形成得到的硬掩模层230在边缘区域在后续的沟槽刻蚀过程中难以被去除。
可选的，缓冲层220包括氧化物(例如二氧化硅SiO2)层，可通过化学气相沉积(chemical vapor deposition，CVD)工艺在晶圆210上沉积二氧化硅形成缓冲层220。
可选的，硬掩模层230包括氮化物(例如氮化硅)层。可通过CVD工艺在缓冲层220上沉积氮化硅形成硬掩模层230。
步骤102，去除晶圆的边缘区域的硬掩模层和缓冲层，该边缘区域是从晶圆的边缘向内延伸至预定深度的环形区域。
参考图4，其示出了去除晶圆的边缘区域的硬掩模层和缓冲层的剖面示意图；参考图5，其示出了晶圆的边缘区域的俯视图。如图4和图5所示，边缘区域201是从晶圆210的边缘向内延伸至预定深度a的环形区域，该预定深度a的取值范围可以为1毫米至3毫米。
可选的，如图4所示，步骤102中，“去除晶圆的边缘区域的硬掩模层”包括但不限于：依次通过干法刻蚀工艺和湿法刻蚀工艺去除边缘区域201的硬掩模层230和缓冲层220。
步骤103，通过光刻工艺对目标区域进行刻蚀，去除目标区域的缓冲层和硬掩模层形成沟槽，该目标区域是晶圆上隔离结构对应的区域。
参考图6，其示出了对目标区域进行刻蚀后的单元区域的剖面图；参考图7，其示出了对目标区域进行刻蚀后的边缘区域的剖面图。可选的，步骤103中，“通过光刻工艺对目标区域进行刻蚀”包括但不限于：在晶圆210上悬涂光阻；对光阻进行去胶边处理，去除晶圆210的边缘向内延伸至1.5毫米至3毫米(即图7中的b，例如，可以是2.5毫米)范围的光阻；对目标区域依次进行曝光和显影，去除目标区域的光阻；对目标区域进行刻蚀，形成沟槽501；去除剩余的光阻。
该步骤的刻蚀过程也被称为有源区至有源区刻蚀(active-active etching，AAetching)，通过该步骤形成隔离结构对应的沟槽，沟槽之间的区域即为器件的有源区。
步骤104，在晶圆上形成氧化层，该氧化层填充沟槽。
参考图8，其示出了形成得到的氧化层后的单元区域的剖面图。示例性的，该氧化层240包括二氧化硅层，如图8所示，可通过HDP工艺、HARP工艺或FCVD工艺在晶圆上沉积二氧化硅，形成氧化层240。
步骤105，通过CMP工艺去除缓冲层和硬掩模层，沟槽中的氧化层形成隔离结构。
参考图9，其示出了通过CMP工艺处理后的单元区域的剖面图。如图9所示，通过CMP工艺去除了沟槽501外的缓冲层220、硬掩模层230和氧化层240，剩余的沟槽501内的氧化层形成隔离结构250。
综上所述，本申请实施例中，通过在缓冲层上形成硬掩模层后，去除晶圆的边缘区域的硬掩模层，刻蚀形成沟槽，形成填充沟槽的氧化层，通过CMP工艺去除缓冲层和硬掩模层形成隔离结构，由于去除了在沟槽刻蚀步骤中难以去除的边缘区域的硬掩模层，解决了在CMP工艺中由于边缘区域的硬掩模层脱落产生颗粒物造成的刮伤问题，提高了器件的可靠性和制造良率。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本申请创造的保护范围之中。

Claims (7)

1.一种隔离结构的形成方法，其特征在于，包括：
在缓冲层上形成硬掩模层，所述缓冲层形成于晶圆上；
去除所述晶圆的边缘区域的硬掩模层和缓冲层，所述边缘区域是从所述晶圆的边缘向内延伸至预定深度的环形区域；
通过光刻工艺对目标区域进行刻蚀，去除所述目标区域的缓冲层和硬掩模层形成沟槽，所述目标区域是所述晶圆上所述隔离结构对应的区域；
在所述晶圆上形成氧化层，所述氧化层填充所述沟槽；
通过CMP工艺去除所述缓冲层和所述硬掩模层，所述沟槽中的氧化层形成所述隔离结构。
2.根据权利要求1所述的方法，其特征在于，所述硬掩模层包括氮化硅层。
3.根据权利要求2所述的方法，其特征在于，所述去除所述晶圆的边缘区域的硬掩模层和冲层，包括：
依次通过干法刻蚀工艺和湿法刻蚀工艺去除所述边缘区域的硬掩模层和缓冲层。
4.根据权利要求1至3任一所述的方法，其特征在于，所述在所述晶圆上形成氧化层，包括：
通过HDP工艺在所述晶圆上沉积形成所述氧化层。
5.根据权利要求1至3任一所述的方法，其特征在于，所述在所述晶圆上形成氧化层，包括：
通过HARP工艺在所述晶圆上沉积形成所述氧化层。
6.根据权利要求1至3任一所述的方法，其特征在于，所述在所述晶圆上形成氧化层，包括：
通过FCVD工艺在所述晶圆上沉积形成所述氧化层。
7.根据权利要求1至3任一所述的方法，其特征在于，所述通过光刻工艺对目标区域进行刻蚀，包括：
在所述晶圆上悬涂光阻；
对所述光阻进行去胶边处理，去除所述晶圆的边缘向内延伸至1.5毫米至3毫米范围的光阻；
对所述目标区域依次进行曝光和显影，去除所述目标区域的光阻；
对所述目标区域进行刻蚀，形成所述沟槽；
去除剩余的光阻。
CN202010831195.XA 2020-08-18 2020-08-18 隔离结构的形成方法 Withdrawn CN111900125A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010831195.XA CN111900125A (zh) 2020-08-18 2020-08-18 隔离结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010831195.XA CN111900125A (zh) 2020-08-18 2020-08-18 隔离结构的形成方法

Publications (1)

Publication Number Publication Date
CN111900125A true CN111900125A (zh) 2020-11-06

Family

ID=73230123

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010831195.XA Withdrawn CN111900125A (zh) 2020-08-18 2020-08-18 隔离结构的形成方法

Country Status (1)

Country Link
CN (1) CN111900125A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112786473A (zh) * 2021-01-08 2021-05-11 华虹半导体(无锡)有限公司 支撑环的量测方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646573A (zh) * 2011-02-17 2012-08-22 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法
CN104882405A (zh) * 2014-02-27 2015-09-02 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN105161412A (zh) * 2015-08-31 2015-12-16 上海华力微电子有限公司 一种晶圆边缘产品良率的改善方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102646573A (zh) * 2011-02-17 2012-08-22 中芯国际集成电路制造(上海)有限公司 半导体器件及其制作方法
CN104882405A (zh) * 2014-02-27 2015-09-02 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN105161412A (zh) * 2015-08-31 2015-12-16 上海华力微电子有限公司 一种晶圆边缘产品良率的改善方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112786473A (zh) * 2021-01-08 2021-05-11 华虹半导体(无锡)有限公司 支撑环的量测方法
CN112786473B (zh) * 2021-01-08 2022-07-19 华虹半导体(无锡)有限公司 支撑环的量测方法

Similar Documents

Publication Publication Date Title
CN100576490C (zh) 浅沟槽隔离结构的形成方法
CN111900125A (zh) 隔离结构的形成方法
CN111524800B (zh) 场板的制备方法
CN112670234A (zh) 用于cis器件的隔离区形成方法、半导体器件结构
JP2000091421A (ja) 半導体素子のｓｔｉ形成方法
US7118975B2 (en) Method for manufacturing a semiconductor device
CN111244167A (zh) 栅极沟槽填充方法
JP2002299433A (ja) 半導体素子の素子分離膜形成方法
KR20070070967A (ko) 반도체 소자의 소자분리막 형성방법
CN111900124A (zh) 隔离结构的形成方法
CN112992773A (zh) 用于深沟槽隔离的对准标记形成方法、半导体器件结构
CN112928059A (zh) 浅沟槽隔离的形成方法
KR20010046153A (ko) 반도체장치의 트렌치 구조의 소자분리막 형성방법
CN114496902A (zh) 具有tcr的sti结构的制作方法
US20020094659A1 (en) Method for forming isolation layer of semiconductor device
KR100305145B1 (ko) 반도체장치의 ｓｔｉ형 소자분리막 형성방법
CN116828849A (zh) 多晶硅层的形成方法
US7067390B2 (en) Method for forming isolation layer of semiconductor device
CN113964079A (zh) Sti结构及其形成方法
KR100587084B1 (ko) 반도체소자의 제조방법
KR100328265B1 (ko) 반도체 소자 분리를 위한 트렌치 제조 방법
KR100202196B1 (ko) 반도체장치의 소자분리방법
CN117750769A (zh) 闪存器件的制备方法
KR100292387B1 (ko) 반도체소자분리를위한트랜치제조방법
CN114038791A (zh) Sti结构的制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication

Application publication date: 20201106

WW01 Invention patent application withdrawn after publication