CN1449033A - 一种集成电路的金属焊垫及其制作方法 - Google Patents

一种集成电路的金属焊垫及其制作方法 Download PDF

Info

Publication number
CN1449033A
CN1449033A CN02108569A CN02108569A CN1449033A CN 1449033 A CN1449033 A CN 1449033A CN 02108569 A CN02108569 A CN 02108569A CN 02108569 A CN02108569 A CN 02108569A CN 1449033 A CN1449033 A CN 1449033A
Authority
CN
China
Prior art keywords
metal pad
integrated circuit
layer
metal
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN02108569A
Other languages
English (en)
Other versions
CN1265452C (zh
Inventor
陈胜雄
陈顺隆
林鸿泽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority to CNB021085692A priority Critical patent/CN1265452C/zh
Publication of CN1449033A publication Critical patent/CN1449033A/zh
Application granted granted Critical
Publication of CN1265452C publication Critical patent/CN1265452C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明揭露一种集成电路的金属焊垫，其位于金属焊垫窗口上，所述金属焊垫窗口是利用微影与蚀刻技术在一保护层上所形成；本发明的重点在于，铜制程在搭配低介电材料时在打线的过程会发生焊不黏的情况，而焊不黏的原因起源于低介电材料散热不易，所以发生于介层窗的底部当打线时造成结构上的损伤，在打第二次焊击时的拉线过程发生了裂开的焊不黏；为了根本解决这一个问题，我们在金属焊垫的结构设计上改良，将金属焊垫在保护层上方向外延伸一个适当面积供打线之用。

Description

一种集成电路的金属焊垫及其制作方法
技术领域
本发明是关于一种集成电路的金属焊垫，特别是关于一种适用于铜制程/低介电常数介电层制程的金属焊垫及其制作方法。
背景技术
为了追求更快的运作速率以及更大的积集密度，集成电路的研究单位及制造业者无不竭尽心力地设计及制造关键尺寸(Critcal Dimension；CD)更小的元件。根据实验显示，当集成电路的制程进入0.18微米甚至0.13微米的技术领域之后，影响元件运作速率的关键因素已从闸极的宽度转换至金属内连线(metal interconnection)的电阻-电容迟滞(RCdelay)效应。
因导线的阻值与其截面积成反比，随着集成电路的积集密度的提高，金属内连线的线宽和厚度都随之缩小，因此其阻值便随之提高；尤有甚者，随着集成电路的种集密度的提高，亦使金属内连线的线距随之缩小，因而造成导线之间的耦合电容升高。因此当集成电路的制程进入深次微米领域之后，金属内连线的电阻一电容迟滞大幅提高，也因此影响集成电路的运算速率和存取速率。为了提高集成电路的积集密度，在线宽和线距都不宜提高的条件之下，更换金属内连线和层间介电层的材质是最佳的选择。
在金属内连线方面，金属材质由原先的铝矽铜合金或铝铜合金换成铜金属，除了具有低电阻的特性外，更具有良好的抗电子迁移性和良好的抗应力性，除了可以提高元件的操作速率外，同时可以提升元件的可靠度；在另一方面，层间介电层则必须选择低介电常数(DielectricConstant)的材质以取代原有的二氧化矽，以降低金属内连线之间的耦合电容。二氧化矽的介电常数约为3.9，因此必须选取介电常数小于3.9的介电质做为层间介电层，方可达到降低电阻-电容迟滞的功效，例如：氟掺杂的二氧化矽(SiOF)、有机旋涂玻璃(HSQ)、黑钻石(black diamond)或Silk等等的低介电常数介电质。
在铜制程的技术中，因铜金属无法如同铝合金一般用氯气进行蚀刻，因此业界发展出一种镶嵌(damascene)的制程方法。镶嵌的制程技术可参考Motorola公司Boeck；Bruce Allen等人在美国专利第5880018号所揭露的“Method for manufacturing a low dielectric constantinter-level integrated circuit structure”。首先请参考图1A，在一已完成前段制程的半导体基板10上形成次顶层金属层11，再陆续形成第一低介电常数介电层12和第二低介电常数介电层13，进行平坦化制程后，利用微影与蚀刻技术形成双镶嵌(dual damascene)的开口。接下来利用电镀或化学汽相沉积技术形成介层窗插塞(via plug)14及顶层金属层15。后续形成保护层16，并利用微影及蚀刻技术形成金属焊垫的窗口17。
接下来请参考图1B，利用溅镀法或化学气相沉积法陆续形成阻障层(barrie layer)18和铝/铜金属层19，最后利用微影及蚀刻技术对所述阻障层18和铝/铜金属层19进行蚀刻，以形成金属焊垫(bonding pad)20。如图1C所示，所述金属焊垫20是直接形成在所述金属焊垫窗口17上。
接下来请参考图2，其为习知技艺中在集成电路上的金属焊垫的俯视图。如图2所示，集成电路皆包含有主要元件区30和周边电路区40，并利用复数个金属焊垫20做为封装时金属导线的接触点。
接下来请参考图3，其为习知技艺中集成电路封装时进行金线接合制程的示意图。在集成电路形成所述金属焊垫20之后，即可进行切割并进行封装制程。在封装制程的金线接合制程中，需要将金线50接合在所述金属焊垫20之上，以形成集成电路和封装基板之间的电性耦合。
低介电常数介电层的共同特性是其物理结构的致密性较低、热力学传导强度较低，且其与下层金属层之间的黏着程度较差。在进行封装的金线接合制程中，金线会对金属焊垫施以极大的应力，因金属焊垫是宜接形成在金属焊垫窗口上，此应力往下传递，容易造成低介电常数介电层的龟裂，以及低介电常数介电层和金属导电层之间介面(图3的箭头处)的剥离(peeling)，而导致制程良率的大幅下降。
因此，为了提高产品的良率，针对铜制程/低介电常数介电层制程，发展出一种金属焊垫以解决上述的龟裂与剥离问题，便成为半导体业界一项很重要的课题。
发明内容
本发明的主要目的为提供一种集成电路的金属焊垫。
本发明的次要目的为提供一种适用于铜制程/低介电常数介电层制程的金属焊垫。
本发明的再一目的为提供一种适用于铜制程/低介电常数介电层制程的金属焊垫的制作方法。
本发明揭露一种集成电路的金属焊垫，其位于金属焊垫窗口上，所述金属焊垫窗口是利用微影与蚀刻技术在一保护层上所形成。本发明的重点在于，所述金属焊垫更包含一延伸部分，其延伸至所述保护层上，用以跟封装制程中的金线接合制程的金线接合。其中所述延伸部分是朝向所述集成电路的主要元件区的方向延伸，或向相邻的金属焊垫的方向延伸。
本发明更揭露一种制作集成电路的金属焊垫的方法，首先在一已完成前段制程的半导体基板上形成次顶层金属层。接下来陆续形成第一低介电常数介电层和第二低介电常数介电层，并利用微影与蚀刻技术形成双镶嵌(dual damascene)的开口。利用电镀法或化学汽相沉积法形成介层窗插塞(via plug)及顶层金属层，后续形成保护层，并利用微影及蚀刻技术形成金属焊垫的窗口。接下来陆续形成阻障层(barrierlayer)和铝/铜金属层，并利用微影及蚀刻技术对所述阻障层和铝/铜金属层进行蚀刻，以形成金属焊垫。本发明的重点在于，改变进行金属焊垫的微影制程时所使用的光罩的布局，使所形成的金属焊垫多出一段延伸部分，其中所述延伸部分的下层结构为保护层。
在形成所述金属焊垫之后，更包含一封装制程，其中所述封装制程中包含一金线接合制程，是将金线接合至所述延伸部分。
由此，本发明的效果是：本发明的金属焊垫较习知技艺多出一延伸部分，使得封装制程的金线接合制程打在所述延伸部分上，因其下层结构是可以承受极强应力的保护层(通常是氮化砂层或氮氧化矽层)，因此可以避免习知技艺的龟裂及剥离的现象。而且，本发明的技术仅需更改金属焊垫窗口的光罩，制程条件完全不必更动，可与目前生产线上的制程完全相容。
附图说明
图1A是习知技艺中形成保护层，利用微影及蚀刻技术形成金属焊垫的窗口的剖面示意图；
图1B是习知技艺中形成阻障层(barrier layer)和铝/铜金属层的剖面示意图；
图1C是习知技艺中利用微影及蚀刻技术形成金属焊垫的剖面示意图；
图2是习知技艺中在集成电路上的金属焊垫的俯视图；
图3是习知技艺中集成电路封装时进行金线接合制程的示意图；
图4是本发明的集成电路的金属焊垫的横剖面示意图；
图5A是本发明第一实施例中集成电路的金属焊垫的俯视图；
图5B是本发明第二实施例中集成电路的金属焊垫的俯视图。
图号说明：
10-半导体基板；
11-次顶层金属层；
12-第一低介电常数介电层；
13-第二低介电常数介电层；
14-介层窗插塞；
15-顶层金属层；
16-保护层；
17-金属焊垫的窗；
18-阻障层；
19-铝/铜金属层；
20-金属焊垫；
20A-金属焊垫的延伸部分；
30-主要元件区；
40-周边电路区；
50-金线。
具体实施方式
本发明是揭露一种集成电路的金属焊垫，特别是关于一种适用于铜制程/低介电常数介电层制程的金属焊垫及其形成方法。本发明可适用于各种型态的逻辑元件及记忆体元件的铜导线/低介电常数介电层的整合制程。
首先请参考图4，其为本发明的集成电路的金属焊垫的横剖面示意图。在一已完成前段制程的半导体基板10上形成次顶层金属层11，陆续形成第一低介电常数介电层12和第二低介电常数介电层13，进行平坦化制程后，利用微影与蚀刻技术形成双镶嵌(dual damascene)的开口。接下来利用电镀或化学汽相沉积技术形成介层窗插塞(via plug)14及顶层金属层15。后续形成保护层16，利用微影及蚀刻技术形成金属焊垫的窗口17。接下来利用溅镀法或化学气相沉积法陆续形成阻障层(barrier layer)18和铝/铜金属层19，最后利用微影及蚀刻技术对所述阻障层18和铝/铜金属层19进行蚀刻，以形成金属焊垫(bonding pad)20。与习知技艺不同的是，本发明改变进行金属焊垫20的微影制程时所使用的光罩的布局，使所形成的金属焊垫较习知技艺多出一段延伸部分20A。所述延伸部分20A的下层结构为保护层19和阻障层18，其中所述保护层19通常为氮化矽层或氮氧化矽层，其物性结构远较低介电常数介电层来得致密，力学强度也还较低介电常数介电层来得强。
接下来请参考图5A，其为本发明第一实施例中集成电路的金属焊垫的俯视图。由图5A可以得的，所述金属焊垫的面积较习知技艺的金属焊垫的面积来的大(习知技艺的金属焊垫是以虚线表示的)，其延伸部分20A是向相邻的金属焊垫20的方向延伸。在习知技艺中，金属焊垫的面积约为100微米×100微米。在本实施例中将金属焊垫向相邻的金属焊垫的方向延伸80微米至300微米，并以不接触到相邻的金属焊垫为原则。
接下来请参考图5B，其为本发明第二实施例中集成电路的金属焊垫的俯视图。由图5B可以得知，所述金属焊垫的面积较习知技艺的金属焊垫的面积来的大(习知技艺的金属焊垫是以虚线表示)，其延伸部分20A是向主要元件区30的方向延伸80微米至300徽米。在本实施例中将金属焊垫向集成电路的主要元件区30的方向延伸，其优点是避免与相邻的金属焊垫重叠的顾忌。
接下来请再次参考图4，本发明除了在所述金属焊垫20延伸出一延伸部分20A外，在封装制程的金线接合制程中必须更改金线接合的位置，使得金线50是接合在所述金属焊垫20的延伸部分20A之上，如图4所述。因所述金线50的截面积介于70微米至80微米之间，较所述延伸部分的长度来的小，因此在金线接合制程中可以将金线50完全打在所述延伸部分20A上。如前所述，无论是本发明的第一实施例或第二实施例，所述延伸部分20A的下层结构为保护层19和阻障层18，可以承受极强的力学应力。因此在封装制程的打线制程中便不会造成如习知技艺中所发生的龟裂及剥离现象。习知技艺中造成良率大幅下降的问题也因此获得解决。
本发明所揭露的适用于铜制程/低介电常数介电层制程的金属焊垫及其制作方法，具有下列的优点：
一、本发明的金属焊垫较习知技艺多出一延伸部分，使得封装制程的金线接合制程打在所述延伸部分上，因其下层结构是可以承受极强应力的保护层(通常是氮化砂层或氮氧化矽层)，因此可以避免习知技艺的龟裂及剥离的现象。
二、本发明的技术仅需更改金属焊垫窗口的光罩，制程条件完全不必更动，可与目前生产线上的制程完全相容。
以上所述仅为本发明的较佳实施例而已，并非用以限定本发明的申请专利范围；凡其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在所述的权利要求范围内。

Claims (10)

1.一种集成电路的金属焊垫，其位于金属焊垫窗口上，所述金属焊垫窗口是利用微影与蚀刻技术在一保护层上所形成；其特征在于：所述金属焊垫更包含一延伸部分，其延伸至所述保护层上，用以跟封装制程中的金线接合制程的金线接合。
2.根据权利要求1所述的集成电路的金属焊垫，其特征在于：所述延伸部分是朝向所述集成电路的主要元件区的方向延伸。
3.根据权利要求2所述的集成电路的金属焊垫，其特征在于：所述延伸部分的长度介于80微米至300微米之间。
4.根据权利要求1所述的集成电路的金属焊垫，其特征在于：所述延伸部分是朝向相邻的金属焊垫的方向延伸。
5.根据权利要求4所述的集成电路的金属焊垫，其特征在于：所述延伸部分的长度介于80微米至300微米之间。
6.一种制作集成电路的金属焊垫的方法，其包含：
a.在一已完成前段制程的半导体基板上形成次顶层金属层；
b.陆续形成第一低介电常数介电层和第二低介电常数介电层；
c.利用微影与蚀刻技术形成双镶嵌(dual damascene)的开口；
d.形成介层窗插塞(via plug)及顶层金属层；
e.形成保护层，并利用微影及蚀刻技术形成金属焊垫的窗口；
f.形成金属层；
g.利用微影及蚀刻技术对所述阻障层和铝/铜金属层进行蚀刻，以形成金属焊垫；其特征在于：
改变进行金属焊垫的微影制程时所使用的光罩的布局，使所形成的金属焊垫多出一段延伸部分，其中所述延伸部分的下层结构为保护层。
7.根据权利要求6所述的制作集成电路的金属焊垫的方法，其特征在于：在形成所述金属焊垫之后，更包含一封装制程，其中所述封装制程中包含一金线接合制程，是将金线接合至所述延伸部分。
8.根据权利要求6所述的制作集成电路的金属焊垫的方法，其特征在于：所述金属层为阻障层(barrier layer)加上铝/铜金属层。
9.根据权利要求6所述的制作集成电路的金属焊垫的方法，其特征在于：所述延伸部分是朝向所述集成电路的主要元件区的方向延伸。
10.根据权利要求6所述的制作集成电路的金属焊垫的方法，其特征在于：所述延伸部分是朝向相邻的金属焊垫的方向延伸。
CNB021085692A 2002-04-02 2002-04-02 一种集成电路的金属焊垫及其制作方法 Expired - Lifetime CN1265452C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB021085692A CN1265452C (zh) 2002-04-02 2002-04-02 一种集成电路的金属焊垫及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB021085692A CN1265452C (zh) 2002-04-02 2002-04-02 一种集成电路的金属焊垫及其制作方法

Publications (2)

Publication Number Publication Date
CN1449033A true CN1449033A (zh) 2003-10-15
CN1265452C CN1265452C (zh) 2006-07-19

Family

ID=28680292

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB021085692A Expired - Lifetime CN1265452C (zh) 2002-04-02 2002-04-02 一种集成电路的金属焊垫及其制作方法

Country Status (1)

Country Link
CN (1) CN1265452C (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100336211C (zh) * 2004-01-06 2007-09-05 华宇电脑股份有限公司 可携式电脑集成电路的散热组件
CN100378981C (zh) * 2004-11-02 2008-04-02 台湾积体电路制造股份有限公司 集成电路晶片结构
CN100449743C (zh) * 2005-09-29 2009-01-07 南茂科技股份有限公司 芯片结构与堆叠式芯片封装结构
CN100517668C (zh) * 2004-11-02 2009-07-22 台湾积体电路制造股份有限公司 接合垫结构
CN103803483A (zh) * 2012-11-13 2014-05-21 中芯国际集成电路制造(上海)有限公司 形成焊垫的方法
CN111128770A (zh) * 2019-12-16 2020-05-08 华虹半导体(无锡)有限公司 铝垫的形成方法以及包含铝垫的器件

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100336211C (zh) * 2004-01-06 2007-09-05 华宇电脑股份有限公司 可携式电脑集成电路的散热组件
CN100378981C (zh) * 2004-11-02 2008-04-02 台湾积体电路制造股份有限公司 集成电路晶片结构
CN100517668C (zh) * 2004-11-02 2009-07-22 台湾积体电路制造股份有限公司 接合垫结构
US7741714B2 (en) 2004-11-02 2010-06-22 Taiwan Semiconductor Manufacturing Co., Ltd. Bond pad structure with stress-buffering layer capping interconnection metal layer
CN100449743C (zh) * 2005-09-29 2009-01-07 南茂科技股份有限公司 芯片结构与堆叠式芯片封装结构
CN103803483A (zh) * 2012-11-13 2014-05-21 中芯国际集成电路制造(上海)有限公司 形成焊垫的方法
CN103803483B (zh) * 2012-11-13 2016-03-16 中芯国际集成电路制造(上海)有限公司 形成焊垫的方法
CN111128770A (zh) * 2019-12-16 2020-05-08 华虹半导体(无锡)有限公司 铝垫的形成方法以及包含铝垫的器件

Also Published As

Publication number Publication date
CN1265452C (zh) 2006-07-19

Similar Documents

Publication Publication Date Title
CN100463154C (zh) 接合垫结构及其形成方法
USRE48420E1 (en) Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices
KR100629498B1 (ko) 마이크로 패키지, 멀티―스택 마이크로 패키지 및 이들의제조방법
US7470142B2 (en) Wafer bonding method
KR100275099B1 (ko) 집적 회로의 금속층간의 저저항 콘택트 및그 형성 방법
CN1071494C (zh) 半导体器件
CN100539099C (zh) 焊盘结构及其形成方法
CN101060088B (zh) 半导体封装结构及其制造方法
CN1225780C (zh) 制作热熔丝的方法
CN2731710Y (zh) 覆晶封装的焊垫及半导体组件
US8361898B2 (en) Bonding pad structure for back illuminated optoelectronic device and fabricating method thereof
TWI296832B (en) Bump structures and methods for forming solder bumps
CN102148203B (zh) 半导体芯片以及形成导体柱的方法
CN1095197C (zh) 半导体晶片
CN1906744A (zh) 具有柔性电互连和柔性密封件的装置
CN1326225A (zh) 芯片倒装型半导体器件及其制造方法
CN1658368A (zh) 半导体装置的制造方法
CN2838038Y (zh) 半导体封装物
CN1269212C (zh) 将电路和引线框的功率分布功能集成到芯片表面上的电路结构
CN1957455A (zh) 在铜金属化集成电路之上具有保护性防护层可焊金属接头的接触点的结构和方法
CN1265452C (zh) 一种集成电路的金属焊垫及其制作方法
CN1855461A (zh) 重布线层及其线路结构
CN1282242C (zh) 芯片比例封装及其制造方法
CN2720634Y (zh) 铜制程焊垫结构
CN1700470A (zh) 具有增强被动层之集成电路

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term
CX01 Expiry of patent term

Granted publication date: 20060719