CN111106828B - 一种通信***时钟分配管理电路 - Google Patents
一种通信***时钟分配管理电路 Download PDFInfo
- Publication number
- CN111106828B CN111106828B CN201911295376.9A CN201911295376A CN111106828B CN 111106828 B CN111106828 B CN 111106828B CN 201911295376 A CN201911295376 A CN 201911295376A CN 111106828 B CN111106828 B CN 111106828B
- Authority
- CN
- China
- Prior art keywords
- clock
- distribution management
- management circuit
- clock distribution
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 title claims abstract description 22
- 238000005070 sampling Methods 0.000 claims abstract description 17
- 239000013078 crystal Substances 0.000 claims abstract description 13
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 6
- 238000003786 synthesis reaction Methods 0.000 claims abstract description 6
- 238000007493 shaping process Methods 0.000 claims description 5
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000005670 electromagnetic radiation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明公开了一种通信***时钟分配管理电路,其包括:基础时钟分配管理电路和二次时钟分配管理电路,晶振时钟基准传送至基础时钟分配管理电路,经第一时钟扇出模块扇出多路时钟信号,分别供给二次时钟分配电路、核心处理器芯片、射频发射和接收模块;进入二次时钟分配电路的二次时钟参考信号经锁相环模块频率合成后由第二时钟扇出模块扇出多路时钟信号,每路时钟信号由外置分频器DIV生成高速采样信号,分别供给外部信号处理装置。本发明提出两级时钟分配管理方案,将时钟分配管理电路分为基础时钟分配管理电路和二次时钟分配管理电路,提高时钟信号的质量,进而优化通信***的性能指标。
Description
技术领域
本发明属于信号处理技术领域,涉及一种通信***时钟分配管理电路。
背景技术
时钟分配管理电路在通信***电路中占有重要地位,主要用于射频收发通道的本振频率合成、二次时钟信号合成、高速ADC量化采样、高速DAC信号成形以及数字信号处理参考基准。同时时钟电路信号较强,又是产生电磁辐射的主要来源,是数字、模拟射频综合电路的设计重点,其EMC设计好坏直接影响到高速ADC采样信噪比SNR、高速DAC成形输出杂散、调制解调电路中锁相环频率合成信号的相位噪声等参数。时钟分配管理电路是通信***电路设计的核心,时钟信号的质量直接决定了通信***的性能指标。
发明内容
(一)发明目的
本发明的目的是:提供一种通信***时钟分配管理电路,提高通信***的性能指标。
(二)技术方案
为了解决上述技术问题,本发明提供通信***时钟分配管理电路,其包括:基础时钟分配管理电路和二次时钟分配管理电路,晶振时钟基准传送至基础时钟分配管理电路,经第一时钟扇出模块扇出多路时钟信号,分别供给二次时钟分配电路、核心处理器芯片、射频发射和接收模块;进入二次时钟分配电路的二次时钟参考信号经锁相环模块频率合成后由第二时钟扇出模块扇出多路时钟信号,每路时钟信号由外置分频器DIV生成高速采样信号,分别供给外部信号处理装置。
其中,所述晶振时钟基准为恒温晶振或温补晶振。
其中,所述第一时钟扇出模块扇出六路时钟信号,其中三路供给DSP、FPGA、ARM作为***工作时钟,两路供给射频发射和接收模块作为射频发射本振和射频接收本振,一路供给二次时钟分配电路作为二次时钟参考。
其中,所述基础时钟分配管理电路还包括六路CMOS信号,分别将第一时钟扇出模块扇出的六路时钟信号转换为CMOS信号,以供给二次时钟分配电路、核心处理器芯片、射频发射和接收模块。
其中,所述二次时钟分配管理电路中,锁相环模块包括R分频器、鉴相器、N分频器、滤波器和压控振荡器,二次时钟参考信号输入R分频器,R分频器分频后传送至鉴相器,鉴相器、压控振荡器、N分频器、滤波器依次连接形成回路,经由压控振荡器输出频率合成时钟信号。
其中,所述第二时钟扇出模块扇出四路时钟信号,分别由四路外置分频器DIV生成高速采样信号,分别供给ADC采样时钟、DAC成形时钟、FPGA和FPGA的SerDes接口辅助时钟。
其中,所述DAC成形时钟是ADC采样时钟的整数倍。
(三)有益效果
上述技术方案所提供的通信***时钟分配管理电路,提出两级时钟分配管理方案,将时钟分配管理电路分为基础时钟分配管理电路和二次时钟分配管理电路,提高时钟信号的质量,进而优化通信***的性能指标。
附图说明
图1为通信***时钟分配管理电路原理图。
具体实施方式
为使本发明的目的、内容和优点更加清楚,下面结合附图和实施例,对本发明的具体实施方式作进一步详细描述。
参照图1所示,本发明通信***时钟分配管理电路包括基础时钟分配管理电路和二次时钟分配管理电路,晶振时钟基准传送至基础时钟分配管理电路,经第一时钟扇出模块扇出多路时钟信号,分别供给二次时钟分配电路、核心处理器芯片、射频发射和接收模块;进入二次时钟分配电路的二次时钟参考信号经锁相环模块频率合成后由第二时钟扇出模块扇出多路时钟信号,每路时钟信号由外置分频器DIV生成高速采样信号,分别供给外部信号处理装置。
其中,晶振时钟基准一般为恒温晶振或温补晶振。第一时钟扇出模块扇出六路时钟信号,其中三路供给DSP、FPGA、ARM作为***工作时钟,两路供给射频发射和接收模块作为射频发射本振和射频接收本振,一路供给二次时钟分配电路作为二次时钟参考。
基础时钟分配管理电路还包括六路CMOS信号,分别将第一时钟扇出模块扇出的六路时钟信号转换为CMOS信号,以供给二次时钟分配电路、核心处理器芯片、射频发射和接收模块。
二次时钟分配管理电路中,锁相环模块包括R分频器、鉴相器、N分频器、滤波器和压控振荡器,二次时钟参考信号输入R分频器,R分频器分频后传送至鉴相器,鉴相器、压控振荡器、N分频器、滤波器依次连接形成回路,经由压控振荡器输出频率合成时钟信号。
第二时钟扇出模块扇出四路时钟信号,分别由四路外置分频器DIV生成高速采样信号,分别供给ADC采样时钟、DAC成形时钟、FPGA和FPGA的SerDes接口辅助时钟;其中,DAC成形时钟是ADC采样时钟的整数倍,该部分的时钟一般为LVDS信号。
以上所述仅是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明技术原理的前提下,还可以做出若干改进和变形,这些改进和变形也应视为本发明的保护范围。
Claims (7)
1.一种通信***时钟分配管理电路,其特征在于,包括:基础时钟分配管理电路和二次时钟分配管理电路,晶振时钟基准传送至基础时钟分配管理电路,经第一时钟扇出模块扇出多路时钟信号,分别供给二次时钟分配电路、核心处理器芯片、射频发射和接收模块;进入二次时钟分配电路的二次时钟参考信号经锁相环模块频率合成后由第二时钟扇出模块扇出多路时钟信号,每路时钟信号由外置分频器DIV生成高速采样信号,分别供给外部信号处理装置。
2.如权利要求1所述的通信***时钟分配管理电路,其特征在于,所述晶振时钟基准为恒温晶振或温补晶振。
3.如权利要求2所述的通信***时钟分配管理电路,其特征在于,所述第一时钟扇出模块扇出六路时钟信号,其中三路供给DSP、FPGA、ARM作为***工作时钟,两路供给射频发射和接收模块作为射频发射本振和射频接收本振,一路供给二次时钟分配电路作为二次时钟参考。
4.如权利要求3所述的通信***时钟分配管理电路,其特征在于,所述基础时钟分配管理电路还包括六路CMOS信号,分别将第一时钟扇出模块扇出的六路时钟信号转换为CMOS信号,以供给二次时钟分配电路、核心处理器芯片、射频发射和接收模块。
5.如权利要求4所述的通信***时钟分配管理电路,其特征在于,所述二次时钟分配管理电路中,锁相环模块包括R分频器、鉴相器、N分频器、滤波器和压控振荡器,二次时钟参考信号输入R分频器,R分频器分频后传送至鉴相器,鉴相器、压控振荡器、N分频器、滤波器依次连接形成回路,经由压控振荡器输出频率合成时钟信号。
6.如权利要求5所述的通信***时钟分配管理电路,其特征在于,所述第二时钟扇出模块扇出四路时钟信号,分别由四路外置分频器DIV生成高速采样信号,分别供给ADC采样时钟、DAC成形时钟、FPGA和FPGA的SerDes接口辅助时钟。
7.如权利要求6所述的通信***时钟分配管理电路,其特征在于,所述DAC成形时钟是ADC采样时钟的整数倍。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911295376.9A CN111106828B (zh) | 2019-12-16 | 2019-12-16 | 一种通信***时钟分配管理电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911295376.9A CN111106828B (zh) | 2019-12-16 | 2019-12-16 | 一种通信***时钟分配管理电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN111106828A CN111106828A (zh) | 2020-05-05 |
CN111106828B true CN111106828B (zh) | 2023-04-28 |
Family
ID=70423400
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911295376.9A Active CN111106828B (zh) | 2019-12-16 | 2019-12-16 | 一种通信***时钟分配管理电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN111106828B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111610499B (zh) * | 2020-07-01 | 2024-07-23 | 无锡华测电子***有限公司 | 一种新型便携式信号扫频源 |
CN112636751A (zh) * | 2020-12-18 | 2021-04-09 | 深圳市紫光同创电子有限公司 | SerDes模块时钟网络架构 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5777498A (en) * | 1996-12-02 | 1998-07-07 | Sgs-Thomson Microelectronics, Inc. | Data compensation/resynchronization circuit for phase lock loops |
US6477657B1 (en) * | 1999-04-29 | 2002-11-05 | Intel Corporation | Circuit for I/O clock generation |
CN1435009A (zh) * | 1999-12-15 | 2003-08-06 | 英特尔公司 | 选择性禁用时钟分配的方法和设备 |
CN102307048A (zh) * | 2011-07-15 | 2012-01-04 | 大唐移动通信设备有限公司 | 一种基于Pico RRU的时钟及其实现方法 |
CN104836573A (zh) * | 2015-04-30 | 2015-08-12 | 北京空间机电研究所 | 一种超大面阵cmos相机多路高速信号的同步时钟*** |
CN204967791U (zh) * | 2015-10-19 | 2016-01-13 | 武汉大学 | 一种超高频雷达***高稳定时钟网络 |
CN205377852U (zh) * | 2015-12-30 | 2016-07-06 | 南京誉葆科技有限公司 | 一种频综及接收组件 |
CN108494399A (zh) * | 2018-03-22 | 2018-09-04 | 苏州瑞迈斯医疗科技有限公司 | 一种时钟分配装置及pet*** |
CN109150176A (zh) * | 2018-07-05 | 2019-01-04 | 福州瑞芯微电子股份有限公司 | Wifi射频芯片参考时钟电路、时钟合成电路、应用处理器 |
CN109194329A (zh) * | 2018-07-16 | 2019-01-11 | 北京无线电计量测试研究所 | 一种微波源 |
-
2019
- 2019-12-16 CN CN201911295376.9A patent/CN111106828B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5777498A (en) * | 1996-12-02 | 1998-07-07 | Sgs-Thomson Microelectronics, Inc. | Data compensation/resynchronization circuit for phase lock loops |
US6477657B1 (en) * | 1999-04-29 | 2002-11-05 | Intel Corporation | Circuit for I/O clock generation |
CN1435009A (zh) * | 1999-12-15 | 2003-08-06 | 英特尔公司 | 选择性禁用时钟分配的方法和设备 |
CN102307048A (zh) * | 2011-07-15 | 2012-01-04 | 大唐移动通信设备有限公司 | 一种基于Pico RRU的时钟及其实现方法 |
CN104836573A (zh) * | 2015-04-30 | 2015-08-12 | 北京空间机电研究所 | 一种超大面阵cmos相机多路高速信号的同步时钟*** |
CN204967791U (zh) * | 2015-10-19 | 2016-01-13 | 武汉大学 | 一种超高频雷达***高稳定时钟网络 |
CN205377852U (zh) * | 2015-12-30 | 2016-07-06 | 南京誉葆科技有限公司 | 一种频综及接收组件 |
CN108494399A (zh) * | 2018-03-22 | 2018-09-04 | 苏州瑞迈斯医疗科技有限公司 | 一种时钟分配装置及pet*** |
CN109150176A (zh) * | 2018-07-05 | 2019-01-04 | 福州瑞芯微电子股份有限公司 | Wifi射频芯片参考时钟电路、时钟合成电路、应用处理器 |
CN109194329A (zh) * | 2018-07-16 | 2019-01-11 | 北京无线电计量测试研究所 | 一种微波源 |
Also Published As
Publication number | Publication date |
---|---|
CN111106828A (zh) | 2020-05-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9893735B2 (en) | Digital phase locked loop | |
CN111106828B (zh) | 一种通信***时钟分配管理电路 | |
CN102237889B (zh) | Rf数字杂散减少 | |
CN102237890B (zh) | 一种集成射频收发机电路及其产生数字时钟信号的方法 | |
US20080174347A1 (en) | Clock synchronization system and semiconductor integrated circuit | |
CN111245472B (zh) | 射频收发芯片、针对射频收发芯片的同步***及方法 | |
Cong et al. | A 10-Gb/s 16: 1 multiplexer and 10-GHz clock synthesizer in 0.25-/spl mu/m SiGe BiCMOS | |
US10879910B1 (en) | Method and apparatus for locking a transmitter oscillator to a reference clock signal in a frequency domain | |
CN102340308B (zh) | 一种小数分频频率合成器 | |
CN204376873U (zh) | 用于无线电的频率合成器 | |
CN215990748U (zh) | 一种***时钟装置及5g全频段射频信号的采集设备 | |
CN116418361A (zh) | 一种射频收发芯片和射频收发装置 | |
CN202663383U (zh) | 一种s波段相干多频信号源 | |
CN215818135U (zh) | 跳频频率源及通信装置 | |
CN212627862U (zh) | 一种规避整数倍边界杂散的频率合成器 | |
CN102158239A (zh) | 基于vc-tcxo阵列和频率综合芯片的宽带射频发生电路 | |
CN100576780C (zh) | 分布式时钟同步锁定*** | |
CN213906656U (zh) | 一种低相噪频率综合器 | |
CN115065361B (zh) | 一种优化相位噪声的频率综合器架构 | |
US20060217077A1 (en) | Radio frequency device with null or quasi-null intermediate frequency minimizing interfering frequency modulation applied to an integrated local oscillator | |
CN116112011B (zh) | 一种用于软件可定义soc芯片的无sysref分布式时钟架构 | |
US11668793B2 (en) | Radar system | |
JP5716561B2 (ja) | クロック動作システム | |
Wang et al. | The application of clock synchronization in the TDOA location system | |
CN110176929A (zh) | 一种用于短波双路同时接收***的双通道本振源模块 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |