CN202663383U - 一种s波段相干多频信号源 - Google Patents

一种s波段相干多频信号源 Download PDF

Info

Publication number
CN202663383U
CN202663383U CN 201220296740 CN201220296740U CN202663383U CN 202663383 U CN202663383 U CN 202663383U CN 201220296740 CN201220296740 CN 201220296740 CN 201220296740 U CN201220296740 U CN 201220296740U CN 202663383 U CN202663383 U CN 202663383U
Authority
CN
China
Prior art keywords
clock
chip
phase
model
direct digital
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN 201220296740
Other languages
English (en)
Inventor
陈泽宗
陈曦
李雨钟
赵晨
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan University WHU
Original Assignee
Wuhan University WHU
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan University WHU filed Critical Wuhan University WHU
Priority to CN 201220296740 priority Critical patent/CN202663383U/zh
Application granted granted Critical
Publication of CN202663383U publication Critical patent/CN202663383U/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本实用新型提供一种S波段相干多频信号源,包括晶体振荡器、时钟分配电路、直接数字频率合成器、锁相环;时钟分配电路包括单端时钟分配芯片、单端输入转差分输出时钟缓冲芯片、差分时钟分配电芯片、时钟分频器;晶体振荡器与单端时钟分配芯片连接;单端时钟分配芯片分别与时钟分频器和单端输入转差分输出时钟缓冲芯片连接;差分时钟分配芯片、单端输入转差分输出时钟缓冲芯片分别与直接数字频率合成器相连;时钟分频器与锁相环相连。本实用新型采用全数字控制的方式,方便灵活,稳定精确;其采用复合式时钟分配电路,电路抗干扰能力强;采用屏蔽罩进行信号间的隔离,信号纯净。

Description

一种S波段相干多频信号源
技术领域
本实用新型涉及一种S波段相干多频信号源。
背景技术
目前,产生信号源的主要方法有直接振荡器、倍频方法、基于锁相环的频率合成器法、直接数字频率合成器以及直接数字频率合成器和锁相环结合的方法;其中直接振荡器采用磁控管,直接产生所需要的频率信号,该方法产生的信号频率稳定度低,相干性差,难以调整振荡频率;倍频方法是先用高精度晶体振荡器产生较低频率的信号,之后通过若干次倍频到所需的频段上,该方法简单,稳定度高,但是输出频率只能是晶体振荡频率的整数倍;基于锁相环的频率合成器法能够产生所需频率的信号,其缺点是相位噪声较大,降低了***的相干性;直接数字频率合成器能够产生相位噪声较小的信号,输出杂散信少,小且控制灵活,其缺点是输出信号的最高频率受到时钟信号频率的限制,目前还不能直接产生S波段的信号;直接数字频率合成器和锁相环结合的方法的基本原理是,先用直接数字频率合成器产生一定频率的信号,再通过锁相环生成更高频率的信号,该方法能产生指定频率的信号,其缺点是相位噪声较大,器件较多,线路复杂。
实用新型内容
针对背景技术存在的问题,本实用新型提供一种S波段相干多频信号源。
为解决上述技术问题,本实用新型采用如下技术方案。
一种S波段相干多频信号源,包括晶体振荡器、时钟分配电路、直接数字频率合成器、锁相环;时钟分配电路包括单端时钟分配芯片、单端输入转差分输出时钟缓冲芯片、差分时钟分配芯片、时钟分频器;晶体振荡器与单端时钟分配芯片连接;单端时钟分配芯片分别与时钟分频器和单端输入转差分输出时钟缓冲芯片连接;差分时钟分配芯片、单端输入转差分输出时钟缓冲芯片分别与直接数字频率合成器相连;时钟分频器与锁相环相连。
所述的直接数字频率合成器、锁相环分别设置有独立的屏蔽罩。
所述的直接数字频率合成器型号为AD9910,锁相环型号为PLL400,晶体振荡器型号为SDH4005C-2,单端时钟分配芯片型号为ICS524,单端输入转差分输出时钟缓冲芯片型号为NB6L11,差分时钟分配芯片型号为NB6N11,时钟分频器型号为ICS558。
包括两个直接数字频率合成器和两个锁相环。
使用时,直接数字频率合成器和锁相环均与上位机接口连接,通过上位机控制信号源的参数,且直接数字频率合成器和锁相环均采用声表滤波器进行滤波,采用SMA射频同轴连接器进行输出信号。
与现有技术相比,本实用新型具有以下优点和有益效果:
1、  本实用新型采用全数字控制的方式,信号源的参数可以通过上位机远程操控进行更改,能够同时产生4路信号,方便灵活,稳定精确。
2、  本实用新型采用复合式时钟分配电路,增强时钟信号的信号质量和抗干扰能力,保证信号源发射调频信号、本振调频信号、本振定频信号的相干性。
3、  本实用新型采用声表滤波器和屏蔽罩进行各个信号间的隔离,使信号纯净,无杂散动态范围高达80dBc。
附图说明
图1为本实用新型的简单结构示意图。
具体实施方式
下面结合附图所示的实施例对本实用新型作进一步说明。
如附图所示,本实用新型包括晶体振荡器、时钟分配电路、直接数字频率合成器、锁相环;时钟分配电路包括单端时钟分配芯片、单端输入转差分输出时钟缓冲芯片、差分时钟分配芯片、时钟分频器;晶体振荡器与单端时钟分配芯片连接;单端时钟分配芯片的输出分别与时钟分频器和单端输入转差分输出时钟缓冲芯片的输入连接;差分时钟分配芯片的输出和单端输入转差分输出时钟缓冲芯片的输出分别与直接数字频率合成器相连;时钟分频器的输出与锁相环相连。
直接数字频率合成器和锁相环分别设置有独立的屏蔽罩;本实施例中包括两个直接数字频率合成器和两个锁相环;直接数字频率合成器型号为AD9910,锁相环型号为PLL400,晶体振荡器型号为SDH4005C-2,单端时钟分配芯片型号为ICS524,单端输入转差分输出时钟缓冲芯片型号为NB6L11,差分时钟分配芯片型号为NB6N11,时钟分频器型号为ICS558;直接数字频率合成器和锁相环均与上位机接口连接,通过上位机控制信号源的参数,且直接数字频率合成器和锁相环均采用声表滤波器进行滤波,采用SMA射频同轴连接器进行输出信号。
本实施例中晶体振荡器的时钟输出经过单端时钟分配芯片产生两路同步的时钟信号分别输入给单端输入转差分输出时钟缓冲芯片和时钟分频器,单端输入转差分输出时钟缓冲芯片将输入信号转化成双路差分时钟信号分别接入两个直接数字频率合成器,为其提供工作时钟;时钟分频器将输入信号转化成两路同步的分频时钟信号分别接入两个锁相环,为其提供工作时钟;因此,两个直接数字频率合成器与两个锁相环的工作时钟始终保持相位同步关系。
本实施例中,直接数字频率合成器的多片同步输出引脚接入差分时钟分配芯片,由差分时钟分配芯片产生两路同步的差分时钟信号分别接入两个直接数字频率合成器,通过上述连接,可以开启直接数字频率合成器的多片同步功能,实现两个直接数字频率频率合成器的片间同步工作,使同步精度达到皮秒级。

Claims (4)

1.一种S波段相干多频信号源,其特征在于:包括晶体振荡器、时钟分配电路、
直接数字频率合成器、锁相环;时钟分配电路包括单端时钟分配芯片、单端输入转差分输出时钟缓冲芯片、差分时钟分配芯片、时钟分频器;
晶体振荡器与单端时钟分配芯片连接;单端时钟分配芯片分别与时钟分频器
和单端输入转差分输出时钟缓冲芯片连接;差分时钟分配芯片、单端输入转差分输出时钟缓冲芯片分别与直接数字频率合成器相连;时钟分频器与锁相环相连。
2.根据权利要求1所述的一种S波段相干多频信号源,其特征在于:所述的直接数字频率合成器、锁相环分别设置有独立的屏蔽罩。
3.根据权利要求1所述的一种S波段相干多频信号源,其特征在于:所述的直接数字频率合成器型号为AD9910,锁相环型号为PLL400,晶体振荡器型号为SDH4005C-2,单端时钟分配芯片型号为ICS524,单端输入转差分输出时钟缓冲芯片型号为NB6L11,差分时钟分配芯片型号为NB6N11,时钟分频器型号为ICS558。
4.根据权利要求1所述的一种S波段相干多频信号源,其特征在于:包括两个直接数字频率合成器和两个锁相环。
CN 201220296740 2012-06-25 2012-06-25 一种s波段相干多频信号源 Expired - Fee Related CN202663383U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 201220296740 CN202663383U (zh) 2012-06-25 2012-06-25 一种s波段相干多频信号源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 201220296740 CN202663383U (zh) 2012-06-25 2012-06-25 一种s波段相干多频信号源

Publications (1)

Publication Number Publication Date
CN202663383U true CN202663383U (zh) 2013-01-09

Family

ID=47458257

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 201220296740 Expired - Fee Related CN202663383U (zh) 2012-06-25 2012-06-25 一种s波段相干多频信号源

Country Status (1)

Country Link
CN (1) CN202663383U (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109407057A (zh) * 2018-11-29 2019-03-01 武汉大学 一种s波段测波雷达的信号源
CN111030686A (zh) * 2019-12-23 2020-04-17 北京无线电计量测试研究所 一种低相位噪声中频振荡信号产生电路及方法
CN115250215A (zh) * 2022-06-23 2022-10-28 北京燕山电子设备厂 一种多接口时间基带芯片

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109407057A (zh) * 2018-11-29 2019-03-01 武汉大学 一种s波段测波雷达的信号源
CN109407057B (zh) * 2018-11-29 2023-08-29 武汉大学 一种s波段测波雷达的信号源
CN111030686A (zh) * 2019-12-23 2020-04-17 北京无线电计量测试研究所 一种低相位噪声中频振荡信号产生电路及方法
CN111030686B (zh) * 2019-12-23 2022-05-03 北京无线电计量测试研究所 一种低相位噪声中频振荡信号产生电路及方法
CN115250215A (zh) * 2022-06-23 2022-10-28 北京燕山电子设备厂 一种多接口时间基带芯片
CN115250215B (zh) * 2022-06-23 2024-03-26 北京燕山电子设备厂 一种多接口时间基带芯片

Similar Documents

Publication Publication Date Title
CN204180052U (zh) 一种x波段移频锁相跳频合成器
CN108631809A (zh) 一种多通道数字tr组件
CN101621296B (zh) 一种高速dac的同步方法及装置
CN204633753U (zh) 基于hmc835宽带低相噪低杂散跳频源
CN103762979B (zh) 一种应用于lte信道模拟器的宽带频率源
CN101136631B (zh) 频率合成器及其频率合成方法
CN108023578A (zh) 正交时钟发生装置和通信***发送器
CN202663383U (zh) 一种s波段相干多频信号源
CN107147395B (zh) 一种基于双环频率综合的正交调制器输出dac同步电路
CN108055035A (zh) 一种光电振荡器的宽带频率扩展装置
CN202231696U (zh) 低杂散捷变频频率合成器
CN102420608B (zh) 一种odu频率源发生方法
CN104300975A (zh) 一种小数_整数分频器电路及其实现方法
CN201541235U (zh) 微波信号源模块
CN102340308B (zh) 一种小数分频频率合成器
CN201571017U (zh) 一种混频锁相环防错锁混频电路
CN203457138U (zh) 一种频率综合器
CN204376873U (zh) 用于无线电的频率合成器
CN203219288U (zh) 三级超外差接收机及其本地振荡电路
CN202978895U (zh) 一种低相噪频率合成器
CN202424688U (zh) 一种用于人员安检装置的毫米波宽带捷变频信号源
CN204103898U (zh) 一种频率合成器
CN201479116U (zh) 一种组合跳频源
CN202026299U (zh) 一种频率合成装置
CN202978896U (zh) 组合宽带快速跳频源

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130109

Termination date: 20190625