CN111105749B - 像素电路、像素驱动方法和显示装置 - Google Patents

像素电路、像素驱动方法和显示装置 Download PDF

Info

Publication number
CN111105749B
CN111105749B CN202010039927.1A CN202010039927A CN111105749B CN 111105749 B CN111105749 B CN 111105749B CN 202010039927 A CN202010039927 A CN 202010039927A CN 111105749 B CN111105749 B CN 111105749B
Authority
CN
China
Prior art keywords
control
circuit
electrically connected
light
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010039927.1A
Other languages
English (en)
Other versions
CN111105749A (zh
Inventor
刘伟星
王铁石
秦纬
徐智强
杨军星
滕万鹏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010039927.1A priority Critical patent/CN111105749B/zh
Publication of CN111105749A publication Critical patent/CN111105749A/zh
Application granted granted Critical
Publication of CN111105749B publication Critical patent/CN111105749B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供一种像素电路、像素驱动方法和显示装置。所述像素电路包括发光元件、驱动电路、发光控制电路和保护电路，其中，保护电路与保护端电连接；保护端与发光控制电路的第一端电连接；保护电路用于在发光阶段，在发光控制电路开始控制发光控制电路的第一端与发光控制电路的第二端之间连通时，控制保护端的电位，以使得保护端的电位与发光控制电路的控制端的电位之间的差值的绝对值小于预定差值。本发明解决在现有像素电路中，在发光阶段开始时，电容耦合作用容易导致发光控制晶体管被击穿的问题。

Description

像素电路、像素驱动方法和显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种像素电路、像素驱动方法和显示装置。
背景技术
在现有的OLED(有机发光二极管)像素驱动电路中，由于电流强度直接影响屏幕灰阶，在在工艺过程中由于工艺均一性问题和TFT(薄膜晶体管)长时间工作引起TFT特性漂移，最终引起屏幕亮度灰阶不同，影响显示效果。为解决均一性问题，现有技术中提出了一种OLED像素电路补偿方案，利用电容耦合关系进行阈值电压补偿，避免亮度不均的现象，然而在现有技术中，在发光阶段开始时，电容耦合作用容易导致发光控制晶体管被击穿。
发明内容
本发明的主要目的在于提供一种像素电路、像素驱动方法和显示装置，解决在现有像素电路中，在发光阶段开始时，电容耦合作用容易导致发光控制晶体管被击穿的问题。
为了达到上述目的，本发明提供了一种像素电路，包括发光元件、驱动电路、发光控制电路和保护电路，其中，
所述驱动电路的第一端与电源电压端电连接；所述发光控制电路的控制端与发光控制线电连接；所述驱动电路用于在其控制端的电位的控制下，产生从所述驱动电路的第一端流向所述驱动电路的第二端的驱动电流；
所述保护电路与保护端电连接；
所述发光控制电路的第一端与所述驱动电路的第二端电连接，所述发光控制电路的第二端与所述发光元件的第一极电连接，所述发光元件的第二极与阴极电压端电连接，所述保护端与所述发光控制电路的第二端电连接；或者，所述驱动电路的第二端与所述发光元件的第一极电连接，所述发光控制电路的第一端与所述发光元件的第二极电连接，所述发光控制电路的第二端与所述阴极电压端电连接，所述保护端与所述发光控制电路的第一端电连接；
所述发光控制电路用于在所述发光控制线提供的发光控制信号的控制下，控制所述发光控制电路的第一端与所述发光控制电路的第二端之间连通；
所述保护电路用于在发光阶段，在所述发光控制电路开始控制所述发光控制电路的第一端与所述发光控制电路的第二端之间连通时，控制所述保护端的电位，以使得所述保护端的电位与所述发光控制电路的控制端的电位之间的差值的绝对值小于预定差值。
实施时，当所述发光控制电路的第一端与所述驱动电路的第二端电连接，所述发光控制电路的第二端与所述发光元件的第一极电连接，所述发光元件的第二极与阴极电压端电连接，所述保护端与所述发光控制电路的第二端电连接时，所述保护电路包括保护晶体管；
所述保护晶体管的控制极和所述保护晶体管的第一极都与所述保护端电连接，所述保护晶体管的第二极与第一电压端电连接；
所述保护晶体管为p型晶体管。
实施时，当所述驱动电路的第二端与所述发光元件的第一极电连接，所述发光控制电路的第一端与所述发光元件的第二极电连接，所述发光控制电路的第二端与所述阴极电压端电连接，所述保护端与所述发光控制电路的第一端电连接时，所述保护电路包括保护晶体管；
所述保护晶体管的控制极和所述保护晶体管的第一极都与所述保护端电连接，所述保护晶体管的第二极与第一电压端电连接；
所述保护晶体管为n型晶体管。
实施时，所述驱动电路包括驱动晶体管，所述发光控制电路包括发光控制晶体管；
所述驱动晶体管的控制极为所述驱动电路的控制端，所述驱动晶体管的第一极为所述驱动电路的第一端，所述驱动晶体管的第二极为所述驱动电路的第二端；
所述发光控制晶体管的控制极为所述发光控制电路的控制端，所述发光控制晶体管的第一极为所述发光控制电路的第一端，所述发光控制晶体管的第二极为所述发光控制电路的第二端。
实施时，本发明所述的像素电路还包括存储电容、数据写入电路、补偿控制电路和初始化电路，其中，
所述存储电容的第一端与所述驱动电路的控制端电连接；
所述数据写入电路用于在栅线提供的栅极驱动信号的控制下，控制将数据线上的数据电压写入所述存储电容的第二端；
所述补偿控制电路用于在所述栅极驱动信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第二端之间连通；
所述初始化电路用于在初始化控制线提供的初始化控制信号的控制下，控制将初始化电压提供至所述存储电容的第二端。
实施时，本发明所述的像素电路还包括电压控制电路；
所述电压控制电路用于在电压保持控制线提供的电压保持控制信号的控制下，控制将初始化电压提供至所述存储电容的第二端。
实施时，所述数据写入电路包括数据写入晶体管，所述补偿控制电路包括补偿控制晶体管，所述初始化电路包括初始化晶体管；
所述数据写入晶体管的控制极与所述栅线电连接，所述数据写入晶体管的第一极与所述数据线电连接，所述数据写入晶体管的第二极与所述存储电容的第二端电连接；
所述补偿控制晶体管的控制极与所述栅线电连接，所述补偿控制晶体管的第一极与所述驱动电路的控制端电连接，所述补偿控制晶体管的第二极与所述存储电容的第二端电连接；
所述初始化晶体管的控制极与所述初始化控制线电连接，所述初始化晶体管的第一极与初始化电压线电连接，所述初始化晶体管的第二极与所述存储电容的第二端电连接；所述初始化电压线用于提供所述初始化电压。
实施时，所述电压控制电路包括电压控制晶体管；
所述电压控制晶体管的控制极与所述电压保持控制线电连接，所述电压控制晶体管的第一极与初始化电压线电连接，所述电压控制晶体管的第二极与所述存储电容的第二端电连接。
实施时，本发明所述的像素电路还包括第一存储电容、第二存储电容、数据写入电路和补偿控制电路；
所述第一存储电容的第一端与所述电源电压端电连接，所述第一存储电容的第二端与所述第二存储电容的第一端电连接，所述第二存储电容的第二端与所述驱动电路的控制端电连接；
所述数据写入电路用于在扫描线提供的扫描信号的控制下，将数据线上的数据电压写入所述第二存储电容的第一端；
所述补偿控制电路用于在补偿控制线提供的补偿控制信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第二端之间连通，并控制所述第二存储电容的第一端与所述阴极电压端连通。
实施时，所述数据写入电路包括数据写入晶体管；
所述数据写入晶体管的栅极与所述扫描线电连接，所述数据写入晶体管的第一极与所述数据线电连接，所述数据写入晶体管的第二极与所述第二存储电容的第一端电连接；
所述补偿控制电路包括第一补偿控制晶体管和第二补偿控制晶体管；
所述第一补偿控制晶体管的控制极与所述补偿控制线电连接，所述第一补偿控制晶体管的第一极与所述驱动电路的控制端电连接，所述第一补偿控制晶体管的第二极与所述驱动电路的第二端电连接；
所述第二补偿控制晶体管的控制极与所述补偿控制线电连接，所述第二补偿控制晶体管的第一极与所述第二存储电容的第一端电连接，所述第一补偿控制晶体管的第二极与所述阴极电压端电连接。
本发明还提供了一种像素驱动方法，用于驱动上述的像素电路，所述像素驱动方法包括：
在发光阶段，驱动电路在其控制端的电位的控制下，产生从所述驱动电路的第一端流向所述驱动电路的第二端的驱动电流，发光控制电路在发光控制线提供的发光控制信号的控制下，控制所述发光控制电路的第一端与所述发光控制电路的第二端之间连通；
保护电路在发光阶段，所述发光控制电路开始控制所述发光控制电路的第一端与所述发光控制电路的第二端之间连通时，控制保护端的电位，以使得保护端的电位与发光控制电路的控制端的电位之间的差值的绝对值小于预定差值。
本发明还提供了一种显示装置，包括上述的像素电路。
与现有技术相比，本发明所述的像素电路、像素驱动方法和显示装置设置了保护电路，所述保护电路在发光阶段，在所述发光控制电路开始控制所述发光控制电路的第一端与所述发光控制电路的第二端之间连通时，控制所述保护端的电位，以使得所述保护端的电位与所述发光控制电路的控制端的电位之间的差值的绝对值小于预定差值，以防止所述发光控制电路包括的发光控制晶体管在发光阶段开始的瞬间不会被击穿。
附图说明
图1是本发明实施例所述的像素电路的结构图；
图2是本发明另一实施例所述的像素电路的结构图；
图3是本发明又一实施例所述的像素电路的结构图；
图4是本发明再一实施例所述的像素电路的结构图；
图5是本发明另一实施例所述的像素电路的结构图；
图6是本发明所述的像素电路的第一具体实施例的电路图；
图7是本发明所述的像素电路的第一具体实施例的工作时序图；
图8A是本发明所述的像素电路的第一具体实施例在初始化阶段S1的工作状态示意图；
图8B是本发明所述的像素电路的第一具体实施例在补偿阶段S2的工作状态示意图；
图8C是本发明所述的像素电路的第一具体实施例在电压保持阶段S3的工作状态示意图；
图8D是本发明所述的像素电路的第一具体实施例在发光阶段S4的工作状态示意图；
图9是本发明所述的像素电路的第二具体实施例的电路图；
图10是本发明所述的像素电路的第二具体实施例的工作时序图；
图11A是本发明所述的像素电路的第二具体实施例在初始化阶段S1的工作状态示意图；
图11B是本发明所述的像素电路的第二具体实施例在补偿阶段S2的工作状态示意图；
图11C是本发明所述的像素电路的第二具体实施例在电压保持阶段S3的工作状态示意图；
图11D是本发明所述的像素电路的第二具体实施例在发光阶段S4的工作状态示意图；
图12是本发明所述的像素电路的第三具体实施例的电路图；
图13是本发明所述的像素电路的第三具体实施例的工作时序图；
图14A是本发明所述的像素电路的第三具体实施例在初始化阶段S1的工作状态示意图；
图14B是本发明所述的像素电路的第三具体实施例在补偿阶段S2的工作状态示意图；
图14C是本发明所述的像素电路的第三具体实施例在数据写入阶段S0的工作状态示意图；
图14D是本发明所述的像素电路的第三具体实施例在发光阶段S4的工作状态示意图；
图15A是当数据电压Vdata等于-2V时，在本发明所述的像素电路的第一具体实施例中，保护端p的电压Vp和时间t之间的对应关系示意图；
图15B是当数据电压Vdata等于-2V时，在现有的像素电路中，保护端p的电压Vp和时间t之间的对应关系示意图；
图15C是当数据电压Vdata等于-1.5V时，在本发明所述的像素电路的第一具体实施例中，保护端p的电压Vp和时间t之间的对应关系示意图；
图15D是当数据电压Vdata等于-1.5V时，在现有的像素电路中，保护端p的电压Vp和时间t之间的对应关系示意图；
图15E是当数据电压Vdata等于-1V时，在本发明所述的像素电路的第一具体实施例中，保护端p的电压Vp和时间t之间的对应关系示意图；
图15F是当数据电压Vdata等于-1V时，在现有的像素电路中，保护端p的电压Vp和时间t之间的对应关系示意图；
图16A是当数据电压Vdata等于-2V时，在本发明所述的像素电路的第二具体实施例中，保护端p的电压Vp和时间t之间的对应关系示意图；
图16B是当数据电压Vdata等于-2V时，在现有的像素电路中，保护端p的电压Vp和时间t之间的对应关系示意图；
图16C是当数据电压Vdata等于-1.5V时，在本发明所述的像素电路的第二具体实施例中，保护端p的电压Vp和时间t之间的对应关系示意图；
图16D是当数据电压Vdata等于-1.5V时，在现有的像素电路中，保护端p的电压Vp和时间t之间的对应关系示意图；
图16E是当数据电压Vdata等于-1V时，在本发明所述的像素电路的第二具体实施例中，保护端p的电压Vp和时间t之间的对应关系示意图；
图16F是当数据电压Vdata等于-1V时，在现有的像素电路中，保护端p的电压Vp和时间t之间的对应关系示意图。
图17A是当数据电压Vdata等于5V时，在本发明所述的像素电路的第三具体实施例中，保护端p的电压Vp和时间t之间的对应关系示意图；
图17B是当数据电压Vdata等于5V时，在现有的像素电路中，保护端p的电压Vp和时间t之间的对应关系示意图；
图17C是当数据电压Vdata等于6V时，在本发明所述的像素电路的第三具体实施例中，保护端p的电压Vp和时间t之间的对应关系示意图；
图17D是当数据电压Vdata等于6V时，在现有的像素电路中，保护端p的电压Vp和时间t之间的对应关系示意图；
图17E是当数据电压Vdata等于7V时，在本发明所述的像素电路的第三具体实施例中，保护端p的电压Vp和时间t之间的对应关系示意图；
图17F是当数据电压Vdata等于7V时，在现有的像素电路中，保护端p的电压Vp和时间t之间的对应关系示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明所有实施例中采用的晶体管均可以为三极管、薄膜晶体管或场效应管或其他特性相同的器件。在本发明实施例中，为区分晶体管除控制极之外的两极，将其中一极称为第一极，另一极称为第二极。
在实际操作时，当所述晶体管为三极管时，所述控制极可以为基极，所述第一极可以为集电极，所述第二极可以发射极；或者，所述控制极可以为基极，所述第一极可以为发射极，所述第二极可以集电极。
在实际操作时，当所述晶体管为薄膜晶体管或场效应管时，所述控制极可以为栅极，所述第一极可以为漏极，所述第二极可以为源极；或者，所述控制极可以为栅极，所述第一极可以为源极，所述第二极可以为漏极。
本发明实施例所述的像素电路包括发光元件、驱动电路、发光控制电路和保护电路，其中，
所述驱动电路的第一端与电源电压端电连接；所述发光控制电路的控制端与发光控制线电连接；所述驱动电路用于在其控制端的电位的控制下，产生从所述驱动电路的第一端流向所述驱动电路的第二端的驱动电流；
所述保护电路与保护端电连接；
所述发光控制电路的第一端与所述驱动电路的第二端电连接，所述发光控制电路的第二端与所述发光元件的第一极电连接，所述发光元件的第二极与阴极电压端电连接，所述保护端与所述发光控制电路的第二端电连接；或者，所述驱动电路的第二端与所述发光元件的第一极电连接，所述发光控制电路的第一端与所述发光元件的第二极电连接，所述发光控制电路的第二端与所述阴极电压端电连接，所述保护端与所述发光控制电路的第一端电连接；
所述发光控制电路用于在所述发光控制线提供的发光控制信号的控制下，控制所述发光控制电路的第一端与所述发光控制电路的第二端之间连通；
所述保护电路用于在发光阶段，在所述发光控制电路开始控制所述发光控制电路的第一端与所述发光控制电路的第二端之间连通时，控制所述保护端的电位，以使得所述保护端的电位与所述发光控制电路的控制端的电位之间的差值的绝对值小于预定差值。
本发明实施例所述的像素电路设置了保护电路，所述保护电路用于在发光阶段，在所述发光控制电路开始控制所述发光控制电路的第一端与所述发光控制电路的第二端之间连通时，控制所述保护端的电位，以使得所述保护端的电位与所述发光控制电路的控制端的电位之间的差值的绝对值小于预定差值，以防止所述发光控制电路包括的发光控制晶体管在发光阶段开始的瞬间不会被击穿。
在具体实施时，所述发光元件可以为有机发光二极管，所述发光元件的第一极可以为有机发光二极管的阳极，所述发光元件的第二极可以为有机发光二极管的阴极，但不以此为限。
如图1所示，本发明实施例所述的像素电路包括发光元件EL、驱动电路11、发光控制电路12和保护电路13，其中，
所述驱动电路11的第一端与电源电压端电连接；所述发光控制电路12的控制端与发光控制线EM(n)电连接；所述驱动电路11用于在其控制端的电位的控制下，产生从所述驱动电路11的第一端流向所述驱动电路11的第二端的驱动电流；所述电源电压端用于提供电源电压VDD；
所述保护电路13与保护端p电连接；
所述发光控制电路12的第一端与所述驱动电路11的第二端电连接，所述发光控制电路12的第二端与所述发光元件EL的第一极电连接，所述发光元件EL的第二极与阴极电压端电连接，所述保护端p与所述发光控制电路12的第二端电连接；所述阴极电压端用于提供阴极电压VSS；
所述发光控制电路12用于在所述发光控制线EM(n)提供的发光控制信号的控制下，控制所述发光控制电路12的第一端与所述发光控制电路12的第二端之间连通；
所述保护电路13用于在发光阶段，在所述发光控制电路12开始控制所述发光控制电路12的第一端与所述发光控制电路12的第二端之间连通时，控制所述保护端p的电位，以使得所述保护端p的电位与所述发光控制电路12的控制端的电位之间的差值的绝对值小于预定差值。
在本发明如图1所示的像素电路的实施例中，在发光阶段开始时，当所述发光控制电路12导通驱动电路11的第二端与发光元件EL的第一极之间的连接时，保护端p的电位被耦合下拉，则所述发光控制晶体管可能会被击穿，此时保护电路13向保护端p提供一个相对较高的电压，以防止所述发光控制晶体管被击穿。
在本发明如图1所示的像素电路的实施例中，所述保护电路13可以包括保护晶体管，所述保护晶体管的控制极和所述保护晶体管的第一极都与所述保护端电连接，所述保护晶体管的第二极与第一电压端电连接，所述保护晶体管为p型晶体管。
根据一种具体实施方式，当所述发光控制电路的第一端与所述驱动电路的第二端电连接，所述发光控制电路的第二端与所述发光元件的第一极电连接，所述发光元件的第二极与阴极电压端电连接，所述保护端与所述发光控制电路的第二端电连接时，所述保护电路包括保护晶体管；
所述保护晶体管的控制极和所述保护晶体管的第一极都与所述保护端电连接，所述保护晶体管的第二极与第一电压端电连接；
所述保护晶体管为p型晶体管。
如图2所示，本发明实施例所述的像素电路可以包括发光元件EL、驱动电路11、发光控制电路12和保护电路13，其中，
所述驱动电路11的第一端与电源电压端电连接；所述发光控制电路12的控制端与发光控制线EM(n)电连接；所述驱动电路11用于在其控制端的电位的控制下，产生从所述驱动电路11的第一端流向所述驱动电路11的第二端的驱动电流；所述电源电压端用于提供电源电压VDD；
所述保护电路13与保护端p电连接；
所述驱动电路11的第二端与所述发光元件EL的第一极电连接，所述发光控制电路12的第一端与所述发光元件EL的第二极电连接，所述发光控制电路12的第二端与所述阴极电压端电连接，所述保护端p与所述发光控制电路12的第一端电连接；所述阴极电压端用于提供阴极电压VSS；
所述发光控制电路12用于在所述发光控制线EM(n)提供的发光控制信号的控制下，控制所述发光控制电路12的第一端与所述发光控制电路12的第二端之间连通；
所述保护电路13用于在发光阶段，在所述发光控制电路12开始控制所述发光控制电路12的第一端与所述发光控制电路12的第二端之间连通时，控制所述保护端p的电位，以使得所述保护端p的电位与所述发光控制电路12的控制端的电位之间的差值的绝对值小于预定差值。
在本发明如图2所示的像素电路的实施例中，在发光阶段开始时，当所述发光控制电路12导通发光元件EL的第二极与阴极电压端之间的连接时，保护端p的电位被耦合上拉，则所述发光控制晶体管可能会被击穿，此时保护电路13向保护端p提供一个相对较低的电压，以防止所述发光控制晶体管被击穿。
在本发明如图2所示的像素电路的实施例中，所述保护电路13可以包括保护晶体管，所述保护晶体管的控制极和所述保护晶体管的第一极都与所述保护端电连接，所述保护晶体管的第二极与第一电压端电连接，所述保护晶体管为n型晶体管。
根据另一种具体实施方式，当所述驱动电路的第二端与所述发光元件的第一极电连接，所述发光控制电路的第一端与所述发光元件的第二极电连接，所述发光控制电路的第二端与所述阴极电压端电连接，所述保护端与所述发光控制电路的第一端电连接时，所述保护电路包括保护晶体管；
所述保护晶体管的控制极和所述保护晶体管的第一极都与所述保护端电连接，所述保护晶体管的第二极与第一电压端电连接；
所述保护晶体管为n型晶体管。
具体的，所述驱动电路可以包括驱动晶体管，所述发光控制电路可以包括发光控制晶体管；
所述驱动晶体管的控制极为所述驱动电路的控制端，所述驱动晶体管的第一极为所述驱动电路的第一端，所述驱动晶体管的第二极为所述驱动电路的第二端；
所述发光控制晶体管的控制极为所述发光控制电路的控制端，所述发光控制晶体管的第一极为所述发光控制电路的第一端，所述发光控制晶体管的第二极为所述发光控制电路的第二端。
根据一种具体实施方式，本发明实施例所述的像素电路还包括存储电容、数据写入电路、补偿控制电路和初始化电路，其中，
所述存储电容的第一端与所述驱动电路的控制端电连接；
所述数据写入电路用于在栅线提供的栅极驱动信号的控制下，控制将数据线上的数据电压写入所述存储电容的第二端；
所述补偿控制电路用于在所述栅极驱动信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第二端之间连通；
所述初始化电路用于在初始化控制线提供的初始化控制信号的控制下，控制将初始化电压提供至所述存储电容的第二端。
具体的，本发明实施例所述的像素电路还包括电压控制电路；
所述电压控制电路用于在电压保持控制线提供的电压保持控制信号的控制下，控制将初始化电压提供至所述存储电容的第二端。
在具体实施时，所述像素电路还可以包括存储电容、数据写入电路、补偿控制电路、初始化电路和电压控制电路；显示周期可以包括依次设置的初始化阶段、补偿阶段、电压保持阶段和发光阶段；
在初始化阶段，初始化电路在初始化控制信号的控制下，将初始化电压提供至存储电容的第二端，以对存储电容进行复位，防止残留于存储电容的第二端的上一帧画面显示时间的电压影响本次显示；
在补偿阶段，数据写入电路在栅极驱动信号的控制下，控制将数据电压写入存储电容的第二端，补偿控制电路在栅极驱动信号的控制系下，控制驱动电路的控制端与驱动电路的第二端之间连通，以进行数据写入和阈值电压补偿；
在电压保持阶段，电压控制电路在电压保持控制信号的控制下，控制将初始化电压提供至存储电容的第二端，以相应改变驱动电路的控制端的电位；
在发光阶段，发光控制电路导通其第一端与该发光控制电路的第二端之间的连接，驱动电路驱动发光元件发光；
在发光阶段开始的瞬间，所述保护电路控制所述保护端p的电位，以使得所述保护端p的电位与所述发光控制电路12的控制端的电位之间的差值的绝对值小于预定差值；
在发光阶段，当所述驱动电路驱动发光元件发光时，所述保护电路包括的保护晶体管关断。
如图3所示，在图1所示的像素电路的实施例的基础上，本发明实施例所述的像素电路还可以包括存储电容Cst、数据写入电路14、补偿控制电路15、初始化电路16和电压控制电路17，其中，
所述存储电容Cst的第一端与所述驱动电路11的控制端电连接；
所述数据写入电路14分别与栅线G(n)、数据线Data和所述存储电容Cst的第二端电连接，用于在栅线G(n)提供的栅极驱动信号的控制下，控制将数据线Data上的数据电压写入所述存储电容Cst的第二端；
所述补偿控制电路15分别与所述栅线G(n)、所述驱动电路11的控制端和所述驱动电路11的第二端电连接，用于在所述栅极驱动信号的控制下，控制所述驱动电路11的控制端与所述驱动电路11的第二端之间连通；
所述初始化电路16分别与初始化控制线G(n-1)、初始化电压线和所述存储电容Cst的第二端电连接，用于在初始化控制线G(n-1)提供的初始化控制信号的控制下，控制将初始化电压Vint提供至所述存储电容Cst的第二端；所述初始化电压线用于提供所述初始化电压Vint；
所述电压控制电路17分别与电压保持控制线G(n+1)、所述初始化电压线和所述存储电容Cst的第二端，用于在电压保持控制线G(n+1)提供的电压保持控制信号的控制下，控制将初始化电压Vint提供至所述存储电容Cst的第二端。
本发明如图3所示的像素电路的实施例在工作时，显示周期可以包括依次设置的初始化阶段、补偿阶段、电压保持阶段和发光阶段；
在初始化阶段，初始化电路16在初始化控制信号的控制下，将初始化电压提供至存储电容Cst的第二端，以对存储电容Cst进行复位，防止残留于存储电容Cst的第二端的上一帧画面显示时间的电压影响本次显示；
在补偿阶段，数据写入电路14在栅极驱动信号的控制下，控制将数据电压写入存储电容Cst的第二端，补偿控制电路15在栅极驱动信号的控制系下，控制驱动电路11的控制端与驱动电路11的第二端之间连通，以进行数据写入和阈值电压补偿；
在电压保持阶段，电压控制电路17在电压保持控制信号的控制下，控制将初始化电压Vint提供至存储电容Cst的第二端，以相应改变驱动电路11的控制端的电位；
在发光阶段，发光控制电路12在发光控制信号的控制下，导通驱动电路11的第二端与发光元件EL的第一极之间的连接，驱动电路11驱动发光元件EL发光；
在发光阶段开始的瞬间，所述保护电路控制所述保护端p的电位，以使得所述保护端p的电位与所述发光控制电路12的控制端的电位之间的差值的绝对值小于预定差值，以防止所述发光控制电路12包括的发光控制晶体管被击穿；
在发光阶段，当所述驱动电路11驱动发光元件发光时，所述保护电路13包括的保护晶体管关断。
如图4所示，在图2所示的像素电路的实施例的基础上，本发明实施例所述的像素电路还可以包括存储电容Cst、数据写入电路14、补偿控制电路15、初始化电路16和电压控制电路17，其中，
所述存储电容Cst的第一端与所述驱动电路11的控制端电连接；
所述数据写入电路14分别与栅线G(n)、数据线Data和所述存储电容Cst的第二端电连接，用于在栅线G(n)提供的栅极驱动信号的控制下，控制将数据线Data上的数据电压写入所述存储电容Cst的第二端；
所述补偿控制电路15分别与所述栅线G(n)、所述驱动电路11的控制端和所述驱动电路11的第二端电连接，用于在所述栅极驱动信号的控制下，控制所述驱动电路11的控制端与所述驱动电路11的第二端之间连通；
所述初始化电路16分别与初始化控制线G(n-1)、初始化电压线和所述存储电容Cst的第二端电连接，用于在初始化控制线G(n-1)提供的初始化控制信号的控制下，控制将初始化电压Vint提供至所述存储电容Cst的第二端；所述初始化电压线用于提供所述初始化电压Vint；
所述电压控制电路17分别与电压保持控制线G(n+1)、所述初始化电压线和所述存储电容Cst的第二端，用于在电压保持控制线G(n+1)提供的电压保持控制信号的控制下，控制将初始化电压Vint提供至所述存储电容Cst的第二端。
本发明如图4所示的像素电路的实施例在工作时，显示周期可以包括依次设置的初始化阶段、补偿阶段、电压保持阶段和发光阶段；
在初始化阶段，初始化电路16在初始化控制信号的控制下，将初始化电压提供至存储电容Cst的第二端，以对存储电容Cst进行复位，防止残留于存储电容Cst的第二端的上一帧画面显示时间的电压影响本次显示；
在补偿阶段，数据写入电路14在栅极驱动信号的控制下，控制将数据电压写入存储电容Cst的第二端，补偿控制电路15在栅极驱动信号的控制系下，控制驱动电路11的控制端与驱动电路11的第二端之间连通，以进行数据写入和阈值电压补偿；
在电压保持阶段，电压控制电路17在电压保持控制信号的控制下，控制将初始化电压Vint提供至存储电容Cst的第二端，以相应改变驱动电路11的控制端的电位；
在发光阶段，发光控制电路12在发光控制信号的控制下，导通发光元件EL的第二极与阴极电压端之间的连接，驱动电路11驱动发光元件EL发光；
在发光阶段开始的瞬间，所述保护电路控制所述保护端p的电位，以使得所述保护端p的电位与所述发光控制电路12的控制端的电位之间的差值的绝对值小于预定差值，以防止所述发光控制电路12包括的发光控制晶体管被击穿；
在发光阶段，当所述驱动电路11驱动发光元件发光时，所述保护电路13包括的保护晶体管关断。
具体的，所述数据写入电路可以包括数据写入晶体管，所述补偿控制电路包括补偿控制晶体管，所述初始化电路包括初始化晶体管；
所述数据写入晶体管的控制极与所述栅线电连接，所述数据写入晶体管的第一极与所述数据线电连接，所述数据写入晶体管的第二极与所述存储电容的第二端电连接；
所述补偿控制晶体管的控制极与所述栅线电连接，所述补偿控制晶体管的第一极与所述驱动电路的控制端电连接，所述补偿控制晶体管的第二极与所述存储电容的第二端电连接；
所述初始化晶体管的控制极与所述初始化控制线电连接，所述初始化晶体管的第一极与初始化电压线电连接，所述初始化晶体管的第二极与所述存储电容的第二端电连接；所述初始化电压线用于提供所述初始化电压。
具体的，所述电压控制电路可以包括电压控制晶体管；
所述电压控制晶体管的控制极与所述电压保持控制线电连接，所述电压控制晶体管的第一极与初始化电压线电连接，所述电压控制晶体管的第二极与所述存储电容的第二端电连接。
根据另一种具体实施方式，本发明所述的像素电路还包括第一存储电容、第二存储电容、数据写入电路和补偿控制电路；
所述第一存储电容的第一端与所述电源电压端电连接，所述第一存储电容的第二端与所述第二存储电容的第一端电连接，所述第二存储电容的第二端与所述驱动电路的控制端电连接；
所述数据写入电路用于在扫描线提供的扫描信号的控制下，将数据线上的数据电压写入所述第二存储电容的第一端；
所述补偿控制电路用于在补偿控制线提供的补偿控制信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第二端之间连通，并控制所述第二存储电容的第一端与所述阴极电压端连通。
如图5所示，在图1所示的像素电路的实施例的基础上，本发明所述的像素电路还可以包括第一存储电容Cst1、第二存储电容Cst2、数据写入电路14和补偿控制电路15；
所述第一存储电容Cst1的第一端与所述电源电压端电连接，所述第一存储电容Cst1的第二端与所述第二存储电容Cst2的第一端电连接，所述第二存储电容Cst2的第二端与所述驱动电路11的控制端电连接；所述电源电压端用于提供电源电压VDD；
所述数据写入电路14分别与扫描线SCAN(n)、数据线Data和所述第二存储电容Cst2的第一端电连接，用于在扫描线SCAN(n)提供的扫描信号的控制下，将数据线Data上的数据电压写入所述第二存储电容Cst2的第一端；
所述补偿控制电路15分别与补偿控制线SCAN(n-1)、所述驱动电路11的控制端、所述驱动电路11的第二端、所述第二存储电容Cst2的第一端和阴极电压端电连接，用于在补偿控制线SCAN(n-1)提供的补偿控制信号的控制下，控制所述驱动电路11的控制端与所述驱动电路11的第二端之间连通，并控制所述第二存储电容Cst2的第一端与所述阴极电压端连通；所述阴极电压端用于提供阴极电压VSS。
在图5中，节点b为与Cst2的第一端连接的节点，节点c为与Cst2的第二端连接的节点。
并在图5所示的实施例中，所述发光元件EL为有机发光二极管。
在本发明实施例中，所述扫描线可以与所述栅线相同，但不以此为限。
本发明如图5所示的像素电路的实施例在工作时，显示周期可以包括依次设置的初始化阶段、补偿阶段、数据写入阶段和发光阶段；
在初始化阶段，补偿控制电路15在补偿控制线SCAN(n-1)的控制下，控制Cst2的第一端接入阴极单元VSS，并控制驱动电路11的控制端与驱动电路11的第二端之间连通，使得节点b的电位复位至VSS，发光控制电路12在发光控制线EM(n)提供的发光控制信号的控制下，控制所述驱动电路11的第二端与所述发光元件EL的第一极之间连通，使得节点c的电位变为VSS+Voled；其中，Voled为发光元件EL的阈值电压；
在补偿阶段，补偿控制电路15在补偿控制线SCAN(n-1)提供的补偿控制信号的控制下，控制Cst2的第一端接入阴极单元VSS，并控制驱动电路11的控制端与驱动电路11的第二端之间连通，使得所述驱动电路11导通其第一端与该驱动电路11的第二端之间的连接，电流通过驱动电路11和所述补偿控制电路15为第二存储电容Cst2进行充电，直至所述驱动电路11断开其第一端与该驱动电路11的第二端之间的连接，此时，节点c的电位变为VDD+Vth，Vth为所述驱动电路11包括的驱动晶体管的阈值电压；
在数据写入阶段，数据线Data提供数据电压Vdata，数据写入电路14在扫描线SCAN(n)提供的扫描信号的控制下，将数据线Data上的数据电压Vdata写入节点b，节点b的电压变为Vdata，节点c的电位跳变为VDD+Vth+(Vdata-VSS)；
在发光阶段，在发光控制线EM(n)提供的发光控制信号的控制下，控制导通驱动电路11的第二端与发光元件EL的第一极之间的连接，此时节点b的电位和节点c的电位与一致，使得驱动电路11产生的驱动发光元件EL发光的驱动电流与Vth无关，使得发光元件EL显示稳定，解决了亮度不均匀和不稳定的问题；其中，Vth为驱动晶体管的阈值电压；
并且，在发光阶段，当发光控制电路11刚导通时，保护端p的电位被耦合下拉，保护电路13控制所述保护端p的电位，以使得所述保护端p的电位与所述发光控制电路12的控制端的电位之间的差值的绝对值小于预定差值，以防止所述发光控制电路12包括的发光控制晶体管被击穿；
在发光阶段，当发光元件EL发光时，保护端p的电位会被拉高，保护电路13停止控制保护端p的电位。
具体的，所述数据写入电路可以包括数据写入晶体管；
所述数据写入晶体管的栅极与所述扫描线电连接，所述数据写入晶体管的第一极与所述数据线电连接，所述数据写入晶体管的第二极与所述第二存储电容的第一端电连接；
所述补偿控制电路包括第一补偿控制晶体管和第二补偿控制晶体管；
所述第一补偿控制晶体管的控制极与所述补偿控制线电连接，所述第一补偿控制晶体管的第一极与所述驱动电路的控制端电连接，所述第一补偿控制晶体管的第二极与所述驱动电路的第二端电连接；
所述第二补偿控制晶体管的控制极与所述补偿控制线电连接，所述第二补偿控制晶体管的第一极与所述第二存储电容的第一端电连接，所述第一补偿控制晶体管的第二极与所述阴极电压端电连接。
下面通过三个具体实施例来说明本发明所述的像素电路。
如图6所示，在图3所示的像素电路的实施例的基础上，在本发明所述的像素电路的第一具体实施例中，
所述驱动电路包括驱动晶体管T2，所述发光控制电路包括发光控制晶体管T4；所述保护电路包括保护晶体管T7；所述数据写入电路包括数据写入晶体管T1，所述补偿控制电路包括补偿控制晶体管T3，所述初始化电路包括初始化晶体管T6；所述电压控制电路包括电压控制晶体管T5；发光元件为有机发光二极管OLED；
Cst的第一端与节点g电连接，Cst的第二端与节点m电连接；
T2的栅极与Cst的第一端电连接，T2的源极与电源电压端电连接，T2的漏极与T4的源极电连接；所述电源电压端用于提供电源电压VDD；
T1的栅极与栅线G(n)电连接，T1的源极与数据线Data电连接，T1的漏极与Cst的第二端电连接；
T3的栅极与栅线G(n)电连接，T3的源极与T2的栅极电连接，T3的漏极与T2的漏极电连接；
T4的栅极与发光控制线EM(n)电连接，T4的源极与T2的漏极电连接，T4的漏极与OLED的阳极电连接；OLED的阴极与阴极电压端电连接；所述阴极电压端用于提供阴极电压VSS；
T5的栅极与电压保持控制线G(n+1)电连接，T5的源极与Cst的第二端电连接，T5的漏极与初始化电压线电连接；所述初始化电压线用于提供初始化电压Vint；
T6的栅极与初始化控制线G(n-1)电连接，T6的源极与Cst的第二端电连接，T6的漏极与初始化电压线电连接；
T7的栅极和T7的漏极都与保护端p电连接，保护端p与OLED的阳极电连接；
T7的源极与第一电压端电连接，第一电压端提供第一电压Vcc。
在本发明所述的像素电路的第一具体实施例中，Vcc可以等于0V，VSS和Vint都可以等于-2.3V，VDD可以为4.6V，但不以此为限。
在本发明所述的像素电路的第一具体实施例中，所有的晶体管都为p型薄膜晶体管，但不以此为限。
本发明所述的像素电路的第一具体实施例在工作时，显示周期包括依次设置初始化阶段S1、补偿阶段S2、电压保持阶段S3和发光阶段S4；
在初始化阶段S1，G(n-1)提供低电平，G(n)、G(n+1)和EM(n)都提供高电平，T6打开，以将节点m的电位初始化为Vint，对Cst进行复位；
在补偿阶段S2，G(n)提供低电平，G(n-1)、G(n+1)和EM(n)都提供高电平，Data提供数据电压Vdata，T1和T3都打开，其他晶体管都关断，节点m的电位Vm为Vdata，T2先导通，VDD通过导通的T2为Cst充电，以提升Vg，直至T2关断，节点g的电位Vg为VDD+Vth，其中，Vth为T2的阈值电压；
在电压保持阶段S3，G(n+1)提供低电平，G(n)、G(n-1)和EM(n)都提供高电平，T5打开，使得Vm跳变为Vint，T2的栅极电位也跟着跳变为VDD+Vth-(Vdata-Vint)；
在发光阶段S4，EM(n)提供低电平，G(n+1)、G(n)和G(n-1)都提供高电平，T5打开，Vg为VDD+Vth-(Vdata-Vint)，此时，T2处于饱和状态，T2的栅源电压Vgs＝VDD+Vth-(Vdata-Vint)-VDD＝Vth-Vdata+Vint，T2驱动OLED发光的驱动电流Ioled如下：
Ioled＝K(Vgs-Vth)2＝K(Vth-Vdata+Vint-Vth)2＝K(Vint-Vdata)2；
K为与工艺设计有关的常数；
可以看到，Ioled与T2的阈值电压无关，使得OLED显示稳定，解决了亮度不均匀和不稳定的问题；
在发光阶段S4，当T4开始打开时，保护端p的电位有向下耦合作用，可能会导致T4的击穿，基于此，提供了T7用于保护T4，由于T7的栅极电压下降，则会打开T7，此时Vcc会将保护端p的电位拉高，防止T4击穿；
在发光阶段S4，当OLED发光时，T7的栅极电压为高电平，T7关闭。
如图6所示，在图3所示的像素电路的实施例的基础上，在本发明所述的像素电路的第一具体实施例中，
所述驱动电路11包括驱动晶体管T2，所述发光控制电路12包括发光控制晶体管T4；所述保护电路13包括保护晶体管T7；所述数据写入电路14包括数据写入晶体管T1，所述补偿控制电路15包括补偿控制晶体管T3，所述初始化电路16包括初始化晶体管T6；所述电压控制电路17包括电压控制晶体管T5；发光元件为有机发光二极管OLED；
Cst的第一端与节点g电连接，Cst的第二端与节点m电连接；
T2的栅极与Cst的第一端电连接，T2的源极与电源电压端电连接，T2的漏极与T4的源极电连接；所述电源电压端用于提供电源电压VDD；
T1的栅极与栅线G(n)电连接，T1的源极与数据线Data电连接，T1的漏极与Cst的第二端电连接；
T3的栅极与栅线G(n)电连接，T3的源极与T2的栅极电连接，T3的漏极与T2的漏极电连接；
T4的栅极与发光控制线EM(n)电连接，T4的源极与T2的漏极电连接，T4的漏极与OLED的阳极电连接；OLED的阴极与阴极电压端电连接；所述阴极电压端用于提供阴极电压VSS；
T5的栅极与电压保持控制线G(n+1)电连接，T5的源极与Cst的第二端电连接，T5的漏极与初始化电压线电连接；所述初始化电压线用于提供初始化电压Vint；
T6的栅极与初始化控制线G(n-1)电连接，T6的源极与Cst的第二端电连接，T6的漏极与初始化电压线电连接；
T7的栅极和T7的漏极都与保护端p电连接，保护端p与OLED的阳极电连接；
T7的源极与第一电压端电连接，第一电压端提供第一电压Vcc。
在本发明所述的像素电路的第一具体实施例中，Vcc可以等于0V，VSS和Vint都可以等于-2.3V，VDD可以为4.6V，但不以此为限。
在本发明所述的像素电路的第一具体实施例中，所有的晶体管都为p型薄膜晶体管，但不以此为限。
本发明所述的像素电路的第一具体实施例在工作时，如图7所示，显示周期包括依次设置初始化阶段S1、补偿阶段S2、电压保持阶段S3和发光阶段S4；
在初始化阶段S1，G(n-1)提供低电平，G(n)、G(n+1)和EM(n)都提供高电平，如图8A所示，T6打开，以将节点m的电位初始化为Vint，对Cst进行复位；
在补偿阶段S2，G(n)提供低电平，G(n-1)、G(n+1)和EM(n)都提供高电平，Data提供数据电压Vdata，如图8B所示，T1和T3都打开，其他晶体管都关断，节点m的电位Vm为Vdata，T2先导通，VDD通过导通的T2为Cst充电，以提升Vg，直至T2关断，节点g的电位Vg为VDD+Vth，其中，Vth为T2的阈值电压；
在电压保持阶段S3，G(n+1)提供低电平，G(n)、G(n-1)和EM(n)都提供高电平，如图8C所示，T5打开，使得Vm跳变为Vint，T2的栅极电位也跟着跳变为VDD+Vth-(Vdata-Vint)；
在发光阶段S4，EM(n)提供低电平，G(n+1)、G(n)和G(n-1)都提供高电平，如图8D所示，T4打开，Vg为VDD+Vth-(Vdata-Vint)，此时，T2处于饱和状态，T2的栅源电压Vgs如下：
Vgs＝VDD+Vth-(Vdata-Vint)-VDD＝Vth-Vdata+Vint；
T2驱动OLED发光的驱动电流Ioled如下：
Ioled＝K(Vgs-Vth)2＝K(Vth-Vdata+Vint-Vth)2＝K(Vint-Vdata)2；
K为与工艺设计有关的常数；
可以看到，Ioled与T2的阈值电压无关，使得OLED显示稳定，解决了亮度不均匀和不稳定的问题；
在发光阶段S4，当T4开始打开时，保护端p的电位有向下耦合作用，可能会导致T4的击穿，基于此，提供了T7用于保护T4，由于T7的栅极电压下降，则会打开T7，此时Vcc会将保护端p的电位拉高，防止T4击穿；
在发光阶段S4，当OLED发光时，T7的栅极电压为高电平，T7关闭。
在图7中，标号为Vgh的为高电平，标号为Vgl的为低电平。
如图9所示，在图4所示的像素电路的实施例的基础上，在本发明所述的像素电路的第二具体实施例中，
所述驱动电路包括驱动晶体管T2，所述发光控制电路包括发光控制晶体管T4；所述保护电路包括保护晶体管T7；所述数据写入电路包括数据写入晶体管T1，所述补偿控制电路包括补偿控制晶体管T3，所述初始化电路包括初始化晶体管T6；所述电压控制电路包括电压控制晶体管T5；发光元件为有机发光二极管OLED；
Cst的第一端与节点g电连接，Cst的第二端与节点m电连接；
T2的栅极与Cst的第一端电连接，T2的源极与电源电压端电连接，T2的漏极与OLED的阳极电连接；所述电源电压端用于提供电源电压VDD；
T1的栅极与栅线G(n)电连接，T1的源极与数据线Data电连接，T1的漏极与Cst的第二端电连接；
T3的栅极与栅线G(n)电连接，T3的源极与T2的栅极电连接，T3的漏极与T2的漏极电连接；
T4的栅极与发光控制线EM(n)电连接，T4的源极与OLED的阴极电连接，T4的漏极与阴极电压端电连接；所述阴极电压端用于提供阴极电压VSS；
T5的栅极与电压保持控制线G(n+1)电连接，T5的源极与Cst的第二端电连接，T5的漏极与初始化电压线电连接；所述初始化电压线用于提供初始化电压Vint；
T6的栅极与初始化控制线G(n-1)电连接，T6的源极与Cst的第二端电连接，T6的漏极与初始化电压线电连接；
T7的栅极和T7的漏极都与保护端p电连接，保护端p与OLED的阴极电连接；
T7的源极与第一电压端电连接，第一电压端提供第一电压Vcc。
在本发明所述的像素电路的第二具体实施例中，Vcc可以等于0V，VSS和Vint都可以等于-2.3V，VDD可以为4.6V，但不以此为限。
在本发明所述的像素电路的第二具体实施例中，T7为n型薄膜晶体管，其他的晶体管都为p型薄膜晶体管，但不以此为限。
在图9中，标号为Vgh的为高电平，标号为Vgl的为低电平。
本发明所述的像素电路的第二具体实施例在工作时，如图10所示，显示周期包括依次设置初始化阶段S1、补偿阶段S2、电压保持阶段S3和发光阶段S4；
在初始化阶段S1，G(n-1)提供低电平，G(n)、G(n+1)和EM(n)都提供高电平，如图11A所示，T6打开，以将节点m的电位初始化为Vint，对Cst进行复位；
在补偿阶段S2，G(n)提供低电平，G(n-1)、G(n+1)和EM(n)都提供高电平，Data提供数据电压Vdata，如图11B所示，T1和T3都打开，其他晶体管都关断，节点m的电位Vm为Vdata，T2先导通，VDD通过导通的T2为Cst充电，以提升Vg，直至T2关断，节点g的电位Vg为VDD+Vth，其中，Vth为T2的阈值电压；
在电压保持阶段S3，G(n+1)提供低电平，G(n)、G(n-1)和EM(n)都提供高电平，如图11C所示，T5打开，使得Vm跳变为Vint，T2的栅极电位也跟着跳变为VDD+Vth-(Vdata-Vint)；
在发光阶段S4，EM(n)提供低电平，G(n+1)、G(n)和G(n-1)都提供高电平，如图11D所示，T4打开，Vg为VDD+Vth-(Vdata-Vint)，此时，T2处于饱和状态，T2的栅源电压Vgs如下：
Vgs＝VDD+Vth-(Vdata-Vint)-VDD＝Vth-Vdata+Vint；
T2驱动OLED发光的驱动电流Ioled如下：
Ioled＝K(Vgs-Vth)2＝K(Vth-Vdata+Vint-Vth)2＝K(Vint-Vdata)2；
K为与工艺设计有关的常数；
可以看到，Ioled与T2的阈值电压无关，使得OLED显示稳定，解决了亮度不均匀和不稳定的问题；
在发光阶段S4，当T4开始打开时，保护端p的电位有向上耦合作用，可能会导致T4的击穿，基于此，提供了T7用于保护T4，由于T7的栅极电压下降，则会打开T7，此时Vcc会将保护端p的电位拉低，防止T4击穿；
在发光阶段S4，当OLED发光时，T7的栅极电压为低电平，T7关闭。
如图12所示，在图5所示的像素电路的实施例的基础上，在本发明所述像素电路的第三具体实施例中，
所述驱动电路包括驱动晶体管T2，所述发光控制电路包括发光控制晶体管T4；所述保护电路包括保护晶体管T7；所述数据写入电路包括数据写入晶体管T1；所述补偿控制电路包括第一补偿控制晶体管T01和第二补偿控制晶体管T02；发光元件为有机发光二极管OLED；
所述第一存储电容Cst1的第一端与所述电源电压端电连接，所述第一存储电容Cst1的第二端与所述第二存储电容Cst2的第一端电连接，所述第二存储电容Cst2的第二端与所述驱动电路11的控制端电连接；
所述数据写入晶体管T1的栅极与所述扫描线SCAN(n)电连接，所述数据写入晶体管T1的源极与所述数据线Data电连接，所述数据写入晶体管T1的漏极与所述第二存储电容Cst2的第一端电连接；
所述第一补偿控制晶体管T01的栅极与所述补偿控制线SCAN(n-1)电连接，所述第一补偿控制晶体管T01的源极与T2的栅极电连接，所述第一补偿控制晶体管T01的漏极与T2的漏极电连接；
所述第二补偿控制晶体管T02的栅极与所述补偿控制线SCAN(n-1)电连接，所述第二补偿控制晶体管T02的源极与电源电压端电连接，所述第一补偿控制晶体管T02的漏极与Cst2的第一端电连接；所述阴极电压端用于提供阴极电压VSS；
所述驱动晶体管T2的栅极与Cst2的第二端电连接，所述驱动晶体管T2的源极与电源电压端电连接，所述驱动晶体管T2的漏极与发光控制晶体管T4的源极电连接；
所述发光控制晶体管T4的栅极与发光控制线EM(n)电连接，所述发光控制晶体管T4的漏极与OLED的阳极电连接，OLED的阴极与阴极电压端电连接；所述阴极电压端用于提供阴极电压VSS；
T7的栅极和漏极都与OLED的阳极电连接，T7的源极与第一电压端电连接，第一电压端用于提供第一电压Vcc。
在图12中，节点b为与Cst2的第一端连接的节点，节点c为与Cst2的第二端连接的节点
在图12所示的像素电路的第三具体实施例中，所有的晶体管都为p型薄膜晶体管，但不以此为限。
在本发明所述的像素电路的第三具体实施例中，Vcc可以等于0V，VSS和Vint都可以等于-2.3V，VDD可以为5.6V，但不以此为限。
如图13所示，本发明如图12所示的像素电路的第三具体实施例在工作时，显示周期包括依次设置的初始化阶段S1、补偿阶段S2、数据写入阶段S0和发光阶段S4；
在初始化阶段S1，SCAN(n-1)提供低电平，SCAN(n)提供高电平，EM(n)提供低电平，如图14A所示，T02和T01打开，T4打开，T1关闭，节点b的电位复位至VSS，节点C的电位为VSS+Voled，其中，Voled为OLED的阈值电压；
在补偿阶段S2，SCAN(n-1)提供低电平，SCAN(n)提供高电平，EM(n)提供高电平，如图14B所示，T02和T01打开，T1和T4关闭，T2在补偿阶段S2开始时打开，电流通过打开的T2和T01对Cst2进行充电，以提升节点c的电位，直至节点c的电位变为VDD+Vth，T2关断，其中，Vth为T2的阈值电压；
在数据写入阶段S0，SCAN(n)提供低电平，SCAN(n-1)和EM(n)提供高电平，数据线Data提供数据电压Vdata，如图14C所示，T1打开，T02、T01和T4都关断，节点b的电位由VSS变为Vdata，节点c的电位跳变为VDD+Vth+Vdata-VSS；
在发光阶段S4，EM(n)提供低电平，SCAN(n-1)和SCAN(n)都提供高电平，如图14D所示，T2和T4打开，节点b的电位和节点c的电位与数据写入阶段S0一致，此时T2的栅源电压Vgs如下：
Vgs＝VDD+Vth+Vdata-VSS-VDD＝Vdata-VSS+Vth；
T2驱动OLED发光的驱动电流Ioled如下：
Ioled＝K(Vgs-Vth)2＝K(Vth-Vdata+Vint-Vth)2＝K(VSS-Vdata)2；
K为与工艺设计有关的常数；
可以看到，Ioled与T2的阈值电压无关，使得OLED显示稳定，解决了亮度不均匀和不稳定的问题；
在发光阶段S4，当T4开始打开时，保护端p的电位有向下耦合作用，可能会导致T4的击穿，基于此，提供了T7用于保护T4，由于T7的栅极电压下降，则会打开T7，此时Vcc会将保护端p的电位拉高，防止T4击穿；
在发光阶段S4，当OLED发光时，T7的栅极电压为高电平，T7关闭。
在图14A-图14D中，圆圈表示的是相应的晶体管打开。
对本发明所述的像素电路的以上三个具体实施例和现有的像素电路进行模拟，具体如下。
对于本发明所述的像素电路的第一具体实施例和现有的像素电路进行模拟比较如下：
当Vdata等于-2V时，在本发明所述的像素电路的第一具体实施例中，保护端p的电压Vp和时间t之间的对应关系如图15A所示；在现有的像素电路中，保护端p的电压Vp和时间t之间的对应关系如图15B所示；
当Vdata等于-1.5V时，在本发明所述的像素电路的第一具体实施例中，保护端p的电压Vp和时间t之间的对应关系如图15C所示；在现有的像素电路中，保护端p的电压Vp和时间t之间的对应关系如图15D所示；
当Vdata等于-1V时，在本发明所述的像素电路的第一具体实施例中，保护端p的电压Vp和时间t之间的对应关系如图15E所示；在现有的像素电路中，保护端p的电压Vp和时间t之间的对应关系如图15F所示。
对于本发明所述的像素电路的第二具体实施例和现有的像素电路进行模拟比较如下：
当Vdata等于-2V时，在本发明所述的像素电路的第二具体实施例中，保护端p的电压Vp和时间t之间的对应关系如图16A所示；在现有的像素电路中，保护端p的电压Vp和时间t之间的对应关系如图16B所示；
当Vdata等于-1.5V时，在本发明所述的像素电路的第二具体实施例中，保护端p的电压Vp和时间t之间的对应关系如图16C所示；在现有的像素电路中，保护端p的电压Vp和时间t之间的对应关系如图16D所示；
当Vdata等于-1V时，在本发明所述的像素电路的第二具体实施例中，保护端p的电压Vp和时间t之间的对应关系如图16E所示；在现有的像素电路中，保护端p的电压Vp和时间t之间的对应关系如图16F所示。
对于本发明所述的像素电路的第三具体实施例和现有的像素电路进行模拟比较如下：
当Vdata等于5V时，在本发明所述的像素电路的第三具体实施例中，保护端p的电压Vp和时间t之间的对应关系如图17A所示；在现有的像素电路中，保护端p的电压Vp和时间t之间的对应关系如图17B所示；
当Vdata等于6V时，在本发明所述的像素电路的第三具体实施例中，保护端p的电压Vp和时间t之间的对应关系如图17C所示；在现有的像素电路中，保护端p的电压Vp和时间t之间的对应关系如图17D所示；
当Vdata等于7V时，在本发明所述的像素电路的第三具体实施例中，保护端p的电压Vp和时间t之间的对应关系如图17E所示；在现有的像素电路中，保护端p的电压Vp和时间t之间的对应关系如图17F所示。
本发明实施例所述的像素驱动方法，用于驱动上述的像素电路，所述像素驱动方法包括：
在发光阶段，驱动电路在其控制端的电位的控制下，产生从所述驱动电路的第一端流向所述驱动电路的第二端的驱动电流，发光控制电路在发光控制线提供的发光控制信号的控制下，控制所述发光控制电路的第一端与所述发光控制电路的第二端之间连通；
保护电路在发光阶段，在所述发光控制电路开始控制所述发光控制电路的第一端与所述发光控制电路的第二端之间连通时，控制保护端的电位，以使得保护端的电位与发光控制电路的控制端的电位之间的差值的绝对值小于预定差值。
本发明实施例所述的像素驱动方法通过保护电路在发光阶段，在所述发光控制电路开始控制所述发光控制电路的第一端与所述发光控制电路的第二端之间连通时，控制所述保护端的电位，以使得所述保护端的电位与所述发光控制电路的控制端的电位之间的差值的绝对值小于预定差值，以防止所述发光控制电路包括的发光控制晶体管在发光阶段开始的瞬间不会被击穿。
本发明实施例所述的显示装置包括上述的像素电路。
本发明实施例所提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (12)

1.一种像素电路，其特征在于，包括发光元件、驱动电路、发光控制电路和保护电路，其中，
所述驱动电路的第一端与电源电压端电连接；所述发光控制电路的控制端与发光控制线电连接；所述驱动电路用于在其控制端的电位的控制下，产生从所述驱动电路的第一端流向所述驱动电路的第二端的驱动电流；
所述保护电路与保护端电连接；
所述发光控制电路的第一端与所述驱动电路的第二端电连接，所述发光控制电路的第二端与所述发光元件的第一极电连接，所述发光元件的第二极与阴极电压端电连接，所述保护端与所述发光控制电路的第二端电连接；或者，所述驱动电路的第二端与所述发光元件的第一极电连接，所述发光控制电路的第一端与所述发光元件的第二极电连接，所述发光控制电路的第二端与所述阴极电压端电连接，所述保护端与所述发光控制电路的第一端电连接；
所述发光控制电路用于在所述发光控制线提供的发光控制信号的控制下，控制所述发光控制电路的第一端与所述发光控制电路的第二端之间连通；
所述保护电路用于在发光阶段，在所述发光控制电路开始控制所述发光控制电路的第一端与所述发光控制电路的第二端之间连通时，控制所述保护端的电位，以使得所述保护端的电位与所述发光控制电路的控制端的电位之间的差值的绝对值小于预定差值。
2.如权利要求1所述的像素电路，其特征在于，当所述发光控制电路的第一端与所述驱动电路的第二端电连接，所述发光控制电路的第二端与所述发光元件的第一极电连接，所述发光元件的第二极与阴极电压端电连接，所述保护端与所述发光控制电路的第二端电连接时，所述保护电路包括保护晶体管；
所述保护晶体管的控制极和所述保护晶体管的第一极都与所述保护端电连接，所述保护晶体管的第二极与第一电压端电连接；
所述保护晶体管为p型晶体管。
3.如权利要求1所述的像素电路，其特征在于，当所述驱动电路的第二端与所述发光元件的第一极电连接，所述发光控制电路的第一端与所述发光元件的第二极电连接，所述发光控制电路的第二端与所述阴极电压端电连接，所述保护端与所述发光控制电路的第一端电连接时，所述保护电路包括保护晶体管；
所述保护晶体管的控制极和所述保护晶体管的第一极都与所述保护端电连接，所述保护晶体管的第二极与第一电压端电连接；
所述保护晶体管为n型晶体管。
4.如权利要求1所述的像素电路，其特征在于，所述驱动电路包括驱动晶体管，所述发光控制电路包括发光控制晶体管；
所述驱动晶体管的控制极为所述驱动电路的控制端，所述驱动晶体管的第一极为所述驱动电路的第一端，所述驱动晶体管的第二极为所述驱动电路的第二端；
所述发光控制晶体管的控制极为所述发光控制电路的控制端，所述发光控制晶体管的第一极为所述发光控制电路的第一端，所述发光控制晶体管的第二极为所述发光控制电路的第二端。
5.如权利要求1至4中任一权利要求所述的像素电路，其特征在于，还包括存储电容、数据写入电路、补偿控制电路和初始化电路，其中，
所述存储电容的第一端与所述驱动电路的控制端电连接；
所述数据写入电路用于在栅线提供的栅极驱动信号的控制下，控制将数据线上的数据电压写入所述存储电容的第二端；
所述补偿控制电路用于在所述栅极驱动信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第二端之间连通；
所述初始化电路用于在初始化控制线提供的初始化控制信号的控制下，控制将初始化电压提供至所述存储电容的第二端。
6.如权利要求5所述的像素电路，其特征在于，还包括电压控制电路；
所述电压控制电路用于在电压保持控制线提供的电压保持控制信号的控制下，控制将初始化电压提供至所述存储电容的第二端。
7.如权利要求5所述的像素电路，其特征在于，所述数据写入电路包括数据写入晶体管，所述补偿控制电路包括补偿控制晶体管，所述初始化电路包括初始化晶体管；
所述数据写入晶体管的控制极与所述栅线电连接，所述数据写入晶体管的第一极与所述数据线电连接，所述数据写入晶体管的第二极与所述存储电容的第二端电连接；
所述补偿控制晶体管的控制极与所述栅线电连接，所述补偿控制晶体管的第一极与所述驱动电路的控制端电连接，所述补偿控制晶体管的第二极与所述存储电容的第二端电连接；
所述初始化晶体管的控制极与所述初始化控制线电连接，所述初始化晶体管的第一极与初始化电压线电连接，所述初始化晶体管的第二极与所述存储电容的第二端电连接；所述初始化电压线用于提供所述初始化电压。
8.如权利要求6所述的像素电路，其特征在于，所述电压控制电路包括电压控制晶体管；
所述电压控制晶体管的控制极与所述电压保持控制线电连接，所述电压控制晶体管的第一极与初始化电压线电连接，所述电压控制晶体管的第二极与所述存储电容的第二端电连接。
9.如权利要求1至4中任一权利要求所述的像素电路，其特征在于，还包括第一存储电容、第二存储电容、数据写入电路和补偿控制电路；
所述第一存储电容的第一端与所述电源电压端电连接，所述第一存储电容的第二端与所述第二存储电容的第一端电连接，所述第二存储电容的第二端与所述驱动电路的控制端电连接；
所述数据写入电路用于在扫描线提供的扫描信号的控制下，将数据线上的数据电压写入所述第二存储电容的第一端；
所述补偿控制电路用于在补偿控制线提供的补偿控制信号的控制下，控制所述驱动电路的控制端与所述驱动电路的第二端之间连通，并控制所述第二存储电容的第一端与所述阴极电压端连通。
10.如权利要求9所述的像素电路，其特征在于，所述数据写入电路包括数据写入晶体管；
所述数据写入晶体管的栅极与所述扫描线电连接，所述数据写入晶体管的第一极与所述数据线电连接，所述数据写入晶体管的第二极与所述第二存储电容的第一端电连接；
所述补偿控制电路包括第一补偿控制晶体管和第二补偿控制晶体管；
所述第一补偿控制晶体管的控制极与所述补偿控制线电连接，所述第一补偿控制晶体管的第一极与所述驱动电路的控制端电连接，所述第一补偿控制晶体管的第二极与所述驱动电路的第二端电连接；
所述第二补偿控制晶体管的控制极与所述补偿控制线电连接，所述第二补偿控制晶体管的第一极与所述第二存储电容的第一端电连接，所述第一补偿控制晶体管的第二极与所述阴极电压端电连接。
11.一种像素驱动方法，用于驱动如权利要求1至10中任一权利要求所述的像素电路，其特征在于，所述像素驱动方法包括：
在发光阶段，驱动电路在其控制端的电位的控制下，产生从所述驱动电路的第一端流向所述驱动电路的第二端的驱动电流，发光控制电路在发光控制线提供的发光控制信号的控制下，控制所述发光控制电路的第一端与所述发光控制电路的第二端之间连通；
保护电路在发光阶段，所述发光控制电路开始控制所述发光控制电路的第一端与所述发光控制电路的第二端之间连通时，控制保护端的电位，以使得保护端的电位与发光控制电路的控制端的电位之间的差值的绝对值小于预定差值。
12.一种显示装置，其特征在于，包括如权利要求1至10中任一权利要求所述的像素电路。
CN202010039927.1A 2020-01-15 2020-01-15 像素电路、像素驱动方法和显示装置 Active CN111105749B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010039927.1A CN111105749B (zh) 2020-01-15 2020-01-15 像素电路、像素驱动方法和显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010039927.1A CN111105749B (zh) 2020-01-15 2020-01-15 像素电路、像素驱动方法和显示装置

Publications (2)

Publication Number Publication Date
CN111105749A CN111105749A (zh) 2020-05-05
CN111105749B true CN111105749B (zh) 2022-10-25

Family

ID=70426946

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010039927.1A Active CN111105749B (zh) 2020-01-15 2020-01-15 像素电路、像素驱动方法和显示装置

Country Status (1)

Country Link
CN (1) CN111105749B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112233616A (zh) * 2020-10-12 2021-01-15 Oppo广东移动通信有限公司 像素驱动电路及显示设备、驱动方法
CN112908245B (zh) * 2021-02-24 2022-09-23 昆山国显光电有限公司 像素电路及其驱动方法、显示面板
US20240177662A1 (en) * 2021-06-29 2024-05-30 Boe Technology Group Co., Ltd. Array substrate and display device
CN113393806B (zh) * 2021-06-30 2023-01-03 上海天马微电子有限公司 显示面板以及显示装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106448567B (zh) * 2016-12-08 2020-06-05 合肥鑫晟光电科技有限公司 像素驱动电路、驱动方法、像素单元和显示装置
CN106531076B (zh) * 2017-01-12 2019-03-01 京东方科技集团股份有限公司 一种像素电路、显示面板及其驱动方法
CN106652903B (zh) * 2017-03-03 2018-10-23 京东方科技集团股份有限公司 一种oled像素电路及其驱动方法、显示装置
CN109817156A (zh) * 2017-11-20 2019-05-28 上海视涯信息科技有限公司 Oled像素电路及图像显示装置
CN107731169A (zh) * 2017-11-29 2018-02-23 京东方科技集团股份有限公司 一种oled像素电路及其驱动方法、显示装置
CN110164363B (zh) * 2018-06-27 2021-06-22 上海视欧光电科技有限公司 一种有机发光显示装置的像素电路及其驱动方法
CN109448637A (zh) * 2019-01-04 2019-03-08 京东方科技集团股份有限公司 一种像素驱动电路及其驱动方法、显示面板
CN109801596A (zh) * 2019-01-31 2019-05-24 京东方科技集团股份有限公司 一种像素电路、显示面板及其驱动方法
CN110634443B (zh) * 2019-09-24 2021-01-26 京东方科技集团股份有限公司 发光元件保护电路及发光元件保护电路的驱动方法

Also Published As

Publication number Publication date
CN111105749A (zh) 2020-05-05

Similar Documents

Publication Publication Date Title
CN111105749B (zh) 像素电路、像素驱动方法和显示装置
CN113838421B (zh) 像素电路及其驱动方法、显示面板
CN107301839B (zh) 像素电路及其驱动方法
US10242625B2 (en) Pixel driving circuit, pixel driving method and display apparatus
US9824633B2 (en) Pixel driving circuit and method for driving the same
CN109509428B (zh) 像素驱动电路、像素驱动方法和显示装置
US10978002B2 (en) Pixel circuit and driving method thereof, and display panel
CN107885477B (zh) 显示装置、常显示控制方法和使用该显示装置的移动终端
CN109872692B (zh) 像素电路及其驱动方法、显示装置
US8570249B2 (en) Pixel coupled to three horizontal lines and organic light emitting display device using the same
WO2017117940A1 (zh) 像素驱动电路、像素驱动方法、显示面板和显示装置
US9548024B2 (en) Pixel driving circuit, driving method thereof and display apparatus
WO2015196603A1 (zh) 像素电路及其驱动方法和显示装置
WO2016155206A1 (zh) 像素电路及其驱动方法、阵列基板、显示装置
KR20210085514A (ko) 전계 발광 표시장치
CN113744683B (zh) 像素电路、驱动方法和显示装置
KR20210083827A (ko) 전계 발광 표시장치
CN112908267B (zh) 像素电路及驱动方法、显示装置
US20210158754A1 (en) Display device and method for driving same
CN113096602A (zh) 像素单元、显示面板与电子装置
CN111710297A (zh) 像素驱动电路及其驱动方法、显示面板
CN110264947B (zh) 像素电路、驱动方法和显示装置
CN114999401A (zh) 像素驱动电路及其驱动方法、显示面板
CN111462698A (zh) 一种像素驱动电路、显示面板及显示装置
CN109036270B (zh) 像素电路、像素驱动方法和显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant