CN111104276B - 一种芯片测试***及方法 - Google Patents

一种芯片测试***及方法 Download PDF

Info

Publication number
CN111104276B
CN111104276B CN202010002126.8A CN202010002126A CN111104276B CN 111104276 B CN111104276 B CN 111104276B CN 202010002126 A CN202010002126 A CN 202010002126A CN 111104276 B CN111104276 B CN 111104276B
Authority
CN
China
Prior art keywords
test
chip
tested
terminal
parameters
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010002126.8A
Other languages
English (en)
Other versions
CN111104276A (zh
Inventor
庞伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiaohua Semiconductor Co ltd
Original Assignee
Xiaohua Semiconductor Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiaohua Semiconductor Co ltd filed Critical Xiaohua Semiconductor Co ltd
Priority to CN202010002126.8A priority Critical patent/CN111104276B/zh
Publication of CN111104276A publication Critical patent/CN111104276A/zh
Application granted granted Critical
Publication of CN111104276B publication Critical patent/CN111104276B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273Test methods
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/22Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2268Logging of test results

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

本发明公开一种芯片测试***,包括测试终端、通过总线与所述测试终端连接的N个同类或不同类的待测芯片。待测芯片采用Modbus通信协议与测试终端实现数据交互,同时,该***中的数据格式均采用Protocol buffers定义。

Description

一种芯片测试***及方法
技术领域
本发明涉及半导体技术领域,特别涉及芯片验证及测试技术。
背景技术
随着芯片技术的不断发展,芯片功能越来越复杂,为了保证芯片的可靠性,芯片设计完成后都需要进行功能验证及测试。
通常情况下,芯片每个模块的每个功能都需要有独立的测试项,因此对于内部IP复杂度高的芯片来说,测试项数量很多,同时,小批量芯片需要对每一块芯片进行独立验证测试。当芯片测试人员改动一个测试项目或参数时,由于需要在各芯片内重新下载新的测试程序,因此,一旦测试项出现变化,芯片的测试将要耗费大量的人力。
针对这种现象,目前普遍的做法是采用测试程序增加多个测试项和增加串口自定义通信协议,以减少芯片下载测试程序工作,进而逐步提高自动化测试的方法。但是这种方式的局限性在于,如果有测试项增加,则需要同时修改相关测试设备端和芯片内部两边的程序。而且如果后续不是采用Windows***PC机,而是其他专业的测试设备进行测试的话,还需要重新移植相关测试端程序。
发明内容
针对现有技术中的部分或全部问题,本发明提供一种芯片测试***及方法,当测试项出现变更时,仅需修改芯片端程序即可,此外,该***及方法支持多芯片同时测试验证。本发明提供的一种芯片测试***,包括测试终端及待测芯片,其中:
所述待测芯片通过总线与所述测试终端连接;
所述待测芯片用于:
存储测试程序及其操作方法;
将所述操作方法发送给所述测试终端;
接收测试参数并执行所述测试参数对应的测试程序;以及
将测试结果发送给所述测试终端;
所述测试终端用于:
接收并显示所述操作方法;
输入测试参数,并将所述测试参数发送给待测芯片;以及
显示、保存及分析所述测试结果。
进一步地,所述操作方法、所述测试参数以及所述测试结果的数据格式采用Protocol buffers定义。
进一步地,所述待测芯片可以为N个同类或不同类的芯片,其中N为自然数。
进一步地,所述总线为CAN总线,所述测试终端通过CAN-RS232转换器与所述CAN总线连接。
进一步地,所述总线为RS485总线。
进一步地,所述待测芯片与所述测试终端之间通过Modbus通信协议实现数据交互。
本发明还提供一种芯片测试方法,包括:
测试终端发送指令给待测芯片,以获取所述待测芯片测试程序的操作方法;
测试终端接收到所述待测芯片发送的操作方法后,显示所述操作方法所需的测试参数数量以及数据类型;
测试终端获取测试参数,并将所述测试参数发送给待测芯片;以及
测试终端接收所述待测芯片发送的测试结果,并进行显示、保存及分析。
进一步地,所述待测芯片测试程序的操作方法、测试参数以及测试结果的数据结构采用protocol buffers定义。
进一步地,将所述测试参数发送给待测芯片包括:
测试终端通过protocol buffers将所述测试参数进行序列化,转换成二进制串;
测试终端将所述二进制串填写在Modbus通信协议的数据区,并经由总线发送给待测芯片;以及
待测芯片将接收到的二进制串进行反序列化,并执行所述测试参数对应的测试。
进一步地,所述测试程序的操作方法以及测试结果的发送包括:
待测芯片通过protocol buffers将所述测试程序的操作方法以及测试结果进行序列化,转换成二进制串;
待测芯片将所述二进制串填写在Modbus通信协议的数据区,并经由总线发送给测试终端;以及
测试终端将接收到的二进制串进行反序列化,并执行相应的操作。
本发明提供的芯片测试***及方法,将protocol buffers应用于芯片验证及测试中,并首次引入发现操作方法机制,实现通信协议的自适应,使得测试方法有改变和增加时,仅需要在芯片端修改程序,而不需要同时在测试终端进行修改,此外,该***及方法采用Modbus通信协议进行通信,实现了多芯片的同时测试验证。
附图说明
为进一步阐明本发明的各实施例的以上和其它优点和特征,将参考附图来呈现本发明的各实施例的更具体的描述。可以理解,这些附图只描绘本发明的典型实施例,因此将不被认为是对其范围的限制。在附图中,为了清楚明了,相同或相应的部件将用相同或类似的标记表示。
图1示出本发明一个实施例的一种芯片测试***的结构示意图;
图2示出本发明一个实施例的Modbus通信协议数据格式示意图;以及
图3示出本发明一个实施例的一种芯片测试方法的流程示意图。
具体实施方式
以下的描述中,参考各实施例对本发明进行描述。然而,本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中,未示出或未详细描述公知的结构、材料或操作以免模糊本发明的发明点。类似地,为了解释的目的,阐述了特定数量、材料和配置,以便提供对本发明的实施例的全面理解。然而,本发明并不限于这些特定细节。此外,应理解附图中示出的各实施例是说明性表示且不一定按正确比例绘制。
在本说明书中,对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是,本发明的实施例以特定顺序对工艺步骤进行描述,然而这只是为了阐述该具体实施例,而不是限定各步骤的先后顺序。相反,在本发明的不同实施例中,可根据工艺的调节来调整各步骤的先后顺序。
Protocol buffers是谷歌在2008年7月7号对外公布的开源项目,其被广泛用于各种结构化信息存储和交换,作为一个自定义的远程过程调用(RPC)***,Protocol buffers用于在谷歌几乎所有的设备间通信。其主要特点有:1.采用二进制数据编码格式;2.支持C/C++、JAVA、C#、Python等多种语言,便于跨平台操作支持。Protocol buffers的这两个主要特点使得其可以在单片机上运行,其良好的数据解析和跨平台特性,可以解决后续可能的移植问题。
本发明提供的一种芯片测试***及方法,将protocol buffers应用于芯片验证及测试中,使得测试方法有改变和增加时,仅需要在芯片端修改程序,此外,该***及方法采用Modbus通信协议进行通信,实现了多芯片的同时测试验证。下面结合具体实施方式参考附图进一步阐述本发明。
图1示出本发明一个实施例的一种芯片测试***的结构示意图,如图1所示,一种芯片测试***包括测试终端101、通过总线103与所述测试终端101连接的N个同类或不同类的待测芯片102,其中N为自然数。在本发明的一个实施例中,所述总线为CAN总线,所述测试终端通过CAN-RS232转换器104与所述CAN总线103连接。在本发明的又一个实施例中,所述总线为RS485总线。
所述测试终端101用于从所述待测芯片102获取操作方法,并将所述操作方法需要的参数数量及类型显示出来,以便于用户在所示测试终端101上输入相应的测试参数,所述测试终端101还用于将所述测试参数发送给所述待测芯片102,并接收、显示、存储及分析所述待测芯片102的测试结果。
所述待测芯片102中存储有该芯片的测试程序及其操作方法,用于执行相应测试,并将测试结果发送至所述测试终端101。
所述待测芯片102采用Modbus通信协议与所述测试终端101实现数据交互。如图2所示,所述Modbus通信协议的数据帧包括地址码201,功能码202,数据区203以及校验码204,其中所述地址码201标识了各芯片的地址,以实现多芯片的同步测试,所述数据区203中的数据为经过Protocol buffers进行序列化之后的操作方法、测试参数及测试结果。
当有多个芯片同时测试时,需要放到有地址码数据格式的通信协议中。如图2所示,将Protocol buffers数据作为Modbus通信协议的数据区,采用Modbus的地址区来解决一个测试终端测试多个被测芯片。在该通信协议基础上,并对其改进在测试终端开发出自适应功能,可以适用于多种系列被测试芯片。真正实现测试终端的一次性开发工作,大幅度降低后续修改风险和工作。只需要修改被测芯片端程序即可。
在被测试芯片内部测试程序中,将被测芯片的操作方法,通过相应的通信协议可以在测试终端人机界面中获取。通过获取的操作方法,测试终端即可展示出相关操作方法需要传入的测试参数,包括该参数的数量、数据类型等信息。测试终端输入相应的参数即可通过优化后的protocol buffers协议对数据进行序列化传递给相应的测试芯片。芯片接收到传递的数据进行数据的反序列化后执行相关操作,将执行后相关数据进行序列化后通过总线传递给测试终端PC机。PC端将执行数据的反序列化后传递给操作界面。
图3示出本发明一个实施例的一种芯片测试方法的流程示意图。一种芯片测试方法包括:
步骤301,定义数据格式。采用protocol buffers定义待测芯片测试程序的操作方法、参数数据结构以及测试结果数据结构;
步骤302,搭建测试***。将测试程序下载到待测芯片,并将所述待测芯片通过CAN总线或RS485总线连接至测试终端;
步骤303,获取操作方法。从所述测试终端发送指令,以获取所述待测芯片测试程序的操作方法,所述待测芯片接收到指令后,将所述操作方法通过protocol buffers进行序列化,转换成二进制串,并将所述二进制串填写在Modbus通信协议的数据区,经由总线发送给所述测试终端;
步骤304,显示参数信息。所述测试终端接收到所述待测芯片发送的Modbus数据后,进行反序列化,得到所述操作方法,通过读取所述操作方法,提取所述操作方法所需的测试参数数量以及数据类型,并显示在所述测试终端的显示设备上;
步骤305,输入及发送测试参数。根据测试终端显示的参数数量及数据类型,用户输入相应的测试参数,所述测试终端将所述测试参数通过protocol buffers进行序列化,转换成二进制串,并将所述二进制串填写在Modbus通信协议的数据区,经由总线发送给所述待测芯片;
步骤306,执行测试。所述待测芯片接收到所述测试终端发送的Modbus数据后,进行反序列化,得到所述测试参数,然后执行测试;
步骤307,发送测试结果。测试完成后,待测芯片通过protocol buffers将测试结果进行序列化,转换成二进制串,并将所述二进制串填写在Modbus通信协议的数据区,经由总线发送给所述测试终端;以及
步骤308,结果分析。所述测试终端接收到所述待测芯片发送的Modbus数据后,进行反序列化,得到测试结果,并将所述测试结果显示在所述测试终端的显示设备上,同时分析所述测试结果,并将所述测试结果及分析结论存储于测试终端的存储设备中。
尽管上文描述了本发明的各实施例,但是,应该理解,它们只是作为示例来呈现的,而不作为限制。对于相关领域的技术人员显而易见的是,可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此,此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制,而应当仅根据所附权利要求书及其等同替换来定义。

Claims (8)

1.一种芯片测试***,包括测试终端及待测芯片,其特征在于:
所述待测芯片通过总线与所述测试终端连接;
所述待测芯片用于:
存储测试程序及其操作方法,其中所述操作方法的数据格式采用Protocol buffers定义;
将所述操作方法发送给所述测试终端;
接收测试参数并执行所述测试参数对应的测试程序,其中所述测试参数的数据格式采用Protocol buffers定义;以及
将测试结果发送给所述测试终端,其中所述测试结果的数据格式采用Protocolbuffers定义;
所述测试终端用于:
接收所述操作方法,并将所述操作方法需要的参数数量及类型显示出来;
输入测试参数,并将所述测试参数发送给待测芯片;以及
显示、保存及分析所述测试结果。
2.如权利要求1所述的***,其特征在于,所述待测芯片为N个同类或不同类的芯片,其中N为自然数。
3.如权利要求1所述的***,其特征在于,所述总线为CAN总线,所述测试终端通过CAN-RS232转换器与所述CAN总线连接。
4.如权利要求1所述的***,其特征在于,所述总线为RS485总线。
5.如权利要求1至4任一所述的***,其特征在于,所述待测芯片与所述测试终端之间通过Modbus通信协议实现数据交互。
6.一种芯片测试方法,将待测芯片通过总线连接至测试终端,其特征在于,包括步骤:
测试终端发送指令给待测芯片,以获取待测芯片测试程序的操作方法,其中所述操作方法的数据格式采用Protocol buffers定义;
测试终端接收到所述待测芯片发送的操作方法后,显示所述操作方法所需的测试参数数量以及数据类型;
测试终端获取测试参数,并将所述测试参数发送给待测芯片,其中所述测试参数的数据格式采用Protocol buffers定义;以及
测试终端接收所述待测芯片发送的测试结果,并对所述测试结果进行显示、保存及分析,其中所述测试结果的数据格式采用Protocol buffers定义。
7.如权利要求6所述的方法,其特征在于,将所述测试参数发送给待测芯片包括:
测试终端通过protocol buffers将所述测试参数进行序列化,转换成二进制串;
测试终端将所述二进制串填写在Modbus通信协议的数据区,并经由总线发送给待测芯片;以及
待测芯片将接收到的二进制串进行反序列化,并执行所述测试参数对应的测试。
8.如权利要求7所述的方法,其特征在于,所述测试程序的操作方法以及测试结果的发送包括:
待测芯片通过protocol buffers将所述测试程序的操作方法以及测试结果进行序列化,转换成二进制串;
待测芯片将所述二进制串填写在Modbus通信协议的数据区,并经由总线发送给测试终端;以及
测试终端将接收到的二进制串进行反序列化,并执行相应的操作。
CN202010002126.8A 2020-01-02 2020-01-02 一种芯片测试***及方法 Active CN111104276B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010002126.8A CN111104276B (zh) 2020-01-02 2020-01-02 一种芯片测试***及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010002126.8A CN111104276B (zh) 2020-01-02 2020-01-02 一种芯片测试***及方法

Publications (2)

Publication Number Publication Date
CN111104276A CN111104276A (zh) 2020-05-05
CN111104276B true CN111104276B (zh) 2024-01-26

Family

ID=70425858

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010002126.8A Active CN111104276B (zh) 2020-01-02 2020-01-02 一种芯片测试***及方法

Country Status (1)

Country Link
CN (1) CN111104276B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112118166B (zh) * 2020-09-18 2022-05-31 上海国微思尔芯技术股份有限公司 一种多芯片的组网***、方法及应用
CN116820867B (zh) * 2023-08-29 2023-12-15 腾讯科技(深圳)有限公司 一种芯片调试方法、装置及芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010110048A (ko) * 2000-06-03 2001-12-12 박현숙 칩 설계 검증 및 테스트 장치 및 방법
CN106054058A (zh) * 2016-04-28 2016-10-26 芯海科技(深圳)股份有限公司 一种能够对多个σ‑△adc芯片测试和温度控制的***及方法
CN106059582A (zh) * 2016-04-28 2016-10-26 芯海科技(深圳)股份有限公司 一种数模混合信号芯片测试***及方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7673200B2 (en) * 2007-10-10 2010-03-02 Asix Electronics Corporation Reprogrammable built-in-self-test integrated circuit and test method for the same
US10768230B2 (en) * 2016-05-27 2020-09-08 International Business Machines Corporation Built-in device testing of integrated circuits

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010110048A (ko) * 2000-06-03 2001-12-12 박현숙 칩 설계 검증 및 테스트 장치 및 방법
CN106054058A (zh) * 2016-04-28 2016-10-26 芯海科技(深圳)股份有限公司 一种能够对多个σ‑△adc芯片测试和温度控制的***及方法
CN106059582A (zh) * 2016-04-28 2016-10-26 芯海科技(深圳)股份有限公司 一种数模混合信号芯片测试***及方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
Robert C McLeay等."Motif Enrichment Analysis: a unified framework and an evaluation on ChIP data".《BMC Bioinformatics》.2010,第11卷全文. *
彭东阳."高性能DDS芯片测试***设计".《硕士电子期刊·信息科技辑》.2014,第2014年卷(第02期),全文. *

Also Published As

Publication number Publication date
CN111104276A (zh) 2020-05-05

Similar Documents

Publication Publication Date Title
CN111104276B (zh) 一种芯片测试***及方法
CN113553257B (zh) 测试方法、装置、存储介质及电子设备
CN111475417A (zh) 自动化测试方法、装置、设备及存储介质
CN107171897A (zh) 一种接口测试方法及数据接口测试***
CN108132876B (zh) 一种基于注入方式的嵌入式软件目标码单元测试方法
CN111273153A (zh) 一种芯片的自动测试方法、装置和***
CN109782153A (zh) 一种芯片测试的方法、装置、芯片及计算机存储介质
CN114610640A (zh) 一种面向物联网可信执行环境的模糊测试方法和***
CN114089713A (zh) 一种基于uds的通信方法、ecu及上位机
CN107247599B (zh) 仪器驱动模组和仪器驱动方法
CN102750143B (zh) 基于matlab com组件调用的dsp开发方法
CN105760300A (zh) 一种stk/utk业务的自动化测试方法及测试***
CN108833005B (zh) 光网络通信设备及其组网业务的自动化测试工具包及方法
CN110399305B (zh) Btt模块的测试方法及装置
CN112770108A (zh) 性能的测试方法、装置、***及计算机可读存储介质
CN107306256B (zh) 一种基于字符串类型数据的通讯协议解析方法
CN115134427B (zh) 通信协议协调方法、装置、计算机设备和存储介质
CN115484343B (zh) 基于微信小程序防止安卓手机与蓝牙设备数据传输丢失的方法
CN114845328B (zh) 一种多态性nr射频测试***、测试例生成方法及测试方法
CN116737270A (zh) 一种用于仪表功能快速适配的设备、***及方法
CN115712537A (zh) 一种低成本的车辆控制器can信号模拟***
CN115967660A (zh) 测试can协议转换的方法、装置、终端设备及存储介质
CN115114145A (zh) 自动测试***的测试程序集参数化设计方法、***及介质
CN111367734A (zh) 一种测试机中进行压力测试的方法
CN112685031A (zh) 燃料电池测试***dbc文件的解析方法及***

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20220725

Address after: 201210 floor 10, block a, building 1, No. 1867, Zhongke Road, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai

Applicant after: Xiaohua Semiconductor Co.,Ltd.

Address before: 201210 8th floor, block a, 1867 Zhongke Road, Pudong New Area, Shanghai

Applicant before: HUADA SEMICONDUCTOR Co.,Ltd.

GR01 Patent grant
GR01 Patent grant