CN112118166B - 一种多芯片的组网***、方法及应用 - Google Patents

一种多芯片的组网***、方法及应用 Download PDF

Info

Publication number
CN112118166B
CN112118166B CN202010983482.2A CN202010983482A CN112118166B CN 112118166 B CN112118166 B CN 112118166B CN 202010983482 A CN202010983482 A CN 202010983482A CN 112118166 B CN112118166 B CN 112118166B
Authority
CN
China
Prior art keywords
interconnection
networking system
software platform
control terminal
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010983482.2A
Other languages
English (en)
Other versions
CN112118166A (zh
Inventor
施敏捷
吴滔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Sierxin Technology Co ltd
Original Assignee
Shanghai Guowei Silcore Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Guowei Silcore Technology Co ltd filed Critical Shanghai Guowei Silcore Technology Co ltd
Priority to CN202010983482.2A priority Critical patent/CN112118166B/zh
Publication of CN112118166A publication Critical patent/CN112118166A/zh
Application granted granted Critical
Publication of CN112118166B publication Critical patent/CN112118166B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40032—Details regarding a bus interface enhancer
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40169—Flexible bus arrangements
    • H04L12/40176—Flexible bus arrangements involving redundancy
    • H04L12/40182—Flexible bus arrangements involving redundancy by using a plurality of communication lines
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/50—Reducing energy consumption in communication networks in wire-line communication networks, e.g. low power modes or reduced link rate

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供了一种多芯片的组网***，包括n个芯片，其中n为大于2的整数。组网***包括位于每个芯片上的互联接口，相邻芯片之间的互联接口经线缆链接，形成互联节点。组网***还包括软件平台，软件平台与互联节点链接，软件平台用于实时识别互联节点的位置信息，并实时识别互联节点两端的芯片之间互联通信成功或者失败的互联信息。软件平台还与控制终端通信连接，控制终端用于实时读取、显示软件平台发送的位置信息及互联信息。通过在各个芯片上设置互联接口，互联接口通过线缆连接，连接具有统一的规格，减少生产采购的周期，加快项目进程，软件控制终端具有方便的定位调试手段，操作简便，易于维护，项目整体易于调整，复制和迁移。

Description

一种多芯片的组网***、方法及应用
技术领域
本发明属于电子通信领域，涉及网络技术，具体涉及一种多芯片的组网***、方法及应用。
背景技术
集成电路设计过程中，都需要验证阶段，以实现较复杂功能的设计的验证。一般来说，用户在集成电路设计过程中的验证，通常是将设计的集成电路切割成多个部分，然后分别放在多芯片***中的各个芯片中进行验证。在多芯片***运行时，都是需要在多个芯片之间进行一个组网完成整个设计的***的搭建。
目前，多芯片***通常是选用XCVR(收发机装置)、LVDS(RS－644总线接口)组网进行通信，或者使用一些通用的总线进行通信，如果是低速通信还可以通过飞线将几个芯片连接起来进行通信。上述的互联通信并不方便超级多数量的组网互联，也不能实时收集到相互互联的芯片的状态信息。
因此，需要设计一种能够应用于多芯片***的组网方法。
发明内容
本发明的目的在于提供一种多芯片的组网***、方法及应用，组网***使得多个芯片之间的组网方式简单化，且能够实现多个芯片之间标准化的组网。
实现发明目的的技术方案如下：
本发明提供了一种多芯片的组网***，包括n个芯片，其中n为大于2的整数。组网***包括位于每个芯片上的互联接口，相邻芯片之间的互联接口经线缆链接，形成互联节点。
组网***还包括软件平台，软件平台与互联节点链接，软件平台用于实时识别互联节点的位置信息，并实时识别互联节点两端的芯片之间互联通信成功或者失败的互联信息。
软件平台还与控制终端通信连接，控制终端用于实时读取、显示软件平台发送的位置信息及互联信息。
本发明通过在各个芯片上设置互联接口，互联接口通过线缆连接，连接具有统一的规格，减少生产采购的周期，加快项目进程，软件控制终端具有方便的定位调试手段，操作简便，易于维护，项目整体易于调整，复制和迁移。
进一步的，互联接口内封装有高速信号总线及低速信号总线。将高速及低速的两种信号总线封装到一起的可以实现单一规格互联，对于生产制造及原料采购都能提供便捷。其中，高速信号总线用于传输互联***中时钟以及有效的通信数据，低速信号总线主要是用于传输低速的控制信号和一些低速接口所需的数据。
进一步的，软件平台包括电源控制模块、时钟读写模块、芯片配置模块、***识别模块、定位模块。电源控制模块用于组网***的上下电控制，并组网***的工作状态。时钟读写模块用于调整组网***的时钟频率，并实时回读时钟频率。芯片配置模块用于对组网***的相关联的逻辑进行配置，使得组网***能够完成特定的功能。识别模块用于识别互联节点通信连接的成功或失败，定位模块用于对互联节点进行定位。
进一步的，软件平台与控制终端之间的通信连接包括有线连接或无线连接。例如，有线连接通过USB端口与控制终端进行互联完成通信；无线连接通过将组网***的网口经无线通信接口连接到交换设备实现软件平台与控制终端之间的互联；在此需要特别说明的是，除了USB端口及无线通信接口两种方式以为，还可以根据实际情况选用其他有线连接或无线连接的方式进行通信。
进一步的，控制终端内设有分析模块，分析模块用于分析互联节点的互联失败的原因。
本发明还提供了一种多芯片的组网方法，采用上述多芯片的组网***对多个芯片进行组网，包括以下步骤：
S101、用线缆分别将n个芯片的相邻芯片的互联接口连接，形成多个互联节点，互联节点依次编号为1、2、3、……、n－1；
S102、启动软件平台及控制终端，建立软件平台与步骤S101中各个互联节点的通信连接，建立软件平台与控制终端的通信连接；
S103、软件平台实时识别各个互联节点通信连接的互联信息及位置信息，并将互联信息及位置信息发送至控制终端；
S104、控制终端实时读取、显示互联信息及位置信息。
进一步的，还包括S105、当控制终端接收到互联通信失败的互联信息时，控制终端根据位置信息定位互联节点，分析互联通信失败的原因。互联***会有一定的空间存储互联节点的互联握手信息，定位模块主要用于读取这一段空间而后返回，对于线缆问题，时钟问题等都会对应一个error code，根据对应的error code可以找到对应的解决方案，如更换线缆，调整时钟等。
本发明的多芯片的组网***及方法可以在集成电路设计的验证阶段中进行应用。
与现有技术相比，本发明的有益效果是：本发明通过在各个芯片上设置互联接口，互联接口通过线缆连接，连接具有统一的规格，减少生产采购的周期，加快项目进程，软件控制终端具有方便的定位调试手段，操作简便，易于维护，项目整体易于调整，复制和迁移。
附图说明
为了更清楚地说明本发明实施例技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍。显而易见地，下面描述中的附图仅仅是本发明为了更清楚地说明本发明实施例或现有技术中的技术方案，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明多芯片的组网***的示意图。
具体实施方式
下面结合具体实施例来进一步描述本发明，本发明的优点和特点将会随着描述而更为清楚。但这些实施例仅是范例性的，并不对本发明的范围构成任何限制。本领域技术人员应该理解的是，在不偏离本发明的精神和范围下可以对本发明技术方案的细节和形式进行修改或替换，但这些修改和替换均落入本发明的保护范围内。
在本实施例的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明创造和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明创造的限制。
此外，术语“第一”、“第二”、“第三”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明创造的描述中，除非另有说明，“多个”的含义是两个或两个以上。
实施例1：
本实施例提供了一种多芯片的组网***，本实施例的多芯片的组网***以在集成电路设计的验证阶段中的应用为例进行介绍。在本实施方式中，多芯片的组网***包括n个芯片，其中n为大于2的整数，如图1所示，各个芯片依次编号为芯片1、芯片2、芯片3、……、芯片n。
其中，如图1所示，组网***包括位于每个芯片上的互联接口，相邻芯片之间的互联接口经线缆链接，形成互联节点。具体的，芯片1与芯片2之间经线缆链接，形成互联节点1；芯片2与芯片3之间经线缆链接，形成互联节点2；依次类推，芯片n－1与芯片n之间经线缆链接，形成互联节点n－1。
进一步的，在每个芯片上的互联接口内均封装有高速信号总线及低速信号总线。在本实施例中，将高速及低速的两种信号总线封装到一起的可以实现单一规格互联，对于生产制造及原料采购都能提供便捷。其中，高速信号总线用于传输互联***中时钟以及有效的通信数据，低速信号总线主要是用于传输低速的控制信号和一些低速接口所需的数据。
其中，如图1所示，组网***还包括软件平台，软件平台与互联节点链接，软件平台用于实时识别互联节点的位置信息，并实时识别互联节点两端的芯片之间互联通信成功或者失败的互联信息。
进一步的，软件平台包括电源控制模块、时钟读写模块、芯片配置模块、***识别模块、定位模块。电源控制模块用于组网***的上下电控制，并组网***的工作状态。时钟读写模块用于调整组网***的时钟频率，并实时回读时钟频率。芯片配置模块用于对组网***的相关联的逻辑进行配置，使得组网***能够完成特定的功能。识别模块用于识别互联节点通信连接的成功或失败，定位模块用于对互联节点进行定位。
其中，如图1所示，软件平台还与控制终端通信连接，控制终端用于实时读取、显示软件平台发送的位置信息及互联信息。
进一步的，软件平台与控制终端之间的通信连接包括有线连接或无线连接。例如，有线连接通过USB端口与控制终端进行互联完成通信；无线连接通过将组网***的网口经无线通信接口连接到交换设备实现软件平台与控制终端之间的互联；在此需要特别说明的是，除了USB端口及无线通信接口两种方式以为，还可以根据实际情况选用其他有线连接或无线连接的方式进行通信。
进一步的，控制终端内设有分析模块，分析模块用于分析互联节点的互联失败的原因。
实施例2：
本实施例提供了一种多芯片的组网方法，组网方法是采用实施例1的多芯片的组网***对多个芯片进行组网，包括以下步骤：
S101、用线缆分别将n个芯片的相邻芯片的互联接口连接，形成多个互联节点，互联节点依次编号为1、2、3、……、n－1；
S102、启动软件平台及控制终端，建立软件平台与步骤S101中各个互联节点的通信连接，建立软件平台与控制终端的通信连接；
S103、软件平台实时识别各个互联节点通信连接的互联信息及位置信息，并将互联信息及位置信息发送至控制终端；
S104、控制终端实时读取、显示互联信息及位置信息。
进一步的，在n个芯片的组网过程中，有可能会因各种因素造成组网失败的问题，为了及时发现并定位组网失败的互联节点的位置，上述多芯片的组网方法还包括S105，即，S105、当控制终端接收到互联通信失败的互联信息时，控制终端根据位置信息定位互联节点，分析互联通信失败的原因。由于互联***会有一定的空间存储互联节点的互联握手信息，定位模块主要用于读取这一段空间而后返回，从而采用相应的解决措施，例如：当组网失败是由线缆问题引起时，时钟问题等都会对应一个error code，根据对应的error code可以找到对应的解决方案，如更换线缆，调整时钟等。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (7)

1.一种多芯片的组网***，包括n个芯片，其中n为大于2的整数，其特征在于：组网***包括位于每个所述芯片上的互联接口，相邻所述芯片之间的互联接口经线缆链接，形成互联节点；
组网***还包括软件平台，所述软件平台与所述互联节点链接，所述软件平台用于实时识别所述互联节点的位置信息，并实时识别所述互联节点两端的所述芯片之间互联通信成功或者失败的互联信息；
所述软件平台还与控制终端通信连接，所述控制终端用于实时读取、显示所述软件平台发送的位置信息及互联信息。
2.根据权利要求1所述的多芯片的组网***，其特征在于：所述互联接口内封装有高速信号总线及低速信号总线。
3.根据权利要求1所述的多芯片的组网***，其特征在于：所述软件平台包括电源控制模块、时钟读写模块、芯片配置模块、***识别模块、定位模块；
所述电源控制模块用于组网***的上下电控制，并监控组网***的工作状态；
所述时钟读写模块用于调整组网***的时钟频率，并实时回读所述时钟频率；
所述芯片配置模块用于对组网***的相关联的逻辑进行配置；
所述识别模块用于识别所述互联节点通信连接的成功或失败，所述定位模块用于对所述互联节点进行定位。
4.根据权利要求1所述的多芯片的组网***，其特征在于：所述软件平台与所述控制终端之间的通信连接包括有线连接或无线连接。
5.根据权利要求1所述的多芯片的组网***，其特征在于：所述控制终端内设有分析模块，所述分析模块用于分析所述互联节点的互联失败的原因。
6.一种多芯片的组网方法，采用权利要求1至5中任一项所述的多芯片的组网***对多个芯片进行组网，其特征在于：包括以下步骤：
S101、用线缆分别将n个芯片的相邻芯片的互联接口连接，形成多个互联节点，互联节点依次编号为1、2、3、……、n－1；
S102、启动软件平台及控制终端，建立软件平台与步骤S101中各个互联节点的通信连接，建立软件平台与控制终端的通信连接；
S103、软件平台实时识别各个互联节点通信连接的互联信息及位置信息，并将互联信息及位置信息发送至控制终端；
S104、控制终端实时读取、显示互联信息及位置信息。
7.根据权利要求6所述的多芯片的组网方法，其特征在于：还包括S105、当控制终端接收到互联通信失败的互联信息时，控制终端根据位置信息定位互联节点，分析互联通信失败的原因。
CN202010983482.2A 2020-09-18 2020-09-18 一种多芯片的组网***、方法及应用 Active CN112118166B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010983482.2A CN112118166B (zh) 2020-09-18 2020-09-18 一种多芯片的组网***、方法及应用

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010983482.2A CN112118166B (zh) 2020-09-18 2020-09-18 一种多芯片的组网***、方法及应用

Publications (2)

Publication Number Publication Date
CN112118166A CN112118166A (zh) 2020-12-22
CN112118166B true CN112118166B (zh) 2022-05-31

Family

ID=73801152

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010983482.2A Active CN112118166B (zh) 2020-09-18 2020-09-18 一种多芯片的组网***、方法及应用

Country Status (1)

Country Link
CN (1) CN112118166B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112394300B (zh) * 2021-01-20 2021-04-09 上海国微思尔芯技术股份有限公司 一种组网检测方法及***
CN113157630B (zh) * 2021-04-26 2023-11-21 上海思尔芯技术股份有限公司 可编程逻辑阵列***的组网检测方法及组网检测***

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101751035A (zh) * 2008-12-11 2010-06-23 费舍-柔斯芒特***股份有限公司 验证现场设备与过程控制器之间的通信路径的方法及***
CN103136141A (zh) * 2013-02-06 2013-06-05 浪潮电子信息产业股份有限公司 一种多控制器间的高速互联方法
CN104123253A (zh) * 2014-07-28 2014-10-29 浪潮(北京)电子信息产业有限公司 一种实现待验证芯片互联的方法和装置
CN104198910A (zh) * 2014-05-21 2014-12-10 广州民航职业技术学院 一种集成电路自动测试***和测试方法
CN204066486U (zh) * 2014-09-22 2014-12-31 沙明博 一种智能实验平台装置
CN105160370A (zh) * 2015-08-28 2015-12-16 芜湖科创生产力促进中心有限责任公司 携带rfid芯片电缆的电缆管理***
CN105162661A (zh) * 2015-09-21 2015-12-16 盛科网络（苏州）有限公司 多芯片***的软件验证***及验证方法
CN205193835U (zh) * 2015-09-28 2016-04-27 北京丽特网络设备有限公司 一种用于网络配线***的智能外挂管理***
CN108766958A (zh) * 2018-08-27 2018-11-06 珠海市微半导体有限公司 一种便于芯片测试的集成电路版图结构
CN110488176A (zh) * 2019-08-02 2019-11-22 上海芯旺微电子技术有限公司 一种集成电路测试板及其使用方法
CN110988661A (zh) * 2019-12-09 2020-04-10 思尔芯(上海)信息科技有限公司 一种fpga原型验证开发板时分分析***、方法、介质及终端
CN111104276A (zh) * 2020-01-02 2020-05-05 华大半导体有限公司 一种芯片测试***及方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI315514B (en) * 2004-01-29 2009-10-01 Mediatek Inc Method for data transferring in a multi -chip system
WO2008117367A1 (ja) * 2007-03-23 2008-10-02 Fujitsu Limited 集積回路チップ及び回路ネットワーク
JP2009176371A (ja) * 2008-01-25 2009-08-06 Nec Electronics Corp 半導体集積回路装置とそのテスト方法
KR102031074B1 (ko) * 2013-05-28 2019-10-15 에스케이하이닉스 주식회사 집적회로 칩 및 이를 포함하는 멀티 칩 시스템
KR20170036850A (ko) * 2015-09-18 2017-04-03 에스케이하이닉스 주식회사 멀티 칩 패키지, 멀티 칩 패키지 시스템 및 멀티 칩 패키지의 테스트 방법
KR102566994B1 (ko) * 2015-12-14 2023-08-14 삼성전자주식회사 멀티 칩 디버깅 방법 및 이를 적용하는 멀티 칩 시스템

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101751035A (zh) * 2008-12-11 2010-06-23 费舍-柔斯芒特***股份有限公司 验证现场设备与过程控制器之间的通信路径的方法及***
CN103136141A (zh) * 2013-02-06 2013-06-05 浪潮电子信息产业股份有限公司 一种多控制器间的高速互联方法
CN104198910A (zh) * 2014-05-21 2014-12-10 广州民航职业技术学院 一种集成电路自动测试***和测试方法
CN104123253A (zh) * 2014-07-28 2014-10-29 浪潮(北京)电子信息产业有限公司 一种实现待验证芯片互联的方法和装置
CN204066486U (zh) * 2014-09-22 2014-12-31 沙明博 一种智能实验平台装置
CN105160370A (zh) * 2015-08-28 2015-12-16 芜湖科创生产力促进中心有限责任公司 携带rfid芯片电缆的电缆管理***
CN105162661A (zh) * 2015-09-21 2015-12-16 盛科网络（苏州）有限公司 多芯片***的软件验证***及验证方法
CN205193835U (zh) * 2015-09-28 2016-04-27 北京丽特网络设备有限公司 一种用于网络配线***的智能外挂管理***
CN108766958A (zh) * 2018-08-27 2018-11-06 珠海市微半导体有限公司 一种便于芯片测试的集成电路版图结构
CN110488176A (zh) * 2019-08-02 2019-11-22 上海芯旺微电子技术有限公司 一种集成电路测试板及其使用方法
CN110988661A (zh) * 2019-12-09 2020-04-10 思尔芯(上海)信息科技有限公司 一种fpga原型验证开发板时分分析***、方法、介质及终端
CN111104276A (zh) * 2020-01-02 2020-05-05 华大半导体有限公司 一种芯片测试***及方法

Also Published As

Publication number Publication date
CN112118166A (zh) 2020-12-22

Similar Documents

Publication Publication Date Title
CN112118166B (zh) 一种多芯片的组网***、方法及应用
CN103532618B (zh) 光模块误码测试装置
CN105117319A (zh) 基于fpga实现对多路mdio设备实时监控的方法
CN113946533B (zh) 一种数据存储设备及其串口通信优化方法
CN110162446A (zh) 一种基于bmc的背板硬盘点灯方法
CN112564882A (zh) 一种基于ahb总线的单线数字通讯接口
CN201174708Y (zh) 一种以太网接入装置
CN104238517A (zh) 一种profibus-dpv1通信主站及方法
CN108595356A (zh) 一种兼容RSSD硬盘和NVMe硬盘的硬盘背板及方法
CN109168093A (zh) Odn上光纤端口的定位管理装置及方法
CN106776467A (zh) 用于命令接收***的spi flash控制芯片
CN110096291A (zh) 电源管理芯片升级电路、方法及网络设备
CN109561032A (zh) 一种交换机模块及包括其的交换机
CN110753424B (zh) 一种基于led驱动芯片的引脚定义的驱动电路
CN113268444B (zh) 一种基于多摩川协议实现的位置传感芯片接口电路
CN103023823B (zh) 一种用于pxi便携平台的5槽异形背板
CN113341853B (zh) 一种ip核、fpga芯片、交流伺服驱动器及通讯方法
CN112800001B (zh) 一种基于arm平台架构的高性能物联网硬件平台及方法
CN108170091A (zh) 一种plc控制器、plc控制器集群***
CN114049863A (zh) 一种基于半双工传输的led驱动芯片信息管理的方法
CN204065816U (zh) 一种profibus-dpv1通信主站
CN203278857U (zh) 基于crio平台的双路iec61850报文收发装置
CN207882728U (zh) 一种控制***
CN212543821U (zh) 一种用于配电网的区块链通信设备
CN212660174U (zh) 网卡和网络设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address
CP03 Change of name, title or address

Address after: Room 27, 6th floor, No. 29 and 30, Lane 1775, Qiushan Road, Lingang New District, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai, 201306

Patentee after: Shanghai Sierxin Technology Co.,Ltd.

Address before: 200433 3332, No.26 Guoding Branch Road, Yangpu District, Shanghai

Patentee before: Shanghai Guowei silcore Technology Co.,Ltd.