CN111081766A - 显示面板及其制备方法 - Google Patents

显示面板及其制备方法 Download PDF

Info

Publication number
CN111081766A
CN111081766A CN201911282711.1A CN201911282711A CN111081766A CN 111081766 A CN111081766 A CN 111081766A CN 201911282711 A CN201911282711 A CN 201911282711A CN 111081766 A CN111081766 A CN 111081766A
Authority
CN
China
Prior art keywords
layer
conductive metal
molybdenum
metal layer
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911282711.1A
Other languages
English (en)
Inventor
胡小波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL China Star Optoelectronics Technology Co Ltd filed Critical TCL China Star Optoelectronics Technology Co Ltd
Priority to CN201911282711.1A priority Critical patent/CN111081766A/zh
Priority to PCT/CN2019/127766 priority patent/WO2021114392A1/zh
Priority to US16/627,811 priority patent/US11367777B2/en
Publication of CN111081766A publication Critical patent/CN111081766A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41758—Source or drain electrodes for field effect devices for lateral devices with structured layout for source or drain region, i.e. the source or drain region having cellular, interdigitated or ring structure or being curved or angular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4966—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a composite material, e.g. organic material, TiN, MoSi2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请公开了一种显示面板，其包括衬底基板和设置于所述衬底基板上的阵列层；所述阵列层包括位于所述衬底基板上方的栅极层；所述栅极层包括第一导电金属层以及依次层叠设置于所述第一导电金属层上的第一钼合金层和第一氧化钼合金层。利用设置于所述第一导电金属层上方的第一氧化钼合金层以降低栅极层的表面的光反射率，利用设置于所述第二导电金属层上方的第二氧化钼合金层降低源极和漏极的表面的光反射率，从而防止产品的光反射率偏高影响视觉效果，同时通过第一钼合金层防止第一导电金属层与第一氧化钼合金层之间发生电偶腐蚀，通过第二钼合金层防止第二导电金属层与第二氧化钼合金层之间发生电偶腐蚀。

Description

显示面板及其制备方法
技术领域
本申请涉及显示技术领域，尤其涉及一种显示面板及其制备方法。
背景技术
现在大尺寸显示面板产品中的导电层(如栅极)一般采用Cu等金属制成，可见光在Cu膜表面的反射率达到90％，而Cu膜在上方没有遮挡，可见光到达Cu膜表面时会发生反射，从而导致产品的反射率偏高，影响视觉效果。
发明内容
本申请实施例提供一种显示面板，以解决现有的显示面板中，导电层一般采用Cu等金属制成，而Cu膜在上方没有遮挡，可见光到达Cu膜表面时会发生反射，从而导致产品的反射率偏高，影响视觉效果的技术问题。
一种显示面板，其包括衬底基板和设置于所述衬底基板上的阵列层；所述阵列层包括位于所述衬底基板上方的栅极层；
其中，所述栅极层包括第一导电金属层以及依次层叠设置于所述第一导电金属层上的第一钼合金层和第一氧化钼合金层。
在一些实施例中，所述第一钼合金层覆盖所述第一导电金属层，所述第一氧化钼合金层覆盖所述第一钼合金层。
在一些实施例中，所述第一氧化钼合金层的厚度小于或等于所述第一钼合金层的厚度。
在一些实施例中，所述栅极层还包括设置于所述第一导电金属层与所述衬底基板之间的第一缓冲层，所述第一缓冲层位于所述衬底基板上，所述第一导电金属层设置于所述第一缓冲层上。
在一些实施例中，所述阵列层还包括：
覆盖所述栅极层的栅极绝缘层；
设置于所述栅极绝缘层上的有源层以及与所述有源层电连接的源漏金属层；
覆盖所述有源层和源漏金属层的钝化层；
设置于所述钝化层上的像素电极层；
其中，所述源漏金属层包括位于所述钝化层上的第二缓冲层、位于所述第二缓冲层上的第二导电金属层以及依次层叠设置于所述第二导电金属层上的第二钼合金层和第二氧化钼合金层。
在一些实施例中，所述像素电极层通过一贯穿所述钝化层和所述第二氧化钼合金层的通孔与所述第二钼合金层触接。
在一些实施例中，所述第一钼合金层和第二钼合金层的制备材料均包括钛、镍、钽、钨和铌中的至少一种。
本发明还提供一种显示面板的制备方法，包括以下步骤：
S10、在衬底基板上形成阵列层；
其中，所述步骤S10包括：
S11、在所述衬底基板上方形成第一导电金属层；
S12、在所述第一导电金属层上形成依次层叠设置的第一钼合金层和第一氧化钼合金层。
在一些实施例中，所述步骤S12包括：
S121、使用钼合金在所述第一导电金属层上形成第一钼合金膜层；
S122、对第一钼合金膜层的表面进行氧化处理，以形成预定厚度的第一氧化钼合金层。
在一些实施例中，在所述步骤S11之前，所述显示面板的制备方法还包括：
S13、在所述衬底基板上形成第一缓冲层；
其中，所述第一导电金属层形成于所述第一缓冲层上。
在一些实施例中，所述步骤S10还包括：
S14、在所述衬底基板上形成覆盖所述第一导电金属层、第一钼合金层以及第一氧化钼合金层的栅极绝缘层；
S15、在所述栅极绝缘层上形成有源层；
S16、在所述栅极绝缘层上形成与所述有源层电连接的源漏金属层；
S17、形成覆盖所述有源层以及所述源漏金属层的钝化层；
S18、在所述钝化层上形成像素电极层；
其中，所述源漏金属层包括位于所述钝化层上的第二缓冲层、位于所述第二缓冲层上的第二导电金属层以及依次层叠设置于所述第二导电金属层上的第二钼合金层和第二氧化钼合金层。
本发明申请的有益效果为：利用设置于所述第一导电金属层上方的第一氧化钼合金层以降低栅极层的表面的光反射率，利用设置于所述第二导电金属层上方的第二氧化钼合金层降低源极和漏极的表面的光反射率，从而防止产品的光反射率偏高影响视觉效果，同时通过第一钼合金层防止第一导电金属层与第一氧化钼合金层之间发生电偶腐蚀，通过第二钼合金层防止第二导电金属层与第二氧化钼合金层之间发生电偶腐蚀。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为本发明一实施方式中显示面板的结构示意图；
图2为本发明中步骤S10的流程示意图；
图3至图10为本发明一实施方式中显示面板的制备流程示意图。
附图标记：
10、衬底基板；20、栅极层；21、第一缓冲层；22、第一导电金属层；23、第一钼合金层；24、第一氧化钼合金层；30、栅极绝缘层；40、有源层；50、源漏金属层；51、源极；52、漏极；501、第二缓冲层；502、第二导电金属层；503、第二钼合金层；504、第二氧化钼合金层；60、钝化层；70、像素电极层；80、通孔；91、第一钼合金膜层；92、第二钼合金膜层。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
本发明针对现有的显示面板中，导电层(如栅极)一般采用Cu等金属制成，而Cu膜在上方没有遮挡，可见光到达Cu膜表面时会发生反射，从而导致产品的反射率偏高，影响视觉效果的技术问题。本发明可以解决上述问题。
一种显示面板，如图1所示，所述显示面板包括衬底基板10和设置于所述衬底基板10上的阵列层；所述阵列层包括位于所述衬底基板10上方的栅极层20。所述栅极层20包括第一导电金属层22以及依次层叠设置于所述第一导电金属层22上的第一钼合金层23和第一氧化钼合金层24。
其中，所述第一导电金属层22的制备材料可以为铜、铝和银中的一种或多种。
其中，所述第一钼合金层23的制备材料包括钛、镍、钽、钨和铌中的至少一种。
需要说明的是，所述第一钼合金层23的主要成分为钼，利用钛、镍、钽、钨和铌中的至少一种金属掺杂于钼金属中，以形成钼合金，可以防止对第一钼合金层23进行蚀刻时发生电偶腐蚀，便于对第一钼合金层23进行蚀刻以形成预设图形。
对于本领域技术人员可知，氧化钼合金形成的膜层相比于铜、铝以及银等金属形成的膜层具有较大的光反射率，一般而言，氧化钼合金形成的膜层的反射率最低可以达到5％，利用设置于所述第一导电金属层22上方的第一氧化钼合金层24可以降低栅极层20的表面的光反射率，防止产品的光反射率偏高影响视觉效果，而通过在第一导电金属层22和第一氧化钼合金层24之间设置第一钼合金层23，钼合金具有较为稳定的化学性质，可以防止第一导电金属层22与第一氧化钼合金层24之间发生电偶腐蚀。
需要说明的是，钼合金形成的膜层同样具有比铜、铝以及银等金属形成的膜层更低的光反射率，实际实施中，也可以仅在第一导电金属层22上设置第一钼合金层23，以降低栅极层20的表面的光反射率，同时降低氧化钼合金带来的成本。
具体的，所述第一钼合金层23覆盖所述第一导电金属层22，以达到更好的隔绝效果；所述第一氧化钼合金层24覆盖所述第一钼合金层23，以避免光在第一导电金属层22的表面发生反射。
具体的，所述第一氧化钼合金层24的厚度小于或等于所述第一钼合金层23的厚度。
其中，所述第一钼合金层23的厚度为100～1000埃，所述第一氧化钼合金层24的厚度为100～500埃。利用足够厚度的第一钼合金层23阻隔第一氧化钼合金层24和第一导电金属层22，同时减少第一钼合金层23的厚度，以降低成本。
具体的，所述栅极层20还包括设置于所述第一导电金属层22与所述衬底基板10之间的第一缓冲层21，所述第一缓冲层21位于所述衬底基板10上，所述第一导电金属层22设置于所述第一缓冲层21上。
需要说明的是，所述第一缓冲层21的制备材料可以为钼、钛、镍、钽、钨和铌中的一种或多种，以用于增加第一导电金属层22的附着力以及防止第一导电金属层22中的金属扩散到衬底基板10中。
在一实施方式中，所述阵列层还包括：覆盖所述栅极层20的栅极绝缘层30、设置于所述栅极绝缘层30上的有源层40以及与所述有源层40电连接的源漏金属层50、覆盖所述有源层40和所述源漏金属层50的钝化层60，以及，设置于所述钝化层60上的像素电极层70。
其中，所述源漏金属层50包括位于所述钝化层60上的第二缓冲层501、位于所述第二缓冲层501上的第二导电金属层502以及依次层叠设置于所述第二导电金属层502上的第二钼合金层503和第二氧化钼合金层504。
需要说明的是，所述第二缓冲层501起到防止第二导电金属层502中的金属向下扩散的作用，所述第二缓冲层501的制备材料可以与所述第一缓冲层21的制备材料相同，也可以与所述第一缓冲层21的制备材料不同。
需要说明的是，第二氧化钼合金层504用于降低所述源漏金属层50的表面的光反射率，所述第二钼合金层503用于隔绝第二导电金属层502和第二氧化钼合金层504，以防止第二导电金属层502与第二氧化钼合金层504之间发生电偶腐蚀。
其中，所述第二导电金属层502的制备材料可以为铜、铝和银中的一种或多种。
其中，所述第二钼合金层503的制备材料包括钛、镍、钽、钨和铌中的至少一种。
需要说明的是，所述第二钼合金层503的主要成分为钼，利用钛、镍、钽、钨和铌中的至少一种金属掺杂于钼金属中，以形成钼合金。
具体的，所述钝化层60上设置有贯穿所述钝化层60和所述第二氧化钼合金层504的通孔80，所述像素电极层70通过所述通孔80与所述第二钼合金层503触接。
在一实施方式中，所述源漏金属层50包括分别位于所述有源层40的两侧且与所述有源层40电连接的源极51和漏极52，所述通孔80贯穿所述钝化层60和所述漏极52的第二氧化钼合金层504，所述像素电极层70与所述漏极52的第二钼合金层503触接。
需要说明的是，所述通孔80也可以设置为贯穿所述钝化层60并延伸至所述第二导电金属层502的表面，所述像素电极层70可以通过所述通孔80与所述漏极52的第二导电金属层502触接。
基于上述显示面板，本发明还提供一种显示面板的制备方法，包括以下步骤：
S10、在衬底基板10上形成阵列层。
其中，如图2所示，图2为步骤S10的流程示意图，所述步骤S10包括：
S11、在所述衬底基板10上方形成第一导电金属层22；
S12、在所述第一导电金属层22上形成依次层叠设置的第一钼合金层23和第一氧化钼合金层24。
具体的，所述步骤S12包括：
S121、使用钼合金在所述第一导电金属层22上形成第一钼合金膜层91；
S122、对第一钼合金膜层91的表面进行氧化处理，以形成预定厚度的第一氧化钼合金层24。
其中，对第一钼合金膜层91进行氧化处理后，第一钼合金膜层91中未被氧化的部分即为第一钼合金层23，利用氧化第一钼合金膜层91的方式形成第一氧化钼合金层24，制成工艺相对简单，容易制作成大尺寸的氧化钼合金膜层。
其中，所述第一钼合金层23的厚度为100～1000埃，所述第一氧化钼合金层24的厚度为100～500埃，以避免第一导电金属层22被氧化。
需要说明的是，对第一钼合金膜层91进行氧化可以采用氧离子注入、氧气等离子体处理或氧气退火处理等工艺。
具体的，在所述步骤S11之前，所述显示面板的制备方法还包括：
S13、在所述衬底基板10上形成第一缓冲层21；
其中，所述第一导电金属层22形成于所述第一缓冲层21上。
在一实施方式中，所述阵列层的制备方法还包括：
S14、在所述衬底基板10上形成覆盖所述第一导电金属层22、第一钼合金层23以及第一氧化钼合金层24的栅极绝缘层30；
S15、在所述栅极绝缘层30上形成有源层40；
S16、在所述栅极绝缘层30上形成与所述有源层40电连接的源漏金属层50；
S17、形成覆盖所述有源层40、所述源极51和所述漏极52的钝化层60；
S18、在所述钝化层60上形成像素电极层70；
其中，所述源漏金属层50包括位于所述钝化层60上的第二缓冲层501、位于所述第二缓冲层501上的第二导电金属层502以及依次层叠设置于所述第二导电金属层502上的第二钼合金层503和第二氧化钼合金层504。
参见图3至图10，图3至图10为一实施方式中显示面板的制备流程示意图。
如图3所示，在所述衬底基板10的一侧上层叠形成整面覆盖的第一缓冲层21、第一导电金属层22和第一钼合金膜层91。
如图4所示，对第一钼合金膜层91的表面进行氧化处理，以形成预定厚度的第一氧化钼合金层24，以降低栅极层20的表面的光反射率。
如图5所示，对第一氧化钼合金层24、第一钼合金层23、第一导电金属层22以及第一缓冲层21进行图案化处理，以形成所述栅极层20。
如图6所示，在所述衬底基板10上形成覆盖第一氧化钼合金层24、第一钼合金层23、第一导电金属层22以及第一缓冲层21的栅极绝缘层30。
如图7所示，在所述栅极绝缘层30上形成有源层40，并对所述有源层40进行图案化处理。
如图8所示，在所述栅极绝缘层30上形成层叠设置的第二缓冲层501、第二导电金属层502以及第二钼合金膜层92。
如图9所示，对所述第二钼合金膜层92的表面进行氧化处理，以形成预设厚度的第二氧化钼合金层504后，对所述第二导电金属层502、第二钼合金层503以及第二氧化钼合金层504与所述有源层40对应的部分进行蚀刻，以形成分别位于所述有源层40的两侧的源极51和漏极52。
对第二钼合金膜层92进行氧化处理后，第二钼合金膜层92中未被氧化的部分即为第二钼合金层503。
其中，所述第二钼合金层503的厚度为100～1000埃，所述第二氧化钼合金层504的厚度为100～500埃。
如图10所示，形成覆盖所述有源层40、所述源极51和所述漏极52的钝化层60，并形成贯穿所述钝化层60且延伸至所述漏极52的第二钼合金层503表面的通孔80，在所述钝化层60上形成填充所述通孔80并与所述漏极52的第二钼合金层503触接的像素电极层70。
本发明的有益效果为：利用设置于所述第一导电金属层22上方的第一氧化钼合金层24以降低栅极层20的表面的光反射率，利用设置于所述第二导电金属层502上方的第二氧化钼合金层504降低源极51和漏极52的表面的光反射率，从而防止产品的光反射率偏高影响视觉效果，同时通过第一钼合金层23防止第一导电金属层22与第一氧化钼合金层24之间发生电偶腐蚀，通过第二钼合金层503防止第二导电金属层502与第二氧化钼合金层504之间发生电偶腐蚀。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (11)

1.一种显示面板，其特征在于，所述显示面板包括衬底基板和设置于所述衬底基板上的阵列层；所述阵列层包括位于所述衬底基板上方的栅极层；
其中，所述栅极层包括第一导电金属层以及依次层叠设置于所述第一导电金属层上的第一钼合金层和第一氧化钼合金层。
2.根据权利要求1所述的显示面板，其特征在于，所述第一钼合金层覆盖所述第一导电金属层，所述第一氧化钼合金层覆盖所述第一钼合金层。
3.根据权利要求2所述的显示面板，其特征在于，所述第一氧化钼合金层的厚度小于或等于所述第一钼合金层的厚度。
4.根据权利要求1所述的显示面板，其特征在于，所述栅极层还包括设置于所述第一导电金属层与所述衬底基板之间的第一缓冲层，所述第一缓冲层位于所述衬底基板上，所述第一导电金属层设置于所述第一缓冲层上。
5.根据权利要求1所述的显示面板，其特征在于，所述阵列层还包括：
覆盖所述栅极层的栅极绝缘层；
设置于所述栅极绝缘层上的有源层以及与所述有源层电连接的源漏金属层；
覆盖所述有源层和源漏金属层的钝化层；
设置于所述钝化层上的像素电极层；
其中，所述源漏金属层包括位于所述钝化层上的第二缓冲层、位于所述第二缓冲层上的第二导电金属层以及依次层叠设置于所述第二导电金属层上的第二钼合金层和第二氧化钼合金层。
6.根据权利要求5所述的显示面板，其特征在于，所述像素电极层通过一贯穿所述钝化层和所述第二氧化钼合金层的通孔与所述第二钼合金层触接。
7.根据权利要求5所述的显示面板，其特征在于，所述第一钼合金层和第二钼合金层的制备材料均包括钛、镍、钽、钨和铌中的至少一种。
8.一种显示面板的制备方法，其特征在于，包括以下步骤：
S10、在衬底基板上形成阵列层；
其中，所述步骤S10包括：
S11、在所述衬底基板上方形成第一导电金属层；
S12、在所述第一导电金属层上形成依次层叠设置的第一钼合金层和第一氧化钼合金层。
9.根据权利要求8所述的显示面板的制备方法，其特征在于，所述步骤S12包括：
S121、使用钼合金在所述第一导电金属层上形成第一钼合金膜层；
S122、对第一钼合金膜层的表面进行氧化处理，以形成预定厚度的第一氧化钼合金层。
10.根据权利要求8所述的显示面板的制备方法，其特征在于，在所述步骤S11之前，所述显示面板的制备方法还包括：
S13、在所述衬底基板上形成第一缓冲层；
其中，所述第一导电金属层形成于所述第一缓冲层上。
11.根据权利要求8所述的显示面板的制备方法，其特征在于，所述步骤S10还包括：
S14、在所述衬底基板上形成覆盖所述第一导电金属层、第一钼合金层以及第一氧化钼合金层的栅极绝缘层；
S15、在所述栅极绝缘层上形成有源层；
S16、在所述栅极绝缘层上形成与所述有源层电连接的源漏金属层；
S17、形成覆盖所述有源层以及所述源漏金属层的钝化层；
S18、在所述钝化层上形成像素电极层；
其中，所述源漏金属层包括位于所述钝化层上的第二缓冲层、位于所述第二缓冲层上的第二导电金属层以及依次层叠设置于所述第二导电金属层上的第二钼合金层和第二氧化钼合金层。
CN201911282711.1A 2019-12-13 2019-12-13 显示面板及其制备方法 Pending CN111081766A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201911282711.1A CN111081766A (zh) 2019-12-13 2019-12-13 显示面板及其制备方法
PCT/CN2019/127766 WO2021114392A1 (zh) 2019-12-13 2019-12-24 显示面板及其制备方法
US16/627,811 US11367777B2 (en) 2019-12-13 2019-12-24 Display panel and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911282711.1A CN111081766A (zh) 2019-12-13 2019-12-13 显示面板及其制备方法

Publications (1)

Publication Number Publication Date
CN111081766A true CN111081766A (zh) 2020-04-28

Family

ID=70314342

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911282711.1A Pending CN111081766A (zh) 2019-12-13 2019-12-13 显示面板及其制备方法

Country Status (3)

Country Link
US (1) US11367777B2 (zh)
CN (1) CN111081766A (zh)
WO (1) WO2021114392A1 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111697007A (zh) * 2020-06-08 2020-09-22 Tcl华星光电技术有限公司 显示面板及其制备方法
CN112992934A (zh) * 2021-02-07 2021-06-18 Tcl华星光电技术有限公司 阵列基板及制备方法、显示面板
CN112993117A (zh) * 2021-02-09 2021-06-18 深圳市华星光电半导体显示技术有限公司 微发光二极管显示面板及其制备方法、显示装置
CN113064298A (zh) * 2021-03-01 2021-07-02 Tcl华星光电技术有限公司 显示面板及其制备方法
WO2022141241A1 (zh) * 2020-12-28 2022-07-07 Tcl华星光电技术有限公司 薄膜晶体管及阵列基板

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109979946B (zh) * 2019-03-15 2021-06-11 惠科股份有限公司 一种阵列基板及其制造方法和显示面板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374845A (zh) * 2014-08-14 2016-03-02 乐金显示有限公司 包括光吸收层的有机发光显示装置及其制造方法
CN107946322A (zh) * 2017-12-15 2018-04-20 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN108321171A (zh) * 2018-01-22 2018-07-24 惠州市华星光电技术有限公司 一种用于显示面板中的薄膜晶体管及显示面板

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100980008B1 (ko) * 2002-01-02 2010-09-03 삼성전자주식회사 배선 구조, 이를 이용하는 박막 트랜지스터 기판 및 그제조 방법
TWI651574B (zh) * 2015-01-12 2019-02-21 友達光電股份有限公司 顯示面板及其製造方法
KR20160116121A (ko) * 2015-03-25 2016-10-07 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이를 포함하는 표시 장치
WO2016182282A1 (ko) * 2015-05-08 2016-11-17 주식회사 엘지화학 박막트랜지스터 기판 및 이를 포함하는 디스플레이 장치
KR102395098B1 (ko) * 2017-06-30 2022-05-06 삼성디스플레이 주식회사 표시장치 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105374845A (zh) * 2014-08-14 2016-03-02 乐金显示有限公司 包括光吸收层的有机发光显示装置及其制造方法
CN107946322A (zh) * 2017-12-15 2018-04-20 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN108321171A (zh) * 2018-01-22 2018-07-24 惠州市华星光电技术有限公司 一种用于显示面板中的薄膜晶体管及显示面板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111697007A (zh) * 2020-06-08 2020-09-22 Tcl华星光电技术有限公司 显示面板及其制备方法
WO2022141241A1 (zh) * 2020-12-28 2022-07-07 Tcl华星光电技术有限公司 薄膜晶体管及阵列基板
CN112992934A (zh) * 2021-02-07 2021-06-18 Tcl华星光电技术有限公司 阵列基板及制备方法、显示面板
CN112992934B (zh) * 2021-02-07 2023-05-09 Tcl华星光电技术有限公司 阵列基板及制备方法、显示面板
CN112993117A (zh) * 2021-02-09 2021-06-18 深圳市华星光电半导体显示技术有限公司 微发光二极管显示面板及其制备方法、显示装置
CN113064298A (zh) * 2021-03-01 2021-07-02 Tcl华星光电技术有限公司 显示面板及其制备方法

Also Published As

Publication number Publication date
US11367777B2 (en) 2022-06-21
US20210399110A1 (en) 2021-12-23
WO2021114392A1 (zh) 2021-06-17

Similar Documents

Publication Publication Date Title
CN111081766A (zh) 显示面板及其制备方法
KR100331888B1 (ko) 에칭제 및 이것을 이용한 전자기기용 기판의 제조방법과전자기기
CN111584562A (zh) 显示面板及其制备方法
CN104766803B (zh) Tft的制作方法及tft、阵列基板、显示装置
CN111668242A (zh) Oled显示面板及其制备方法
KR20120026813A (ko) 도전성 전극 구조물의 형성 방법 및 이를 포함하는 태양 전지의 제조 방법, 그리고 상기 태양 전지의 제조 방법에 의해 제조된 태양 전지
CN112002763A (zh) 一种tft基板及其制造方法、显示面板
US20100219535A1 (en) Method for producing a semiconductor component
CN112490254B (zh) 一种阵列基板、显示面板及其制备方法
CN102191467A (zh) 金属布线、薄膜制造方法、tft阵列面板及其制造方法
CN111883574A (zh) Oled显示面板及其制作方法
CN112002823A (zh) Oled显示面板及其制备方法
CN111584509A (zh) 显示面板及其制备方法、显示装置
CN111863838A (zh) 一种阵列基板及其制备方法
CN112909200B (zh) 显示面板及显示面板的制备方法
JPH0766417A (ja) 半導体装置およびその製造方法および加工方法
CN103676377A (zh) 阵列基板及其制造方法、显示装置
CN108807518B (zh) 电极结构及其制备方法、阵列基板
CN111312722A (zh) 显示面板及其制造方法
CN113985667A (zh) 阵列基板及其制备方法、液晶显示面板
CN113707559B (zh) 一种薄膜晶体管的制备方法、薄膜晶体管及显示面板
CN106887468A (zh) 薄膜晶体管、阵列基板及其制造方法和显示面板
CN111650791A (zh) 阵列基板及其制备方法
KR19990017658A (ko) 몰리브덴 또는 몰리브덴 합금을 이용한 반도체 장치의 제조방법
CN111599869A (zh) 薄膜晶体管和薄膜晶体管制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20200428

RJ01 Rejection of invention patent application after publication