CN111650791A - 阵列基板及其制备方法 - Google Patents

阵列基板及其制备方法 Download PDF

Info

Publication number
CN111650791A
CN111650791A CN202010501683.4A CN202010501683A CN111650791A CN 111650791 A CN111650791 A CN 111650791A CN 202010501683 A CN202010501683 A CN 202010501683A CN 111650791 A CN111650791 A CN 111650791A
Authority
CN
China
Prior art keywords
layer
metal electrode
barrier layer
electrode layer
array substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010501683.4A
Other languages
English (en)
Inventor
谭敏力
胡小波
刘健
彭钊
江奇峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TCL China Star Optoelectronics Technology Co Ltd
Original Assignee
TCL China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TCL China Star Optoelectronics Technology Co Ltd filed Critical TCL China Star Optoelectronics Technology Co Ltd
Priority to CN202010501683.4A priority Critical patent/CN111650791A/zh
Publication of CN111650791A publication Critical patent/CN111650791A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • G02F1/134309Electrodes characterised by their geometrical arrangement

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Geometry (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种阵列基板及其制备方法,阵列基板具有一衬底基板,阵列基板包括设置于衬底基板上的一导电膜层,导电膜层包括一金属电极层和设置于金属电极层背离衬底基板的一侧表面上的一第一阻挡层;第一阻挡层在背离金属电极层一侧的表面上具有多个微孔并附着有疏水性基团。本申请实施例阵列基板能够实现第一阻挡层背离金属电极层一侧的表面与光刻胶层之间附着力的改善。

Description

阵列基板及其制备方法
技术领域
本申请涉及显示技术领域,尤其涉及一种阵列基板及其制备方法。
背景技术
随着平板显示技术的发展,消费者对大尺寸、高刷新率、高分辨率产品的需求与日俱增。金属铜(Cu)有更低的电阻,能明显减少RC Delay(RC电路延迟),金属铜成为目前主流的导电金属材料之一。但是导电层即铜膜层与玻璃基板以及介电层的附着力较差,介电层的材料为SiNx和SiO2,尤其是在沉积介电层的制程中经退火(Anneal)等高温处理后,容易出现介电层的剥离(peeling)现象。
在TFT-LCD等半导体制程中,一般通过在铜膜层的底部(Bottom)及顶部(Top)沉积阻挡(Barrier)层形成三层金属结构作为导电膜层,图1A为铜膜层作为导电膜层时的膜层剥离现象示意图,图1B为三层金属结构作为导电膜层以改善膜层剥离现象的示意图,如图1A所示的,导电膜层即铜膜层200与介电层300发生剥离,如图1B所示的,所述导电膜层即所述三层金属结构200包括依次层叠的第一阻挡层210、铜膜层220及第二阻挡层230,所述第一阻挡层210和所述第二阻挡层230用以实现提高导电膜层200与玻璃基板100以及介电层300的附着力。
阻挡(Barrier)层的材料一般可为Mo、MoTi、Ti、W、Ta、Mo alloy等。然而,一般阻挡层的材料的极性较强,表面能高,亲水性优于铜,导致与疏水性较强的光刻胶(PR)亲和力较低,附着力较差。如图1C所示的,图1C为三层金属结构作为导电膜层与光刻胶层发生剥离现象的示意图,在实际刻蚀(Etch)制程中,容易导致光刻胶剥离(Peeling),是目前三层金属结构量产亟待解决的制程问题。
因此,为了改善所述三层金属结构的所述第二阻挡层的界面性质,以实现对所述三层金属结构即所述导电膜层的光刻胶(PR)附着力性能进行改善,现需提供一种阵列基板及其制备方法。
发明内容
本申请实施例提供一种阵列基板及其制备方法,阵列基板包括一导电膜层,导电膜层包括层叠设置的一金属电极层和一第一阻挡层,第一阻挡层在背离金属电极层一侧的表面上具有多个微孔并附着有疏水性基团,以实现导电膜层的第一阻挡层背离金属电极层一侧的表面与光刻胶的附着力增强的目的。
本申请实施例提供一种阵列基板,具有一衬底基板,所述阵列基板包括设置于所述衬底基板上的一导电膜层,所述导电膜层包括一金属电极层和设置于所述金属电极层背离所述衬底基板一侧表面的一第一阻挡层;其中,所述第一阻挡层背离所述金属电极层一侧的表面上具有多个微孔并附着有疏水性基团。
在一些实施例中,所述疏水性基团为-CH3、-NH-中的至少一种。
在一些实施例中,所述导电膜层还包括一第二阻挡层,所述第二阻挡层设置于所述金属导电层靠近所述衬底基板的一侧表面。
在一些实施例中,所述第一阻挡层的材料选自钼钽合金、钼、钛、钼钛合金及钼铌合金中中的至少一种;所述第二阻挡层的材料选自钼钽合金、钼、钛、钼钛合金及钼铌合金中中的至少一种。
在一些实施例中,所述金属电极层的材料为铜。本申请实施例还提供一种阵列基板的制备方法,所述制备方法包括步骤:
在一衬底基板上形成一导电膜层,其中,所述导电膜层包括依次层叠设置于所述衬底基板上的一金属电极层及一第一阻挡层;
在所述第一阻挡层背离所述金属电极层一侧的表面上形成多个微孔;以及,
对所述第一阻挡层背离所述金属电极层一侧的表面进行化学修饰,以使得所述第一阻挡层背离所述金属电极层一侧的表面上附着疏水性基团。
在一些实施例中,在所述第一阻挡层背离所述金属电极层一侧的表面上形成多个微孔的步骤中,在氧自由基、氮气与等离子体气体的混合氛围中对所述第一阻挡层背离所述金属电极层一侧的表面进行等离子体处理,以形成多个微孔。
在一些实施例中,在所述第一阻挡层背离所述金属电极层一侧的表面上形成多个微孔的步骤中,等离子体处理的能量范围为10Kw~20Kw,等离子体处理的时间为10秒~40秒。
在一些实施例中,在对所述第一阻挡层背离所述金属电极层一侧的表面进行化学修饰的步骤中,通过将所述阵列基板置于化学药液中,以使得所述第一阻挡层背离所述金属电极层一侧的表面附着疏水性基团,其中,所述化学药液为含有-CH3、-NH-的混合溶液。
在一些实施例中,在对所述第一阻挡层背离所述金属电极层一侧的表面进行化学修饰的步骤中,化学修饰时间为120秒~480秒。
本申请实施例提供的所述阵列基板及其制备方法,通过在一衬底基板上设置一导电膜层,所述导电膜层包括依次层叠设置于所述衬底基板上的一金属电极层及一第一阻挡层,所述第一阻挡层背离所述金属电极层一侧的表面上具有多个微孔并附着有疏水性基团,实现所述第一阻挡层背离所述金属电极层一侧的表面与光刻胶的附着力增强的效果。其中,通过在所述第一阻挡层背离所述金属电极层一侧的表面进行等离子体处理形成多个微孔,所述多个微孔用于增大界面接触面积,实现初步增强所述第一阻挡层背离所述金属电极层一侧的表面与光刻胶的附着力的目的,并且,通过对所述第一阻挡层背离所述金属电极层一侧的表面进行化学修饰,以使得在所述第一阻挡层背离所述金属电极层一侧的表面附着疏水性基团,进一步使得所述第一阻挡层背离所述金属电极层一侧的表面与光刻胶的附着能力增强,从而实现所述导电膜层的所述第一阻挡层背离所述金属电极层一侧的表面与光刻胶之间附着力增强,进而有效解决后续刻蚀制程中第一阻挡背离所述金属电极层容易与光刻胶之间发生剥离的问题。此外,本发明所述阵列基板的制备方法利用目前厂线条件即可实现,简单高效,有助于推动所述导电膜层的量产。
附图说明
下面结合附图,通过对本申请的具体实施方式详细描述,将使本申请的技术方案及其它有益效果显而易见。
图1A为铜膜层作为导电膜层时的膜层剥离现象示意图;
图1B为三层金属结构作为导电膜层以改善膜层剥离现象的示意图;
图1C为三层金属结构作为导电膜层与光刻胶发生剥离现象的示意图;
图2为本申请实施例提供的阵列基板的第一阻挡层背离金属电极层一侧的表面的状态变化图;
图3A至图3F为本申请实施例提供的阵列基板的制备方法中各步骤执行后的结构示意图;
图4为本申请实施例中第一阻挡层背离金属电极层一侧的表面的结构示意图;
图5A为常规导电膜层与光刻胶发生剥离现象的示意图;
图5B为本申请实施例提供的阵列基板的制备方法所制成的阵列基板的使用效果图。
具体实施方式
下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行清楚、完整地描述。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
在本申请的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本申请和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本申请的限制。此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
在本申请的描述中,需要说明的是,除非另有明确的规定和限定,术语“安装”、“相连”、“连接”应做广义理解,例如,可以是固定连接,也可以是可拆卸连接,或一体地连接;可以是机械连接,也可以是电连接或可以相互通讯;可以是直接相连,也可以通过中间媒介间接相连,可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言,可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中,除非另有明确的规定和限定,第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触,也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且,第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方,或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方,或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开,下文中对特定例子的部件和设置进行描述。当然,它们仅仅为示例,并且目的不在于限制本申请。此外,本申请可以在不同例子中重复参考数字和/或参考字母,这种重复是为了简化和清楚的目的,其本身不指示所讨论各种实施方式和/或设置之间的关系。此外,本申请提供了的各种特定的工艺和材料的例子,但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
具体的,请参阅图4,图4为本申请实施例中第一阻挡层背离金属电极层一侧的表面的结构示意图。在本申请一种实施例中,提供一种阵列基板,所述阵列基板具有一衬底基板10,所述阵列基板包括设置所述衬底基板10上的一导电膜层20,所述导电膜层20包括一金属电极层202及设置于所述金属电极层202背离所述衬底基板10一侧表面的一第一阻挡层203;在本实施例中,所述第一阻挡层203背离所述金属电极层的一侧表面上具有多个微孔并附着有疏水性基团,所述疏水性基团为-CH3(甲基)、-NH-(胺基)中的至少一种,以使得所述第一阻挡层203背离所述金属电极层的一侧表面与光刻胶具有良好的附着力。
在本申请另一种优选实施例中,如图4所示的,所述导电膜层20为三层复合膜层,所述导电膜层20还包括一第二阻挡层201,所述第二阻挡层201设置于所述金属电极层202靠近所述第一阻挡层203的一侧表面。
在本申请中,作为一种优选实施例,所述金属电极层202的材料为铜(Cu)。
在本申请中,作为一种优选实施例,所述第一阻挡层203的材料选自钼钽合金(MoTa)、钼(Mo)、钛(Ti)、钼钛合金(MoTi)及钼铌合金(MoNb)中的至少一种。
在本申请中,作为一种优选实施例,所述第二阻挡层201的材料选自钼钽合金(MoTa)、钼(Mo)、钛(Ti)、钼钛合金(MoTi)及钼铌合金(MoNb)中的至少一种。
更进一步地,在如图4所示的实施例中,所述第二阻挡层201为金属层或金属合金层,所述第一阻挡层203优选为钼钽合金(Mota);所述第一阻挡层203为金属层或金属合金层,所述第二阻挡层201优选为钼钽合金(Mota)。
在其他实施例中,所述导电膜层20包括但不限于所述三层复合膜层,所述导电膜层20还可以是三层以上的复合金属膜层,在此不作限制。
本申请实施例基于上述实施例的所述阵列基板,还提供一种阵列基板的制备方法。请参阅图2、图3A至图3F,图2为本申请实施例提供的阵列基板的第一阻挡层背离金属电极层一侧的表面的状态变化图;图3A至图3F为本申请实施例提供的阵列基板的制备方法中各步骤执行后的结构示意图。所述阵列基板的制备方法的步骤包括:
步骤S01:在一衬底基板10上形成一导电膜层20的步骤。
在本步骤中,如图2和图4所示的,所述导电膜层20设置于所述衬底基板10上,在本实施例中,所述导电膜层20包括依次层叠形成于所述衬底基板10上的一金属电极层202及一第一阻挡层203。
此外,在其他实施例中,所述导电膜层20还包括一第二阻挡层201,所述第二阻挡层201设置于所述金属电极层202靠近所述衬底基板10的一侧表面。即,所述导电膜层20为三层复合膜层,所述导电膜层20包括依次层叠形成于所述衬底基板10上的一第二阻挡层201、一金属电极层202及一第一阻挡层203。
在本步骤中,所述第一阻挡层203的材料为钼钽合金(Mota);所述第二阻挡层201的材料为钼钽合金(Mota);所述金属电极层202的材料为铜。
需要进一步进行说明的是,在步骤S01中,形成所述衬底基板10的过程包括如下步骤:
步骤S11:提供一衬底100并在所述衬底100上形成一栅极101的步骤;如图3A所示的,在本步骤中,所述衬底100的材料可以为玻璃或PI,所述栅极101为金属复合膜层,所述栅极101的材料为钼铜合金(MoCu)。
步骤S12:在所述栅极101上形成一栅极绝缘层102的步骤,所述栅极绝缘层102覆盖所述栅极101及所述衬底100;在本步骤中,如图3A所示的,所述栅极绝缘层102为无机复合膜层,在本实施例中,所述无机复合膜层为氮化硅(SiNx)与二氧化硅(SiO2)的复合膜层。
步骤S13:在所述栅极绝缘层102上形成一有源层103的步骤;在本步骤中,如图3B所示的,所述衬底基板10的所述有源层103为半导体层,所述有源层103可以为非晶硅(a-Si)、低温多晶硅(LTPS)或氧化铟镓锌(IGZO)。
步骤S14:在所述有源层103上形成所述导电膜层20的步骤,如图3C所示。
步骤S02:在所述第一阻挡层203背离所述金属电极层202一侧的表面204上形成多个微孔。在本步骤中,请参见图3D。
在本步骤中,在一种优选实施例中,如图3D所示的,在氧自由基(O*)、氮气(N2*)与等离子体气体的混合氛围中对所述第一阻挡层203背离所述金属电极层202一侧的表面204进行等离子体处理(Plasma),以形成多个微孔(Micropores)。
在其他实施例中,所述混合氛围包括但不局限于上述气体。
在本步骤中,等离子体处理的能量范围为10Kw~20Kw,等离子体处理的时间为10秒(S)~40秒(S),其中,所述等离子处理的能量参数、时间参数的优选值,由所选定的设备型号而定。
在本步骤中,对在所述第一阻挡层203背离所述金属电极层202一侧的所述表面204进行等离子体处理以形成多个微孔,从而增大所述第一阻挡层203背离所述金属电极层202一侧的所述表面204的表面粗糙度和接触面积,进而实现初步增强所述第一阻挡层203背离所述金属电极层202一侧的所述表面204与光刻胶之间的附着力。
步骤S03:对所述第一阻挡层203背离所述金属电极层202一侧的表面204进行化学修饰,以使得所述第一阻挡层203背离所述金属电极层202一侧的表面204附着疏水性基团。在本步骤中,请参见图3E。
在本步骤中,通过将所述阵列基板置于化学药液中,以使得所述第一阻挡层203背离所述金属电极层202一侧的表面204附着疏水性基团,其中,所述化学药液为含有-CH3(甲基)、-NH-(胺基)的混合溶液,并且,在本步骤中,所述阵列基板置于化学药液中的时间为120秒(S)~480秒(S);其中,所述化学药液包括但不限于上述的混合溶液,以及所述阵列基板置于化学药液中的时间的优选值需根据具体设备而选定。
在本步骤中,请参见图4,图4为本申请实施例中第一阻挡层背离金属电极层一侧的表面的结构示意图;本步骤S03是基于上述步骤S02完成后进行的,在步骤S02中通过使得所述第一阻挡层203背离所述金属电极层202一侧的表面204上形成多个微孔,以增加本步骤即步骤S03中对所述第一阻挡层203背离所述金属电极层202一侧的表面204进行化学修饰的处理面积,经过化学修饰后使得所述第一阻挡层203背离所述金属电极层202一侧的所述表面204发生改性并获得改性表面2041,从而使得化学修饰后的所述改性表面2041上附着有更多的疏水性基团,所述改性表面2041的疏水性大于原来的所述表面204,以增强所述第一阻挡层203背离所述金属电极层202一侧的所述改性表面2041与光刻胶的亲和力,从而进一步实现增加所述第一阻挡层203背离所述金属电极层202一侧的所述改性表面2041的光刻胶附着能力。
步骤S04:通过黄光制程及蚀刻工艺使得所述导电膜层20形成源漏极层21的步骤,所述源漏极层21与所述有源层103电性接触,所述源漏极层21包括源极211和漏极212。
在本步骤中,请参阅图3F,通过黄光制程及刻蚀工艺(Etch)对所述导电膜层20进行处理并形成一开孔301,所述开孔301贯穿所述导电膜层20并暴露所述有源层103,使得所述导电膜层20断开以形成源漏极层21,所述源漏极层21包括完全断开的源极211和漏极212。需要进行说明的是,在本步骤S04之前,即,在通过黄光制程及蚀刻工艺使得所述导电膜层20形成源漏极层21的步骤之前,还包括在所述导电膜层20的所述第一阻挡层203背离所述衬底100一侧的表面上形成光刻胶的步骤S040。步骤S040的目的在于,利用所述光刻胶覆盖所述导电膜层20,以将掩膜版上的图形转移到所述导电膜层20上,并且,为了在步骤S04中,即在通过黄光制程及蚀刻工艺使得所述导电膜层20形成源漏极层21的步骤中,尤其在对所述导电膜层20的刻蚀或离子注入过程中,以实现对所述导电膜层20及所述有源层103不需要进行刻蚀的区域的材料进行保护。
在进行本申请步骤S04时,即在通过黄光制程及蚀刻工艺使得所述导电膜层20形成源漏极层21的步骤中,由于所述第一阻挡层203背离所述金属电极层202一侧的表面的极性较强,表面能高,亲水性优于所述金属电极层202的铜,易导致所述第一阻挡层203背离所述金属电极层202一侧的表面与疏水性较强的光刻胶之间的亲和力较低,容易导致光刻胶的剥离。从而,需要提前保证所述第一阻挡层203背离所述金属电极层202一侧的表面与光刻胶之间不发生剥离现象。在本申请中,通过步骤S02和步骤S03,使得所述第一阻挡层203背离所述金属电极层202一侧的表面上具有多个微孔并附着有疏水性基团,以实现在步骤S040及步骤S04中所述第一阻挡层203背离所述金属电极层202一侧的表面与光刻胶之间不发生剥离现象。
以及在本步骤S04之后,还包括对所述光刻胶进行剥离的步骤S041。
步骤S05:在所述源漏极层21上形成钝化层30,以及在所述钝化层30上形成像素电极层40的步骤。
在本步骤中,所述钝化层30形成于所述导电膜层20背离所述衬底基板10的一侧,在本实施例中,所述钝化层30覆盖所述源极211、所述漏极212、所述开孔301以及所述有源层103;并且,在所述钝化层30上形成一过孔302,所述过孔302贯穿所述钝化层30且暴露所述源漏极层21的所述源极211。以及,在所述钝化层30上形成像素电极层40,所述像素电极层40通过所述过孔302与所述源漏极层21的所述源极211电性接触。
其中,所述钝化层30为无机膜层或无机复合膜层中的至少一种。在一些实施例中,所述钝化层30的材料优选为二氧化硅。以及,在其他实施例中,所述钝化层30还包括但不限于二氧化硅膜层与氮化硅膜层的无机复合膜层,所述二氧化硅膜层位于所述钝化层30与所述氮化硅膜层之间。在本步骤中,由于所述钝化层30的所述二氧化硅膜层与所述导电膜层20的所述第一阻挡层203接触,相较于现有技术中金属铜与二氧化硅之间的附着力,本实施例中的所述钝化层30的所述二氧化硅膜层与所述第一阻挡层203之间的附着力更大,因而,所述钝化层30发生鼓包的风险降低。
需要重点说明的是,通过上述步骤S02和步骤S03中对所述导电膜层20的所述第一阻挡层203背离所述金属电极层202一侧的表面204先后进行等离子体处理和化学修饰,使得所述第一阻挡层203背离所述金属电极层202的所述表面204具有多个微孔并连接有疏水性基团,改性后的所述第一阻挡层203的所述改性表面2041疏水性大于进行步骤S02之前的所述第一阻挡层203的所述表面204的疏水性,从而实现所述第一阻挡层203的所述改性表面2041与光刻胶层具有良好的附着能力,进而能够有效解决蚀刻(Etch)制程中所述第一阻挡层203背离所述金属电极层202一侧的表面与光刻胶层发生光刻胶剥离的问题。请参见图5A和图5B,图5B为本申请实施例提供的阵列基板的制备方法所制成的阵列基板的使用效果图,相较于图5A中的光刻胶层剥离现象A,如图5B所示的所述阵列基板的光刻胶层剥离现象明显消除,即呈现无剥离现象B。
此外,本实施例中,本申请实施例提供的阵列基板的制备方法所制成的所述阵列基板的应用领域包括但不限定为TFT、Mini-LED、Mirco-LED、LED及OLED。
本申请实施例提供的一种阵列基板及其制备方法,通过在衬底基板10上形成导电膜层20,所述导电膜层20包括依次层叠设置于所述衬底基板10上的一金属电极层202及一第一阻挡层203,对所述第一阻挡层203背离所述金属电极层202一侧的表面204进行等离子体处理后并进行化学修饰,以使得所述第一阻挡层203的所述表面204具有微孔结构及疏水性基团,从而使得所述第一阻挡层203的所述表面204发生改性。其中,所述表面204的多个微孔用于增大界面接触面积,实现初步改善所述第一阻挡层203的所述表面204的光刻胶附着力的目的,并且,所述第一阻挡层203的所述疏水性基团用于进一步增加光刻胶与所述第一阻挡层203的附着能力,实现所述第一阻挡层203与光刻胶良好的附着力,从而实现对所述导电膜层20的所述第一阻挡层203的光刻胶附着力的改善,进而有效解决后续刻蚀制程中光刻胶剥离问题。此外,本发明所述阵列基板的制备方法利用目前厂线条件即可实现,简单高效,有助于推动所述导电膜层20的量产。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种阵列基板及其制备方法进行了详细介绍,本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想;本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种阵列基板,具有一衬底基板,其特征在于,所述阵列基板包括设置于所述衬底基板上的一导电膜层,所述导电膜层包括一金属电极层和设置于所述金属电极层背离所述衬底基板的一侧表面上的一第一阻挡层;其中,所述第一阻挡层在背离所述金属电极层一侧的表面上具有多个微孔并附着有疏水性基团。
2.如权利要求1所述的阵列基板,其特征在于,所述疏水性基团为-CH3或-NH-中的至少一种。
3.如权利要求1所述的阵列基板,其特征在于,所述导电膜层还包括一第二阻挡层,所述第二阻挡层设置于所述金属电极层靠近所述衬底基板的一侧表面。
4.如权利要求1至3中任一项所述的阵列基板,其特征在于,所述第一阻挡层的材料选自钼钽合金、钼、钛、钼钛合金及钼铌合金中的至少一种;所述第二阻挡层的材料选自选自钼钽合金、钼、钛、钼钛合金及钼铌合金中的至少一种。
5.根据权利要求1所述的阵列基板,其特征在于,所述金属电极层的材料为铜。
6.一种阵列基板的制备方法,其特征在于,所述制备方法包括步骤:
在一衬底基板上形成一导电膜层,其中,所述导电膜层包括依次层叠设置于所述衬底基板上的一金属电极层及一第一阻挡层;
在所述第一阻挡层背离所述金属电极层一侧的表面上形成多个微孔;以及,
对所述第一阻挡层背离所述金属电极层一侧的表面进行化学修饰,以使得所述第一阻挡层在背离所述金属电极层一侧的表面上附着有疏水性基团。
7.如权利要求6所述的阵列基板的制备方法,其特征在于,在所述第一阻挡层背离所述金属电极层一侧的表面上形成多个微孔的步骤中,在氧自由基、氮气与等离子体气体的混合氛围中对所述第一阻挡层背离所述金属电极层一侧的表面进行等离子体处理,以形成多个微孔。
8.如权利要求7所述的阵列基板的制备方法,其特征在于,在所述第一阻挡层背离所述金属电极层一侧的表面上形成多个微孔的步骤中,等离子体处理的能量范围为10千瓦~20千瓦,等离子体处理的时间为10秒~40秒。
9.如权利要求6所述的阵列基板的制备方法,其特征在于,在对所述第一阻挡层背离所述金属电极层一侧的表面进行化学修饰的步骤中,通过将所述阵列基板置于化学药液中,以使得所述第一阻挡层背离所述金属电极层一侧的表面上附着疏水性基团,其中,所述化学药液为含有-CH3、-NH-的混合溶液。
10.如权利要求9所述的阵列基板的制备方法,其特征在于,在对所述第一阻挡层背离所述金属电极层一侧的表面进行化学修饰的步骤中,所述阵列基板置于化学药液中的时间为120秒~480秒。
CN202010501683.4A 2020-06-04 2020-06-04 阵列基板及其制备方法 Pending CN111650791A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010501683.4A CN111650791A (zh) 2020-06-04 2020-06-04 阵列基板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010501683.4A CN111650791A (zh) 2020-06-04 2020-06-04 阵列基板及其制备方法

Publications (1)

Publication Number Publication Date
CN111650791A true CN111650791A (zh) 2020-09-11

Family

ID=72351194

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010501683.4A Pending CN111650791A (zh) 2020-06-04 2020-06-04 阵列基板及其制备方法

Country Status (1)

Country Link
CN (1) CN111650791A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022262555A1 (zh) * 2021-06-17 2022-12-22 绍兴中芯集成电路制造股份有限公司 芯片间的导电桥及其制造方法、芯片测试方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101824278A (zh) * 2010-04-06 2010-09-08 南京工业大学 一种超疏水无机有机纳米复合高分子涂层材料及其制备方法
CN104617111A (zh) * 2015-02-03 2015-05-13 京东方科技集团股份有限公司 基板及其制造方法、显示装置
CN108666325A (zh) * 2018-05-24 2018-10-16 京东方科技集团股份有限公司 一种tft基板的制备方法、tft基板及显示装置
CN109092648A (zh) * 2018-06-15 2018-12-28 上海交通大学 一种疏水柔性纳米草的制备方法
CN109570147A (zh) * 2017-09-29 2019-04-05 中国科学院工程热物理研究所 一种强化热沉润湿特性及相变换热性能的方法
CN109633890A (zh) * 2019-01-02 2019-04-16 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
CN110993621A (zh) * 2019-12-12 2020-04-10 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101824278A (zh) * 2010-04-06 2010-09-08 南京工业大学 一种超疏水无机有机纳米复合高分子涂层材料及其制备方法
CN104617111A (zh) * 2015-02-03 2015-05-13 京东方科技集团股份有限公司 基板及其制造方法、显示装置
CN109570147A (zh) * 2017-09-29 2019-04-05 中国科学院工程热物理研究所 一种强化热沉润湿特性及相变换热性能的方法
CN108666325A (zh) * 2018-05-24 2018-10-16 京东方科技集团股份有限公司 一种tft基板的制备方法、tft基板及显示装置
CN109092648A (zh) * 2018-06-15 2018-12-28 上海交通大学 一种疏水柔性纳米草的制备方法
CN109633890A (zh) * 2019-01-02 2019-04-16 京东方科技集团股份有限公司 显示面板及其制造方法、显示装置
CN110993621A (zh) * 2019-12-12 2020-04-10 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
武汉大学等: "《分析化学》", 31 May 1995, 高等教育出版社, pages: 328 *
王琪等: "《有色金属分析技术》", 31 December 2018, 江苏凤凰科学技术出版社, pages: 190 *
许晓文等: "《定量化学分析》", 30 April 2016, 南开大学出版社, pages: 231 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022262555A1 (zh) * 2021-06-17 2022-12-22 绍兴中芯集成电路制造股份有限公司 芯片间的导电桥及其制造方法、芯片测试方法

Similar Documents

Publication Publication Date Title
KR101043663B1 (ko) 표시장치 제조방법
KR0131057B1 (ko) 전자회로 및 그의 반도체장치
US11205667B2 (en) Method of preparing thin film transistor substrate
US9627548B2 (en) Thin film transistor array panel and method of manufacturing the same
WO2011151970A1 (ja) 薄膜トランジスタ、コンタクト構造、基板、表示装置及びこれらの製造方法
CN109509707B (zh) 显示面板、阵列基板、薄膜晶体管及其制造方法
KR19990088504A (ko) 박막트랜지스터및그제조방법
US9704998B2 (en) Thin film transistor and method of manufacturing the same, display substrate, and display apparatus
IL274281A (en) Methods for creating gate structures for group V – III field effect transistors
CN108198756B (zh) 薄膜晶体管的制备方法、阵列基板的制备方法
US10121901B2 (en) Pixel structure with isolator and method for fabricating the same
CN107658345A (zh) 氧化物薄膜晶体管及其制备方法、阵列基板和显示装置
CN111650791A (zh) 阵列基板及其制备方法
US11355569B2 (en) Active device substrate comprising silicon layer and manufacturing method thereof
US20210225898A1 (en) Manufacturing method of tft array substrate and tft array substrate
TW201618168A (zh) 顯示面板之製備方法
US20220310669A1 (en) Display panel and manufacturing method thereof
US20080105926A1 (en) Thin film transistor and fabrication method thereof
US11437519B2 (en) TFT device and manufacturing method of same, TFT array substrate, and display device
CN110676266B (zh) Tft基板及其制备方法、显示装置
US11233071B2 (en) Electrode structure and array substrate
CN111370311B (zh) 显示面板及其制备方法
CN115588696A (zh) 一种薄膜晶体管、阵列基板及薄膜晶体管的制备方法
WO2014103902A1 (ja) 導電構造体、導電構造体の製造方法、及び、表示装置
US6518108B2 (en) Electronic device and a method for making the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination