CN111863838A - 一种阵列基板及其制备方法 - Google Patents

一种阵列基板及其制备方法 Download PDF

Info

Publication number
CN111863838A
CN111863838A CN202010706047.5A CN202010706047A CN111863838A CN 111863838 A CN111863838 A CN 111863838A CN 202010706047 A CN202010706047 A CN 202010706047A CN 111863838 A CN111863838 A CN 111863838A
Authority
CN
China
Prior art keywords
layer
insulating layer
groove
dielectric layer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010706047.5A
Other languages
English (en)
Inventor
赵慧慧
朴宇成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202010706047.5A priority Critical patent/CN111863838A/zh
Priority to US17/266,597 priority patent/US11997878B2/en
Priority to PCT/CN2020/113893 priority patent/WO2022016679A1/zh
Publication of CN111863838A publication Critical patent/CN111863838A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L2021/775—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate comprising a plurality of TFTs on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Geometry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明公开了一种阵列基板及其制备方法，阵列基板包括基板，其一侧表面依次设有阻隔层、有源层、第一绝缘层、第二绝缘层、第一介电层、第三绝缘层及第二介电层；第一凹槽，依次贯穿第二介电层、第三绝缘层、第一介电层、第二绝缘层、第一绝缘层、有源层以及部分的阻隔层，所述第一凹槽的底面位于所述阻隔层的内部；以及第一源漏电极，设于第二介电层远离第三绝缘层的一侧表面，且覆盖第一凹槽的内侧壁和底面，第一源漏电极连接至有源层。本发明的有益效果在于，本发明的阵列基板及其制备方法，第一凹槽的侧壁上设有一台阶面，源漏电极覆盖台阶面，从而具有一缓冲效果，避免由于第一凹槽的侧壁过长导致的源漏电极断裂的问题。

Description

一种阵列基板及其制备方法
技术领域
本申请涉及面板领域，具体涉及一种阵列基板及其制备方法。
背景技术
LTPO是一种低功耗OLED显示技术，LTPO TFT具有比LTPS TFT更低的驱动功率。LTPS显示静止图像需要60Hz，但是LTPO可以降低到1Hz，驱动功率大大降低。LTPO将部分晶体管转换成氧化物，漏电流更少，可使电容器电压(电荷)保持一秒钟，以驱动1Hz。LTPS漏电流更大，即使驱动静止像素也需要60Hz；否则，亮度会大幅降低，而LTPO不会。因此LTPO产品具有较低的功耗越来越受到人们的追捧。
与LTPS相比，制造LTPO需要更多的膜层。首先制造LTPS晶体管，然后通过溅射将金属氧化物(IGZO)沉积在上面以形成氧化物晶体管。为了防止LTPS晶体管与IGZO晶体管相互干扰，二者之间具有较厚的无机膜层作为阻隔。因此源漏电极(SD)到有源层(poly)之间就具有更厚的无机膜层，由于高PPI的要求存在，使得源漏电极连接有源层的孔径通常较小，一般在2-4μm之间，源漏电极到有源层的孔深在1μm-1.5μm之间。狭小且深的孔在蚀刻是容易出现如下两个不良：容易存在无机层残留，残留的无机层导致SD与Poly搭接时的接触电阻增大。深而小的孔中，SD走线容易发生断线，导致SD与Poly搭接异常。以上问题通常能够导致LTPO产品良率降低。
发明内容
本发明提供了一种阵列基板及其制备方法，用以解决现有技术中由于阵列基板中源漏电极和有源层的接触孔太小，从而导致源漏电极断裂的技术问题。
解决上述技术问题的技术方案是：本发明提供了一种阵列基板，包括基板，其一侧表面依次设有阻隔层、有源层、第一绝缘层、第二绝缘层、第一介电层、第三绝缘层及第二介电层；第一凹槽，依次贯穿所述第二介电层、所述第三绝缘层、所述第一介电层、所述第二绝缘层、所述第一绝缘层、所述有源层以及部分的所述阻隔层，所述第一凹槽的底面位于所述阻隔层的内部；以及第一源漏电极，设于所述第二介电层远离所述第三绝缘层的一侧表面，且覆盖所述第一凹槽的内侧壁和底面，所述第一源漏电极连接至所述有源层。
进一步的，阵列基板第一栅极，设于所述第一绝缘层远离所述阻隔层的一侧表面；所述第二绝缘层覆盖所述第一栅极；以及第二栅极，设于所述第二绝缘层远离所述第一绝缘层的一侧表面；所述第一介电层覆盖所述第二栅极。
进一步的，阵列基板钝化层，设于所述第二介电层远离所述第三绝缘层的一侧表面，且覆盖所述第一源漏电极，并填充所述第一凹槽。
进一步的，阵列基板还包括第二凹槽，依次贯穿所述钝化层、所述第二介电层、所述第三绝缘层、所述第一介电层、所述第二绝缘层、所述第一绝缘层、所述阻隔层以及部分所述基板；以及第一平坦层，设于所述钝化层远离所述第二介电层的一侧表面，且填充所述第二凹槽。
进一步的，所述基板包括第一柔性层；第一缓冲层，设于所述第一柔性层的一侧表面；第二柔性层，设有所述第一缓冲层远离所述第一柔性层的一侧表面；以及第二缓冲层，设于所述第二柔性层远离所述第一缓冲层的一侧表面；其中，所述第二凹槽的底面与所述第二柔性层远离所述第一柔性层的一侧表面平齐。
进一步的，所述第一凹槽包括第一通孔，贯穿所述第二介电层和所述第三绝缘层；第一倒梯形凹槽，其贯穿所述第一介电层、所述第二绝缘层、所述第一绝缘层、所述有源层以及部分的所述阻隔层；其中，所述第一倒梯形凹槽与所述第一通孔相对设置，且所述第一倒梯形凹槽的槽口的宽度小于所述第一通孔的孔径。
进一步的，所述第一通孔的内侧壁与所述第一介电层表面的夹角为40°～80°。
本发明还提供了一种阵列基板的制备方法，包括以下步骤：提供一基板；在所述基板上依次制备阻隔层、有源层、第一绝缘层、第二绝缘层、第一介电层、第三绝缘层及第二介电层；刻蚀所述第二介电层、所述第三绝缘层、所述第一介电层、所述第二绝缘层、所述第一绝缘层、所述有源层以及部分的所述阻隔层形成第一凹槽，所述第一凹槽的底面设于所述阻隔层的内部；在所述第一凹槽顶部边缘处的第二介电层上制备第一源漏电极，该第一源漏电极的中部覆盖所述第一凹槽的内侧壁以及底面；在所述第二介电层上制备一层钝化层，所述钝化层覆盖所述第一源漏电极。
进一步的，在所述第一绝缘层制备步骤之后，还包括以下步骤:在所述第一绝缘层上制备第一栅极，其中，第一栅极对应所述有源层；在所述第二绝缘层制备步骤之后，还包括以下步骤：在所述第二绝缘层上制备第二栅极，其中，第二栅极对应所述第一栅极。
进一步的，所述第一凹槽的具体制备步骤如下：刻蚀第二介电层和第三绝缘层形成第一通孔；在第二通孔对应位置刻蚀所述第一介电层、所述第二绝缘层、所述第一绝缘层、所述有源层以及部分的所述阻隔层形成第一倒梯形凹槽；其中，第一通孔的侧壁与所述第一倒梯形凹槽的侧壁之间形成一台阶面，所述台阶面设于所述第一介电层上。
进一步的，刻蚀所述第一通孔时，还同时刻蚀第二介电层和第三绝缘层形成第二通孔；刻蚀所述第一倒梯形凹槽时，还同时在第二通孔对应位置刻蚀所述第一介电层、所述第二绝缘层、所述第一绝缘层、所述阻隔层以及部分的所述基板形成第二倒梯形凹槽，所述第二通孔和所述第二倒梯形凹槽连通形成第二凹槽；其中，所述第一通孔和所述第二通孔采用同一光罩刻蚀，所述第一倒梯形凹槽和第二倒梯形凹槽采用同一光罩刻蚀。
本发明的有益效果在于，本发明的阵列基板及其制备方法，第一凹槽的侧壁贯穿有源层，源漏电极通过第一凹槽与有源层连接，增大了有源层与源漏电极的接触面积，降低了接触电阻。第一凹槽的侧壁上设有一台阶面，源漏电极覆盖台阶面，从而具有一缓冲效果，避免由于第一凹槽的侧壁过长导致的源漏电极断裂的问题。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1是实施例中的阵列基板结构示意图。
图2是实施例中的第一源漏电极分布图。
图3是实施例中的第一通孔示意图。
图4是实施例中的第一凹槽结构示意图。
图中标号：
基板1；阻隔层2；
有源层3；第一绝缘层4；
第一栅极5；第二绝缘层6；
第二栅极7；第一介电层8；
第三绝缘层9；第二介电层10；
第一源漏电极11；钝化层12；
第一平坦层13；第二源漏电极14；
第二平坦层15；阳极层16；
像素定义层17；发光层18；
台阶面121；第一凹槽100；
第一通孔110；第一倒梯形凹槽120；
第二凹槽200；第二通孔210；
第二倒梯形凹槽220。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
实施例
如图1所示，本实施例中，本发明的阵列基板包括基板1、阻隔层2、有源层3、第一绝缘层4、第一栅极5、第二绝缘层6、第二栅极7、第一介电层8、第三绝缘层9、第二介电层10、第一源漏电极11,、钝化层12、第一平坦层13、第二源漏电极14、第二平坦层15、阳极层16、像素定义层17以及发光层18。
基板1为柔性基板，具体包括第一柔性层101、第一缓冲层102、第二柔性层103以及第二缓冲层104，叠层设于的第一柔性层101和第二柔性层103具有很好的柔韧性，便于阵列基板弯曲折叠，设于柔性层之间的第一缓冲层102和第二缓冲层104能够很好的保护第一柔性层101和第二柔性层103，避免其在弯折过程中，由于应力过大产生裂纹。
阻隔层2设于基板1的一侧表面，阻隔层2用以阻挡外界水汽通过基板1进入所述阵列基板中，从而避免水汽对阵列基板内部的电路结构造成腐蚀，从而提升了阵列基板的使用寿命。
有源层3设于缓冲层2的上表面，有源层3的材质为半导体材料，所述半导体材料包括铟镓锌氧化物(IGZO)、铟镓钛氧化物(IZTO)，铟镓锌钛氧化物(IGZTO)，有源层3的厚度为100埃米～1000埃米，有源层23给显示面板提供电路支持。
第一绝缘层4设于缓冲层2远离基板1的一侧表面，第一绝缘层4的材质为无机材料，所述无机材料包括硅的氧化物或硅的氮化物或是多层薄膜结构，第一绝缘层4的厚度为1000埃米～3000埃米。第一绝缘层4与有源层3相对设置且覆盖有源层3，第一绝缘层4起到绝缘的作用，防止所述阵列基板内部的各线路之间短路。
第一栅极5设于第一绝缘层4的上表面，第一栅极5的材质为金属材料，所述金属材料包括钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等，或者是合金，或者是多层薄膜结构。第一栅极5的厚度为2000埃米～8000埃米，第一栅极5与第一绝缘层4相对设置。
第二绝缘层6设于第一绝缘层4远离缓冲层2的一侧表面，第二绝缘层6的材质为无机材料，所述无机材料包括硅的氧化物或硅的氮化物或是多层薄膜结构，第二绝缘层6的厚度为1000埃米～3000埃米。第二绝缘层6与有源层3相对设置且覆盖有源层3，第二绝缘层6起到绝缘的作用，防止所述阵列基板内部的各线路之间短路。
第二栅极7设于第二绝缘层6远离第一绝缘层4的一侧表面，第二栅极7的材质为金属材料，所述金属材料包括钼(Mo)、铝(Al)、铜(Cu)、钛(Ti)等，或者是合金，或者是多层薄膜结构。第二栅极7的厚度为2000埃米～8000埃米，第二栅极7与第二绝缘层6相对设置。
第一介电层8设于第二栅极7、第二绝缘层6的上表面，第一介电层8为层间绝缘层，第一介电层8的材质为为无机材料，所述无机材料包括硅的氧化物或硅的氮化物或是多层薄膜结构，起到绝缘作用，防止电路短路。第一介电层8的厚度为2000埃米～10000埃米。
第三绝缘层9设于第一介电层8远离第二绝缘层6的一侧表面，第三绝缘层9的材质为无机材料，所述无机材料包括硅的氧化物或硅的氮化物或是多层薄膜结构，第一绝缘层4的厚度为1000埃米～3000埃米。第三绝缘层9与有源层3相对设置且覆盖有源层3，第三绝缘层9起到绝缘的作用，防止所述阵列基板内部的各线路之间短路。
第二介电层10设于第三绝缘层9远离第一介电层8的一侧表面，第二介电层10为层间绝缘层，第二介电层10的材质为为无机材料，所述无机材料包括硅的氧化物或硅的氮化物或是多层薄膜结构，起到绝缘作用，防止电路短路。第二介电层10的厚度为2000埃米～10000埃米。
为了便于第一源漏电极11与有源层3电性连接，一般需要在第二介电层10、第三绝缘层9、第一介电层8、第二绝缘层6以及第一绝缘层4上开设通孔，用以将有源层3部分裸露于所述通孔内，以便第一源漏电极11通过所述通孔电性连接至有源层3。
本实施例中，第一凹槽100的顶面与第二介电层10远离第三绝缘层9的一侧表面平齐，其侧壁贯穿第二介电层10、第三绝缘层9、第一介电层8、第二绝缘层6、第一绝缘层4、有源层3以及部分阻隔层2，第一凹槽100的底面设于阻隔层2的内部，有源层3被第一凹槽100贯穿，即有源层3部分裸露于第一凹槽100的侧壁内。
如图2所示，第一源漏电极11的两端分别设于第一凹槽100顶面边缘处的第二介电层10上，第一源漏电极11的中部覆盖第一凹槽100的侧壁与底面。
由于有源层3部分裸露于第一凹槽100的侧壁，故第一源漏电极11在覆盖第一凹槽100侧壁的同时，能够实现与有源层3的电性连接，且第一凹槽100的底面设于阻隔层2的内部，故第一源漏电极能够与有源层3的断面完全连接，提升传输效果。
如图3和图4所示，为了更好的保护第一源漏电极11，具体的，第一凹槽100包括第一通孔110和第一倒梯形凹槽120，其中，第一通孔110的顶面与第二介电层10远离第三绝缘层9的一侧表面平齐，第一通孔110贯穿二介电层10和第三绝缘层9，且第一通孔110的底面与第一介电层8远离第二绝缘层6的一侧表面平齐。
第一倒梯形凹槽120的顶面与第一介电层8远离第二绝缘层6的一侧表面平齐，其侧壁贯穿第一介电层8、第二绝缘层6、第一绝缘层4、有源层3以及部分阻隔层2，第一倒梯形凹槽120的底面设于阻隔层2的内部。
第一通孔110的底面面积大于第一倒梯形凹槽120的顶面面积，即第一通孔110的底面与第一倒梯形凹槽120的顶面之间形成一台阶面121，所述台阶面121与第一介电层8远离第二绝缘层6的一侧表面平齐。
第一源漏电极11在覆盖第一凹槽100的内壁时，通过台阶面121减缓倾斜作用力，台阶面121能够起到缓冲作用，防止第一源漏电极11由于侧壁过长导致的断裂问题。
本实施例中，第一通孔110的侧壁与底面的内夹角在40°至80°之间，能够很好的减缓第一源漏电极11的内部拉力，避免第一源漏电极11在第一凹槽100内部出现断裂问题。
钝化层12设于第二介电层10远离第三绝缘层9的一侧表面，钝化层12的材质包括SiOx、SiNx、AlO或者SiO与SiN的叠层，钝化层12的厚度为100nm～1000nm。钝化层12起到绝缘作用及隔绝外界水氧的作用，同时能够阻挡氢原子或水汽进入第一源漏电极11中。
本实施例中，阵列基板包括显示区21和非显示区22，其中，有源层3、第一栅极5、第二栅极7以及第一源漏电极11对应与显示区21，基板1、阻隔层2、第一绝缘层4、第二绝缘层6、第一介电层8、第三绝缘层9、第二介电层10以及钝化层12自显示区21延伸至非显示区22中。
在非显示区22中，第二凹槽200的顶面与钝化层12远离第二介电层10的一侧表面平齐，其侧壁贯穿钝化层、第二介电层10、第三绝缘层9、第一介电层8、第二绝缘层6、第一绝缘层4、阻隔层2以及第二缓冲层104，第二凹槽200的底面与第二柔性层103远离第一缓冲层102的一侧表面平齐。
具体的，第二凹槽200包括第二通孔210和第二倒梯形凹槽220，其中，第二通孔210的顶面与钝化层12远离第二介电层10的一侧表面平齐，第二通孔110贯穿钝化层12、第二介电层10和第三绝缘层9，且第二通孔210的底面与第一介电层8远离第二绝缘层6的一侧表面平齐。
第二倒梯形凹槽120的顶面与第一介电层8远离第二绝缘层6的一侧表面平齐，其侧壁贯穿第一介电层8、第二绝缘层6、第一绝缘层4、阻隔层2以及第二缓冲层104，第二通孔210的底面与第二柔性层103远离第一缓冲层102的一侧表面平齐。
第二通孔210的底面面积大于第二倒梯形凹槽220的顶面面积，即第一通孔110的底面与第一倒梯形凹槽120的顶面之间形成一台阶面，所述台阶面与第一介电层8远离第二绝缘层6的一侧表面平齐，所述第二通孔210的内侧壁与底面的内夹角在20°至70°之间。
第一平坦层13设于钝化层12的上表面，其中第一平坦层13自显示区21延伸至非显示区22中，且填充第二凹槽200。
第二源漏电极14设于第一平坦层13的上表面，且其贯穿第一平坦层13电性连接至第一源漏电极11。
第二平坦层15设于第一平坦层13的上表面，且第二平坦层15覆盖第二源漏电极14。
阳极层16设于第二平坦层15，且其贯穿第二平坦层15电性连接至第二源漏电极14。
像素定义层17设于第二平坦层15的上表面，且像素定义层17覆盖阳极层16，在像素定义层17对应阳极层16的区域开设有像素开孔，所述像素开孔内填充有发光层18，发光层18连接阳极层16。
为了更好的解释本发明，本实施例中还提供了一种阵列基板的制备方法，其具体步骤包括：
S1基板制备步骤：
提供一基板，所述基板包括一次叠层设置的第一柔性层、第一缓冲层、第二柔性层和第二缓冲层，具有很好的柔韧性。
S2薄膜晶体管制备步骤：
在所述基板上制备阻隔层。
在所述阻隔层上制备半导体层，将所述半导体层部分导体化后形成有源层。
在所述阻隔层上制备第一绝缘层，且第一绝缘层覆盖所述有源层。
在所述第一绝缘层上制备第一栅极。
在所述第一绝缘层上制备第二绝缘层，且第二绝缘层覆盖所述第一栅极。
在所述第二绝缘层上制备第二栅极。
在所述第二绝缘层上制备第一介电层，且第一介电层覆盖所述第二栅极。
在所述第一介电层上制备第三绝缘层。
在所述第三绝缘层上制备第二介电层。
S3第一凹槽制备步骤、第二凹槽制备步骤：
采用第一光罩刻蚀第二介电层和第三绝缘层，对应显示区形成第一通孔、对应非显示区形成第二通孔，其中，第一通孔为圆柱形通孔，第二通孔为长矩形通孔。
采用第二光罩刻蚀所述第一介电层、所述第二绝缘层、所述第一绝缘层、所述有源层以及部分的所述阻隔层，在第一通孔对应位置形成第一倒梯形凹槽，所述第一通孔与所述第一倒梯形凹槽连通，形成第一凹槽。在第二通孔对应位置形成第二倒梯形凹槽，所述第二通孔和所述第二倒梯形凹槽连通形成第二凹槽。
本实施例采用第一光罩同时制备第一通孔和第二通孔、采用第二光罩同时制备第一倒梯形凹槽和第二倒梯形凹槽，节省了光罩数量，同时也减少了制程步骤，降低了制备成本，提升了产品良率。
其中，第一通孔的侧壁与所述第一倒梯形凹槽的侧壁之间形成一台阶面，所述台阶面设于所述第一介电层上。
S4第一源漏电极制备步骤：
在所述第一凹槽顶部边缘处的介电层上制备第一源漏电极，该第一源漏电极的中部覆盖所述第一凹槽的内侧壁以及底，第一源漏电极覆盖所述台阶面，有利于降低第一源漏电极的内部拉力，避免第一电极断裂。
S5钝化层制备步骤：
在所述第二介电层上制备一层钝化层，所述钝化层覆盖所述第一源漏电极并填充所述第一凹槽和所述第二凹槽。
S6钝化层刻蚀步骤：采用第三光罩刻蚀所述第二凹槽内部的钝化层。
S7平坦层制备步骤：
在所述钝化层上制备平坦层，平坦层自显示区延伸至邦定区，所述平坦层填充所述第二凹槽，在后续弯折邦定时，第二凹槽能够减少弯折应力产生的不良影响。
本实施例的有益效果在于：本实施例中阵列基板及其制备方法，第一凹槽的侧壁贯穿第二介电层、第三绝缘层、第一介电层、第二绝缘层、第一绝缘层、有源层以及部分阻隔层，第一凹槽的孔径较大，能够有效防止第一凹槽内残留无机材料，减少有源层和源漏电极的接触电阻，第一凹槽使得有源层在第一凹槽的侧壁上形成断面，源漏电极沿第一凹槽的侧壁设置，且通过第一凹槽的侧壁与有源层连接，增大了源漏电极和有源层的接触面积，同时第一凹槽内侧壁具有一台阶面，能够起到缓冲作用，防止源漏电极由于第一凹槽的侧壁过长导致断裂。
以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种阵列基板，其特征在于，包括
基板，其一侧表面依次设有阻隔层、有源层、第一绝缘层、第二绝缘层、第一介电层、第三绝缘层及第二介电层；
第一凹槽，依次贯穿所述第二介电层、所述第三绝缘层、所述第一介电层、所述第二绝缘层、所述第一绝缘层、所述有源层以及部分的所述阻隔层，所述第一凹槽的底面位于所述阻隔层的内部；以及
第一源漏电极，设于所述第二介电层远离所述第三绝缘层的一侧表面，且覆盖所述第一凹槽的内侧壁和底面，所述第一源漏电极连接至所述有源层。
2.根据权利要求1所述的阵列基板，其特征在于，还包括
第一栅极，设于所述第一绝缘层远离所述阻隔层的一侧表面；所述第二绝缘层覆盖所述第一栅极；
第二栅极，设于所述第二绝缘层远离所述第一绝缘层的一侧表面；所述第一介电层覆盖所述第二栅极；以及
钝化层，设于所述第二介电层远离所述第三绝缘层的一侧表面，且覆盖所述第一源漏电极，并填充所述第一凹槽。
3.根据权利要求2所述的阵列基板，其特征在于，还包括
第二凹槽，依次贯穿所述钝化层、所述第二介电层、所述第三绝缘层、所述第一介电层、所述第二绝缘层、所述第一绝缘层、所述阻隔层以及部分所述基板；以及
第一平坦层，设于所述钝化层远离所述第二介电层的一侧表面，且填充所述第二凹槽。
4.根据权利要求3所述的阵列基板，其特征在于，
所述基板包括
第一柔性层；
第一缓冲层，设于所述第一柔性层的一侧表面；
第二柔性层，设有所述第一缓冲层远离所述第一柔性层的一侧表面；以及
第二缓冲层，设于所述第二柔性层远离所述第一缓冲层的一侧表面；
其中，所述第二凹槽的底面与所述第二柔性层远离所述第一柔性层的一侧表面平齐。
5.根据权利要求1所述的阵列基板，其特征在于，
所述第一凹槽包括
第一通孔，贯穿所述第二介电层和所述第三绝缘层；
第一倒梯形凹槽，其贯穿所述第一介电层、所述第二绝缘层、所述第一绝缘层、所述有源层以及部分的所述阻隔层；
其中，所述第一倒梯形凹槽与所述第一通孔相对设置，且所述第一倒梯形凹槽的槽口的宽度小于所述第一通孔的孔径。
6.根据权利要求5所述的阵列基板，其特征在于，
所述第一通孔的内侧壁与所述第一介电层表面的夹角为40°～80°。
7.一种阵列基板的制备方法，其特征在于，包括以下步骤：
提供一基板；
在所述基板上依次制备阻隔层、有源层、第一绝缘层、第二绝缘层、第一介电层、第三绝缘层及第二介电层；
刻蚀所述第二介电层、所述第三绝缘层、所述第一介电层、所述第二绝缘层、所述第一绝缘层、所述有源层以及部分的所述阻隔层形成第一凹槽，所述第一凹槽的底面设于所述阻隔层的内部；
在所述第一凹槽顶部边缘处的第二介电层上制备第一源漏电极，该第一源漏电极的中部覆盖所述第一凹槽的内侧壁以及底面；
在所述第二介电层上制备一层钝化层，所述钝化层覆盖所述第一源漏电极。
8.根据权利要求7所述的阵列基板的制备方法，其特征在于，
在所述第一绝缘层制备步骤之后，还包括以下步骤:
在所述第一绝缘层上制备第一栅极，其中，第一栅极对应所述有源层；
在所述第二绝缘层制备步骤之后，还包括以下步骤：
在所述第二绝缘层上制备第二栅极，其中，第二栅极对应所述第一栅极。
9.根据权利要求7所述的阵列基板的制备方法，其特征在于，所述第一凹槽的具体制备步骤如下：
刻蚀第二介电层和第三绝缘层形成第一通孔；
在第二通孔对应位置刻蚀所述第一介电层、所述第二绝缘层、所述第一绝缘层、所述有源层以及部分的所述阻隔层形成第一倒梯形凹槽；
其中，第一通孔的侧壁与所述第一倒梯形凹槽的侧壁之间形成一台阶面，所述台阶面设于所述第一介电层上。
10.根据权利要求9所述的阵列基板的制备方法，其特征在于，
刻蚀所述第一通孔时，还同时刻蚀第二介电层和第三绝缘层形成第二通孔；
刻蚀所述第一倒梯形凹槽时，还同时在第二通孔对应位置刻蚀所述第一介电层、所述第二绝缘层、所述第一绝缘层、所述阻隔层以及部分的所述基板形成第二倒梯形凹槽，所述第二通孔和所述第二倒梯形凹槽连通形成第二凹槽；其中，
所述第一通孔和所述第二通孔采用同一光罩刻蚀，所述第一倒梯形凹槽和第二倒梯形凹槽采用同一光罩刻蚀。
CN202010706047.5A 2020-07-21 2020-07-21 一种阵列基板及其制备方法 Pending CN111863838A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010706047.5A CN111863838A (zh) 2020-07-21 2020-07-21 一种阵列基板及其制备方法
US17/266,597 US11997878B2 (en) 2020-07-21 2020-09-08 Array substrate and manufacturing method thereof
PCT/CN2020/113893 WO2022016679A1 (zh) 2020-07-21 2020-09-08 一种阵列基板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010706047.5A CN111863838A (zh) 2020-07-21 2020-07-21 一种阵列基板及其制备方法

Publications (1)

Publication Number Publication Date
CN111863838A true CN111863838A (zh) 2020-10-30

Family

ID=73001975

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010706047.5A Pending CN111863838A (zh) 2020-07-21 2020-07-21 一种阵列基板及其制备方法

Country Status (3)

Country Link
US (1) US11997878B2 (zh)
CN (1) CN111863838A (zh)
WO (1) WO2022016679A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113192978A (zh) * 2021-04-12 2021-07-30 武汉华星光电技术有限公司 一种阵列基板及其制备方法、显示装置
CN112599541B (zh) * 2020-12-15 2023-10-31 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
US11973084B2 (en) 2021-04-12 2024-04-30 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate, manufacturing method thereof, and display device thereof

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107316874A (zh) * 2017-07-28 2017-11-03 武汉华星光电技术有限公司 阵列基板及其制作方法、显示装置
CN108376672A (zh) * 2018-03-15 2018-08-07 京东方科技集团股份有限公司 阵列基板及其制备方法，以及显示装置
CN108598089A (zh) * 2018-04-27 2018-09-28 武汉华星光电技术有限公司 Tft基板的制作方法及tft基板
CN110137186A (zh) * 2019-05-30 2019-08-16 京东方科技集团股份有限公司 柔性显示基板及其制造方法
US20200006406A1 (en) * 2018-06-28 2020-01-02 Boe Technology Group Co., Ltd. Method for manufacturing array substrate, array substrate, and display device
CN111063696A (zh) * 2019-12-10 2020-04-24 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板
CN111106149A (zh) * 2019-12-04 2020-05-05 武汉华星光电半导体显示技术有限公司 一种显示面板及其制备方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101972431B1 (ko) * 2011-12-12 2019-04-26 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법
WO2014034566A1 (ja) * 2012-08-31 2014-03-06 シャープ株式会社 半導体装置、表示パネル、及び半導体装置の製造方法
CN108493198B (zh) * 2018-04-11 2020-11-24 京东方科技集团股份有限公司 阵列基板及其制作方法、有机发光二极管显示装置
CN109671719A (zh) * 2018-12-04 2019-04-23 武汉华星光电半导体显示技术有限公司 阵列基板及其制作方法、显示装置
CN110190073B (zh) * 2019-07-25 2019-11-19 武汉华星光电半导体显示技术有限公司 阵列基板
CN110416233A (zh) * 2019-08-30 2019-11-05 合肥鑫晟光电科技有限公司 阵列基板、显示面板及阵列基板的制作方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107316874A (zh) * 2017-07-28 2017-11-03 武汉华星光电技术有限公司 阵列基板及其制作方法、显示装置
CN108376672A (zh) * 2018-03-15 2018-08-07 京东方科技集团股份有限公司 阵列基板及其制备方法，以及显示装置
CN108598089A (zh) * 2018-04-27 2018-09-28 武汉华星光电技术有限公司 Tft基板的制作方法及tft基板
US20200006406A1 (en) * 2018-06-28 2020-01-02 Boe Technology Group Co., Ltd. Method for manufacturing array substrate, array substrate, and display device
CN110137186A (zh) * 2019-05-30 2019-08-16 京东方科技集团股份有限公司 柔性显示基板及其制造方法
CN111106149A (zh) * 2019-12-04 2020-05-05 武汉华星光电半导体显示技术有限公司 一种显示面板及其制备方法
CN111063696A (zh) * 2019-12-10 2020-04-24 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法、显示面板

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112599541B (zh) * 2020-12-15 2023-10-31 武汉华星光电半导体显示技术有限公司 显示面板及其制作方法
CN113192978A (zh) * 2021-04-12 2021-07-30 武汉华星光电技术有限公司 一种阵列基板及其制备方法、显示装置
WO2022217635A1 (zh) * 2021-04-12 2022-10-20 武汉华星光电技术有限公司 一种阵列基板及其制备方法、显示装置
US11973084B2 (en) 2021-04-12 2024-04-30 Wuhan China Star Optoelectronics Technology Co., Ltd. Array substrate, manufacturing method thereof, and display device thereof

Also Published As

Publication number Publication date
US20220310730A1 (en) 2022-09-29
WO2022016679A1 (zh) 2022-01-27
US11997878B2 (en) 2024-05-28

Similar Documents

Publication Publication Date Title
CN109950296B (zh) 柔性显示面板及其制作方法
US7816693B2 (en) Thin film transistor in which an interlayer insulating film comprises two distinct layers of insulating material
CN111863838A (zh) 一种阵列基板及其制备方法
US9281349B2 (en) Organic light-emitting display device
US8367448B2 (en) Capacitor and organic light emitting display device
US9391212B2 (en) Thin film transistor array panel and organic light emitting diode display including the same
US20220376207A1 (en) Display substrate, preparation method thereof, and display panel comprising the display substrate
US8633479B2 (en) Display device with metal oxidel layer and method for manufacturing the same
KR20150041511A (ko) 표시 장치 및 그 제조 방법
KR20130111874A (ko) 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 표시 장치, 그리고 박막 트랜지스터의 제조 방법
KR20150059478A (ko) 유기전계 발광소자
US8841832B2 (en) Organic light emitting diode display having improved strength by preventing the exfoliation of a sealant
US20160336386A1 (en) Thin-film transistor substrate and method of manufacturing the thin-film transistor substrate
US11205729B2 (en) Semiconductor device and method for manufacturing same
KR20180061866A (ko) 봉지 유닛 및 이를 포함하는 유기 발광 표시 장치
CN112490254B (zh) 一种阵列基板、显示面板及其制备方法
CN111584577A (zh) 显示面板及其制作方法
JPWO2014196107A1 (ja) 薄膜トランジスタ素子とその製造方法及び表示装置
JP2005057240A (ja) 薄膜半導体素子、及び薄膜半導体素子の製造方法
CN111739910B (zh) 一种阵列基板及其制备方法、显示装置
US11901398B2 (en) Display apparatus having a substrate hole
US11296163B2 (en) OLED display panel and OLED display device
US20170207326A1 (en) Method of manufacturing thin-film transistor substrate
CN113192979A (zh) 一种阵列基板及其制备方法
JP2021013021A (ja) ディスプレイ装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination