CN111033714B - 基板处理装置、半导体器件的制造方法及记录介质 - Google Patents

基板处理装置、半导体器件的制造方法及记录介质 Download PDF

Info

Publication number
CN111033714B
CN111033714B CN201780094084.1A CN201780094084A CN111033714B CN 111033714 B CN111033714 B CN 111033714B CN 201780094084 A CN201780094084 A CN 201780094084A CN 111033714 B CN111033714 B CN 111033714B
Authority
CN
China
Prior art keywords
substrate
substrates
product
dummy
groups
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201780094084.1A
Other languages
English (en)
Other versions
CN111033714A (zh
Inventor
冈崎正
安彦一
宫田智之
加我友纪直
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Publication of CN111033714A publication Critical patent/CN111033714A/zh
Application granted granted Critical
Publication of CN111033714B publication Critical patent/CN111033714B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67742—Mechanical parts of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67745—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber characterized by movements or sequence of movements of transfer devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67276—Production flow monitoring, e.g. for increasing throughput
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/673—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere using specially adapted carriers or holders; Fixing the workpieces on such carriers or holders
    • H01L21/67303—Vertical boat type carrier whereby the substrates are horizontally supported, e.g. comprising rod-shaped elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67754—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber horizontal transfer of a batch of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67739—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber
    • H01L21/67757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations into and out of processing chamber vertical transfer of a batch of workpieces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67763—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading
    • H01L21/67778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations the wafers being stored in a carrier, involving loading and unloading involving loading and unloading of wafers
    • H01L21/67781—Batch transfer of wafers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Automation & Control Theory (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Robotics (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Chemical Vapour Deposition (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Abstract

提供一种结构，具备：基板保持件，其保持包含产品基板和虚设基板在内的多枚各种基板；移载机构，其将各种基板装填于基板保持件；和控制部，其获取能够载置于该基板保持件的基板枚数和载置于该基板保持件的产品基板的枚数，根据获取到的产品基板的枚数将产品基板分割成多个基板组，基于获取到的产品基板的枚数、能够载置于基板保持件的基板枚数、以及产品基板的基板组的数量将虚设基板分割成多个基板组，将该产品基板的基板组和该虚设基板的基板组组合，生成将产品基板分散地载置到基板保持件的多个区域的基板配置数据，根据所生成的基板配置数据，使移载机构将各种基板移载到基板保持件。

Description

基板处理装置、半导体器件的制造方法及记录介质
技术领域
本发明涉及基板处理装置、半导体器件的制造方法及记录介质。
背景技术
在作为一种基板处理装置的半导体制造装置中，在通过作为加热机构的加热器加热到规定温度的炉内，将装填有作为基板的晶片的作为基板保持件的舟皿装入到炉内，将炉内抽真空，从反应气体导入管导入反应气体而对晶片表面进行处理，将废气从排气管排出。另外，舟皿具有多根支柱，通过刻设在该支柱上的槽(以后也称为开槽)水平地保持多个晶片。
近年来，小批量(产品基板为20枚以上100枚以下、例如25枚或50枚)的处理成为主流。在小批量的情况下，此前如专利文献1所记载那样，当在舟皿上配置产品基板时，在产品基板比舟皿上的作为基板载置部的开槽的数量少的情况下，将产品基板集中地移载到舟皿的一部分。另外，如专利文献2所记载那样，以搬运器为单位将产品基板搬送到舟皿。但是，在这样的情况下，炉内的气体消耗会变得不均匀而会发生基板间的成膜差变大的事态。
另外，作为使产品基板分散地配置到舟皿上的手法而具有将产品基板每隔多个开槽移载的手法，但由于是一枚一枚地移载产品基板，所以搬送时间会变长。
现有技术文献
专利文献
专利文献1：日本特开平10-256341号
专利文献2：日本特开平10-125761号
发明内容
本发明的目的在于提供一种在产品基板的小批量生产中将基板恰当地配置到舟皿上的结构。
根据本发明的一个方案，提供一种结构，具备：基板保持件，其保持包含产品基板和虚设基板在内的多枚各种基板；移载机构，其将各种基板装填到基板保持件；以及控制部，其获取能够载置于该基板保持件的基板枚数和载置于该基板保持件的产品基板的枚数，根据获取到的产品基板的枚数将产品基板分割成多个基板组，基于获取到的产品基板的枚数、能够载置于基板保持件的基板枚数、以及产品基板的基板组的数量将虚设基板分割成多个基板组，将该产品基板的基板组和该虚设基板的基板组组合，生成将产品基板分散地载置到基板保持件的多个区域的基板配置数据，根据所生成的基板配置数据，使移载机构将各种基板移载到基板保持件。
发明效果
根据本发明，通过将基板恰当地配置到舟皿上，而能够改善炉内的产品基板的膜厚均匀性，抑制基板品质降低。
附图说明
图1是本发明的实施方式的基板处理装置的立体图。
图2是本发明的实施方式的基板处理装置的侧面透视图。
图3是本发明的实施方式的基板处理装置的处理炉的俯视图。
图4是图1的A-A线的垂直剖视图。
图5是本发明的实施方式的控制器结构的图示例。
图6是表示本发明的实施方式的基板处理工序的流程图。
图7是表示本发明的实施方式的基板处理顺序的流程图。
图8是表示本发明的实施方式的基板配置程序的流程图。
图9是用于说明本发明的实施方式的监控晶片的移载模式的图。
图10是表示本发明的实施方式的基板配置程序的具体例的图。
图11是表示本发明的实施方式的基板配置程序的实施例的图。
图12是表示本发明的实施方式的基板配置程序的实施例的图。
图13是表示本发明的实施方式的基板处理顺序中的效果的图。
具体实施方式
以下，参照附图，说明本发明的实施方式中的基板处理装置。但是，在以下的说明中，存在对相同的结构要素标注相同的附图标记并省略重复说明的情况。此外，为了使说明更加明确，而存在附图与实际形态相比示意地表示各部分的宽度、厚度、形状等的情况，但原则上是一个例子，并不限定本发明的解释。
在本实施方式中，基板处理装置作为一个例子，构成为实施半导体器件(IC：Integrated Circuit，集成电路)的制造方法中的处理工序的半导体制造装置。
如图1和图2所示，本实施方式的基板处理装置100作为收纳由硅等构成的晶片(基板)200的搬运器而使用晶片盒110，具备壳体111。在壳体111的正面壁111a上，以将壳体111的内外连通的方式开设有晶片盒搬入搬出口112，晶片盒搬入搬出口112通过前挡板113而进行开闭。在晶片盒搬入搬出口112的正面前方侧，设置有装载口114，装载口114载置晶片盒110。晶片盒110通过工序内搬送装置(未图示)被搬入到装载口114上，且被从装载口114上搬出。
在壳体111内的前后方向的大致中央部中的上部，设置有旋转架105，旋转架105以支柱116为中心旋转，在架板117上保管多个晶片盒110。如图2所示，在壳体111内的装载口114与旋转架105之间，设置有晶片盒搬送装置118。晶片盒搬送装置118由能够在保持着晶片盒110的状态下进行升降的晶片盒升降机118a、和作为水平搬送机构的晶片盒搬送机构118b构成，在与装载口114、旋转架105、晶片盒打开器121之间搬送晶片盒110。
如图2所示，在壳体111内的前后方向的大致中央部中的下部，跨到后端地构建有副壳体119。在副壳体119的正面壁119a上，沿垂直方向上下两层排列地开设有一对用于将晶片200相对于副壳体119内搬入搬出的晶片搬入搬出口120，在上下层的晶片搬入搬出口120分别设置有一对晶片盒打开器121。
晶片盒打开器121具备载置晶片盒110的载置台122、和装拆晶片盒110的盖(盖体)的盖装拆机构123。晶片盒打开器121通过盖装拆机构123对载置于载置台122的晶片盒110的盖进行装拆，由此对晶片盒110的晶片存取口进行开闭。载置台122是在移载基板时载置基板收纳器的移载架。
如图2所示，副壳体119构成与晶片盒搬送装置118、旋转架105的设置空间的气体环境隔绝的移载室124。在移载室124的前侧区域，设置有晶片移载机构125。
晶片移载机构125由将晶片200载置到镊子125c上且能够沿水平方向旋转或直线移动的晶片移载装置125a、以及用于使晶片移载装置125a升降的晶片移载装置升降机125b构成。通过这些晶片移载装置升降机125b及晶片移载装置125a的连续动作，而相对于舟皿217装填及拆卸晶片200。如图所示，本实施方式中的镊子125c为5枚，晶片移载机构125构成为能够一次性搬送5枚晶片200，或一枚一枚地搬送晶片200。
如图2所示，在舟皿217的上方设有处理炉202。处理炉202在内部具备处理室(未图示)，在该处理室周围，具备对处理室内进行加热的加热器(未图示)。处理炉202的下端部通过炉口闸阀147进行开闭。
如图1所示，设置有用于使舟皿217升降的舟皿升降机115。在与舟皿升降机115连结的臂128上，水平地安装有密封盖219，密封盖219构成为垂直地支承舟皿217，且能够封堵处理炉202的下端部。
接下来，说明本实施方式的基板处理装置的动作。如图1、图2所示，当将晶片盒110供给到装载口114时，晶片盒搬入搬出口112通过前挡板113而被打开，将晶片盒从晶片盒搬入搬出口112搬入。被搬入的晶片盒110通过晶片盒搬送装置118，向旋转架105的被指定的架板117自动地搬送并交付。
晶片盒110在旋转架105上暂时保管后，被从架板117搬送到一个晶片盒打开器121而移载到载置台122上，或者被从装载口114直接搬送到晶片盒打开器121而移载到载置台122上。此时，晶片盒打开器121的晶片搬入搬出口120通过盖装拆机构123而被关闭，在移载室124中流通且充满有洁净空气133。
如图2所示，载置于载置台122的晶片盒110的盖通过盖装拆机构123而被拆下，晶片盒110的晶片存取口被打开。另外，晶片200通过晶片移载机构125被从晶片盒110拾取，向舟皿217移载并装填。将晶片200交付到舟皿217的晶片移载机构125返回到晶片盒110，并将下一个晶片110装填于舟皿217。
在一方(上层或下层)的晶片盒打开器121中的基于晶片移载装置125a进行的晶片200向舟皿217的装填作业中，在另一方(下层或上层)的晶片盒打开器121上，通过晶片盒搬送装置118从旋转架105或装载口114搬送来其他的晶片盒110，同时进行基于晶片盒打开器121对晶片盒110的打开作业。
当将预先指定的枚数的晶片200装填于舟皿217后，处理炉202的下端部通过炉口闸阀147而被打开。接着，密封盖219通过舟皿升降机115而上升，支承于密封盖219的舟皿217被向处理炉202内的处理室搬入进去。在搬入后，在处理室内对晶片200实施任意的处理。在处理后，通过舟皿升降机115引出舟皿217，然后大致按照上述相反的步骤，将晶片200及晶片盒110向壳体111的外部运出。
＜处理炉的结构＞
如图3及图4所示，在处理炉202中设有用于对晶片(基板)200进行加热的作为加热部的加热器207。在加热器207的内侧，与加热器207呈同心圆状地配置有构成反应容器(处理容器)的反应管203。反应管203由例如石英(SiO2)等耐热性材料构成，形成为上端封堵且下端开口的圆筒形状。
在反应管203的下端，安装有由例如不锈钢等制作的歧管209。歧管209形成为筒状，其下端开口通过作为盖体的密封盖219而被气密地封堵。在反应管203、歧管209与密封盖219之间，分别设有O型环220。通过这些反应管203、歧管209及密封盖219，形成处理室201。在密封盖219上经由舟皿支承台218而立起设置有作为基板保持部的舟皿217。
在舟皿217上以水平姿势纵向多层地装载有被批量处理的多个晶片200。并且，舟皿217能够通过舟皿升降机115相对于反应管203进行升降。在舟皿支承台218的下端部，为了提高处理的均匀性而设有使舟皿217旋转的舟皿旋转机构267。加热器207将***在处理室201中的晶片200加热到规定温度。
在处理室201内，以贯穿反应管203的下部的方式设有喷管410(第1喷管410)、喷管420(第2喷管420)、喷管430(第3喷管430)。在喷管410、喷管420、喷管430上分别连接有作为气体供给管路的气体供给管310(第1气体供给管310)、气体供给管320(第2气体供给管320)、气体供给管330(第3气体供给管330)。像这样，构成为在反应管203上设有三根喷管410、420、430和三根气体供给管310、320、330，能够向处理室201内供给多种在此为三种气体(处理气体)。
在气体供给管310上从上游侧按顺序设有作为流量控制装置(流量控制部)的质量流量控制器(Mass Flow Controller、略称：MFC)312及作为开闭阀的阀314。在气体供给管310的前端部连结有喷管410。喷管410构成为L字型的长喷管，其水平部以贯穿歧管209的侧壁的方式设置。喷管410的垂直部以沿着反应管203的内壁朝向上方(晶片200的装载方向)立起的方式(即以从晶片排列区域的一端侧朝向另一端侧立起的方式)设在形成于反应管203的内壁与晶片200之间的圆弧状的空间中。即，喷管410以沿着晶片排列区域的方式设在排列有晶片200的晶片排列区域的侧方的、水平地围绕晶片排列区域的区域。
在喷管410的侧面设有供给气体的气体供给孔410a。气体供给孔410a以朝向反应管203的中心的方式开口。该气体供给孔410a在从反应管203的下部到上部的范围内设有多个，分别具有相同或大小不同的开口面积，而且以相同的开口间距设置。主要通过气体供给管310、MFC312、阀314、喷管410构成第1气体供给***。
另外，在气体供给管310上连接有用于供给运载气体的运载气体供给管510。主要通过运载气体供给管510、MFC512、阀514构成第1运载气体供给***。
在气体供给管320上从上游侧按顺序设有作为流量控制装置(流量控制部)的MFC322及作为开闭阀的阀324。在气体供给管320的前端部连结有喷管420。喷管420构成为与喷管410相同的L字型长喷管。喷管420的水平部及垂直部的结构也为与喷管410相同的结构。
在喷管420的侧面上设有供给气体的气体供给孔420a。气体供给孔420a以与气体供给孔410a相同的结构设置。主要通过气体供给管320、MFC322、阀324、喷管420构成第2气体供给***。
而且在气体供给管320上连结有用于供给运载气体的运载气体供给管520。主要通过运载气体供给管520、MFC522、阀524构成第2运载气体供给***。
在气体供给管330上从上游侧按顺序设有作为流量控制装置(流量控制部)的MFC332及作为开闭阀的阀334。在气体供给管330的前端部连结有喷管430。喷管430与喷管410同样地，构成为L字型的长喷管。喷管430的水平部及垂直部的结构也为与喷管410、420相同的结构。
在喷管430的侧面设有供给气体的气体供给孔430a。气体供给孔430a以与气体供给孔410a、420a相同的结构设置。主要通过气体供给管330、MFC332、阀334、喷管430构成第3气体供给***。
而且在气体供给管330上连结有用于供给运载气体的运载气体供给管530。主要通过运载气体供给管530、MFC532、阀534构成第3运载气体供给***。
像这样，本实施方式中的气体供给的方法是经由配置在由反应管203的内壁、和所装载的多枚晶片200的端部定义的圆弧状的纵长空间内的喷管410、420、430搬送气体，从在喷管410、420、430上分别开口而形成的气体供给孔410a、420b、430c在晶片200附近初次向反应管203内喷出气体，使反应管203内的气体的主要流向为与晶片200的表面平行的方向、即水平方向。通过设为这样的结构，而能够向各晶片200均匀地供给气体，具有能够使形成于各晶片200的薄膜的膜厚均匀的效果。此外，虽然反应后的剩余气体朝向排气口、即后述的排气管231的方向流动，但该剩余气体的流动方向会根据排气口的位置而适当确定，并不限于垂直方向。
从气体供给管310，作为含第1金属元素的原料气体而经由MFC312、阀314、喷管410向处理室201内供给例如至少含钛(Ti)元素的作为含Ti原料的四氯化钛(TiCI4)。此外，在使用如TiCI4那样在常温常压下为液体状态的液体材料的情况下，通过气化器、起泡器(bubbler)等气化***将液体原料气化，而作为含Ti气体即TiCI4气体供给。
构成为能够从气体供给管320，作为含碳元素及第2金属元素的原料气体而经由MFC322、阀324、喷管420向处理室201内供给例如至少含碳元素(C)元素和铝(Al)元素的TMA(三甲基铝。(CH3)3Al)。此外，在使用如TMA那样为液体状态的液体材料的情况下，通过气化器、起泡器等气化***将液体原料气化，而作为含C及Al气体供给。
从气体供给管330，作为含氮元素的原料气体而经由MFC332、阀334、喷管430向处理室201内供给例如氨气(NH3)。
从运载气体供给管510、520及530，分别经由MFC512、522及532、阀514、524及534、喷管410、420及430向处理室201内供给例如氮(N2)气体。
在反应管203上设有对处理室201内的气体环境进行排气的排气管231。排气管231以贯穿歧管209的侧壁的方式设于在歧管209中与喷管410、420、430相对的位置。通过该结构，从气体供给孔410a、420a、430a供给到处理室201内的晶片200附近的气体在朝向水平方向、即与晶片200的表面平行的方向流动后，朝向下方流动，从排气管231排出。
在排气管231上，从上游侧按顺序连接有检测处理室201内的压力的作为压力检测器(压力检测部)的压力传感器245、APC(Auto Pressure Controller，自动压力控制器)阀243、作为真空排气装置的真空泵246。APC阀243为排气阀，作为压力调整部而发挥功能。主要通过排气管231、APC阀243、压力传感器245，构成排气***即排气管路。此外，也可以将真空泵246包含在排气***中来考虑。
此外，APC阀243构成为通过在使真空泵246工作的状态下调节阀开度，而能够调整处理室201内的压力。
构成为在反应管203内设置有作为温度检测器的温度传感器263，通过基于由温度传感器263检测出的温度信息调整通向加热器207的通电量，而处理室201内的温度成为所期望的温度分布。温度传感器263与喷管410、420及430同样地构成为L字型，沿着反应管203的内壁设置。
如图5所示，作为控制部的控制器121构成为具备CPU(Central Processing Unit，中央处理器)121a、RAM(Random Access Memory，随机存取存储器)121b、作为存储部的存储装置121c、I/O端口121d的计算机。RAM121b、存储装置121c、I/O端口121d构成为能够经由内部总线与CPU121a进行数据交换。在控制部121上，连接有构成为例如触摸面板等的作为操作部的输入输出装置122。
存储部121c由例如闪存、HDD(Hard Disk Drive，硬盘驱动器)等构成。在存储部121c内，能够读出地保存有对基板处理装置的动作进行控制的控制程序，例如记载了基板处理的步骤和条件等的工艺配方(process recipe)等。另外，保存有本实施方式中的后述的基板配置程序。此外，这些工艺配方等例如是以能够使控制器121执行后述的基板处理工序中的各步骤并得到规定结果的方式进行组合而成的，作为程序而发挥功能。以下，存在也将该工艺配方和控制程序等总括地简称为程序的情况。另外，RAM121b构成为暂时保持由CPU121a读出的程序、数据等的存储区域(工作区域)。
I/O端口121d与上述的MFC312、322、332、512、522、532、阀314、324、334、514、524、534、APC阀243、压力传感器245、真空泵246、加热器207、温度传感器263、旋转机构267、舟皿升降机115等连接。
CPU121a构成为从存储部121c读出并执行控制程序，且根据来自操作部122的操作指令的输入等从存储装置121c读出工艺配方。并且，CPU121a构成为遵照所读出的工艺配方，对基于MFC312、322、332、512、522、532进行的各种气体的流量调整动作、阀314、324、334、514、524、534的开闭动作、APC阀243的开闭动作及利用APC阀243基于压力传感器245进行的压力调整动作、基于温度传感器263进行的加热器207的温度调整动作、真空泵246的起动及停止、基于旋转机构267进行的舟皿217的旋转及转速调节动作、基于舟皿升降机115进行的舟皿217的升降动作等进行控制。
控制部121并不限于构成为专用计算机的情况，也可以构成为通用计算机。例如，通过使用保存有上述程序的作为外部存储部的外部存储装置(例如USB存储器或存储卡等半导体存储器等)123将程序安装于通用计算机，而能够构成本实施方式的控制部121。
用于向计算机供给程序的手段并不限于经由外部存储部123供给的情况。例如，也可以使用因特网或专用线路等通信手段而不经由外部存储部123地供给程序。此外，存储部121c和外部存储部123构成为计算机可读的记录介质。以下，也将其总括地简称为记录介质。此外，在本说明书中使用了记录介质这一术语的情况下，存在仅包含存储部121c单方的情况、仅包含外部存储部123单方的情况、或者包含这两方的情况。
(2)基板处理工序
接下来说明金属膜的成膜工序。金属膜的成膜工序是使用上述的基板处理装置100的处理炉202来作为半导体器件的制造工序中的一道工序而执行的。
图4是表示金属膜(在本实施方式中为TiN膜)的形成工序例的处理流程图。在以下的说明中，构成基板处理装置100的各部分的动作由控制器121控制。
(晶片装入及舟皿装载)
当多枚晶片200被装填到舟皿217中后，如图3所示，支承多枚晶片200的舟皿217通过舟皿升降机115而被提升并搬入到处理室201内。在该状态下，密封盖219成为经由O型环220封堵反应管203的下端开口的状态。
(压力调整及温度调整)
以处理室201内成为所期望的压力(真空度)的方式通过真空泵246进行真空排气。此时，处理室201内的压力由压力传感器245测定，基于该测定出的压力信息，反馈控制APC阀243(压力调整)。另外，以处理室201内成为所期望的温度的方式通过加热器207进行加热。此时，以处理室201内成为所期望的温度分布的方式，基于温度传感器263检测出的温度信息反馈控制通向加热器207的通电量(温度调整)。接着，通过旋转机构267开始舟皿217及晶片200的旋转。
此外，至少在针对晶片200的处理完成之前的期间，真空泵246维持始终工作的状态，继续进行基于加热器207对处理室201内的加热以及基于旋转机构267对舟皿217及晶片200的旋转。
接着，执行形成TiN层的工序(从步骤11到步骤14)。
(供给TiCI4气体)
打开气体供给管310的阀314，向气体供给管310内流动作为第1原料的TiCI4气体。在气体供给管310内流动的TiCI4气体通过MFC312而进行流量调整。流量调整后的TiCI4气体被从喷管410的气体供给孔410a向处理室201内供给，从排气管231排出。此时，对于晶片200供给TiCI4气体。与此同时打开阀514，向运载气体供给管510内流动N2气体等非活性气体。在运载气体供给管510内流动的N2气体通过MFC512而进行流量调整。流量调整后的N2气体与TiCI4气体一起被供给到处理室201内，从排气管231排出。此时，为了防止TiCI4气体向喷管420、喷管430内侵入，而打开阀524、534，向运载气体供给管520、运载气体供给管530内流动N2气体。N2气体经由气体供给管320、气体供给管330、喷管420、喷管430被供给到处理室201内，从排气管231排出。
此时恰当地调整APC阀243，使处理室201内的压力为例如0.1～6650Pa的范围内的压力。使由MFC312控制的TiCI4气体的供给流量为例如100～2000sccm的范围内的流量。使由MFC512、522、532控制的N2气体的供给流量分别为例如100～30000sccm的范围内的流量。使TiCI4气体相对于晶片200供给的时间、即气体供给时间(照射时间)为例如0.01～20秒的范围内的时间。此时将加热器207的温度设定为使晶片200的温度成为例如250～550℃的范围内的温度那样的温度。通过供给TiCI4气体，而在晶片200上形成例如小于1个原子层的含Ti层。
(除去残留气体)
在形成含Ti层后，关闭气体供给管310的阀314，停止TiCI4气体的供给。此时，保持排气管231的APC阀243打开的状态，通过真空泵246对处理室201内进行真空排气，将残留于处理室201内的未反应或辅助形成含Ti层后的TiCI4气体从处理室201内排除。此外，此时保持阀514、524、534打开的状态，维持N2气体向处理室201内的供给。N2气体作为吹扫气体而发挥作用，由此，能够提高将残留在处理室201内的未反应或辅助形成含Ti层后的TiCI4气体从处理室201内排除的效果。
(供给NH3气体)
在除去处理室201内的残留气体后，打开气体供给管330的阀334，向气体供给管330内流动NH3气体。在气体供给管330内流动的NH3气体通过MFC332而进行流量调整。流量调整后的NH3气体从喷管430的气体供给孔430a向处理室201内供给。供给到处理室201内的NH3气体在通过热活化后，从排气管231排出。此时对于晶片200，供给通过热活化后的NH3气体。与此同时打开阀534，向运载气体供给管530内流动N2气体。在运载气体供给管530内流动的N2气体通过MFC532而进行流量调整。N2气体与NH3气体一起供给到处理室201内，从排气管231排出。此外，此时，为了防止NH3气体向喷管410、420内侵入，而打开阀514、524，向运载气体供给管510、520内流动N2气体。N2气体经由气体供给管310、320、喷管410、喷管420供给到处理室201内，并从排气管231排出。
在使NH3气体通过热活化后流动时，恰当地调整APC阀243，使处理室201内的压力为例如0.1～6650Pa的范围内的压力。使由MFC332控制的NH3气体的供给流量为例如100～20000sccm的范围内的流量。使由MFC512、522、532控制的N2气体的供给流量分别为例如100～30000sccm的范围内的流量。使通过热活化后的NH3气体相对于晶片200供给的时间、即气体供给时间(照射时间)为例如0.01～30秒的范围内的时间。将此时的加热器207的温度与步骤11同样地设定为晶片200的温度成为例如250～500℃的范围内的温度那样的温度。
此时在处理室201内流动的气体为通过提高处理室201内压力而被热活化后的NH3气体，该活化后的NH3气体与在步骤11中形成在晶片200上的含Ti层的至少一部分发生反应。由此含Ti层被氮化，向氮化钛层(TiN层)改性。
(除去残留气体)
在形成TiN层后，关闭气体供给管330的阀334，停止NH3气体的供给。此时，保持排气管231的APC阀243打开的状态，通过真空泵246对处理室201内进行真空排气，将残留在处理室201内的未反应或辅助形成TiN层后的NH3气体和反应副产物从处理室201内排除。此外，此时保持阀514、524、534打开的状态，维持N2气体向处理室201内的供给。N2气体作为吹扫气体而发挥作用，由此，能够提高将残留在处理室201内的未反应或辅助形成TiN层后的NH3气体和反应副产物从处理室201内排除的效果。
执行预先设定的X次(第1规定次数)的上述步骤11到步骤14的处理。即，将步骤11到步骤14的处理作为一组，执行X组的这些处理。像这样，通过交替地进行X次的TiCI4气体供给和NH3气体供给，而形成规定厚度的TiN层(第1层)。
(吹扫及大气压恢复)
当进行了形成规定膜厚的TiN膜的成膜处理后，将N2等非活性气体向处理室201内供给，从排气管231排出，由此通过非活性气体对处理室201内进行吹扫(气体吹扫)。然后，处理室201内的环境气体被置换成非活性气体(非活性气体置换)，处理室201内的压力恢复成常压(大气压恢复)。
(舟皿卸载及晶片卸下)
然后，通过舟皿升降机115使密封盖219下降，将反应管203的下端打开，并且将处理完毕的晶片200在支承于舟皿217的状态下从反应管203的下端向反应管203的外部搬出。然后，将处理完毕的晶片200从舟皿217取出。
接下来，使用图7来说明本实施方式中的基板处理顺序。在本实施方式中构成为执行至基板处理(工艺配方)。例如，可以构成为执行至向舟皿217的基板移载处理。
(S1)构成为当至少将规定枚数的产品基板200投入到基板处理装置100中、且控制部121从上级计算机或操作部122受理了处理产品基板200的指示后，开始本实施方式中的基板处理顺序。
(S2)控制部121从存储部121c获取用于向舟皿217配置(布局)基板的各种数据。具体地说，获取包含舟皿的所有开槽数、产品基板、监控晶片、补充虚拟晶片等各种基板的枚数在内的信息。另外，控制部121也可以构成为，为了从操作者获取生成基板配置数据所需的数据，而将设定画面适当显示于操作部122。
(S3)控制部121构成为基于获取到的数据，执行后述的图8所示的基板配置程序，生成基板配置数据。控制部121构成为将该生成的基板配置数据保存于存储部121c。优选的是，构成为与处理产品基板200的工艺配方建立关联地保存该基板配置数据。基板配置程序的详细情况将在后叙述。
(S4)控制部121基于在S3中生成的基板配置数据使晶片移载机构125等搬送机构工作，使各种基板搬送到舟皿217中。
(S5)本工序是执行预先保存于存储部121c的工艺配方或与后述的基板配置程序建立关联的工艺配方等的工序。控制部121如上述那样执行工艺配方，对产品基板200实施规定处理。此外，在本实施方式中，构成为形成金属膜(TiN膜)。
接下来，使用图8来说明本实施方式中的基板配置程序。根据图8，构成为，根据能够载置于舟皿217的基板枚数(以后也称为产品区域开槽数)、和载置于舟皿217的产品基板的枚数将产品基板分割成多个基板组(以后也称为第1单元)，基于获取到的产品基板的枚数、能够载置于舟皿217的基板枚数、以及产品基板的基板组(第1单元)的数量将虚设基板分割成多个基板组(以后也称为第3单元)，将产品基板的基板组(第1单元)和虚设基板的基板组(第3单元)组合，由控制部121生成用于将产品基板分散地载置于舟皿217的多个基板载置区域的基板配置数据。
(S101)控制部121基于在图7的S2中获取到的各种数据，确认基板配置的执行条件。
(S102)控制部121以N(N为自然数)枚为单位分割被投入的产品基板200。在此，将以N枚数为单位分割的基板组称为单元，将单元组(单元的集合体)称为排列。计算出所分割的所有单元数，生成仅产品基板200的排列。在此，将N的默认值设为5。这是与移载机构125的镊子125c的数量相匹配地，一度设为能够搬送基板的最大值。由此，构成为能够谋求缩短搬送时间。
另外，在产品基板200的投入枚数不能被N整除时，将产品基板200生成N枚单位的基板组和N-1枚单位的基板组，将N枚单位的基板组称为大单元，将N-1枚单位的基板组称为小单元。以后，监控晶片也是同样的。
控制部121构成为，根据在S101中确认的执行条件，分别计算出产品基板200的所有单元数、大单元数、大单元内的基板枚数。另外，控制部121构成为遵照大单元的优先位置修正信息，重排仅产品基板200的排列。
(S103)控制部121构成为，根据在S101中确认的执行条件，确认监控晶片的单元数，计算出监控晶片的单元位置，将监控晶片的单元与在S102中生成的产品基板200的排列(第1排列)结合，生成产品基板200和监控晶片的排列。以后，将监控晶片的单元称为第2单元。
此外，在没有监控晶片的移载指定的情况下，不进行该S103而转移到下一步骤(S104)。在此，关于第2单元的配置决定，在后述的图9中说明。
(S104)控制部121生成仅补充虚设基板200的排列。控制部121构成为，计算出虚拟枚数及大间隔(后述的)的数量而生成排列，遵照大间隔的优先位置修正信息，将排列重排。在此，将补充虚设基板的单元称为第3单元。并且，控制部121使仅由补充虚设基板构成的第3单元***第1单元之间、以及第1单元与第2单元的单元之间，生成基板配置数据的排列。
(S105)控制部121遵照在S101中确认的执行条件，若具有将第2单元搬送到上下侧虚设基板与在S104中生成的排列(第3排列)的外侧之间的指定，则进一步结合第2单元而完成基板配置数据的排列生成。
图9是产品区域开槽数为100、在载置产品基板200的区域中产品基板PD为50枚(N＝5且第1单元数为10、在所有单元中产品基板为5枚)时，从无监控晶片(最左侧)到移载模式7(最右侧)为止的移载监控晶片的设定例(图9下侧)，是示意地表示对于各个设定例执行本实施方式中的基板配置程序，生成基板配置数据的排列，利用该基板配置数据将各种基板搭载于舟皿217时的移载状况的图。此外，SD表示侧虚设基板、FD表示补充虚设基板、M表示监控晶片，SD5表示移载了5枚侧虚设基板的情况。另外，产品区域开槽数是指舟皿217的所有开槽中的、除去载置上下侧虚设基板的开槽以外的载置各种基板的开槽。
图9的被虚线包围的部分是表示用于设定移载监控晶片的移载模式的表的图。该设定表能够在是否向上下侧虚设基板侧移载监控晶片的项目(在图9中记载为上、下)和载置被上下侧虚设基板夹着的产品基板200的区域中在一到四个部位配置监控晶片，能够分别设定监控晶片的枚数。
图9所示的中(1)是在将载置产品基板200的区域二等分的区域(舟皿217的中央部分)中载置监控晶片时设定的。在该情况下，示出在载置产品基板200的区域中将监控晶片移载到一个部位(第一个)的情况(图9的移载模式2及移载模式4)。另外，中(2)是在将载置产品基板200的区域三等分的区域中载置监控晶片时设定的，示出在载置产品基板200的区域中将监控晶片移载到两个部位中的从上侧数第二个部位的情况(图9的移载模式5)。
中(3)是在将载置产品基板200的区域四等分的区域中载置监控晶片时设定的。在该情况下，示出在载置产品基板200的区域中将监控晶片移载到三个部位中的从上侧数第三个部位的情况(参照图9的移载模式6)。中(4)是在将载置产品基板200的区域五等分的区域中载置监控晶片时设定的。在该情况下，示出在载置产品基板200的区域中将监控晶片移载到四个部位中的从上侧数第四个部位的情况(参照图9的移载模式7)。
此外，移载到产品区域的中途的监控晶片的区域的数量将指定了枚数为1以上的区域作为有效数而计数。也就是说，控制部121构成为，以被指定一枚以上的区域的数量分割第1单元排列(产品基板的排列)。因此，在操作者假设设定为中(1)＝0、中(2)＝0、中(3)＝1时，控制部121构成为，在中(1)＝0、中(2)＝0、中(3)＝1、中(4)＝0的情况下，解释成使所需的区域仅与中(1)＝1相同，为了将第1单元排列二等分而监控晶片如何配置(与图9的移载模式2相同)。另外，控制部121构成为在中(1)＝0、中(2)＝2、中(3)＝0、中(4)＝1的情况下，解释成使所需的区域与中(1)＝2、中(2)＝1相同，为了将第1单元排列三等分而监控晶片如何配置(参照图9的移载模式5)。
此外，由于在图9的移载模式6(从右侧数第二个)中，对上、中(1)、中(2)、中(3)、下分别设定了4，所以在将载置上下侧虚设基板和产品基板200的区域四等分的区域(三处)中分别各移载有4枚监控晶片。
像这样，构成为当在图9所示的被虚线包围的设定表中预先设定了监控晶片的移载模式后，通过执行本实施方式中的基板配置程序，而能够将监控晶片移载到所期望的区域。
另外，如图9所示，在产品基板的单元(第1单元)或监控晶片的区域(第2单元)之间，一定配置有虚设基板的单元(第3单元)，第1单元构成为不与第2单元相邻。
通过图10，说明图8所示的基板配置程序的具体例。在控制部120执行该基板配置程序时，图10中的S102等步骤与图8所示的各步骤相对应，且示出控制部120生成基板200的排列的步骤。在此，称为产品晶片PD、补充虚设基板FD、监控晶片M。
此外，图10是将产品基板PD＝28、产品区域的开槽No＝57、图9所示的监视移载模式表设定成上＝3、中(1)＝2、中(2)＝1、下＝1的情况下的控制部120的生成基板排列的步骤。另外，对于产品基板，进行使大单元优先配置于下侧的指定，对于虚设基板，进行使其优先配置于大间隔(后述的)的两端的指定。这些基板配置生成用的信息在图8所示的S101中进行确认。
(S101)由于产品基板PD为28枚，所以将产品基板PD的单元生成为5、5、5、5、4、4这六个单元(排列)。在此，将第1单元(大)称为5，将第1单元(小)称为4。并且，根据产品基板PD的优先配置信息，根据需要进行重排而S101的工序结束。在该情况下，以将第1单元(小)配置在舟皿217的上侧、将第1单元(大)配置在舟皿217的下侧的方式将排列重排。由此，结束第1排列生成工序而转移到下一步骤。
(S102)由于移载模式的设定为图9所示的中(1)＝2、中(2)＝1，所以以将产品基板PD的排列(六个单元)3等分的方式配置监控晶片M。因此，控制部120构成为，生成第1单元(小)4、第1单元(小)4、第2单元2、第1单元(大)5、第1单元(大)5、第2单元1、第1单元(大)5、第1单元(大)5和从舟皿217的上侧配置的那样的排列。由此，结束第2排列生成工序而转移到下一步骤。
(S103)控制部120构成为生成仅补充虚设基板FD的排列。也就是说，计算出从产品基板区域开槽减去产品基板PD-监控晶片M后的剩余的舟皿217的开槽数的分配。例如，用计算出的舟皿217的开槽数除以第1单元数+第2单元数+1，分割剩余的开槽。在剩余的开槽数无法被整除时，以开槽数S和开槽数S-1的组合决定间隔(开槽数)。将该开槽数S设为大间隔，将开槽数S-1设为小间隔。
在图10中，产品区域开槽数-产品基板PD数-监控晶片数＝22，并且，第1单元+第2单元的数值为8，因此控制部120以使所有开槽数为9的方式，分别计算出开槽数S＝3、开槽数S-1＝2、且开槽数S＝四个单元、开槽数S-1＝五个单元。
在此，若将大间隔称为开槽数(大)、将小间隔称为开槽数(小)，则生成示出对该开槽数(大)、开槽数(小)补充填充虚设基板FD的情况的补充虚设基板FD的排列(第3单元)，而且根据补充虚设基板FD的优先配置信息，根据需要进行重排。在该情况下，以将开槽数(大)配置在舟皿217的两端侧的方式，将补充虚设基板FD的排列重排。
控制部120构成为，使所生成的补充虚设基板FD的排列(第3单元)与在S102中生成的第2排列(产品基板PD和监控晶片M的排列)结合。在产品基板PD的单元(第1单元)之间或产品基板PD的单元(第1单元)与监控晶片M(第2单元)之间配置第3单元。也就是说，以第1单元之间或第1单元与第2单元之间不相邻的方式配置第3单元。
由此，结束第3排列生成工序而转移到下一步骤。
(S104)当监控晶片M的移载模式设定被预先指定时，在配置于第3排列的外侧的第3单元与侧虚设基板SD之间配置监控晶片M。
在该情况下，通过上＝3、下＝1的设定，控制部120将以载置到舟皿217上的方式将监控晶片M的单元(3枚)配置到上侧侧虚设基板与配置于上端的第3单元之间，且将监控晶片M的单元(1枚)配置到下侧侧虚设基板与配置于下侧的第3单元之间，结束基板配置数据的生成。
(实施例1)
图11是示意地表示在产品区域开槽数为95枚、产品基板PD为23枚、图9所示的监控晶片M无指定的这样的条件下执行图8所示的基板配置程序而将各种基板移载到舟皿217上时的状况的一个例子。图11示出产品基板PD的单元无法被默认值(N＝5)整除的情况、即产品基板PD成为大单元与小单元的组合的情况。此外，分别示出图11所示的大单元的优先配置为上侧、下侧、两端时。
(实施例2)
图12的移载条件是示意地表示在产品区域开槽数为84枚、产品基板PD为20枚、图9所示的监控晶片M无指定的这样的条件下执行图8所示的基板配置程序而将各种基板移载到舟皿217上时的状况的一个例子。图12示出舟皿217的剩余的开槽(产品区域开槽数与产品基板PD的枚数之差)无法被整除的情况、即开槽数(大)和开槽数(小)双方均存在时。此外，分别示出图11所示的开槽数(大)的优先配置为上侧、下侧、两端时。
像这样，根据本实施方式(实施例1或实施例2)，对于产品区域开槽数，在产品基板PD的枚数少时，能够将产品基板PD分割地配置到舟皿217的基板处理区域内的多个区域。
另外，根据本实施方式(实施例1或实施例2)，构成为使产品基板PD的枚数与移载机构125的镊子125c的数量相同。由此，能够相对于产品区域开槽数而缩短搬送产品基板PD时的时间。
此外，在本实施方式(实施例1或实施例2)中，相对于产品区域开槽数，若使产品基板PD的枚数为20枚以上则效果显著。因为若枚数过少(例如10枚以下)，则搬送时间与一枚一枚地搬送的情况无太大变化。另外，优选100枚以下或80枚以下，因为若枚数多，则无需再将本实施方式中的产品基板200分散地配置到每个单元中。
图13示出将本实施方式的产品基板200和比较例的产品基板200分别移载到舟皿217上且以相同的条件测定了膜厚的结果。此外，在图中为了易于理解，仅示出了产品基板(或产品基板组)200。本实施方式中的产品基板200的基板间的膜厚均匀性为0.15，与此相对在比较例中为0.57，本实施方式的产品基板200的测定结果良好。
像这样，根据本实施方式，能够根据所投入的产品基板枚数和舟皿的开槽数，将多个产品基板分散地配置(移载)到舟皿上，因此能够改善炉内的产品基板间的膜厚均匀性，抑制基板品质降低。
尤其是根据本实施方式，在产品基板为图案晶片的情况下效果会更加显著。因为由于与通常的无图案的晶片相比图案晶片的表面积大，所以图案晶片(组)周边的气体的消耗量(成膜反应辅助量)变多，会引起因气体分压下降导致的成膜速度的降低，另外，图案晶片(组)周边的反应副产物的产生量变多，反应副产物再次附着于晶片表面而发生成膜阻碍，引起成膜速度降低。在此，图案晶片是通过通常的晶片表面形成有复杂且细微的图案的晶片。
根据本实施方式，移载机构能够按可一次性移载的枚数将基板分散地配置(移载)到舟皿上，因此能够减少基板搬送时间，生产效率提高。
根据本实施方式，装置操作员无需根据产品基板的投入数、监控晶片的有无以及配置位置来选择基板配置用的参数，能够不经由装置操作员而自动地决定基板配置，因此能够减少装置操作员的工时和失误。
另外，在上述实施方式中，说明了使用具有热壁式处理炉的基板处理装置来形成薄膜的例子，但本发明并不限定于此，也能够优选地适用于使用具有冷壁式处理炉的基板处理装置来形成薄膜的情况。
另外，并不限于本实施例的基板处理装置那样的对半导体晶片进行处理的半导体制造装置等，也能够适用于对玻璃基板进行处理的LCD(Liquid Crystal Display，液晶显示屏)制造装置。
工业实用性
能够适用于将搭载有多个基板的舟皿收纳到处理炉内并供给处理气体且加热而对基板进行处理的基板处理装置。
附图标记说明
200…晶片(基板)217…舟皿(基板保持件)。

Claims (10)

1.一种基板处理装置，其特征在于，具备：
基板保持件，其保持包含产品基板和虚设基板在内的多枚各种基板；
移载机构，其将所述各种基板装填于所述基板保持件；以及
控制部，其获取能够载置于所述基板保持件的基板枚数和载置于所述基板保持件的所述产品基板的枚数，根据获取到的所述产品基板的枚数将所述产品基板分割成多个基板组，基于获取到的所述产品基板的枚数、能够载置于所述基板保持件的基板枚数，计算出所述虚设基板的枚数，基于该虚设基板的枚数及所述产品基板的基板组的数量将所述虚设基板分割成多个基板组，生成将所述虚设基板的基板组配置到所述产品基板的基板组之间的基板配置数据，根据所生成的基板配置数据，使所述移载机构将所述各种基板移载到所述基板保持件。
2.如权利要求1所述的基板处理装置，其特征在于，
所述移载机构构成为能够一次性地搬送N枚所述各种基板，所述控制部构成为根据获取到的所述产品基板的枚数，将所述产品基板分割成N枚一组的所述产品基板和N-1枚一组的所述产品基板的多个基板组，以将所分割的基板组移载到所述基板保持部的多个区域的方式生成所述基板配置数据。
3.如权利要求1所述的基板处理装置，其特征在于，
构成为，所述控制部以将所述产品基板的基板组和所述虚设基板的基板组组合、将所述产品基板分散地载置于所述基板保持件的多个区域的方式，生成所述基板配置数据。
4.如权利要求3所述的基板处理装置，其特征在于，
构成为，所述控制部将所述虚设基板的基板组的数量生成得比所述产品基板的基板组的数量多。
5.如权利要求3所述的基板处理装置，其特征在于，
构成为，所述控制部在所述产品基板的基板组中的配置于两端的基板组的外侧，配置所述虚设基板的基板组。
6.如权利要求1所述的基板处理装置，其特征在于，
所述产品基板为20枚以上、100枚以下。
7.如权利要求2所述的基板处理装置，其特征在于，
所述产品基板的基板组由5枚以下的产品基板构成。
8.如权利要求1所述的基板处理装置，其特征在于，
构成为，所述控制部具有设定将监视基板装填于所述基板保持件的移载模式的设定画面，且能够在所述设定画面上，分别设定装填到所述基板保持件的上下端的所述监视基板的枚数、和装填到所述基板保持件的基板保持区域的所述监视基板的枚数。
9.一种半导体器件的制造方法，其特征在于，具有：
获取能够载置于基板保持件的基板枚数和载置于所述基板保持件的产品基板的枚数，其中所述基板保持件保持包含所述产品基板和虚设基板在内的多枚各种基板，根据获取到的所述产品基板的枚数将所述产品基板分割成多个基板组，基于获取到的所述产品基板的枚数、能够载置于所述基板保持件的基板枚数，计算出所述虚设基板的枚数，基于该虚设基板的枚数及所述产品基板的基板组的数量将所述虚设基板分割成多个基板组，生成将所述虚设基板的基板组配置到所述产品基板的基板组之间的基板配置数据的工序；
基于所述基板配置数据将所述各种基板移载到所述基板保持件上的工序；和
将所述基板保持件装入到炉内并对所述产品基板进行处理的工序。
10.一种记录介质，可由计算机读取，记录有由基板处理装置执行的程序，其中该基板处理装置具备：基板保持件，其保持包含产品基板和虚设基板的多枚各种基板；移载机构，其将所述基板装填于所述基板保持件；和控制部，其构成为以使所述各种基板移载到所述基板保持件上的方式控制所述移载机构，所述记录介质的特征在于，
通过所述程序使所述控制部执行如下步骤：
获取能够载置于所述基板保持件的基板枚数和载置于所述基板保持件的所述产品基板的枚数，根据获取到的所述产品基板的枚数将所述产品基板分割成多个基板组，基于获取到的所述产品基板的枚数、能够载置于所述基板保持件的基板枚数，计算出所述虚设基板的枚数，基于该虚设基板的枚数及所述产品基板的基板组的数量将所述虚设基板分割成多个基板组，生成将所述虚设基板的基板组配置到所述产品基板的基板组之间的基板配置数据的步骤；和
根据所生成的所述基板配置数据使所述基板移载到所述移载机构的步骤。
CN201780094084.1A 2017-09-27 2017-09-27 基板处理装置、半导体器件的制造方法及记录介质 Active CN111033714B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2017/035004 WO2019064384A1 (ja) 2017-09-27 2017-09-27 基板処理装置、半導体装置の製造方法及びプログラム

Publications (2)

Publication Number Publication Date
CN111033714A CN111033714A (zh) 2020-04-17
CN111033714B true CN111033714B (zh) 2023-12-29

Family

ID=65903249

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780094084.1A Active CN111033714B (zh) 2017-09-27 2017-09-27 基板处理装置、半导体器件的制造方法及记录介质

Country Status (6)

Country Link
US (1) US11876010B2 (zh)
JP (1) JP6784848B2 (zh)
KR (1) KR102384558B1 (zh)
CN (1) CN111033714B (zh)
TW (1) TWI720335B (zh)
WO (1) WO2019064384A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7229266B2 (ja) * 2018-09-20 2023-02-27 株式会社Kokusai Electric 基板処理装置、半導体装置の製造方法、及びプログラム
JP7175210B2 (ja) * 2019-02-04 2022-11-18 東京エレクトロン株式会社 排気装置、処理システム及び処理方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5942012A (en) * 1995-06-09 1999-08-24 Tokyo Electron Limited Heat treatment apparatus
JP2003110002A (ja) * 2002-06-14 2003-04-11 Hitachi Kokusai Electric Inc 縦型拡散／ｃｖｄ装置及びウェーハ移載方法
CN1565050A (zh) * 2001-08-08 2005-01-12 东京毅力科创株式会社 热处理方法及热处理装置
CN1708833A (zh) * 2002-10-30 2005-12-14 东京毅力科创株式会社 热处理装置和热处理方法
JP2009231748A (ja) * 2008-03-25 2009-10-08 Hitachi Kokusai Electric Inc 基板処理装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970011656B1 (ko) * 1988-02-25 1997-07-12 도오교오 에레구토론 사가미 가부시끼가이샤 웨이퍼 이동 교체 방법
US5217340A (en) * 1989-01-28 1993-06-08 Kokusai Electric Co., Ltd. Wafer transfer mechanism in vertical CVD diffusion apparatus
JPH07105357B2 (ja) * 1989-01-28 1995-11-13 国際電気株式会社 縦型ｃｖｄ拡散装置に於けるウェーハ移載方法及び装置
JP3594090B2 (ja) * 1992-09-09 2004-11-24 株式会社日立国際電気 縦型拡散／ｃｖｄ装置及びウェーハ移載方法
JP3654684B2 (ja) * 1995-05-01 2005-06-02 東京エレクトロン株式会社 処理方法及び処理装置
JP3507591B2 (ja) * 1995-06-23 2004-03-15 東京エレクトロン株式会社 熱処理装置及び熱処理方法
JPH10125761A (ja) 1996-10-22 1998-05-15 Kokusai Electric Co Ltd 基板移載装置及び基板移載方法
JP3883636B2 (ja) 1997-03-06 2007-02-21 株式会社日立国際電気 半導体製造装置
JP4232307B2 (ja) * 1999-03-23 2009-03-04 東京エレクトロン株式会社 バッチ式熱処理装置の運用方法
JP4342745B2 (ja) * 2000-09-27 2009-10-14 株式会社日立国際電気 基板処理方法および半導体装置の製造方法
JP3400996B1 (ja) * 2001-11-02 2003-04-28 東京エレクトロン株式会社 熱処理装置及び熱処理方法
KR100609065B1 (ko) * 2004-08-04 2006-08-10 삼성전자주식회사 산화막 형성 장치 및 방법
KR100594470B1 (ko) * 2004-12-29 2006-06-30 동부일렉트로닉스 주식회사 연속 공정이 가능한 반도체 제조 설비
JP2006339660A (ja) * 2006-06-08 2006-12-14 Hitachi Kokusai Electric Inc 縦型拡散／ｃｖｄ装置及びウェーハ移載方法
JP5166138B2 (ja) * 2008-07-02 2013-03-21 パナソニック株式会社 半導体装置の製造方法および半導体装置の製造装置
JP6026801B2 (ja) * 2011-10-19 2016-11-16 株式会社日立国際電気 基板処理装置、基板搬送方法及び半導体装置の製造方法
JP6301083B2 (ja) * 2012-09-12 2018-03-28 株式会社日立国際電気 基板処理装置、半導体装置の製造方法、及びレシピの作成方法
CN104934317B (zh) * 2014-03-20 2019-04-23 中芯国际集成电路制造(上海)有限公司 一种晶片生长装置及方法
US9228260B1 (en) * 2014-07-30 2016-01-05 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer processing chamber, heat treatment apparatus and method for processing wafers
JP6531743B2 (ja) * 2016-09-27 2019-06-19 信越半導体株式会社 貼り合わせｓｏｉウェーハの製造方法
US10373818B1 (en) * 2018-01-31 2019-08-06 Taiwan Semiconductor Manufacturing Co., Ltd. Method of wafer recycling
KR20190109216A (ko) * 2018-03-15 2019-09-25 가부시키가이샤 코쿠사이 엘렉트릭 기판 처리 장치 및 반도체 장치의 제조 방법
US11121014B2 (en) * 2018-06-05 2021-09-14 Asm Ip Holding B.V. Dummy wafer storage cassette
WO2020194415A1 (ja) * 2019-03-22 2020-10-01 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 基板処理装置、半導体装置の製造方法及びプログラム
JP7400683B2 (ja) * 2020-10-07 2023-12-19 株式会社Sumco 横型熱処理炉を用いたシリコンウェーハの熱処理方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5942012A (en) * 1995-06-09 1999-08-24 Tokyo Electron Limited Heat treatment apparatus
CN1565050A (zh) * 2001-08-08 2005-01-12 东京毅力科创株式会社 热处理方法及热处理装置
JP2003110002A (ja) * 2002-06-14 2003-04-11 Hitachi Kokusai Electric Inc 縦型拡散／ｃｖｄ装置及びウェーハ移載方法
CN1708833A (zh) * 2002-10-30 2005-12-14 东京毅力科创株式会社 热处理装置和热处理方法
JP2009231748A (ja) * 2008-03-25 2009-10-08 Hitachi Kokusai Electric Inc 基板処理装置

Also Published As

Publication number Publication date
CN111033714A (zh) 2020-04-17
JPWO2019064384A1 (ja) 2020-03-26
TWI720335B (zh) 2021-03-01
KR102384558B1 (ko) 2022-04-08
KR20200038531A (ko) 2020-04-13
TW201933517A (zh) 2019-08-16
JP6784848B2 (ja) 2020-11-11
US20200219745A1 (en) 2020-07-09
US11876010B2 (en) 2024-01-16
WO2019064384A1 (ja) 2019-04-04

Similar Documents

Publication Publication Date Title
CN110265322B (zh) 衬底处理装置、半导体器件的制造方法及记录介质
JP5774822B2 (ja) 半導体デバイスの製造方法及び基板処理装置
JP5963456B2 (ja) 半導体装置の製造方法、基板処理装置、及び基板処理方法
JP5692842B2 (ja) 半導体装置の製造方法及び基板処理装置
JP5902073B2 (ja) 半導体装置の製造方法、基板処理方法及び基板処理装置
JP5787488B2 (ja) 半導体装置の製造方法及び基板処理装置
CN104916569A (zh) 立式热处理装置和立式热处理装置的运转方法
KR20180100630A (ko) 반도체 장치의 제조 방법, 기판 장전 방법 및 기록 매체
TW200406847A (en) Heat processing method and heat processing apparatus
KR101015985B1 (ko) 기판 처리 장치
JP2014067796A5 (zh)
JP2009295729A (ja) 基板処理装置
CN111033714B (zh) 基板处理装置、半导体器件的制造方法及记录介质
JP2011216784A (ja) 半導体装置の製造方法及び基板処理装置
KR102388169B1 (ko) RuSi막의 형성 방법 및 성막 장치
JP2011249407A (ja) 基板処理装置
CN114203579A (zh) 基板处理装置、半导体器件的制造方法、基板处理方法以及记录介质
JP2012172171A (ja) 基板処理装置及び薄膜成膜方法
JP2012069844A (ja) 半導体装置の製造方法および基板処理装置
KR101922593B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP7387685B2 (ja) 半導体装置の製造方法、基板処理方法、プログラム、および基板処理装置
JP2006066557A (ja) 基板処理装置
JP2009200298A (ja) 基板処理装置
TW202312390A (zh) 半導體裝置之製造方法、基板處理方法、基板處理裝置及記錄媒體
KR20210046694A (ko) 기판 처리 장치, 반도체 장치의 제조 방법 및 프로그램

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant