CN110999544B - 陶瓷电路基板 - Google Patents

陶瓷电路基板 Download PDF

Info

Publication number
CN110999544B
CN110999544B CN201880050613.2A CN201880050613A CN110999544B CN 110999544 B CN110999544 B CN 110999544B CN 201880050613 A CN201880050613 A CN 201880050613A CN 110999544 B CN110999544 B CN 110999544B
Authority
CN
China
Prior art keywords
ceramic
metal layer
circuit board
ceramic circuit
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201880050613.2A
Other languages
English (en)
Other versions
CN110999544A (zh
Inventor
酒井笃士
广津留秀树
市川恒希
谷口佳孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denka Co Ltd
Original Assignee
Denka Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denka Co Ltd filed Critical Denka Co Ltd
Publication of CN110999544A publication Critical patent/CN110999544A/zh
Application granted granted Critical
Publication of CN110999544B publication Critical patent/CN110999544B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/022—Processes for manufacturing precursors of printed circuits, i.e. copper-clad substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/068—Thermal details wherein the coefficient of thermal expansion is important
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/388—Improvement of the adhesion between the insulating substrate and the metal by the use of a metallic or inorganic thin film adhesion layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)
  • Ceramic Products (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

陶瓷电路基板，其具备陶瓷基材1、和设置于陶瓷基材1两面的包含Al及/或Cu的金属层2a、2b，所述陶瓷电路基板的25℃～150℃时的线性热膨胀系数的测定值α1为5×10‑6～9×10‑6/K，所述α1相对于25℃～150℃时的线性热膨胀系数的理论值α2的比α1/α2为0.7～0.95，金属层2a、2b中的至少一者形成了金属电路。

Description

陶瓷电路基板
技术领域
本发明涉及陶瓷电路基板，特别是涉及适于功率模块等大电力电子部件的安装的陶瓷电路基板。
背景技术
近年来，随着机器人、发动机等工业设备的高性能化，正在谋求逆变器的大电流化及高效率化。在这样的状况下，对于逆变器中使用的功率模块而言，由半导体元件产生的热也在一直增加。为了高效地将由半导体元件产生的热扩散，使用了具有良好的导热性的陶瓷电路基板。
功率模块通常具备：陶瓷电路基板、设置于陶瓷电路基板的一面上的半导体元件、通过焊接等设置于陶瓷电路基板的另一面上且导热性优异的包含Cu、Cu-Mo、Cu-C、Al、Al-SiC、Al-C等的底板(base plate)、以及通过螺纹固定等设置于底板的与陶瓷电路基板呈相反侧的面上的散热片。
但是，由于底板及陶瓷电路基板的焊接是通过加热而进行的，因此存在因底板与陶瓷电路基板的热膨胀系数之差而容易在底板产生翘曲这样的问题。
在功率模块工作时由半导体元件等产生的热介由陶瓷电路基板、焊料、及底板而传递到散热片。因此，若在底板产生翘曲，则将散热片安装于底板时会产生由翘曲引起的空隙(气隙)，散热性会极端地降低。
为了改善这样的翘曲的问题，例如提出了下述方案：在具有接合于陶瓷基材的两面的金属层的陶瓷电路基板中，分别使用硬度、种类、厚度等不同的金属层作为金属电路板及散热板、并接合于陶瓷基材的一面及另一面上(例如，参见专利文献1)。
另外，提出了下述方案：在制造功率模块时，通过使熔融状态的底板与陶瓷电路基板接触来将底板和陶瓷电路基板接合(例如，参见专利文献2)。
现有技术文献
专利文献
专利文献1：日本特开2004-207587号公报
专利文献2：日本特开2002-76551号公报
发明内容
发明要解决的问题
对于陶瓷电路基板而言，从可靠性的观点出发，理想的是，不仅在功率模块的制造中与底板接合时能够抑制底板的翘曲，而且在实际使用中即使经过反复进行的发热及冷却、也能够维持陶瓷基材与金属层的高密合性。但是，对于以往的陶瓷电路基板及功率模块而言，从上述的可靠性的观点出发，还有改善的余地。
本发明是鉴于这样的实际情况而作出的，其目的在于，提供不仅在与底板接合时能够抑制底板的翘曲、而且即使经过反复进行的发热及冷却、也能够维持陶瓷基材与金属层的高密合性的陶瓷电路基板。
用于解决问题的方案
本发明提供陶瓷电路基板，其具备陶瓷基材、和设置于陶瓷基材两面的包含Al及/或Cu的金属层，所述陶瓷电路基板的25℃～150℃时的线性热膨胀系数的测定值α1为5×10-6～9×10-6/K，所述α1相对于25℃～150℃时的线性热膨胀系数的理论值α2的比α1/α2为0.7～0.95，金属层中的至少一者形成了金属电路。
陶瓷基材可以由AlN、Si3N4或Al2O3形成，厚度可以为0.2～1.5mm。
金属层可以由选自由Cu、Al、包含Cu及Mo的合金、以及包含Cu及W的合金组成的组中的至少1种形成，厚度可以为0.1～2.0mm。
金属层可以具有第一金属层及第二金属层，且陶瓷基材、第一金属层及第二金属层按该顺序层叠。该情况下，第二金属层可以包含Cu。另外，可以是第一金属层的端面与第二金属层的端面处于同一平面内，也可以是第一金属层的端面比第二金属层的端面更向外侧突出。
发明的效果
根据本发明，可提供不仅在与底板接合时能够抑制底板的翘曲、而且即使经过反复进行的发热及冷却、也能够维持陶瓷基材与金属层的高密合性的陶瓷电路基板。
附图说明
[图1]为示出陶瓷电路基板的一实施方式的截面图。
[图2]为示出陶瓷电路基板的一实施方式的截面图。
[图3]为示出陶瓷电路基板的一实施方式的截面图。
[图4]为示出功率模块的一实施方式的截面图。
具体实施方式
以下，对本发明的一些实施方式详细地进行说明。但是，本发明不限定于以下的实施方式。
图1为示出陶瓷电路基板的一实施方式的截面图。如图1所示，陶瓷电路基板100具有：陶瓷基材1、及设置于陶瓷基材1的两面的金属层2a、2b。金属层2a、2b中的至少一者形成了电路(金属电路)。如图1所示，金属层2a、2b可以分别由单一的金属层21a、21b形成。
金属层2a、2b包含Al及/或Cu，优选包含Al及/或Cu作为主成分。此处，“主成分”是指以金属层2a、2b的整体质量为基准计、含量为70质量％以上的成分。金属层包含Al及Cu这两者的情况下，它们的总量为70质量％以上即可。主成分的比例可以为90质量％以上，也可以为95质量％以上。另外，金属层可以包含微量的不可避免的杂质。
对于本实施方式涉及的陶瓷电路基板而言，25℃～150℃时的线性热膨胀系数的测定值α1为5×10-6～9×10-6/K，α1相对于25℃～150℃时的线性热膨胀系数的理论值α2的比α1/α2为0.7～0.95。
关于具有这样的特征的陶瓷电路基板不仅在与底板接合时能够抑制底板的翘曲、而且即使经过反复进行的发热及冷却(热循环)、也能够维持陶瓷基材与金属层的高密合性的理由，本发明人等考虑如下。
首先，根据本发明人等的研究已判明，功率模块制造时的底板的翘曲的产生、以及由热循环引起的陶瓷基材及金属层的剥离、陶瓷基材的裂纹的产生的原因在于构成陶瓷电路基板的陶瓷基材及金属层的线性热膨胀系数之差。通常，与陶瓷基材的线性热膨胀系数相比，金属层的线性热膨胀系数更大。因此，从将陶瓷基材和金属层接合的温度恢复到室温时、或经过热循环时，会在金属层残留拉伸应力。认为因该拉伸应力的残留(残余应力)而发生如上所述的不良情况。
本发明人等为了降低上述残余应力，着眼于陶瓷电路基板的线性热膨胀系数。根据本发明人等的进一步研究已判明，陶瓷电路基板的线性热膨胀系数不仅由构成的陶瓷基材和金属层的结构(厚度等)及组成决定、还由从将陶瓷基材和金属层接合的温度恢复到室温时因两材料的热膨胀差而产生的残余应力决定。因此，例如，即使为具有同一构成的陶瓷电路基板，有时也因接合方法不同而陶瓷电路基板的线性热膨胀系数不同。通常，大多情况下，陶瓷基材与金属层于温度800℃左右的温度、通过活性金属法进行焊接而接合，但通过该方法进行接合的情况下，在接合后冷却至室温的过程中，会在线性热膨胀系数大的金属层残留拉伸应力。认为在残留有拉伸应力的情况下，得到的陶瓷电路基板的线性热膨胀系数的测定值成为比根据构成的陶瓷基材及金属层的结构(厚度等)及组成算出的线性热膨胀系数的理论值小的值。本发明人等认为，本发明涉及的陶瓷电路基板通过增大得到的陶瓷电路基板的线性热膨胀系数的测定值、并且使该测定值接近理论值，能够降低陶瓷电路基板中的残余应力。
进而认为，本发明涉及的陶瓷电路基板由于能够降低其自身的残余应力，因此无论底板的种类、线性热膨胀系数的值如何，均能够抑制与底板接合时的底板的翘曲。
作为增大陶瓷电路基板的线性热膨胀系数的测定值的方法，例如认为增大线性热膨胀系数大的金属层的厚度是有效的。但是，若过度增大陶瓷电路基板的线性热膨胀系数，则可能在如下方面产生问题：金属层对陶瓷基材的拉伸应力变大，在假定实际使用的热循环试验中，在陶瓷基材产生裂纹等方面。从这样的观点出发，陶瓷电路基板的25℃～150℃时的线性热膨胀系数的测定值α1需要为5×10-6～9×10-6/K，优选为6×10-6～9×10-6/K，更优选为7×10-6～9×10-6/K。
另一方面，作为使陶瓷电路基板的线性热膨胀系数的测定值接近理论值的方法，例如认为降低将陶瓷基材和金属层接合时的温度、降低金属层的残余应力的方法等是有效的。作为将陶瓷基材和金属层接合的方法，没有特别限制，例如，可举出将用粘接剂使两者粘接的粘接法、活性金属法、喷镀法等单独或组合多种而使用的方法。从能够降低进行接合时的温度的观点出发，优选使用粘接法、喷镀法等，从在不使用热导率低的粘接剂的条件下充分确保作为功率模块的散热性的观点出发，优选使用活性金属法、喷镀法等。从这样的观点出发，在通过活性金属法等在陶瓷基材的表面形成薄的金属层后将规定厚度的金属于低温下接合的方法、通过喷镀法形成金属层的方法是有效的。关于将陶瓷基材和金属层接合的方法的详细情况，在后面叙述。
陶瓷电路基板的α1相对于25℃～150℃时的线性热膨胀系数的理论值α2的比α1/α2需要为0.7～0.95，从能够进一步降低金属层的残余应力的观点出发，优选为0.75～0.95，更优选为0.80～0.95。
陶瓷电路基板的线性热膨胀系数的测定值α1是指依据JIS R 1618测定的值。α1例如可以使用热膨胀计(Seiko电子工业株式会社制，商品名“TMA300”)来测定。
另外，线性热膨胀系数的理论值α2是指通过混合定律算出的值，更具体而言，可以根据以下的计算式来算出。
α2＝∑αi·Ei·Vi/∑Ei·Vi
上述计算式中，α表示热膨胀系数，E表示杨氏模量，V表示体积分数，下标i表示复合材料中的各材料成分。
为了得到这样的陶瓷电路基板100，例如优选陶瓷基材1由AlN、Si3N4或Al2O3形成。通过使用上述的材料来形成陶瓷基材1，能够有效地得到具有适当的绝缘性和导热性的陶瓷电路基板100。陶瓷基材1的厚度优选为0.2～1.5mm，更优选为0.25～1.0mm。陶瓷基材1的厚度小于0.2mm时，有耐热冲击性降低的倾向，超过1.5mm时，有散热性降低的倾向。
另外，优选金属层2a、2b由选自由Cu、Al、包含Cu及Mo的合金、以及包含Cu及W的合金组成的组中的至少1种形成。通过使用上述的材料来形成金属层2a、2b，能够有效地得到具有适当的绝缘性和导热性的陶瓷电路基板100。金属层2a、2b分别可以由同种材料形成，也可以由不同种类的材料形成，从容易制造陶瓷电路基板的观点出发，优选由同种材料形成。
金属层2a、2b的厚度优选为0.1～2.0mm，更优选为0.2～1.0mm。金属层2a、2b的厚度小于0.1mm时，流通的电流受到限制，超过2.0mm时，有耐热冲击性降低的倾向。金属层2a、2b的厚度分别可以实质上相同，也可以不同，从容易制造陶瓷电路基板的观点出发，优选实质上相同。
陶瓷电路基板100可以如上述那样通过将陶瓷基材1与金属层2a、2b接合来得到。作为将陶瓷基材和金属层接合的方法，可举出将用粘接剂使两者粘接的粘接法、活性金属法、喷镀法等单独或组合多种而使用的方法。
粘接法为用粘接剂使两者粘接的方法，为用例如丙烯酸系粘接剂将金属板粘接于陶瓷基材的两面后根据期望通过蚀刻法形成电路的方法。
对于活性金属法而言，例如将包含Cu的金属层接合的情况下，可举出如下方法：使用Ag(90％)-Cu(10％)-TiH2(3.5％)的焊接材料于800℃的温度将Cu板接合于陶瓷基材的两面后，根据期望通过蚀刻法形成电路。另外，将包含Al的金属层接合的情况下，可举出如下方法：使用Al-Cu-Mg复合箔作为焊接材料，于630℃的温度将Al板接合于陶瓷基材的两面后，根据期望通过蚀刻法形成电路。
喷镀法(冷喷涂法)例如包括下述工序：将由多个金属粒子构成的金属粉体加热至10～270℃、并且加速至250～1050m/s的速度后进行吹喷，由此在陶瓷基材上形成金属层的工序；和在非活性气体气氛下对陶瓷基材及形成于陶瓷基材上的金属层进行加热处理的工序。通过使用Al及/或Cu粒子作为构成金属粉体的金属粒子，从而形成包含它们的金属层。
上述的实施方式中，对金属层2a、2b分别由单一的金属层21a、21b形成的情况进行了说明，但本发明不限定于上述实施方式，金属层2a、2b各自可以具有两层以上的金属层。
图2及图3为示出陶瓷电路基板的另一实施方式的截面图。在图2的陶瓷电路基板101及图3的陶瓷电路基板102中，金属层2a、2b各自由与陶瓷基材1上方接触的第一金属层22a、22b、及形成于第一金属层22a、22b上的第二金属层23a、23b构成。第一金属层22a、22b及第二金属层23a、23b各自可以使用与上述的金属层2a、2b同样的材料来形成，特别优选第一金属层22a、22b由Al或包含Al的合金形成，第二金属层23a、23b优选由Cu或包含Cu的合金形成。通过使用Al或包含Al的合金那样的柔软的材料来形成第一金属层22a、22b，能够得到耐冲击性优异的陶瓷电路基板。通过使用Cu或包含Cu的合金来形成第二金属层23a、23b，能够有效地得到导热性优异、能应对大电流的陶瓷电路基板。需要说明的是，在图2所示的陶瓷电路基板101中，第一金属层22a、22b的端面22E与第二金属层23a、23b的端面23E处于同一平面内，但从陶瓷电路基板具有更优异的耐热冲击性的观点出发，可以如图3所示的陶瓷电路基板102那样，第一金属层22a、22b的端面22E比第二金属层23a、23b的端面23E更向外侧、即陶瓷基材1的端部侧突出。端面22E比端面23E更突出的部分的宽度例如可以为1～1000μm。
以上说明的陶瓷电路基板可以在功率模块中合适地使用，不仅能够抑制在与底板接合时产生的底板的翘曲，而且即使经过反复进行的发热及冷却、也能够维持陶瓷基材与金属层的高密合性。
所谓在与底板接合时产生的底板的翘曲，作为将陶瓷电路基板接合于底板时的、相对于底板自身的初始形状(初始翘曲量)而言的变形量(翘曲变化量)而测定。另外，底板的翘曲量是指，在底板的任意位置，散热面方向的每10cm长度的翘曲的大小。对于底板的翘曲变化量而言，与陶瓷电路基板接合时，优选为20μm以下，更优选为15μm以下，进一步优选为10μm以下。该翘曲变化量被定义为：同陶瓷电路基板接合前的底板的翘曲量与接合于陶瓷电路基板后的底板的翘曲量之差的绝对值。
图4为示出功率模块的一实施方式的截面图。如图4所示，功率模块200具备：底板3、介由第1焊料4接合于底板3上的陶瓷电路基板103、和介由第2焊料5接合于陶瓷电路基板103上的半导体元件6。
陶瓷电路基板103具备：陶瓷基材1、和设置于陶瓷基材1的两面的金属层2a、2b。底板3介由第1焊料4接合于金属层2b。半导体元件6介由第2焊料5接合于金属层2a的规定部分、并且由铝线(aluminum wire)等金属线7接合于金属层2a的规定部分。需要说明的是，在图4所示的功率模块中，金属层2a形成了电路(金属电路)。金属层2b可以形成也可以不形成金属电路。
设置于底板3上的上述各构成要素例如由一面开口的中空箱状的树脂制的壳体8盖上并被收纳于壳体8内。在底板3与壳体8之间的中空部分填充有有机硅凝胶等填充材料9。贯通壳体8的电极10介由第3焊料11以能与壳体8的外部电连接的方式与金属层2a的规定部分接合。
在底板2的边缘部形成有例如将散热部件安装于功率模块200时的螺纹固定用的安装孔3a。安装孔3a的数量例如为4个以上。也可以在底板3的边缘部形成有底板3的侧壁成为截面U字状那样的安装槽来代替安装孔3a。
功率模块200由于具备上述本实施方式涉及的陶瓷电路基板，因此适合用作要求高耐压、高输出等的电车或汽车的驱动逆变器。
实施例
以下，举出实施例来更具体地对本发明进行说明。但是，本发明不限定于这些实施例。
[实施例1]
作为陶瓷基材，使用氮化铝(AlN)基材(尺寸：50mm×60mm×0.635mmt)。使用Al-Cu-Mg复合箔作为焊接材料，于温度630℃将Al板(厚度0.2mm)接合于陶瓷基材的两面，通过蚀刻形成Al电路。接着，通过喷镀法(冷喷涂法)层叠厚度0.4mm的Cu电路，于温度300℃进行退火处理后，实施非电解镀Ni，制作陶瓷电路基板。
[实施例2]
通过喷镀法(冷喷涂法)在与实施例1同样的陶瓷基材的两面层叠厚度0.2mm的Al电路，于温度500℃进行退火处理。接着，通过喷镀法(冷喷涂法)层叠厚度0.4mm的Cu电路，于温度300℃进行退火处理后，实施非电解镀Ni，制作陶瓷电路基板。
[实施例3]
作为陶瓷基材，使用氮化硅(Si3N4)基材(尺寸：50mm×60mm×0.32mmt)。使用Ag-Cu-TiH2焊接材料，于温度800℃将Cu板(厚度0.1mm)接合于陶瓷基材的两面，接着用熔点为300℃的降温焊料将Cu板(厚度0.9mm)接合。通过蚀刻形成Cu电路后，实施非电解镀Ni，制作陶瓷电路基板。
[实施例4]
通过喷镀法(冷喷涂法)在与实施例1同样的陶瓷基材的两面形成厚度0.4mm的Al电路，于温度500℃进行退火处理后，实施非电解镀Ni，制作陶瓷电路基板。
[实施例5]
用丙烯酸系粘接剂将厚度0.3mm的Cu金属粘接在与实施例1同样的陶瓷基材的两面后，通过蚀刻形成Cu电路，实施非电解镀Ni，从而制作陶瓷电路基板。
[比较例1]
使用Ag-Cu-TiH2焊接材料，于温度800℃将Cu板(厚度0.3mm)接合在与实施例1同样的陶瓷基材的两面，通过蚀刻形成Cu电路后，实施非电解镀Ni，制作陶瓷电路基板。
[比较例2]
作为陶瓷基材，使用氮化铝(AlN)基材(尺寸：50mm×60mm×1.0mmt)，除此以外，进行与比较例1同样的操作，制作陶瓷电路基板。
[比较例3]
作为陶瓷基材，使用氮化硅(Si3N4)基材(尺寸：50mm×60mm×0.635mmt)，除此以外，进行与比较例1同样的操作，制作陶瓷电路基板。
[比较例4]
作为陶瓷基材，使用氮化硅(Si3N4)基材(尺寸：50mm×60mm×0.32mmt)，除此以外，进行与比较例1同样的操作，制作陶瓷电路基板。
[比较例5]
使用Cu板(厚度1.0mm)，除此以外，进行与比较例4同样的操作，制作陶瓷电路基板。
[比较例6]
使用Al-Cu-Mg复合箔作为焊接材料，于温度630℃将Al板(厚度0.4mm)接合在与实施例1同样的陶瓷基材的两面，通过蚀刻形成Al电路后，实施非电解镀Ni，从而制作陶瓷电路基板。
表1中，将各实施例及比较例的陶瓷电路基板的详细情况示于表1。
[表1]
<陶瓷电路基板的线性热膨胀系数的测定(α1的测定)>
将得到的陶瓷电路基板切出为4mm×20mm的尺寸，制作线性热膨胀系数的测定用试验片。对于得到的试验片，使用热膨胀计(Seiko电子工业株式会社制，商品名“TMA300”)以5℃/分钟进行降温，由此测定温度从25℃到150℃的线性热膨胀系数。
<陶瓷电路基板的线性热膨胀系数的理论值的算出(α2的算出)>
用下述计算式算出线性热膨胀系数的理论值。
α2＝∑αi·Ei·Vi/∑Ei·Vi
上述计算式中，α表示热膨胀系数，E表示杨氏模量，V表示体积分数，下标i表示复合材料中的各材料成分。
需要说明的是，复合材料中的各材料成分的热膨胀系数及杨氏模量用以下的表2所示的值来算出。
[表2]
材料 热膨胀系数(10-6/K) 杨氏模量(GPa)
AlN 4.3 320
SiaN4 2.6 300
Al2O3 7.1 330
Al 23.1 70
Cu 16.5 120
<焊料接合后的底板的翘曲变化量的测定>
对Al-SiC(65％)材料进行加工以使尺寸成为140×190×5mm后，使用实施了非电解镀Ni的底板，用共晶焊料将上述实施例及比较例中得到的陶瓷电路基板和底板接合从而制成测定用样品。
用三维轮廓测定装置(株式会社东京精密制，商品名“CONTOURECORD 1600D-22”)对测定用样品中的底板的散热面的形状进行测定，由此测定相对于长度10cm而言的底板的翘曲变化量。
将各陶瓷电路基板的评价结果一起示于表3。
[表3]
对于实施例1～5的样品，将在125℃的环境中放置30分钟后在-40℃的环境中放置30分钟的操作设为1个循环，实施1000个循环的热循环试验。在热循环试验后，在实施例1～5的陶瓷电路基板中也未确认到金属电路的剥离等异常，表示维持了高的密合性。
附图标记说明
1...陶瓷基材，2a、2b...金属层，21a、21b...单一的金属层，22a、22b...第一金属层，22E...第一金属层的端面，23a、23b...第二金属层，23E...第二金属层的端面，100、101、102、103...陶瓷电路基板。

Claims (8)

1.与底板接合而使用的陶瓷电路基板，其具备陶瓷基材、和设置于所述陶瓷基材两面的包含Al及/或Cu的金属层，
所述陶瓷电路基板的25℃～150℃时的线性热膨胀系数的测定值α1为5×10-6～9×10-6/K，
所述α1相对于25℃～150℃时的线性热膨胀系数的理论值α2的比α1/α2为0.7～0.95，
所述金属层中的至少一者形成了金属电路，
所述测定值α1是依据JIS R 1618测定的值，
所述理论值α2是通过以下计算式算出的值，
α2＝Σαi·Ei·Vi/ΣEi·Vi
式中，α表示热膨胀系数，E表示杨氏模量，V表示体积分数，下标i表示复合材料中的各材料成分。
2.如权利要求1所述的与底板接合而使用的陶瓷电路基板，其中，所述陶瓷基材由AlN、Si3N4或Al2O3形成。
3.如权利要求1或2所述的与底板接合而使用的陶瓷电路基板，其中，所述陶瓷基材的厚度为0.2～1.5mm。
4.如权利要求1或2所述的与底板接合而使用的陶瓷电路基板，其中，所述金属层由选自由Cu、Al、包含Cu及Mo的合金、以及包含Cu及W的合金组成的组中的至少1种形成。
5.如权利要求1或2所述的与底板接合而使用的陶瓷电路基板，其中，所述金属层的厚度为0.1～2.0mm。
6.如权利要求1或2所述的与底板接合而使用的陶瓷电路基板，其中，所述金属层具有第一金属层及第二金属层，所述陶瓷基材、所述第一金属层及所述第二金属层依次层叠。
7.如权利要求6所述的与底板接合而使用的陶瓷电路基板，其中，所述第二金属层包含Cu。
8.如权利要求7所述的与底板接合而使用的陶瓷电路基板，其中，
所述第一金属层的端面与所述第二金属层的端面处于同一平面内，或
者，所述第一金属层的端面比所述第二金属层的端面更向外侧突出。
CN201880050613.2A 2017-08-04 2018-07-30 陶瓷电路基板 Active CN110999544B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-151888 2017-08-04
JP2017151888 2017-08-04
PCT/JP2018/028422 WO2019026834A1 (ja) 2017-08-04 2018-07-30 セラミックス回路基板

Publications (2)

Publication Number Publication Date
CN110999544A CN110999544A (zh) 2020-04-10
CN110999544B true CN110999544B (zh) 2024-06-07

Family

ID=65232625

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880050613.2A Active CN110999544B (zh) 2017-08-04 2018-07-30 陶瓷电路基板

Country Status (5)

Country Link
US (1) US11096278B2 (zh)
EP (1) EP3664585B1 (zh)
JP (1) JP7211949B2 (zh)
CN (1) CN110999544B (zh)
WO (1) WO2019026834A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018104521B4 (de) * 2018-02-28 2022-11-17 Rogers Germany Gmbh Metall-Keramik-Substrate
JP7237032B2 (ja) * 2020-02-17 2023-03-10 富士フイルム株式会社 圧電膜付き基板、圧電素子及び振動発電素子
CN114171663A (zh) * 2021-12-07 2022-03-11 丰鹏电子(珠海)有限公司 散热基板及其制备方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08102570A (ja) * 1994-09-30 1996-04-16 Toshiba Corp セラミックス回路基板
US6413620B1 (en) * 1999-06-30 2002-07-02 Kyocera Corporation Ceramic wiring substrate and method of producing the same
JP2002203942A (ja) * 2000-12-28 2002-07-19 Fuji Electric Co Ltd パワー半導体モジュール
JP2003258167A (ja) * 2002-03-04 2003-09-12 Denki Kagaku Kogyo Kk 構造物
JP2005335091A (ja) * 2004-05-24 2005-12-08 Mitsubishi Kagaku Sanshi Corp 金属樹脂複合板
JP2006100640A (ja) * 2004-09-30 2006-04-13 Hitachi Metals Ltd セラミックス回路基板及びこれを用いたパワー半導体モジュール
JP2006263774A (ja) * 2005-03-24 2006-10-05 Toshiba Corp はんだ材とそれを用いた半導体装置
JP2007230791A (ja) * 2006-02-27 2007-09-13 Kyocera Corp セラミック回路基板およびその製造方法
CN101304017A (zh) * 2007-05-12 2008-11-12 塞米克朗电子有限及两合公司 烧结的功率半导体基片及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000294699A (ja) 1999-04-08 2000-10-20 Mitsubishi Electric Corp 半導体装置の絶縁性放熱板およびその製造方法
JP4236778B2 (ja) 1999-11-01 2009-03-11 株式会社ルネサステクノロジ 半導体装置
JP4756200B2 (ja) 2000-09-04 2011-08-24 Ｄｏｗａメタルテック株式会社 金属セラミックス回路基板
JP2004207587A (ja) 2002-12-26 2004-07-22 Dowa Mining Co Ltd 金属−セラミックス接合基板およびその製造方法
JP4793622B2 (ja) 2005-03-04 2011-10-12 日立金属株式会社 セラミックス回路基板およびパワーモジュール並びにパワーモジュールの製造方法
DE102005042554B4 (de) 2005-08-10 2008-04-30 Curamik Electronics Gmbh Metall-Keramik-Substrat und Verfahren zur Herstellung eines Metall-Keramik-Substrats
TWI335792B (en) 2007-02-09 2011-01-01 Univ Nat Taiwan Method of manufacturing ceramic/metal composite structure
US9586382B2 (en) 2008-01-24 2017-03-07 National Taiwan University Ceramic/metal composite structure
JP2015220295A (ja) 2014-05-15 2015-12-07 三菱電機株式会社 パワーモジュール及びその製造方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08102570A (ja) * 1994-09-30 1996-04-16 Toshiba Corp セラミックス回路基板
US6413620B1 (en) * 1999-06-30 2002-07-02 Kyocera Corporation Ceramic wiring substrate and method of producing the same
JP2002203942A (ja) * 2000-12-28 2002-07-19 Fuji Electric Co Ltd パワー半導体モジュール
JP2003258167A (ja) * 2002-03-04 2003-09-12 Denki Kagaku Kogyo Kk 構造物
JP2005335091A (ja) * 2004-05-24 2005-12-08 Mitsubishi Kagaku Sanshi Corp 金属樹脂複合板
JP2006100640A (ja) * 2004-09-30 2006-04-13 Hitachi Metals Ltd セラミックス回路基板及びこれを用いたパワー半導体モジュール
JP2006263774A (ja) * 2005-03-24 2006-10-05 Toshiba Corp はんだ材とそれを用いた半導体装置
JP2007230791A (ja) * 2006-02-27 2007-09-13 Kyocera Corp セラミック回路基板およびその製造方法
CN101304017A (zh) * 2007-05-12 2008-11-12 塞米克朗电子有限及两合公司 烧结的功率半导体基片及其制造方法
JP2008283184A (ja) * 2007-05-12 2008-11-20 Semikron Elektronik Gmbh & Co Kg 焼結されたパワー半導体基板並びにそのための製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王震鸣.复合材料力学和复合材料结构力学.机械工业出版社,1991,第134-138. *

Also Published As

Publication number Publication date
US11096278B2 (en) 2021-08-17
EP3664585B1 (en) 2022-04-13
JP7211949B2 (ja) 2023-01-24
EP3664585A1 (en) 2020-06-10
JPWO2019026834A1 (ja) 2020-06-18
WO2019026834A1 (ja) 2019-02-07
US20200375029A1 (en) 2020-11-26
CN110999544A (zh) 2020-04-10
EP3664585A4 (en) 2020-07-15

Similar Documents

Publication Publication Date Title
JP2008041752A (ja) 半導体モジュールおよび半導体モジュール用放熱板
JP4893095B2 (ja) 回路基板およびこれを用いた半導体モジュール
JP4893096B2 (ja) 回路基板およびこれを用いた半導体モジュール
JP2013179374A (ja) パワーモジュール用基板
CN110999544B (zh) 陶瓷电路基板
CN110998839B (zh) 功率模块
US20100112372A1 (en) Component having a ceramic base the surface of which is metalized
WO2003046981A1 (en) Module structure and module comprising it
JP7027094B2 (ja) 放熱部品付きパワーモジュール
JP5218621B2 (ja) 回路基板およびこれを用いた半導体モジュール
JP5370460B2 (ja) 半導体モジュール
JP7405806B2 (ja) パワーモジュール
JP4104429B2 (ja) モジュール構造体とそれを用いたモジュール
JP2005332874A (ja) 回路基板及びこれを用いた半導体装置
JP7299672B2 (ja) セラミックス回路基板及びその製造方法
JP7369508B2 (ja) セラミックス回路基板
JP7027095B2 (ja) セラミックス回路基板
JP7298988B2 (ja) セラミックス回路基板及びその製造方法
JP2004343035A (ja) 放熱部品、回路基板および半導体装置
JP7299671B2 (ja) セラミックス回路基板
JP7063559B2 (ja) ベース板及びパワーモジュール
JP2023040689A (ja) 基板および半導体モジュール
JPH10223809A (ja) パワーモジュール
JP2002252317A (ja) ヒートシンクとそれを用いたモジュール構造体
JP2002334961A (ja) ヒートシンクとそれを用いたモジュール構造体

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant