JP4793622B2 - セラミックス回路基板およびパワーモジュール並びにパワーモジュールの製造方法 - Google Patents
セラミックス回路基板およびパワーモジュール並びにパワーモジュールの製造方法 Download PDFInfo
- Publication number
- JP4793622B2 JP4793622B2 JP2005061318A JP2005061318A JP4793622B2 JP 4793622 B2 JP4793622 B2 JP 4793622B2 JP 2005061318 A JP2005061318 A JP 2005061318A JP 2005061318 A JP2005061318 A JP 2005061318A JP 4793622 B2 JP4793622 B2 JP 4793622B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- metal
- heat sink
- ceramic
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
- H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1178—Means for venting or for letting gases escape
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Structure Of Printed Boards (AREA)
- Manufacturing Of Printed Wiring (AREA)
Description
また、本発明において、前記金属放熱板側に凸形状に反っている反り量は、セラミックス基板の長手方向の長さに対して1/5000以上で1/200以下がより好ましい。
また、本発明において、前記金属放熱板とヒートシンク材を接合した後の半田層の空隙率は5%以下である。
また、本発明において、セラミックス回路基板としては、前記発明のセラミックス回路基板を用いることが好ましく、特に窒化ケイ素基板であることが好ましい。
本セラミックス回路基板1は、セラミックス基板2上に金属回路板3が接合され、金属回路板3が接合された反対面側には金属放熱板4が接合されたものである。本セラミックス回路基板1は、室温での反りは規定されず、230〜300℃に加熱した時に、図1に示すように金属放熱板4側に凸形状に反っていることを特徴としている。これにより、本セラミックス回路基板1を、パワーモジュールの構成部品としてヒートシンク5に半田リフローで接合する際、金属放熱板4とヒートシンク5間の溶融半田6から気泡が抜け易くなるのである。
セラミックス基板の表裏面に厚さ及び面積を違えた金属板を接合したセラミックス回路基板のサンプルを作成し、加熱時の反りを調べた。サンプルは次の様にして作成した。窒化ケイ素を主成分とするセラミックス粉末を焼結助剤および粘結助剤と混合してグリーンシートとし、脱脂処理および焼結を行って約120×100×0.3mmのセラミックス板を作製した。次いで、セラミックス板を60mm×50mmの大きさに切断し、1枚のセラミックス板から4枚のセラミックス基板を得た。その後、セラミックス基板の表裏面に厚さTと面積Aの異なる銅板を活性金属法でろう接し、12種類のサンプルを作成した。サンプルは、金属回路板に相当する銅板の厚さT1を全て0.3mmとし、金属放熱板に相当する銅板の厚さT2を約0.3、0.26、0.22、0.19mmとした。また、金属放熱板に相当する銅板は全て58×48mmの大きさ(A2)とし、金属回路板に相当する銅板は58×48mmの銅板をろう接した後、エッチングにより適宜の回路パターンを形成した(A1)。なお、金属放熱板形状は58×48mm一定で、金属回路板のみをエッチングで形状を変えることで3種類の回路パターンを作成し、A1/A2比がそれぞれ0.7、0.85、0.95となるような形状を選択した。以上のような方法で作成したセラミックス回路基板の金属回路基板と金属放熱板との銅厚比、面積比および体積比の関係を表1に記載する。体積比V1/V2の値は反り量と共に括弧内に付記している。また、銅板は全て、セラミックス基板に対して48mmの幅方向を一致させ中央に位置するように配置した。
本発明のパワーモジュール10は、図3に示すように、前述したセラミックス回路基板1と同様な構造のセラミックス回路基板11と、セラミックス回路基板11の一方の面の金属回路板13に実装された半導体素子15と、他方の面の金属放熱板14に接合されたヒートシンク5とを有している。半導体素子15とヒートシンク5は半田リフローで接合されている。セラミックス回路基板11は、少なくとも半田リフロー時の半田溶融状態において、半田の融点温度以上で半田リフロー温度以下の温度に加熱され、この時ヒートシンク5側に凸状に反っている、という特徴を有している。
前記実施例1における評価結果を基にサンプルを選定し、裏側銅板をヒートシンクに見たてた共通銅板に半田リフローで接合し、室温における半田層の空隙率を調べた。サンプルは、実施例1の場合と同様にして作成し、裏側銅板全面に無鉛半田ペーストを厚さ約200μmに印刷塗布した。共通銅板は250×150×5mmのものを用い、この上に前記サンプル6個をほぼ等間隔に並べ、炉にセットして半田リフローを行なった。半田リフロー温度は260℃とした。所定リフロー時間経過後、共通銅板を取り出し、室温における半田層の空隙を超音波探査映像装置を用いて測定し、全半田容積をもとに空隙率を算出した。その結果を表2に示す。なお、高温状態での反りは半田リフロー温度に相当する260℃に加熱し3次元形状測定装置により測定したものを代用し、実施例1において測定した値を参考に併記する。
セラミックス回路基板11の製造工程においては、窒化ケイ素からなるセラミックス基板12の一方の面に銅製の金属回路板13を、他方の面に同じ銅製の金属放熱板14を活性金属法又は直接接合法などの加熱接合法で同時に接合し、その後金属回路板13にエッチングにより所定の回路パターンを形成する。半導体素子15をセラミックス回路基板11に実装する工程においては、金属回路板13に所定パターンで印刷塗布された半田ペースト上に半導体素子15を搭載し半田リフローで接合する。ヒートシンク5をセラミックス回路基板11に接合する工程においては、金属放熱板14に印刷塗布された半田ペーストとヒートシンク5表面を当接させ半田リフローで接合する。
2…セラミックス基板
3…金属回路板
4…金属放熱板
5…ヒートシンク
6…溶融半田(半田層)
10…本発明のパワーモジュール
11…パワーモジュールに使用されるセラミックス回路基板
15…半導体素子
20…ホットプレート
Claims (3)
- セラミックス基板と、このセラミックス基板の一方の面に接合された金属回路と、前記セラミックス基板の他方の面に接合された金属放熱板とからなるセラミックス回路基板において、前記セラミックス回路基板を構成する金属回路板と金属放熱板はそれぞれ銅元素を主体とする材質からなり、金属回路板の体積(V1)と金属放熱板の体積(V2)との比(V1/V2)が0.85以上1.2以下で、且つ金属回路板の厚さ(T1)と金属放熱板の厚さ(T2)との比(T1/T2)が1.1以上1.4以下であり、230〜300℃に加熱した時に、金属放熱板側に凸形状に反っており前記金属放熱板側に凸形状に反っている反り量は、セラミックス基板の長手方向の長さに対して1/5000以上で1/100以下であることを特徴とするセラミックス回路基板。
- セラミックス基板と、このセラミックス基板の一方の面に接合された金属回路板と、前記セラミックス基板の他方の面に接合された金属放熱板とからなるセラミックス回路基板と、前記金属放熱板に半田層を介してヒートシンク材を接合し、前記金属回路板には半導体素子を実装してなるパワーモジュールにおいて、前記セラミックス回路基板は、請求項1に記載のセラミックス回路基板であることを特徴とするパワーモジュール。
- セラミックス基板の一方の面に金属回路板を加熱接合し、他方の面に金属放熱板を加熱接合してセラミックス回路基板を製造する工程と、前記金属放熱板とヒートシンク材を半田リフローにより接合する工程と、前記金属回路板に半導体素子を実装する工程とを有するパワーモジュールの製造方法において、前記セラミックス回路基板を構成する金属回路板と金属放熱板はそれぞれ銅元素を主体とする材質からなり、金属回路板の体積(V1)と金属放熱板の体積(V2)との比(V1/V2)が0.85以上1.2以下で、且つ金属回路板の厚さ(T1)と金属放熱板の厚さ(T2)との比(T1/T2)が1.1以上1.4以下であり、前記金属放熱板とヒートシンク材を半田リフローにより接合する工程において、前記セラミックス回路基板が、230〜300℃に加熱された時、ヒートシンク材側に凸状で、セラミックス基板の長手方向の長さに対して1/5000以上で1/100以下の反り量をなすように変形することを特徴とするパワーモジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005061318A JP4793622B2 (ja) | 2005-03-04 | 2005-03-04 | セラミックス回路基板およびパワーモジュール並びにパワーモジュールの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005061318A JP4793622B2 (ja) | 2005-03-04 | 2005-03-04 | セラミックス回路基板およびパワーモジュール並びにパワーモジュールの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006245437A JP2006245437A (ja) | 2006-09-14 |
JP4793622B2 true JP4793622B2 (ja) | 2011-10-12 |
Family
ID=37051498
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005061318A Active JP4793622B2 (ja) | 2005-03-04 | 2005-03-04 | セラミックス回路基板およびパワーモジュール並びにパワーモジュールの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4793622B2 (ja) |
Families Citing this family (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5202333B2 (ja) | 2006-12-26 | 2013-06-05 | 京セラ株式会社 | 放熱基板およびこれを用いた電子装置 |
CN102303174B (zh) * | 2011-08-23 | 2012-12-26 | 甄海威 | 一种采用叠加法的陶瓷与铝相互焊接的焊接方法 |
US8941208B2 (en) * | 2012-07-30 | 2015-01-27 | General Electric Company | Reliable surface mount integrated power module |
JP2015050347A (ja) * | 2013-09-02 | 2015-03-16 | トヨタ自動車株式会社 | 半導体装置及びその製造方法 |
EP3057125B1 (en) | 2013-10-10 | 2020-09-30 | Mitsubishi Materials Corporation | Substrate for heat sink-equipped power module, and production method for same |
CN105531818B (zh) * | 2014-03-11 | 2019-07-05 | 富士电机株式会社 | 半导体装置的制造方法以及半导体装置 |
KR20170073618A (ko) | 2014-10-16 | 2017-06-28 | 미쓰비시 마테리알 가부시키가이샤 | 냉각기가 장착된 파워 모듈용 기판 및 그 제조 방법 |
DE102015114521B4 (de) | 2015-08-31 | 2018-07-26 | Infineon Technologies Ag | Verfahren zum Auflöten eines Isoliersubstrats auf einen Träger |
JP6829204B2 (ja) * | 2015-09-28 | 2021-02-10 | 株式会社東芝 | 窒化珪素回路基板およびそれを用いた半導体モジュール |
CN109478538B (zh) * | 2016-07-28 | 2022-04-01 | 株式会社东芝 | 电路基板以及半导体模块 |
EP3664585B1 (en) * | 2017-08-04 | 2022-04-13 | Denka Company Limited | Ceramic circuit board |
CN107978530B (zh) * | 2017-11-28 | 2024-03-26 | 西安中车永电电气有限公司 | 一种减少ipm模块注塑溢料的方法和dbc基板 |
JP7255737B1 (ja) | 2022-03-29 | 2023-04-11 | 株式会社プロテリアル | セラミックス基板及びセラミックス分割基板 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0786703A (ja) * | 1993-09-10 | 1995-03-31 | Toshiba Corp | セラミックス回路基板 |
JP2002043457A (ja) * | 2000-07-26 | 2002-02-08 | Mitsubishi Electric Corp | 放熱用絶縁基板及び半導体装置 |
JP4692708B2 (ja) * | 2002-03-15 | 2011-06-01 | Dowaメタルテック株式会社 | セラミックス回路基板およびパワーモジュール |
-
2005
- 2005-03-04 JP JP2005061318A patent/JP4793622B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2006245437A (ja) | 2006-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4793622B2 (ja) | セラミックス回路基板およびパワーモジュール並びにパワーモジュールの製造方法 | |
US6912130B2 (en) | Combined member of aluminum-ceramics | |
JP4756200B2 (ja) | 金属セラミックス回路基板 | |
CN110383468B (zh) | 带散热片的功率模块用基板 | |
US8198540B2 (en) | Power element mounting substrate, method of manufacturing the same, power element mounting unit, method of manufacturing the same, and power module | |
US7355853B2 (en) | Module structure and module comprising it | |
JP4893095B2 (ja) | 回路基板およびこれを用いた半導体モジュール | |
JP4893096B2 (ja) | 回路基板およびこれを用いた半導体モジュール | |
JP2008235852A (ja) | セラミックス基板及びこれを用いた半導体モジュール | |
KR102538201B1 (ko) | 히트 싱크가 부착된 파워 모듈용 기판 | |
JP5141566B2 (ja) | 絶縁回路基板の製造方法及び絶縁回路基板並びにパワーモジュール用基板 | |
JP4104429B2 (ja) | モジュール構造体とそれを用いたモジュール | |
JP5019148B2 (ja) | セラミックス回路基板およびそれを用いた半導体モジュール | |
JP6904094B2 (ja) | 絶縁回路基板の製造方法 | |
JP2006351988A (ja) | セラミック基板、セラミック回路基板及びそれを用いた電力制御部品。 | |
JP2013055237A (ja) | パワーモジュール用基板の製造方法 | |
JP2009088330A (ja) | 半導体モジュール | |
JP3669980B2 (ja) | モジュール構造体の製造方法並びに回路基板の固定方法及び回路基板 | |
JPH10190176A (ja) | 回路基板 | |
JPH10247763A (ja) | 回路基板及びその製造方法 | |
JP2006229247A (ja) | 回路基板及びその製造方法 | |
US10834812B2 (en) | Wiring board | |
JP2005072456A (ja) | 電気素子モジュール | |
JPH10167804A (ja) | セラミックス基板及びそれを用いた回路基板とその製造方法 | |
JP3669981B2 (ja) | モジュール構造体の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080214 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100423 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100514 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100713 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101228 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110630 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110713 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4793622 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140805 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |