CN110993579A - 电源模块的封装结构 - Google Patents

电源模块的封装结构 Download PDF

Info

Publication number
CN110993579A
CN110993579A CN201911168634.7A CN201911168634A CN110993579A CN 110993579 A CN110993579 A CN 110993579A CN 201911168634 A CN201911168634 A CN 201911168634A CN 110993579 A CN110993579 A CN 110993579A
Authority
CN
China
Prior art keywords
current
package structure
energy storage
storage element
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911168634.7A
Other languages
English (en)
Inventor
代克
危建
颜佳佳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hefei silijie Semiconductor Technology Co.,Ltd.
Original Assignee
Hangzhou Silergy Semiconductor Technology Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Silergy Semiconductor Technology Ltd filed Critical Hangzhou Silergy Semiconductor Technology Ltd
Priority to CN201911168634.7A priority Critical patent/CN110993579A/zh
Publication of CN110993579A publication Critical patent/CN110993579A/zh
Priority to US17/098,662 priority patent/US11887942B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4822—Beam leads
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/158—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators including plural semiconductor devices as final control devices for a single load
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/49—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions wire-like arrangements or pins or rods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Dc-Dc Converters (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明实施例公开了一种电源模块的封装结构，包括晶片、储能元件、铺地层以及多个连接体，所述晶片、所述储能元件、所述连接体以及所述铺地层被设置为形成电流环路以使得所述电流环路具有两条互相平行的电流路径，其中，流过所述两条互相平行的电流路径上的电流流向相反以使得所述电流环路外侧的磁场相互抵消，由此，可以减小电流环路产生的寄生电感，降低噪声源对电路的影响。

Description

电源模块的封装结构
技术领域
本发明涉及电力电子技术领域，更具体地，涉及一种电源模块的封装结构。
背景技术
模块电源很多应用场合下都需要满足电磁兼容的传导以及辐射标准。而模块电源由于体积小，结构简单，很难集成复杂的滤波***来改善电磁干扰特性。因此通过改善噪声源来抑制电磁干扰尤为重要。
发明内容
有鉴于此,本发明提供了一种电源模块的封装结构，以减小电流环路产生的寄生电感，降低噪声源对电路的影响。
第一方面，本发明实施例提供一种电源模块的封装结构，所述封装结构包括：
晶片，包括至少一个功率元件；
储能元件；
铺地层；
多个连接体，被配置为使得所述功率元件、电容元件以及铺地层之间形成电连接；以及
所述晶片、所述储能元件、所述连接体以及所述铺地层被设置为形成电流环路以使得所述电流环路具有两条互相平行的电流路径，其中，流过所述两条互相平行的电流路径上的电流流向至少部分相反以使得所述电流环路外侧的磁场相互抵消。
可选的，流过所述两条互相平行的电流路径上的电流流向相反。
可选的，所述晶片、所述储能元件、所述连接体以及所述铺地层被设置为形成两条电流传输媒介，所述两条电流传输媒介中的电流路径的电流流向相反，所述两条电流传输媒介不在同一平面上。
可选的，所述两条电流传媒媒介相互平行。
可选的，所述两条电流传输媒介沿所述封装结构的厚度方向上相互平行。
可选的，输入电压引脚与所述晶片有源面对应焊盘的导电凸块接触，地电位引脚与所述晶片有源面对应焊盘的导电凸块接触。
可选的，所述两条电流传输媒介包括第一电流传输媒介和第二电流传输媒介，所述储能元件和所述晶片配置为第一电流传输媒介，所述铺地层配置为第二电流传输媒介。
可选的，所述两条电流传输媒介包括第一电流传输媒介和第二电流传输媒介，所述储能元件和所述铺地层配置为第一电流传输媒介，所述晶片配置为第二电流传输媒介。
可选的，所述晶片的背面粘贴在所述铺地层，所述晶片的有源面焊盘朝向所述储能元件。
可选的，所述多个连接体包括第一连接体和第二连接体，所述储能元件通过所述第一连接体与所述铺地层电连接，通过所述第二连接体与所述输入电压引脚电连接。
可选的，所述多个连接体还包括第三连接体，所述地电位引脚通过所述第三连接体与所述铺地层电连接。
可选的，所述晶片的背面与所述铺地层的第一表面接触，所述晶片有源面焊盘的导电凸块远离所述储能元件。
可选的，所述多个连接体包括第一连接体，所述储能元件通过所述第一连接体与所述输入电压引脚连接，所述储能元件与所述铺地层的第二表面连接，所述铺地层的第一表面与第二表面相背。
可选的，所述连接体为键合引线或金属凸块。
可选的，所述两条相互平行的电流传输媒介之间相互间隔。
可选的，所述两条相互平行的电流传输媒介之间的相对距离由所述晶片的厚度确定。
可选的，所述储能元件为电容元件。
可选的，所述封装结构还包括电感元件；所述电感元件通过所述连接体连接至所述晶片的中间节点，所述晶片封装有两个功率元件，所述中间节点为所述两个功率元件的公共端；
所述两个功率元件、储能元件以及所述电感元件组成开关型变换器。
可选的，所述封装结构还包括多个出线脚，所述出线脚位于所述封装结构的底部。
本发明实施例的封装结构包括晶片、储能元件、铺地层以及多个连接体，所述晶片、所述储能元件、所述连接体以及所述铺地层被设置为形成电流环路以使得所述电流环路具有两条互相平行的电流路径，其中，流过所述两条互相平行的电流路径上的电流流向相反以使得所述电流环路外侧的磁场相互抵消，由此，可以减小电流环路产生的寄生电感，降低噪声源对电路的影响。
附图说明
通过以下参照附图对本发明实施例的描述，本发明的上述以及其它目的、特征和优点将更为清楚，在附图中：
图1是现有技术的buck电路的电路示意图；
图2是现有技术的电源模块的封装结构的示意图；
图3是本发明实施例的电源模块的封装结构的示意图；
图4是本发明实施例的电源模块的电流环路的等效示意图；
图5是本发明第一实施例的电源模块的封装结构的截面图；
图6是本发明第一实施例的电源模块的电流环路的等效示意图；
图7是本发明第一实施例的电源模块的另一种电流环路的等效示意图；
图8是本发明第二实施例的电源模块的封装结构的截面图；
图9是本发明第二实施例的电源模块的电流环路的等效示意图；
图10是本发明第二实施例的电源模块的另一种电流环路的等效示意图；
图11是现有技术的中间端电压的示意图；
图12是本发明实施例的中间端电压的示意图。
具体实施方式
以下基于实施例对本发明进行描述，但是本发明并不仅仅限于这些实施例。在下文对本发明的细节描述中，详尽描述了一些特定的细节部分。对本领域技术人员来说没有这些细节部分的描述也可以完全理解本发明。为了避免混淆本发明的实质，公知的方法、过程、流程、元件和电路并没有详细叙述。
此外，本领域普通技术人员应当理解，在此提供的附图都是为了说明的目的，并且附图不一定是按比例绘制的。
同时，应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电环路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以是直接耦接或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦接到”或“直接连接到”另一元件时，意味着两者不存在中间元件。
除非上下文明确要求，否则在说明书的“包括”、“包含”等类似词语应当解释为包含的含义而不是排他或穷举的含义；也就是说，是“包括但不限于”的含义。
在本发明的描述中，需要理解的是，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性。此外，在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。
图1是现有技术的buck开关型变换器的电路示意图。如图1所示，buck开关型变换器包括电容元件Cap、功率元件Q1、功率元件Q2及电感元件L。其中，电路输入端、电容元件Cap、功率元件Q1和Q2、电感元件L及输出端可以形成电流环路11-13。电流环路11-13可产生寄生电感，特别是电流环路11产生的寄生电感可直接作为噪声源影响中间节点K的电压波形，也即，电流环路11为buck开关型变换器的噪声源的主要产生路径。目前，在电源模块的封装结构中，将功率元件Q1和Q2封装在一晶片Die中，并在晶片Die外就近放置电容元件Cap(如图2所示)，或者进一步把电容元件Cap封装至晶片中，以减小寄生电感，从而降低噪声。但是，如图2所示，在目前的电源模块的封装结构中，输入电流Vin通过电容元件Cap流向晶片Die，然后通过晶片Die上与地电位相连的焊盘流向铺地层，最后再流向电容元件Cap，以形成一个电流环路。而这个电流环路中的电流是横向通过晶片Die，其流过的路径较长，则电流环路的区域较大，因此产生的寄生电感较大；另外，电容元件Cap、晶片Die等形成电流环路的元件基本位于同一平面，由此该电流环路是水平的，其环路内部及外部的产生磁场都无法抵消，所以寄生电感仍然较大，输出电压的噪声也较大。由此，本实施例提供一种电源模块的封装结构，使得储能元件、封装有功率元件的晶片及接地端形成的电流环路外侧的磁场相互抵消，从而减小电流环路产生的寄生电感，降低噪声。
本发明提供一种电源模块的封装结构，所述封装结构包括：晶片，包括至少一个功率元件；储能元件；铺地层；多个连接体，被配置为使得所述功率元件、电容元件以及铺地层之间形成电连接；所述晶片所述储能元件、所述连接体以及所述铺地层被设置为形成电流环路以使得所述电流环路具有两条互相平行的电流路径，其中，流过所述两条互相平行的电流路径上的电流流向至少部分相反以使得所述电流环路外侧的磁场相互抵消。优选地，设置所述晶片、所述储能元件、所述连接体以及所述铺地层以形成两条电流传输媒介，这两条电流传输媒介中的电流路径的电流流向相反，其中，所述两条电流传输媒介不在同一平面上。优选地，所述两条电流传媒媒介相互平行。优选地，所述两条电流传输媒介沿所述封装结构的厚度方向上相互平行。
其中，在本发明中，所述储能元件被配置为电容元件。所述两条电流传输媒介包括第一传输媒介和第二传输媒介。
图3是本发明实施例的电源模块的封装结构的示意图。图4是本发明实施例的电源模块的电流环路的等效示意图。如图3所示，在本实施例中，电源模块的封装结构3包括晶片Die1、储能元件Cap1、多个连接体Nt1-Nt3以及铺地层Gr1。其中，输入电压引脚Vin1与所述晶片Die1有源面对应焊盘的导电凸块接触，地电位引脚E1与所述晶片Die1有源面对应焊盘的导电凸块接触，储能元件Cap1通过连接件Nt1与铺地层Gr1电连接、通过连接件Nt2与输入电压引脚Vin1连接。具体地，晶片Die1通过其有源面的导电凸块与输入电压引脚Vin1的金属层接触，通过其有源面的导电凸块与地电位引脚E1的金属层接触，晶片Die1的背面(非有源侧)通过黏接层粘结在铺地层Gr1，所述地电位引脚E1通过连接件Nt3连接至铺地层Gr1。由此，储能元件Cap1、晶片Die1、多个连接体Nt1-Nt3以及铺地层Gr1被设置为形成电流环路31，所述电流环路31从储能元件Cap1开始，依次经过晶片Die1和铺地层Gr1，最后再到储能元件Cap1。电流环路31的等效示意图如图4所示。在一种可选的实现方式中，连接体Nt1-Nt3为键合引线或金属凸块，被配置为使得晶片、储能元件、输入电源以及铺地层之间形成电连接。
其中，晶片Die1、储能元件Cap1、多个连接体Nt1-Nt3以及铺地层Gr1形成的电流环路31中具有两条相互平行的电流路径，其中，这两条相互平行的电流路径上的电流流向相反以使得该电流环路外侧的磁场相互抵消。在本实施例中，可选的，电流环路31在电源模块的封装结构3的厚度方向上具有两条相互平行的电流路径。具体地，如图4所示，在封装结构的厚度方向上，晶片Die1、储能元件Cap1、以及铺地层Gr1可形成两条电流传输媒介，电流传输媒介可近似为平行板结构41-42，两个平行板结构41-42中的电流路径的电流流向相反以使得电流环路31外侧的磁场相互抵消。其中，平行板结构41和42之间相互间隔。由此，电流环路31产生的磁场仅留存在平行板结构41-42的空隙之中，另外，因为晶片Die1的厚度较小，如图3所示，晶片Die1、储能元件Cap1、以及铺地层Gr1形成的两个平行板结构之间的空隙的距离很小，储能也很小，因此，可减小电流环路产生的寄生电感。在一种可选的实现方式中，两个平行板结构41-42的相对距离与晶片Die1的厚度有关，晶片Die1的厚度越小，两个平行板结构41-42的相对距离越小，则包含两个平板的环路寄生电感越小。优选地，两个平行板结构41-42的相对距离可以被限制在150um～250um之间。
可选的，封装结构3还包括多个出线脚OL，位于封装结构3的底部，可用于连接其他元件。
在一种可选的实现方式中，本实施例的封装结构还包括电感元件L(图中未示出)，其中，电感元件L通过连接件连接在晶片的中间节点LX与输出端之间，所述晶片包括两个功率元件，所述中间节点LX为所述两个功率元件的公共端。可选的，储能元件为电容元件，本实施例中的功率元件、电容元件以及电感元件组成开关型变换器，例如buck开关型变换器等。
本实施例的封装结构通过在封装结构的厚度方向上使得晶片、储能元件以及铺地层形成的电流环路具有两条互相平行的电流路径，两条相互平行的电流路径可以被等效为两个平行的平板结构，其中，所述平行的平板结构上的电流流向基本相反，以使得所述电流环路外侧的磁场相互抵消，由此，可以减小电流环路产生的寄生电感，且两个平板之间的距离较小，则电流环路的区域也变小，可进一步减小寄生电感，降低噪声源对电路的影响。在可选的实施例中，电路的电流环路从频域上看，可能会在晶片上的某一段(例如，在buck电路中的两个晶体管的中间电位LX与地电位之间的一段)存在电流的相位不同而导致某一段的电流方向有偏差，因此，流过两条互相平行的电流路径的电流流向是大部分相反的，也会使得电流环路外侧的磁场相互抵消，减小电流环路产生的寄生电感。
图5是本发明第一实施例的电源模块的封装结构的截面图。如图5所示，本实施例的电源模块的封装结构5包括晶片Die1、电容元件Cap1、连接件Nt1-Nt3、铺地层Gr1以及多个出线脚OL(图5中未示出)。其中，晶片Die1中包括至少一个功率元件，可选的，功率元件可以包括功率开关Q1和Q2。在一种可选的实现方式中，连接体Nt1-Nt3为键合引线或金属凸块，被配置为使得所述功率元件、电容元件、输入电源以及铺地层之间形成电连接。多个出线脚OL位于封装结构的底部，可用于连接其他元件。
在本实施例中，晶片Die1、电容元件Cap1以及铺地层Gr1通过连接件Nt1-Nt3进行电连接。如图5所示，晶片Die1位于铺地层Gr1上方，晶片Die1的有源面上设置有多个与电极焊盘连接的导电凸块，例如多个导电凸块d1和d2，晶片Die1的背面(非有源面)通过粘结层(图5中未示出)粘接到铺地层Gr1的第一表面，所述晶片Die1的有源面与背面相背，所述铺地层Gr1的第一表面与第二表面相背。其中，晶片Die1通过导电凸块d1与输入电压引脚Vin1电连接，通过导电凸块d2与地电位引脚E1连接，所述地电位引脚E1通过连接体Nt3与铺地层Gr1电连接。电容元件Cap1的一端通过连接体Nt1与铺地层Gr1电连接，通过连接体Nt2与输入电压引脚Vin电连接。
图6是本发明第一实施例的电源模块的电流环路的等效示意图。如图6所示，在本实施例中，晶片Die1、电容元件Cap1、以及铺地层Gr1可形成一电流环路6，所述电流环路6具有两条基本平行的电流路径。其中，晶片Die1和电容元件Cap1配置为第一电流传输媒介a1，铺地层Gr1配置为第二电流传输媒介b1，进一步地，所述第一电流传输媒介a1和第二电流传输媒介b1相互平行，具体地，在所述封装结构5的厚度方向上，所述第一电流传输媒介a1和第二电流传输媒介b1相互平行，且流过所述第一电流传输媒介a1和流过第二电流传输媒介b1的电流方向相反。由此，本实施例中的电流环路6的两条电流传输媒介可近似形成平行板结构61和62，流过平行板结构61和62的电流方向相反，因此，根据安培环路定理，所述电流环路6之外的磁场会相互抵消。并且，在垂直方向的电流主要是从晶片Die1的有源面流向铺地层Gr1，而晶片Die1本身的厚度就很小，因此平行板结构61与平行板结构62之间的间隙距离(也即垂直方向上的电流路径长度)很短。因此，电流环路6内部的磁场储能很小，由此，本实施例的电源模块的封装结构中具有很小的寄生电感，可以减小噪声源对电路的影响。
图7是本发明第一实施例的电源模块的另一种电流环路的等效示意图。在一种可选的实现方式中，电源模块的封装结构5还包括电感元件L(图5中未示出)。电感元件L与位于晶片Die1的电源电路的中间节点LX处的导电凸块电连接。其中，晶片Die1封装有功率元件Q1和Q2，中间节点LX为功率元件Q1和Q2的公共端。在本实施例中，输入电压Vin1、电容元件Cap1、电感元件L、功率元件Q1和Q2可形成开关型变换器，如图1所示的buck开关型变换器。
如图7所示，在本实施例中，晶片Die1、电容元件Cap1、连接体Nt1-Nt3(如7中未示出)、电感元件L(图7中未示出)以及铺地层Gr可形成一电流环路7。其中，电流环路7的电流路径为：输入端-功率元件Q1(与导电凸块d1电连接)-晶片Die1的中间节点LX-电感元件L-输出端-接地端-电容元件Cap1-输入端。如图7所示，电流环路7具有两条基本平行的电流传输媒介a2和b2。晶片Die1、电容元件Cap1被配置为第一电流传输媒介a2，铺地层被配置为第二电流传输媒介b2，因此，电流环路7的两条电流传输媒介可近似形成平行板结构71和平行板结构72。由于从晶片Die1的中间节点LX流出平行板结构71的电流路径与流回平行板结构71的电流路径的间隙距离很小，因此，平行板结构71中的整体电流可以视为在平行板结构71中从右端流至左端。平行板结构72中的整体电流视为在平行板结构72中从左端流至右端。也就是说，在电流环路7中，平行板结构71中的电流流向与平行板结构72中的电流流向基本相反，因此，电流环路7之外的磁场相互抵消。应理解，图7只是简单的等效图，实际上在垂直方向的电流主要是从晶片Die1的有源面流向铺地层Gr1，而晶片Die1本身的厚度就很小，因此平行板结构71与平行板结构72之间的间隙距离(也即垂直方向上的电流路径长度)很短。因此，电流环路7内部的磁场储能很小，由此，本实施例的电源模块的封装结构中具有很小的寄生电感，可以减小噪声源对电路的影响。
应理解，图6和图7中的平行板结构仅仅为了便于描述本实施例的电源模块的封装结构能够减小寄生电感的原理，其只是根据多个连接体、晶片、电容元件及铺地层等在封装结构中的位置、以及多个连接体、晶片、电容元件及铺地层形成的电流环路的电流路径等效出的结构，而不是封装结构中的具体结构。
本实施例的封装结构通过设置晶片、电容元件、连接体以及铺地层以形成电流环路，其中，所述电流环路具有两条相互平行的电流路径，并且所述两条相互平行的电流路径上的电流流向相反，从而可以使得所述电流环路外侧的磁场相互抵消，由此，本实施例可以减小电流环路产生的寄生电感，降低噪声源对电路的影响。
图8是本发明第二实施例的电源模块的封装结构的截面图。如图8所示，本实施例的电源模块的封装结构8包括晶片Die2、电容元件Cap2、连接件Nt1'-Nt2'、铺地层Gr2以及多个出线脚OL'(图8中未示出)。其中，晶片Die2中封装有功率元件，可选的，功率元件可以包括功率开关Q1和Q2。在一种可选的实现方式中，连接体Nt1'-Nt2'为键合引线或金属凸块，被配置为使得所述晶片、电容元件、输入电源以及铺地层之间形成电连接。多个出线脚OL'位于封装结构的底部，可用于连接其他元件。
在本实施例中，晶片Die2、电容元件Cap2以及铺地层Gr2通过连接件Nt1'-Nt2'进行电连接。如图8所示，晶片Die2位于铺地层Gr2下方，电容元件Cap2位于铺地层Gr2的上方。晶片Die2的有源面上设置有多个与电极焊盘连接的导电凸块，例如多个导电凸块d1'和d2'。晶片的背面(非有源面)通过粘结层(图8中未示出)粘结到铺地层Gr2的第一表面，电容元件Cap2与铺地层Gr2的第二表面连接。其中，晶片Die2的有源面焊盘的导电凸块远离电容元件Cap2。晶片Die2的有源面与背面相背，铺地层Gr2的第一表面和第二表面相背。其中，晶片Die2通过导电凸块d1'与输入电压引脚Vin2电连接，通过导电凸块d2'与地电位引脚E2连接，所述地电位引脚通过连接体Nt2'与铺地层Gr2电连接。电容元件Cap2通过连接体Nt1'与输入电压引脚Vin2电连接。
图9是本发明第二实施例的电源模块的电流环路的等效示意图。如图9所示，在本实施例中，晶片Die2、电容元件Cap2、连接体Nt1'和Nt2'以及铺地层Gr2可形成一电流环路9，所述电流环路9具有两条互相平行的电流路径。其中，电容元件Cap2和铺地层Gr2被配置为第一电流传输媒介a3，晶片Die2被配置为第二电流传输媒介b3，进一步地，所述第一电流传输媒介a1和第二电流传输媒介b1相互平行，具体地，在所述封装结构8的厚度方向上，第一电流传输媒介a3和第二电流传输媒介b3相互平行，且流过所述第一电流传输媒介a3和流过第二电流传输媒介b3的电流方向相反。由此，本实施例中的电流环路9的电流传输媒介可近似形成平行板结构91和92，流过平行板结构91和92的电流方向相反，因此，根据安培环路定理，所述电流环路之外的磁场会相互抵消。并且，在垂直方向的电流主要是从晶片Die2的有源面流向铺地层Gr2，而晶片Die2本身的厚度就很小，因此平行板结构91与平行板结构92之间的间隙距离(也即垂直方向上的电流路径长度)很短。因此，电流环路9内部的磁场储能很小，由此，本实施例的电源模块的封装结构中具有很小的寄生电感，可以减小噪声源对电路的影响。可选的，平行板结构91与平行板结构92之间的距离由晶片的厚度决定。
图10是本发明第二实施例的电源模块的另一种电流环路的等效示意图。在一种可选的实现方式中，电源模块的封装结构8还包括电感元件L'(图5中未示出)。电感元件L'与位于晶片Die2的电源电路中的中间节点LX'处的导电凸块电连接。其中，晶片Die2封装有功率元件Q1'和Q2'，中间节点LX'为功率元件Q1和Q2的公共端。在本实施例中，输入电压Vin2、电容元件Cap2、电感元件L'、功率元件Q1'和Q2'可形成开关型变换器，如图1所示的buck开关型变换器。
如图10所示，在本实施例中，晶片Die2、电容元件Cap2、连接体Nt1'和Nt2'(图10中未示出)、电感元件L'(图10中未示出)以及铺地层Gr2可形成一电流环路10。其中，电流环路10的电流路径为：输入端-功率元件Q1(与导电凸块d1'电连接)-晶片Die2的中间节点LX'-电感元件L'-输出端-接地端-电容元件Cap2-输入端。如图10所示，电流环路10具有两条基本平行的电流路径。电容元件Cap2和铺地层Gr2被配置为第一电流传输媒介a4，晶片Die2被配置为第二电流传输媒介b4，因此，电流环路10的两条电流传输媒介可近似形成平行板结构101和平行板结构102。由于从晶片Die2的中间节点LX'流出平行板结构102的电流路径与流回平行板结构102的电流路径的间隙距离很小，因此，平行板结构102中的整体电流可以视为在平行板结构102中从左端流至右端。平行板结构101中的整体电流视为在平行板结构101中从右端流至左端。也就是说，在电流环路10中，平行板结构101中的电流流向与平行板结构102中的电流流向基本相反，因此，电流环路10之外的磁场相互抵消。并且，在垂直方向的电流主要是从晶片Die2的有源面流向铺地层Gr2，而晶片Die2本身的厚度就很小，因此平行板结构101与平行板结构102之间的间隙距离(也即垂直方向上的电流路径长度)很短。因此，电流环路10内部的磁场储能很小，由此，本实施例的电源模块的封装结构中具有很小的寄生电感，可以减小噪声源对电路的影响。
应理解，图9和图10中的平行板结构仅仅为了便于描述本实施例的电源模块的封装结构能够减小寄生电容的原理，其只是根据多个连接体、晶片、电容元件及铺地层等在封装结构中的位置、以及多个连接体、晶片、电容元件及铺地层形成的电流环路的电流路径而类似出的结构，而不是封装结构中的具体结构。
图11是现有技术的中间端电压的示意图。图12是本发明实施例的中间端电压的示意图。本实施例以电源模块为buck开关型变换器为例进行说明。在现有技术中，通常通过在buck开关型变换器的封装结构中，将功率元件Q1和Q2封装在一晶片中，并在晶片外就近放置电容元件Cap，或者进一步把电容元件Cap封装至晶片中来减小寄生电感。在应用现有技术中的封装方法进行封装时，功率元件Q1和功率元件Q2的中间节点LX(如图1所示)的电压如图11所示，其寄生电感的大小为2.5nH，中间节点LX的电压的噪声较大。而采用本发明实施例的封装方法进行封装时，如图12所示，寄生电感的大小为0.5nH，中间节点LX的电压的噪声较小。
本实施例的封装结构通过设置晶片、储能元件、连接体以及铺地层被设置以形成电流环路，其中，电流环路具有两条相互平行的电流路径，并且所述两条相互平行的电流路径上的电流流向相反，从而可以使得所述电流环路外侧的磁场相互抵消，由此，本实施例可以减小电流环路产生的寄生电感，降低噪声源对电路的影响。
以上所述仅为本发明的优选实施例，并不用于限制本发明，对于本领域技术人员而言，本发明可以有各种改动和变化。凡在本发明的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (19)

1.一种电源模块的封装结构，其特征在于，所述封装结构包括：
晶片，包括至少一个功率元件；
储能元件；
铺地层；
多个连接体，被配置为使得所述功率元件、电容元件以及铺地层之间形成电连接；以及
所述晶片、所述储能元件、所述连接体以及所述铺地层被设置为形成电流环路以使得所述电流环路具有两条互相平行的电流路径，其中，流过所述两条互相平行的电流路径上的电流流向至少部分相反以使得所述电流环路外侧的磁场相互抵消。
2.根据权利要求1所述的封装结构，其特征在于，流过所述两条互相平行的电流路径上的电流流向相反。
3.根据权利要求1所述的封装结构，其特征在于，所述晶片、所述储能元件、所述连接体以及所述铺地层被设置为形成两条电流传输媒介，所述两条电流传输媒介中的电流路径的电流流向相反，所述两条电流传输媒介不在同一平面上。
4.根据权利要求3所述的封装结构，其特征在于，所述两条电流传媒媒介相互平行。
5.根据权利要求3所述的封装结构，其特征在于，所述两条电流传输媒介沿所述封装结构的厚度方向上相互平行。
6.根据权利要求3所述的封装结构，其特征在于，输入电压引脚与所述晶片有源面对应焊盘的导电凸块接触，地电位引脚与所述晶片有源面对应焊盘的导电凸块接触。
7.根据权利要求6所述的封装结构，其特征在于，所述两条电流传输媒介包括第一电流传输媒介和第二电流传输媒介，所述储能元件和所述晶片配置为第一电流传输媒介，所述铺地层配置为第二电流传输媒介。
8.根据权利要求6所述的封装结构，其特征在于，所述两条电流传输媒介包括第一电流传输媒介和第二电流传输媒介，所述储能元件和所述铺地层配置为第一电流传输媒介，所述晶片配置为第二电流传输媒介。
9.根据权利要求7所述的封装结构，其特征在于，所述晶片的背面粘贴在所述铺地层，所述晶片的有源面焊盘朝向所述储能元件。
10.根据权利要求9所述的封装结构，其特征在于，所述多个连接体包括第一连接体和第二连接体，所述储能元件通过所述第一连接体与所述铺地层电连接，通过所述第二连接体与所述输入电压引脚电连接。
11.根据权利要求6所述的封装结构，其特征在于，所述多个连接体还包括第三连接体，所述地电位引脚通过所述第三连接体与所述铺地层电连接。
12.根据权利要求8所述的封装结构，其特征在于，所述晶片的背面与所述铺地层的第一表面接触，所述晶片有源面焊盘的导电凸块远离所述储能元件。
13.根据权利要求12所述的封装结构，其特征在于，所述多个连接体包括第一连接体，所述储能元件通过所述第一连接体与所述输入电压引脚连接，所述储能元件与所述铺地层的第二表面连接，所述铺地层的第一表面与第二表面相背。
14.根据权利要求1所述的封装结构，其特征在于，所述连接体为键合引线或金属凸块。
15.根据权利要求3所述的封装结构，其特征在于，所述两条相互平行的电流传输媒介之间相互间隔。
16.根据权利要求3所述的封装结构，其特征在于，所述两条相互平行的电流传输媒介之间的相对距离由所述晶片的厚度确定。
17.根据权利要求1所述的封装结构，其特征在于，所述储能元件为电容元件。
18.根据权利要求1所述的封装结构，其特征在于，所述封装结构还包括电感元件；所述电感元件通过所述连接体连接至所述晶片的中间节点，所述晶片封装有两个功率元件，所述中间节点为所述两个功率元件的公共端；
所述两个功率元件、储能元件以及所述电感元件组成开关型变换器。
19.根据权利要求1所述的封装结构，其特征在于，所述封装结构还包括多个出线脚，所述出线脚位于所述封装结构的底部。
CN201911168634.7A 2019-11-25 2019-11-25 电源模块的封装结构 Pending CN110993579A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201911168634.7A CN110993579A (zh) 2019-11-25 2019-11-25 电源模块的封装结构
US17/098,662 US11887942B2 (en) 2019-11-25 2020-11-16 Package structure for power supply module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911168634.7A CN110993579A (zh) 2019-11-25 2019-11-25 电源模块的封装结构

Publications (1)

Publication Number Publication Date
CN110993579A true CN110993579A (zh) 2020-04-10

Family

ID=70086637

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911168634.7A Pending CN110993579A (zh) 2019-11-25 2019-11-25 电源模块的封装结构

Country Status (2)

Country Link
US (1) US11887942B2 (zh)
CN (1) CN110993579A (zh)

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6292334B1 (en) * 1998-07-31 2001-09-18 Alps Electric Co., Ltd. Thin film magnetic head comprising shield layer having stabilized magnetic domain structure
CN101266958A (zh) * 2007-03-13 2008-09-17 百慕达南茂科技股份有限公司 晶片封装结构
US20080251903A1 (en) * 2007-04-16 2008-10-16 Infineon Technologies Ag Semiconductor module
US20090315163A1 (en) * 2008-06-20 2009-12-24 Terry Johnson Semiconductor Die Packages with Stacked Flexible Modules Having Passive Components, Systems Using the Same, and Methods of Making the Same
US7679177B2 (en) * 2007-09-21 2010-03-16 Stats Chippac Ltd. Integrated circuit packaging system with passive components
CN103441124A (zh) * 2013-08-27 2013-12-11 矽力杰半导体技术(杭州)有限公司 电压调节器的叠成封装方法及相应的叠成封装装置
CN104517954A (zh) * 2013-10-02 2015-04-15 英飞凌科技奥地利有限公司 在两个衬底之间具有半导体芯片的晶体管布置
CN104779220A (zh) * 2015-03-27 2015-07-15 矽力杰半导体技术(杭州)有限公司 一种芯片封装结构及其制造方法
CN105075405A (zh) * 2012-12-31 2015-11-18 宜普电源转换公司 多层半导体器件的寄生电感减小电路板布局设计
CN106298737A (zh) * 2015-06-01 2017-01-04 台达电子工业股份有限公司 功率模块封装结构及其制造方法
CN108878297A (zh) * 2018-07-20 2018-11-23 合肥矽迈微电子科技有限公司 芯片封装结构及其制备方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8063472B2 (en) 2008-01-28 2011-11-22 Fairchild Semiconductor Corporation Semiconductor package with stacked dice for a buck converter
US8062932B2 (en) * 2008-12-01 2011-11-22 Alpha & Omega Semiconductor, Inc. Compact semiconductor package with integrated bypass capacitor and method
US9088215B2 (en) 2011-06-08 2015-07-21 Futurewei Technologies, Inc. Power converter package structure and method
US9159703B2 (en) 2012-10-18 2015-10-13 International Rectifier Corporation Power converter package including vertically stacked driver IC
US8860194B2 (en) 2012-11-01 2014-10-14 International Rectifier Corporation Buck converter power package
US9077335B2 (en) * 2013-10-29 2015-07-07 Hrl Laboratories, Llc Reduction of the inductance of power loop and gate loop in a half-bridge converter with vertical current loops
US9698701B2 (en) 2015-06-01 2017-07-04 Delta Electronics, Inc. Power module packaging structure and method for manufacturing the same
US11387179B2 (en) * 2019-12-10 2022-07-12 Texas Instruments Incorporated IC package with half-bridge power module

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6292334B1 (en) * 1998-07-31 2001-09-18 Alps Electric Co., Ltd. Thin film magnetic head comprising shield layer having stabilized magnetic domain structure
CN101266958A (zh) * 2007-03-13 2008-09-17 百慕达南茂科技股份有限公司 晶片封装结构
US20080251903A1 (en) * 2007-04-16 2008-10-16 Infineon Technologies Ag Semiconductor module
US7679177B2 (en) * 2007-09-21 2010-03-16 Stats Chippac Ltd. Integrated circuit packaging system with passive components
US20090315163A1 (en) * 2008-06-20 2009-12-24 Terry Johnson Semiconductor Die Packages with Stacked Flexible Modules Having Passive Components, Systems Using the Same, and Methods of Making the Same
CN105075405A (zh) * 2012-12-31 2015-11-18 宜普电源转换公司 多层半导体器件的寄生电感减小电路板布局设计
CN103441124A (zh) * 2013-08-27 2013-12-11 矽力杰半导体技术(杭州)有限公司 电压调节器的叠成封装方法及相应的叠成封装装置
CN104517954A (zh) * 2013-10-02 2015-04-15 英飞凌科技奥地利有限公司 在两个衬底之间具有半导体芯片的晶体管布置
CN104779220A (zh) * 2015-03-27 2015-07-15 矽力杰半导体技术(杭州)有限公司 一种芯片封装结构及其制造方法
CN106298737A (zh) * 2015-06-01 2017-01-04 台达电子工业股份有限公司 功率模块封装结构及其制造方法
CN108878297A (zh) * 2018-07-20 2018-11-23 合肥矽迈微电子科技有限公司 芯片封装结构及其制备方法

Also Published As

Publication number Publication date
US11887942B2 (en) 2024-01-30
US20210159194A1 (en) 2021-05-27

Similar Documents

Publication Publication Date Title
CN101814480B (zh) 一种芯片封装结构及其封装方法
JP6202094B2 (ja) 半導体装置
CN100517703C (zh) 具有连接衬底的半导体模块及其制造方法
US9929079B2 (en) Leadless electronic packages for GAN devices
JP5550553B2 (ja) 電力用半導体モジュール
KR101755085B1 (ko) 전력용 반도체 모듈 및 전력 변환 장치
TW473751B (en) Multi-layer capacitor, wiring board, and high-frequency circuit
CN103117276B (zh) 功率半导体模块
WO2019044748A1 (ja) 半導体モジュール及び電力変換装置
JP6685414B2 (ja) 電力用半導体モジュール及び電力用半導体装置
KR101531120B1 (ko) 적층된 전력 컨버터를 갖는 반도체 디바이스
JP2008004853A (ja) 積層半導体装置およびモジュール
CN104851845B (zh) 具有降低的寄生回路电感的集成电路封装
JP7183594B2 (ja) 半導体装置
US20200388605A1 (en) Semiconductor Substrate and Semiconductor Arrangement
CN111697933A (zh) 栅极路径中具有扼流圈的并联功率半导体
KR20040020924A (ko) 횡방향 접속된 커패시터들을 갖는 전자 어셈블리 및 그제조 방법
CN106206552B (zh) 阻抗匹配配置
CN110993579A (zh) 电源模块的封装结构
CN103337486B (zh) 半导体封装构造及其制造方法
US10989742B2 (en) Magnetic current sensor
JP2002009284A (ja) 電力用半導体素子及び電力用半導体装置
JP3116782B2 (ja) 誘導相殺コンデンサを備えた回路基板
CN111769723A (zh) 具有附加发射极/源极路径的并联功率模块
US20240113098A1 (en) Low capacitance esd protection devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 210023, room 7, building 699-27, Xuanwu Avenue, Xuanwu District, Jiangsu, Nanjing, 302

Applicant after: Nanjing Sili Microelectronics Technology Co.,Ltd.

Address before: 210023, room 7, building 699-27, Xuanwu Avenue, Xuanwu District, Jiangsu, Nanjing, 302

Applicant before: NANJING SILERGY SEMICONDUCTOR TECHNOLOGY CO.,LTD.

TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20211222

Address after: 230088 Jisi space 1 368, software park, No. 10 Tiantong Road, high tech Zone, Hefei, Anhui

Applicant after: Hefei silijie Semiconductor Technology Co.,Ltd.

Address before: 210023 Room 302, building 7, 699-27 Xuanwu Avenue, Xuanwu District, Nanjing City, Jiangsu Province

Applicant before: Nanjing Sili Microelectronics Technology Co.,Ltd.

RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200410