CN110970397A - 一种堆叠封装结构及其制备方法 - Google Patents

一种堆叠封装结构及其制备方法 Download PDF

Info

Publication number
CN110970397A
CN110970397A CN201911315433.5A CN201911315433A CN110970397A CN 110970397 A CN110970397 A CN 110970397A CN 201911315433 A CN201911315433 A CN 201911315433A CN 110970397 A CN110970397 A CN 110970397A
Authority
CN
China
Prior art keywords
layer
chip
conductive
forming
plastic packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201911315433.5A
Other languages
English (en)
Inventor
姚大平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangsu Zhongke Zhixin Integration Technology Co ltd
Original Assignee
Jiangsu Zhongke Zhixin Integration Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Jiangsu Zhongke Zhixin Integration Technology Co ltd filed Critical Jiangsu Zhongke Zhixin Integration Technology Co ltd
Priority to CN201911315433.5A priority Critical patent/CN110970397A/zh
Publication of CN110970397A publication Critical patent/CN110970397A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76885—By forming conductive members before deposition of protective insulating material, e.g. pillars, studs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明公开一种堆叠封装结构，包括倒贴于第一重布线层，焊盘带凸点的第一芯片；覆盖第一芯片正面的底层填充膜；设置在第一芯片周围的第一导电通道；包覆第一芯片及第一导电通道上部的第一塑封层；第一重布线层，形成于底层填充膜的背面，电连接至第一芯片和第一导电通道；第一介质层，覆盖第一重布线层的表面及间隙；第二芯片，正贴于第一塑封层的表面；设置在第二芯片周围的第二导电通道；包覆第二芯片以及第二导电通道的第二塑封层；第二重布线层，形成于第二塑封层的表面，电连接至第二芯片及第二导电通道；以及第二介质层，覆盖第二重布线层的表面及间隙。

Description

一种堆叠封装结构及其制备方法
技术领域
本发明涉及半导体集成电路封装技术领域，特别涉及一种堆叠封装技术。
背景技术
随着半导体集成电路技术的迅猛发展，电子封装产品有着高密度、多功能的发展趋势。三维堆叠封装是指将至少两层芯片堆叠设置并进行封装，因此其可以在更小的空间内集成更多的半导体芯片。现有技术中，多采用垂直导电通道以及重布线结构实现各层芯片的导电互连。在通道直径较小时，可以采用例如原子层沉积(ALD)、化学气相沉积(CVD)等方法先沉积金属粘附层与种子层，或仅仅沉积导电金属粘附层，然后电镀铜而填充导电通道。而当通道直径足够大时，例如直径大于20微米，通常采用深孔溅射镀金属粘附层和种子层，然后再电镀铜的方法形成导电通道。但是由于大尺寸通道在填充到一定的厚度后，就可以满足导电互连的功能，接下来仍采用电镀铜的方法完全填充通道，不仅增加成本，也使得工艺难度增加很大，而如果不予以填满，导电通道中间仍然是空洞，则工艺流程中的残余材料，或者产生的反应物等都会在通道中间聚集，这对封装整体的可靠性将会产生严重的负面影响。
发明内容
为解决现有技术中的全部或部分问题，本发明一方面提供一种堆叠封装结构，包括：
第一芯片，所述第一芯片的正面具有焊盘，所述芯片焊盘上具有凸点；
底层填充膜，所述底层填充膜覆盖所述第一芯片的正面，所述芯片凸点贯穿所述底层填充膜，从而将芯片焊盘从底层填充膜的外表面引出；
第一导电通道，所述第一导电通道设置在所述第一芯片的周围，所述第一导电通道对的下端贯穿所述底层填充膜并露出其下金属表面；
第一塑封层，所述第一塑封层包覆所述第一芯片及所述第一导电通道的上端；
第一重布线层，所述第一重布线层形成于所述底层填充膜的背面，所述第一重布线层电连接至所述第一芯片的凸点和所述第一导电通道；
第一介质层，所述第一介质层覆盖所述第一重布线层的表面及间隙；
底层填充膜，所述底层填充膜填充于所述第一芯片及所述第一重布线层之间，包覆所述第一芯片的凸点，起到绝缘保护的作用；
第二芯片，所述第二芯片正贴装于所述第一塑封层的表面；
第二导电通道，所述第二导电通道设置在所述第二芯片的周围；
第二塑封层，所述第二塑封层包覆所述第二芯片以及所述第二导电通道；
第二重布线层，所述第二重布线层形成于所述第二塑封层的表面，所述第二重布线层电连接至所述第二芯片及所述第二导电通道；以及
第二介质层，所述第二介质层覆盖所述第二重布线层的表面及间隙。
进一步地，所述第一导电通道及第二导电通道的内壁为导电金属层，中间填充有介质材料。
进一步地，所述第一导电通道及第二导电通道的内壁厚度为5-10μm。
进一步地，所述第一导电通道及第二导电通道的填充介质材料为硅基无机物、有机物、树脂等有机介质材料或导电金属胶。
进一步地，所述第一重布线层实现对所述第一芯片的扇出互连。
进一步地，所述第二重布线层实现对所述第二芯片的扇出互连。
进一步地，所述第二芯片通过双面胶膜贴装于所述第一塑封层表面。
进一步地，所述第一芯片和/或所述第二芯片可以是单个芯片或多个相同或不同芯片的集成。
本发明另一方面提供一种制备该堆叠封装结构的方法，包括：
在临时基板上覆盖临时键合膜；
通过图形化电镀形成第一重布线层；
在所述第一重布线层表面形成第一介质层；
将所述第一芯片贴装于所述第一介质层上，与所述第一重布线层电连通；
形成底层填充膜；
形成第一塑封层；
在所述第一塑封层及所述底层填充膜上形成第一导电通道；
将第二芯片正贴于所述第一塑封层表面；
形成第二塑封层；
在所述第二塑封层上形成第二导电通道；
在第二塑封层上形成第二重布线层；
在所述第二重布线层表面形成第二介质层；以及
去除所述临时基板及临时键合膜。
进一步地，所述方法还包括：
在晶圆表面形成介质层；
去除部分介质层，以露出芯片焊盘；
在芯片焊盘上形成凸点；
减薄晶圆；以及
分割晶圆以形成单个芯片。
进一步地，所述第一导电通道的形成包括：
在所述第一塑封层表面钻孔，穿过所述第一塑封层及所述底层填充膜，到达所述第一重布线层；
在通孔内形成金属粘附层和种子层，然后电镀铜，以形成导电金属层；以及
在导电金属层内部填充介质材料。
进一步地，所述介质材料的填充包括：
旋涂流体状态介质原材料，若介质原材料并非呈流体状态，预先制成溶液状态，或者悬浮混合液体；
采用低温脱气和中温烘烤的方法固化旋涂介质材料；以及
采用机械磨平或湿法去除导电通道处多余介质材料。
进一步地，所述介质材料的填充包括采用点胶的方式往通道里施加导电金属胶，完全填充后，烘烤脱气、固化导电金属胶，填满导电通道。
本发明提供的一种堆叠封装结构及其制备方法，基于最近垂直互连原则，选择芯片边缘外尺寸最小叠加公差位置，通过导电通道以及重布线层实现上下层堆叠芯片的信号联通。同时，该封装结构中的导电通道在导电金属层的内部还填充有介质材料，有效防止了残余材料、生成的反应物等在导电通道中间对封装体可靠性产生影响。
附图说明
为进一步阐明本发明的各实施例的以上和其它优点和特征，将参考附图来呈现本发明的各实施例的更具体的描述。可以理解，这些附图只描绘本发明的典型实施例，因此将不被认为是对其范围的限制。在附图中，为了清楚明了，相同或相应的部件将用相同或类似的标记表示。
图1示出根据本发明一个实施例的形成的一种堆叠封装结构100的剖面示意图；
图2A至图2K示出根据本发明的一个实施例形成该种堆叠封装结构100的过程剖面示意图；
图3示出根据本发明的一个实施例形成该种堆叠封装结构100的流程图300；
图4A至图4F示出根据本发明的一个实施例形成第一导电通道及第二导电通道的过程剖面示意图；以及
图5示出根据本发明的一个实施例形成导电通道的流程图500。
具体实施方式
以下的描述中，参考各实施例对本发明进行描述。然而，本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中，未示出或未详细描述公知的结构、材料或操作以免模糊本发明的发明点。类似地，为了解释的目的，阐述了特定数量、材料和配置，以便提供对本发明的实施例的全面理解。然而，本发明并不限于这些特定细节。此外，应理解附图中示出的各实施例是说明性表示且不一定按正确比例绘制。
在本说明书中，对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是，本发明的实施例以特定顺序对工艺步骤进行描述，然而这只是为了阐述该具体实施例，而不是限定各步骤的先后顺序。相反，在本发明的不同实施例中，可根据工艺的调节来调整各步骤的先后顺序。
本发明提供的一种堆叠封装结构及其制备方法，基于最近垂直互连原则，采用芯片尺寸外最短距离，通过导电通道以及重布线层实现上下层堆叠芯片的信号联通。同时，该封装结构中的导电通道在导电金属层的内部还填充有介质材料，有效防止了残余材料、生成的反应物等在通道中间对封装体可靠性产生影响。
下面结合图1来详细介绍根据本发明一个实施例的形成的一种堆叠封装结构。图1示出根据本发明一个实施例的形成的一种堆叠封装结构100的剖面示意图。如图1所示，堆叠封装结构100包括第一重布线层111，第二重布线层112，第一介质层121，第二介质层122，底层填充膜123，第一塑封层124，第二塑封层125，第一芯片131，第二芯片132，第一导电通道141以及第二导电通道142。
所述第一芯片131的正面具有金属互连和焊盘等结构(未示出)，其焊盘上具有第一凸点1311。在本发明的一个实施例中，第一凸点的材料为铜和锡(或含银)金属。在本发明的又一个实施例中，所述第一芯片131也可以为多个同类或不同芯片的集成。
所述第一导电通道141设置在所述第一芯片131的***。所述第一导电通道141的下端金属表面与所述第一凸点1311下端面平齐，所述第一导电通道141的上端金属表面高于所述第一芯片131的背面。在本发明的一个实施例中，所述第一导电通道141的内壁为5-10μm厚的导电金属层，中间填充有介质材料。所述介质材料可以为硅基无机物、有机物、树脂等有机介质材料或导电金属胶。
所述底层填充膜123覆盖于所述第一芯片131的正面，所述底层填充膜123的面积大于所述第一芯片131的面积。所述第一导电通道141的下端金属表面和所述第一凸点1311从底层填充膜123的背面露出。在本发明的一个实施例中，所述底层填充膜101材料可以为树脂、PI等有机材料，或者为氧化硅、氮化硅等无机绝缘材料。
所述第一塑封层124形成于底层填充膜123表面，其被设置为包覆所述第一芯片131以及所述第一导电通道141的上端，且露出第一导电通道141的上端金属表面。在本发明的一个实施例中，所述第一塑封层124为树脂材料。
所述第一重布线层111形成于所述底层填充膜123的背面，实现与所述第一导电通道141以及所述第一芯片131的电连接。所述第一重布线层111材料可以为铜、铝、钨或这些金属的合金等。在本发明的一个实施例中，所述第一重布线层111实现对所述第一芯片131的扇出互连。在本发明的又一个实施例中，第一重布线层111可以具有一层或多层，其中最外层具有外接焊盘。
所述第一介质层121覆盖所述第一重布线层111的表面及间隙，起到绝缘保护的作用。在本发明的一个实施例中，所述第一介质层材料可以为树脂、PI等有机材料，或者为氧化硅、氮化硅等无机绝缘材料。
所述第二芯片132的背面贴装于所述第一塑封层124的表面，所述第二芯片132的正面具有金属互连和焊盘等结构(未示出)，其焊盘上具有第二凸点1321。在本发明的一个实施例中，所述第二芯片模块132通过双面胶膜贴装于所述第一塑封层124的表面。在本发明的一个实施例中，所述第二芯片132也可以为多个同类或不同芯片的集成。
所述第二导电通道142设置在所述第二芯片132的***。所述第二导电通道142的高度大于所述第二芯片132的厚度。在本发明的一个实施例中，所述第二导电通道142的内壁为5-10μm厚的导电金属层，中间填充有介质材料。所述介质材料可以为硅基无机物、有机物、树脂等有机介质材料或导电金属胶。
所述第二塑封层125被设置为包覆所述第二芯片132以及所述第二导电通道142，但露出第二导电通道142的上下金属表面以及所述第二凸点1321。所述第二导电通道142的上金属表面及所述第二凸点1321从所述第二塑封层125的正面露出，而第二导电通道142的下金属表面从所述第二塑封层125的背面露出。在本发明的一个实施例中，所述第二塑封层125为树脂材料。
所述第二重布线层112形成于所述第二塑封层125的表面，实现与所述第二导电通道142以及所述第二芯片132的电连接。所述第二重布线层112材料可以为铜、铝、钨或这些金属的合金等。在本发明的一个实施例中，所述第二重布线层112实现对所述第二芯片132的扇出互连。在本发明的又一个实施例中，第二重布线层112可以具有一层或多层，其中最外层具有外接焊盘。
所述第二介质层122覆盖所述第二重布线层112的表面及间隙，起到绝缘保护的作用。在本发明的一个实施例中，所述第二介质层122的材料可以为树脂、PI等有机材料，或者为氧化硅、氮化硅等无机绝缘材料。
下面结合图2A至图2K以及图3来详细描述形成该种堆叠封装结构。图2A至图2K示出根据本发明的一个实施例形成该种堆叠封装结构100的过程剖面示意图；图3示出根据本发明的一个实施例形成该种堆叠封装结构100的流程图300。
首先，在步骤301，形成芯片凸点。在晶圆表面形成介质层，然后采用湿法刻蚀去除部分介质层，以暴露芯片焊盘，在所述芯片焊盘上形成凸点，最后减薄晶圆背面厚度以达到设计要求，并进行晶圆分割，得到单个芯片。
接下来，在步骤302，如图2A所示，在临时基板001上覆盖临时键合膜002。其中临时基板可以为硅、玻璃等载板材料，临时键合膜002为加热、光照等可拆键合粘接材料。
接下来，在步骤303，如图2B所示，在临时键合膜002表面形成第一重布线层111以及第一介质层121。在本发明的一个实施例中，第一重布线层111的具体形成方法可以通过沉积电镀种子层、形成电镀开口和掩膜、电镀、去除电镀掩膜以及去除裸露电镀种子层形成。可多次重复上述方法，从而形成多层重布线层。第一重布线层111的材料可以为铜、铝、钨等导电金属材料；第一介质层121可以通过旋涂、沉积、层压等工艺形成，其材料可以为聚酰亚胺等绝缘材料。最后在第一介质层121的表面露出与芯片焊盘相对应的焊盘。
接下来，在步骤304，如图2C所示，将第一芯片131贴装于所述第一重布线层111对应的焊盘上。在本发明的一个实施例中，第一芯片131通过所述第一凸点1311倒装键合到预设的第一重布线层111的焊盘上。
接下来，在步骤305，如图2D所示，形成底层填充膜123。底层填充膜123填充所述第一芯片131与所述第一重布线层111之间的间隙。
接下来，在步骤306，如图2E所示，形成第一塑封层124。第一塑封层124包覆第一芯片131以及底层填充膜123的顶面。
接下来，在步骤307，如图2F所示，形成第一导电通道141。在本发明的一个实施例中，第一导电通道141具体形成方法如图4A至4C及图5所示，图4A至图4C示出根据本发明的一个实施例形成导电通道的过程剖面示意图；以及图5示出根据本发明的一个实施例形成导电通道的流程图500。如图5所示，所述第一导电通道141的具体形成包括：
首先，在步骤501，如图4A所示，形成通孔。在第一芯片边缘外尺寸最小叠加公差位置的第一塑封层124处，从第一塑封层124的表面，利用激光烧除塑封材料及底层填充膜123，形成达到预先制备的第一重布线层111底盘的盲孔。
接下来，在步骤502，如图4B所示，形成导电金属层。在盲孔内形成金属粘附层和种子层，然后电镀铜，以形成导电金属层401；以及
最后，在步骤503，如图4C所示，在导电金属层内部填充介质材料。在本发明的一个实施例中，所述介质材料402的填充包括：
旋涂流体状态介质原材料，若介质原材料并非呈流体状态，预先制成溶液，或者混合悬浮体；
采用低温脱气、中温烘烤的方法固化旋涂介质材料；以及
采用机械磨平或湿法去除导电通道处多余介质材料。
在本发明的又一个实施例中，所述介质材料的填充包括采用点胶的方式往导电金属层内部施加导电金属胶，完全填充后，烘烤导电胶达到填满导电通道。
接下来，在步骤308，如图2G所示，将所述第二芯片132正贴所述第一塑封层124的表面。在本发明的一个实施例中，采用双面胶膜将所述第二芯片132正贴于所述第一塑封层124的表面。
接下来，在步骤309，如图2H所示，形成第二塑封层125。第二塑封层125包覆第二芯片132以及第一塑封层124的顶面。
接下来，在步骤310，如图2I所示，形成第二导电通道142。在本发明的一个实施例中，第二导电通道142具体形成方法如图4D至4F及图5所示，图4D至图4F示出根据本发明的一个实施例形成导电通道的过程剖面示意图；以及图5示出根据本发明的一个实施例形成导电通道的流程图500。如图5所示，所述第二导电通道142的具体形成包括：
首先，在步骤501，如图4D所示，形成盲孔。在第二芯片边缘外尺寸最小叠加公差位置的第二塑封层125处，从第二塑封层125的表面，利用激光烧除塑封材料，形成达到所述第一导电通道141的上端金属表面的盲孔。
接下来，在步骤502，如图4E所示，形成导电金属层。在盲孔内形成金属粘附层和种子层，然后电镀铜，以形成导电金属层403；以及
最后，在步骤503，如图4F所示，在导电金属层内部填充介质材料。在本发明的一个实施例中，所述介质材料404的填充包括：
旋涂流体状态介质原材料，若介质原材料并非呈流体状态，预先制成溶液，或者混合悬浮体；
采用低温脱气、中温烘烤的方法固化旋涂介质材料；以及
采用机械磨平或湿法去除导电通道处多余介质材料。
在本发明的又一个实施例中，所述介质材料的填充，包括采用点胶的方式往导电金属层内部施加导电金属胶，完全填充后，烘烤导电胶达到填满导电通道。
接下来，在步骤311，如图2J所示，在第二塑封层125表面形成第二重布线层112以及第二介质层122。在本发明的一个实施例中，第二重布线层112的具体形成方法可以通过沉积电镀种子层、形成电镀开口和掩膜、电镀、去除电镀掩膜以及去除裸露电镀种子层形成。可多次重复上述方法，从而形成多层重布线层。第二重布线层112的材料可以为铜、铝、钨等导电金属材料；第二介质层122可以通过旋涂、沉积、层压等工艺形成，其材料可以为聚酰亚胺等绝缘材料。以及
最后，在步骤312，如图2K所示，去除临时基板001及临时键合膜002。具体去除方法可以依据临时键合膜002的特性，采用加热拆键合、激光照射拆键合等方式实现，并可采用进一步的清洗工艺来彻底清除掉临时键合膜002。
尽管上文描述了本发明的各实施例，但是，应该理解，它们只是作为示例来呈现的，而不作为限制。对于相关领域的技术人员显而易见的是，可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此，此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制，而应当仅根据所附权利要求书及其等同替换来定义。

Claims (10)

1.一种堆叠封装结构，包括：
第一芯片，所述第一芯片的正面具有焊盘；
底层填充膜，所述底层填充膜覆盖所述第一芯片的正面；
第一导电通道，所述第一导电通道设置在所述第一芯片的周围；
第一塑封层，所述第一塑封层包覆所述第一芯片及所述第一导电通道的上端；
第一重布线层，所述第一重布线层形成于所述底层填充膜的背面，所述第一重布线层电连接至所述第一芯片和所述第一导电通道；
第一介质层，所述第一介质层覆盖所述第一重布线层的表面及间隙；
第二芯片，所述第二芯片正贴于所述第一塑封层的表面，所述第二芯片的正面具有焊盘；
第二导电通道，所述第二导电通道设置在所述第二芯片的周围；
第二塑封层，所述第二塑封层包覆所述第二芯片以及所述第二导电通道；
第二重布线层，所述第二重布线层形成于所述第二塑封层的表面，所述第二重布线层电连接至所述第二芯片及所述第二导电通道；以及
第二介质层，所述第二介质层覆盖所述第二重布线层的表面及间隙。
2.如权利要求1所述的结构，其特征在于，所述第一芯片及第二芯片的焊盘上具有凸点，所述第一芯片的凸点贯穿所述底层填充膜，所述第一芯片及第二芯片的凸点分别电连接至所述第一重布线层及所述第二重布线层。
3.如权利要求2所述的结构，其特征在于，所述第一重布线层实现对所述第一芯片的扇出互连，所述第二重布线层实现对所述第二芯片的的扇出互连。
4.如权利要求1所述的结构，其特征在于，所述第一导电通道及第二导电通道的内壁为5-10μm厚的导电金属层，中间填充有介质材料。
5.如权利要求4所述的结构，其特征在于，所述第一导电通道及第二导电通道中间填充的介质材料为硅基无机物、有机物、树脂或导电金属胶。
6.如权利要求1所述的结构，其特征在于，进一步地，所述第一芯片和/或所述第二芯片可以是单个芯片或多个相同或不同芯片的集成。
7.如权利要求1所述的结构，其特征在于，所述第二芯片通过双面胶膜贴装于所述第一塑封层表面。
8.一种堆叠封装结构的制备方法，包括：
在临时基板上覆盖临时键合膜；
通过图形化电镀形成第一重布线层；
在所述第一重布线层表面形成第一介质层；
将第一芯片贴装于所述第一介质层上，芯片凸点与所述第一重布线层电连通；
形成底层填充膜；
形成第一塑封层；
在所述第一塑封层上形成贯穿所述第一塑封层及所述底层填充膜的第一导电通道；
将第二芯片正贴于所述第一塑封层表面；
形成第二塑封层；
在所述第二塑封层上形成贯穿所述第二塑封层第二导电通道；
在第二塑封层上形成第二重布线层；
在所述第二重布线层表面形成第二介质层；以及
去除所述临时基板及临时键合膜。
9.如权利要求8所述的方法，其特征在于，所述第一导电通道的形成包括：
在所述第一塑封层表面钻孔，穿过所述第一塑封层及所述底层填充膜，到达所述第一重布线层；
在通孔内形成金属粘附层与种子层，然后电镀铜，以形成导电金属层；
在导电金属层内部旋涂流体状态介质原材料，若介质原材料并非呈流体状态，预先制成溶液，或者混合悬浮体；
采用低温脱气和中温烘烤的方法固化旋涂介质材料；以及
采用机械磨平或湿法去除导电通道处多余介质材料；
或者采用点胶的方式往所述形成的导电金属层内部施加导电金属胶，烘烤脱气，直至完全填满导电通道。
10.如权利要求8所述的方法，其特征在于，还包括：
在晶圆表面形成介质层；
去除部分介质层，以露出芯片焊盘；
在芯片焊盘上形成芯片凸点；
减薄晶圆；
分割晶圆以形成单个芯片。
CN201911315433.5A 2019-12-19 2019-12-19 一种堆叠封装结构及其制备方法 Pending CN110970397A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201911315433.5A CN110970397A (zh) 2019-12-19 2019-12-19 一种堆叠封装结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201911315433.5A CN110970397A (zh) 2019-12-19 2019-12-19 一种堆叠封装结构及其制备方法

Publications (1)

Publication Number Publication Date
CN110970397A true CN110970397A (zh) 2020-04-07

Family

ID=70035003

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911315433.5A Pending CN110970397A (zh) 2019-12-19 2019-12-19 一种堆叠封装结构及其制备方法

Country Status (1)

Country Link
CN (1) CN110970397A (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114267598A (zh) * 2021-12-07 2022-04-01 宜确半导体（苏州）有限公司 一种射频前端集成电路的封装结构以及封装方法
CN115188781A (zh) * 2022-09-14 2022-10-14 山东中清智能科技股份有限公司 一种图像传感器封装结构及其制备方法
WO2022247294A1 (zh) * 2021-05-27 2022-12-01 荣耀终端有限公司 芯片封装结构以及制作方法、电子设备
CN115424980A (zh) * 2022-11-04 2022-12-02 成都复锦功率半导体技术发展有限公司 一种芯片双面互连的堆叠封装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110004120A (ko) * 2009-07-07 2011-01-13 주식회사 하이닉스반도체 반도체 패키지 및 그 제조방법
CN103594386A (zh) * 2012-08-17 2014-02-19 宏启胜精密电子(秦皇岛)有限公司 层叠封装结构及其制作方法
CN104576575A (zh) * 2013-10-10 2015-04-29 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN108511428A (zh) * 2017-02-28 2018-09-07 艾马克科技公司 半导体装置及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110004120A (ko) * 2009-07-07 2011-01-13 주식회사 하이닉스반도체 반도체 패키지 및 그 제조방법
CN103594386A (zh) * 2012-08-17 2014-02-19 宏启胜精密电子(秦皇岛)有限公司 层叠封装结构及其制作方法
CN104576575A (zh) * 2013-10-10 2015-04-29 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN108511428A (zh) * 2017-02-28 2018-09-07 艾马克科技公司 半导体装置及其制造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022247294A1 (zh) * 2021-05-27 2022-12-01 荣耀终端有限公司 芯片封装结构以及制作方法、电子设备
CN114267598A (zh) * 2021-12-07 2022-04-01 宜确半导体（苏州）有限公司 一种射频前端集成电路的封装结构以及封装方法
CN114267598B (zh) * 2021-12-07 2022-10-11 宜确半导体（苏州）有限公司 一种射频前端集成电路的封装结构以及封装方法
CN115188781A (zh) * 2022-09-14 2022-10-14 山东中清智能科技股份有限公司 一种图像传感器封装结构及其制备方法
CN115424980A (zh) * 2022-11-04 2022-12-02 成都复锦功率半导体技术发展有限公司 一种芯片双面互连的堆叠封装方法
CN115424980B (zh) * 2022-11-04 2023-02-07 成都复锦功率半导体技术发展有限公司 一种芯片双面互连的堆叠封装方法

Similar Documents

Publication Publication Date Title
CN110060935B (zh) 半导体器件及其制造方法
TWI690030B (zh) 半導體封裝及其形成方法
CN107871718B (zh) 半导体封装件及其形成方法
CN109309074B (zh) 半导体封装件及其形成方法
TWI653711B (zh) 半導體封裝及其製造方法
WO2019179184A1 (zh) 一种封装结构及其制作方法、电子设备
KR101753454B1 (ko) 칩 온 패키지 구조 및 방법
CN110970397A (zh) 一种堆叠封装结构及其制备方法
TWI689998B (zh) 半導體封裝及其製造方法
US8461691B2 (en) Chip-packaging module for a chip and a method for forming a chip-packaging module
JP5091221B2 (ja) 半導体装置
CN109841603A (zh) 封装结构及其制造方法
JP2006019433A (ja) 半導体装置およびその製造方法
WO2018171099A1 (zh) 集成有功率传输芯片的封装结构的封装方法
WO2018171100A1 (zh) 集成有功率传输芯片的封装结构的封装方法
CN110364443A (zh) 半导体器件和制造方法
TWI701777B (zh) 影像感測器封裝件及其製造方法
CN105655320B (zh) 低成本芯片背部硅通孔互连结构及其制备方法
JP2022021336A (ja) 半導体パッケージ及びその製造方法
CN109786274B (zh) 半导体器件及其制造方法
KR20220085756A (ko) 반도체 디바이스 및 제조 방법
CN107622996B (zh) 三维高密度扇出型封装结构及其制造方法
TW201738977A (zh) 可堆疊半導體封裝構造及其製造方法
KR102379087B1 (ko) 반도체 디바이스 및 제조 방법
CN112713098A (zh) 天线封装结构及封装方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200407