CN114267598A - 一种射频前端集成电路的封装结构以及封装方法 - Google Patents

Abstract

本发明公开了一种射频前端集成电路的封装结构以及封装方法，包括：提供第一载板，将芯片贴装在第一载板上，构建第一包封层；在第一包封层上表面进行多次包封‑减薄打孔‑RDL布线工艺处理，包封层和布线层交替结构；在最后一层布线层上表面贴装器件进行包封，形成第一封装体；将第一载板去除，在封装体上表面贴装第二载板，在第一封装体下表面进行RDL布线，形成第二封装体，去除第二载板，贴装器件进行封装，形成最终封装体。本发明采用载板代替了多层基板，降低了产品的生产成本和加工难度，并进行包封‑布线多层叠加封装，有效的缩短了散热路径，并且能够降低电容和电感的寄生参数，提高了导热效率，直接连接金属散热面，提升最终封装体的散热性能。

Description

一种射频前端集成电路的封装结构以及封装方法

技术领域

本发明涉及集成电路封装技术领域，特别是涉及一种射频前端集成电路的封装结构以及封装方法。

背景技术

随着雷达和通信***中信号传输距离的不断增加，大功率器件广泛应用到相关领域电路模块和***中。同时，随着***小型化、轻质化需求，需要将越来越多的功率放大芯片和元器件集成在一个有限尺寸封装中，大幅增加了单位面积芯片功率和热耗，严重制约了整体***的电热性能。

目前已有的大部分功率放大器芯片热设计是通过TSV技术将功率放大器芯片与基板实现连接，具体散热路径设计如下：功率放大器芯片正面电路产生热量，通过TSV互连技术传导至芯片背面金属层，然后将热量从背面金属层传导至封装多层基板表面，最后传导至移动设备的电路板。如此通过较长的多层互连电路和通孔才能将热量传导至基板表面，对于多层基板设计，较长的热量传导通路会引起电感以及电阻过大，从而导热效率很差，散热性能也是很大的挑战。另一方面采用TSV技术需要昂贵的基板等材料，加工成本较高，加工难度大。

综上所述可以看出，如何提高散热性能是目前有待解决的问题。

发明内容

本发明的目的是提供一种射频前端集成电路的封装结构以及封装方法，解决了封装导热效率差，散热性能低的问题；同时也能降低射频通路中电容电感等的寄生参数。

为解决上述技术问题，本发明提供第一载板，将芯片背面贴装在所述第一载板上表面，并构建第一包封层，包括：提供第一载板，将芯片背面贴装在所述第一载板上表面，并构建第一包封层；在所述第一包封层上表面进行多次包封-减薄打孔-RDL布线工艺处理，形成包封层和布线层交替叠加的多层结构；在最上一层布线层上表面贴装器件，进行完全包封处理，形成第一封装体；将所述第一载板去除，将所述第一封装体上表面贴装到第二载板，在所述第一封装体下表面进行RDL布线，形成第二封装体；将所述第二载板去除，将所述第二封装体与其他器件进行堆叠封装，形成最终封装体。

优选地，所述将所述第一载板去除包括：利用激光的方式将所述第一载板去除。

优选地，所述包封-减薄打孔-RDL布线工艺处理包括；

在所述第一包封层上表面进行RDL布线，形成第一布线层；

利用塑封料对所述第一布线层进行包封，形成第二包封层；

利用激光对所述第二包封层进行打孔，贯穿所述第二包封层的上下表面，形成连接所述第一布线层的导电通孔；

在所述第二包封层上表面进行RDL布线，形成第二布线层，使所述第二布线层连接所述导电通孔。

优选地，所述第一布线层和所述第二布线层的厚度均大于3μm，所述第一布线层和所述第二布线层的材料均为电镀铜。

优选地，所述提供第一载板，在所述第一载板上构建第一包封层包括：

提供所述第一载板，将芯片背面贴装在所述第一载板的上表面，形成组件体；

利用塑封料对所述组件体进行包封，形成第一包封层；

对所述第一包封层进行减薄处理，直至暴露出所述组件体的金属凸起结构。

优选地，所述对所述第一包封层进行减薄处理，直至暴露出所述组件体的金属凸起结构包括：

利用磨板、激光或等离子蚀刻的方法对所述第一包封层进行减薄处理，直至露出所述组件体中的金属凸起结构。

优选地，所述在最上一层布线层上表面贴装器件，进行完全包封处理，形成第一封装体后还包括：

对所述第一封装体进行激光穿孔，形成贯穿所述第一封装体上下表面的贯穿孔，利用金属填充所述贯穿孔。

优选地，所述第一载板和所述第二载板的材料为玻璃或者铁。

优选地，一种射频前端集成电路的封装结构包括：

若干芯片及器件、芯片包封层、布线层、包封-布线层、完全包封层、贯穿孔；

其中，所述芯片包封层位于所述布线层上层，所述芯片包封层包封若干芯片；

所述包封-布线层位于所述芯片包封层上层，所述包封-布线层为包封层和布线层交替叠加的结构；

所述贯穿孔贯穿所述包封-布线层和所述芯片包封层；

所述完全包封层位于所述包封-布线层上层，覆盖若干器件。

优选地，所述若干芯片包括：功率放大芯片、CMOS芯片或射频开关芯片。

优选地，一种射频前端集成电路的封装结构，所述封装结构采用上述任一项所述的封装方法。

本发明所提供的一种射频前端集成电路的封装结构以及封装方法，在封装过程中，提供第一载板，在第一载板上构建组件体，在组件体上进行多次包封-减薄打孔-RDL布线工艺处理，形成多次包封层和布线层交替叠加，最上一层布线层上贴装器件，进行完全包封处理，形成第一封装体，去除第一载板，在封装体上表面贴装第二载板，在下表面进行RDL布线处理，形成第二封装体，将所述第二载板去除，将第二封装体与其他器件进行堆叠封装，形成最终封装体。本发明采用载板代替了多层基板，降低了生产的成本和加工难度，提高了导热效率，并进行包封-布线多层叠加封装和下表面的布线层，能够使芯片和器件直接连接金属散热面，有效的缩短了散热路径，布线层的设计能够降低电容和电感的寄生参数，进而提升最终封装体的散热性能。

附图说明

为了更清楚的说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本发明所提供的射频前端集成电路的封装方法的第一种具体实施例的流程图；

图2为本发明所提供的射频前端集成电路的封装方法的第二种具体实施例的流程图；

图3a为本发明组件体的结构图；

图3b为本发明第一包封层和第一布线层结构图；

图3c为本发明第二包封层和第二布线层结构图；

图3d为本发明形成封装体的结构图；

图3e为本发明形成贯穿孔的结构图；

图3f为本发明形成最终封装体的结构图；

图4为本发明所提供的射频前端集成电路的封装方法的第三种具体实施例的流程图；

图5为本发明运用到引线键合芯片封装方法中的结构示意图；

图6为本发明运用到倒芯片封装方法中的结构示意图；

图7为本发明运用到混合封装方法中的结构示意图；

图中标记为：1金属凸起，2第一载板，3芯片，4第一包封层，5第一布线层，6第二包封层，7导电通孔，8第二布线层，9器件，10完全包封层，11贯穿孔，12第二载板，13最后布线层。

具体实施方式

本发明的核心是提供一种射频前端集成电路的封装结构以及封装方法解决了封装导热效率差，散热性能低的问题。

为了使本技术领域的人员更好地理解本发明方案，下面结合附图和具体实施方式对本发明作进一步的详细说明。显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参考图1，图1为本发明所提供的射频前端集成电路的封装方法的第一种具体实施例的流程图；具体操作步骤如下：

步骤S101：提供第一载板，将芯片背面贴装在所述第一载板上表面，并构建第一包封层；

步骤S102：在所述第一包封层上表面进行多次包封-减薄打孔-RDL布线工艺处理，形成包封层和布线层交替叠加的多层结构；

步骤S103：在最上一层布线层上表面贴装器件，进行包封处理，形成第一封装体；

步骤S104：将所述第一载板去除，将所述第一封装体上表面贴装到第二载板，在所述第一载板下表面进行RDL布线，形成第二封装体；

步骤S105：将所述第二载板去除，将所述第二封装体与其他器件进行堆叠封装，形成最终封装体。

得到最终封装体结构为：若干芯片及器件、芯片包封层、布线层、包封-布线层、完全包封层、贯穿孔；

其中，所述芯片包封层位于所述布线层上层，所述芯片包封层包封若干芯片；

所述包封-布线层位于所述芯片包封层上层，所述包封-布线层为包封层和布线层交替叠加的结构；

所述贯穿孔贯穿所述包封-布线层和所述芯片包封层；

所述完全包封层位于所述包封-布线层上层，覆盖若干器件。

在本实施例中所提供的封装方法，在封装过程中，提供第一载板，将芯片贴装在第一载板上并构建第一包封层，在包封层上进行多次包封-减薄打孔-RDL布线工艺处理，形成多次包封层和布线层交替叠加，最上一层布线层上贴装器件，进行包封处理，形成第一封装体，去除第一载板，在第一封装体上表面贴装第二载板，在下表面进行RDL布线处理，形成第二封装体，去除第二载板，将所述第二封装体贴装其他器件进行封装，形成最终封装体。本发明采用载板代替了多层基板，降低了产品的生产成本及加工难度，提高了导热效率，通过多层包封-布线层的交替叠加结构，不仅有效的缩短了散热路径，也能够降低电容和电感的寄生参数，增加了散热效率，通过最后一层的布线层可以直接连接金属散热面，进而提升最终封装体的散热性能。

基于上述实施例，本实施例对射频前端集成电路的封装方法进行详细的说明，请参考图2，图3，图2为本发明所提供的射频前端集成电路的封装方法的第二种具体实施例的流程图，图3为本发明所提供的射频前端集成电路封装结构步骤的示意图；具体操作步骤如下：

步骤S201：提供所述第一载板，将多芯片背面贴装在所述第一载板的上表面，形成组件体；

所述第一载板的材质为铁或者玻璃，也可以为其他材料。

所述芯片除包括功率放大芯片以外，亦可，但不是必须全部包含CMOS芯片、射频开关芯片、若干无源器件等元件，所述芯片表面设有金属凸起结构，金属凸起结构为铜柱也可以为其他材料，背面贴装在第一载板上。

步骤S202：利用所述塑封料对所述组件体进行包封，形成第一包封层；

步骤S203：对所述第一包封层进行减薄处理，直至暴露出所述组件体的金属凸起结构；

所述包封层可以采用磨板或等离子蚀刻的方法减薄以露出铜柱的端部，用于后续电气或热导通。

步骤S204：在所述第一包封层上表面进行RDL布线，形成第一布线层；

所述布线金属层的厚度大于3μm，所述布线层使用电镀铜。

步骤S205：利用塑封料对所述第一布线层进行包封，形成第二包封层；

步骤S206：利用激光对所述第二包封层进行打孔，贯穿所述第二包封层的上下表面，形成连接所述第一布线层的导电通孔；

步骤S207：在所述第二包封层上表面进行RDL布线，形成第二布线层，使所述第二布线层连接所述导电通孔；

步骤S208：在所述第二布线层上表面贴装SMD元件，进行包封处理，形成封装体；

步骤S209：对所述封装体进行激光穿孔，形成贯穿所述封装体上下表面的贯穿孔，利用金属填充所述贯穿孔；

步骤S210：将所述第一载板去除，在所述封装体上表面贴装所述第二载板，在所述第一包封层下表面进行所述RDL布线，形成临时封装体，去除所述第二载板，将所述最终封装体贴装其他器件进行封装，形成最终封装体。

其他器件IPD(集成无源器件)也可以是其他形式，在此并不做限定。

移除器件上表面上的第一载板，通常，可以采用激光的方式但不限于激光开孔或光刻开孔。

在本实施例中，提供第一载板，在第一载板上表面构建第一包封层，对第一包封层进行处理，在第一包封层上形成第一布线层，在第一布线层上形成第二包封层，利用激光对第二包封层进行打孔，形成导电通孔，导电通孔连接上下布线层，在第二包封层上形成第二布线层，在布线层上贴装SMD元件，进行包封处理，形成封装体，对封装体进行激光穿孔，形成贯穿孔，利用金属填充贯穿孔，最后将第一载板去除，在所述封装体上表面贴装第二载板，在第一包封层下面再进行RDL布线，形成临时封装体，去除第二载板，与IPD进行贴装封装，形成最终封装体。在本发明所提供的实施例中，采取将芯片贴装载板，再进行包封-布线多层叠加结构封装，避免了使用多层封装基板，有效的降低了产品的生产成本和加工难度；通过包封-布线层的封装方法，有效缩短了散热路径，降低了电容和电感的寄生参数，提高了导热性能，最后一次的RDL布线，直接连接基板的散热金属面，进一步提升了封装体的散热性能。

请参考图4，图4为本发明所提供的射频前端集成电路的封装方法的第三种具体实施例的流程图；具体操作步骤如下：

步骤S401：提供玻璃载板，将功率放大芯片背面贴装在所述玻璃载板的上表面，形成组件体；

步骤S402：利用所述塑封料对所述组件体进行包封，形成第一包封层；

步骤S403：利用等离子刻蚀法对所述第一包封层进行减薄处理，直至暴露出所述第一组件的铜柱凸起结构；

步骤S404：在第一包封层上表面进行RDL布线，形成厚度大于3μm的第一电镀铜布线层；

步骤S405：利用塑封料对所述第一电镀铜布线层进行包封，形成第二包封层；

步骤S406：采用磨板对所述第二包封层进行减薄处理并利用激光进行打孔，贯穿所述第二包封层的上下表面，形成连接所述第一电镀铜布线层的导电通孔；

步骤S407：在所述第二包封层上表面进行RDL布线，形成厚度大于3μm第二电镀铜布线层，使所述第二电镀铜布线层连接所述导电通孔；

步骤S408：在所述第二布线层上表面贴装CMOS芯片，进行包封处理，形成封装体；

步骤S409：对所述封装体两边进行激光穿孔，形成两个贯穿所述封装体上下表面的贯穿孔，利用金属填充所述贯穿孔；

步骤S410：利用激光方法将玻璃载板去除，在所述封装体上表面贴装所述铁载板，在所述第一包封层下表面进行所述RDL布线，去除铁载板，叠装IPD器件，形成最终封装体结构。

本发发明所提供的封装方法，也可以利用在引线键合芯片封装中，采用采用载板代替多层基板，既节省成本又直接缩短了散热传播路径，所需封装的元件电气面朝上，没有直接接触布线层，采用导线的方式将电气面直接与最上布线层连接，缩短了散热路径，具体结构示意图如图5所示。

本发明所提供的封装方法，也可以利用在倒装芯片的封装中实施，倒装芯片电气面朝下，本身具有很好的散热性能，然后采用本发明中第一载板和第二载板进行封装多次包封-减薄-布线工艺处理可以进一步提高散热性能，减少之前封装需要多层基板，降低了成本以及产品的加工难度，具体结构示意图如图6所示。

本发明所提供的封装方法，还可以利用在混合封装中，即倒装芯片、引线键合、SMT等多种方式组合，通过多次包封-减薄-布线工艺处理，能够缩短散热路径，采用第一载板和第二载板进行封装，降低了成本以及产品加工难度，提升散热性能，具体结构示意图如图7所示。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其它实施例的不同之处，各个实施例之间相同或相似部分互相参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。

以上对本发明所提供的一种射频前端集成电路的封装结构以及封装方法进行了详细介绍。本文中应用了具体个例对本发明的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

Claims (11)

1.一种射频前端集成电路的封装方法，其特征在于，包括：

提供第一载板，将芯片背面贴装在所述第一载板上表面，并构建第一包封层；

在所述第一包封层上表面进行多次包封-减薄打孔-RDL布线工艺处理，形成包封层和布线层交替叠加的多层结构；

在最上一层布线层上表面贴装器件，进行完全包封处理，形成第一封装体；

将所述第一载板去除，将所述第一封装体上表面贴装到第二载板，在所述第一封装体下表面进行RDL布线，形成第二封装体；

将所述第二载板去除，将所述第二封装体与其他器件进行堆叠封装，形成最终封装体。

2.如权利要求1所述的封装方法，其特征在于，所述将所述第一载板去除包括：利用激光的方式将所述第一载板去除。

3.如权利要求1所述的封装方法，其特征在于，所述包封-减薄打孔-RDL布线工艺处理包括；

在所述第一包封层上表面进行RDL布线，形成第一布线层；

利用塑封料对所述第一布线层进行包封，形成第二包封层；

利用激光对所述第二包封层进行打孔，贯穿所述第二包封层的上下表面，形成连接所述第一布线层的导电通孔；

在所述第二包封层上表面进行RDL布线，形成第二布线层，使所述第二布线层连接所述导电通孔。

4.如权利要求3所述的封装方法，其特征在于，所述第一布线层和所述第二布线层的厚度均大于3μm，所述第一布线层和所述第二布线层的材料均为电镀铜。

5.如权利要求1所述的封装方法，其特征在于，所述提供第一载板，在所述第一载板上构建第一包封层包括：

提供所述第一载板，将芯片背面贴装在所述第一载板的上表面，形成组件体；

利用塑封料对所述组件体进行包封，形成第一包封层；

对所述第一包封层进行减薄处理，直至暴露出所述组件体的金属凸起结构。

6.如权利要求5所述的封装方法，其特征在于，所述对所述第一包封层进行减薄处理，直至暴露出所述组件体的金属凸起结构包括：

利用磨板、激光或等离子蚀刻的方法对所述第一包封层进行减薄处理，直至露出所述组件体中的金属凸起结构。

7.如权利要求1所述的封装方法，其特征在于，所述在最上一层布线层上表面贴装器件，进行完全包封处理，形成第一封装体后还包括：

对所述第一封装体进行激光穿孔，形成贯穿所述第一封装体上下表面的贯穿孔，利用金属填充所述贯穿孔。

8.如权利要求1所述的封装结构，其特征在于，所述第一载板和所述第二载板的材料为玻璃或者铁。

9.一种射频前端集成电路的封装结构，其特征在于，包括：

若干芯片及器件、芯片包封层、布线层、包封-布线层、完全包封层、贯穿孔；

其中，所述芯片包封层位于所述布线层上层，所述芯片包封层包封若干芯片；

所述包封-布线层位于所述芯片包封层上层，所述包封-布线层为包封层和布线层交替叠加的结构；

所述贯穿孔贯穿所述包封-布线层和所述芯片包封层；

所述完全包封层位于所述包封-布线层上层，覆盖若干器件。

10.如权利要求9所述的封装结构，其特征在于，所述若干芯片包括：功率放大芯片、CMOS芯片或射频开关芯片。

11.一种射频前端集成电路的封装结构，其特征在于，所述封装结构采用权利要求1-8中的任一项所述的封装方法。

Images