CN116913792B - 一种双面散热封装模块及制作方法 - Google Patents

一种双面散热封装模块及制作方法 Download PDF

Info

Publication number
CN116913792B
CN116913792B CN202310900767.9A CN202310900767A CN116913792B CN 116913792 B CN116913792 B CN 116913792B CN 202310900767 A CN202310900767 A CN 202310900767A CN 116913792 B CN116913792 B CN 116913792B
Authority
CN
China
Prior art keywords
support frame
bonding support
chip
heat conducting
packaged
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202310900767.9A
Other languages
English (en)
Other versions
CN116913792A (zh
Inventor
张站旗
张向东
朱本化
刘建国
张向前
施嘉颖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Linzhong Electronic Technology Co ltd
Original Assignee
Shanghai Linzhong Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Linzhong Electronic Technology Co ltd filed Critical Shanghai Linzhong Electronic Technology Co ltd
Priority to CN202310900767.9A priority Critical patent/CN116913792B/zh
Publication of CN116913792A publication Critical patent/CN116913792A/zh
Application granted granted Critical
Publication of CN116913792B publication Critical patent/CN116913792B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

本发明提供一种双面散热封装模块及制作方法，该方法包括：提供下导热基板，将待封装芯片固定于下导热基板的上表面；于下导热基板的上表面形成键合支撑架，键合支撑架位于待封装芯片的侧边，键合支撑架呈梯形桥式结构，键合支撑架的端部与下导热基板键合连接，键合支撑架的中间部顶端在垂直方向高于待封装芯片的上表面；提供上导热基板，将键合支撑架的顶端与上导热基板的上表面焊接；形成包覆下导热基板、待封装芯片和上导热基板的塑封层。本发明采用键合支撑架作为支撑及导热通道，具有工艺简单、制作成本低的优点，且对芯片上表面没有特殊要求，适用于常规的功率芯片；另外，利用键合工艺作为基础生产良率高，进一步降低成本。

Description

一种双面散热封装模块及制作方法
技术领域
本发明属于半导体技术领域，涉及一种双面散热封装模块及制作方法。
背景技术
在功率半导体领域，功率模块需要通过大电流，对散热要求高，根统计，大概有约40％的产品失效因使用过程中温度过高导致。为了使功率模块散热更好，有厂家推出了双面散热功率模块，如图1所示，显示为一种双面散热功率模块的结构示意图，包括下导热基板01、芯片02、支撑垫片03和上导热基板04，下导热基板01采用三层结构覆铜陶瓷基板(铜层/陶瓷层/铜层)，支撑垫片03位于芯片02上表面，上导热基板04位于支撑垫片03上方，上导热基板04采用三层结构覆铜陶瓷基板(铜层/陶瓷层/铜层)，塑封层05封装后通过引出端子06将电极引出，箭头表示电流方向，其中，下导热基板01和上导热基板04实现双面散热。但是，图1所示的结构存在如下缺点：1、芯片需要特殊工艺，芯片的上下面都可以做焊接才可以实现双面散热；2、封装工艺复杂且良率不高、制造成本高；3、在常规功率模块封装产线的基础上增加很多的设备和工序，如贴装工序，焊接工序，清洗工序等；4、功率芯片的上表面通常是用来作为电流的通路，芯片上表面通常键合较多根导线或焊接铜桥，如果芯片上表面较大面积被支撑垫片03占据，模块过流的能力就会降低，无法满足应用需求，只适合一些功率等级不高的场合，如果芯片上表面的支撑垫片03既有散热也有导电作用的话,对于单个芯片的单管产品，不但需要构建电流从芯片的下表面集电极/漏极流入，还要构建电流从上导热层的电路流入到其它端子的通路，设计就非常复杂；5、芯片02上表面焊接支撑垫片03时容易有锡膏或锡膏颗粒飞溅到芯片周围，后续工序处理不好就会有锡膏颗粒的残留在芯片周围的钝化层上影响产品的可靠性。
因此，如何提供一种双面散热封装模块及制作方法，以适用于常规功率芯片的封装模块、降低工艺复杂性、降低成本、提高产品可靠性，成为本领域技术人员亟待解决的技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种双面散热封装模块及制作方法，用于解决现有技术中双面散热封装模块的工艺复杂、制作成本高的问题。
为实现上述目的及其他相关目的，本发明提供一种双面散热封装模块的制作方法，包括以下步骤：
提供下导热基板，所述下导热基板包括相对设置的上表面和下表面，且所述下导热基板设置有在水平方向凸出于所述下导热基板的引出端子，将待封装芯片固定于所述下导热基板的上表面；
于所述下导热基板的上表面形成键合支撑架，所述键合支撑架位于所述待封装芯片的侧边与所述待封装芯片间隔预设距离，其中，所述键合支撑架呈梯形桥式结构，所述键合支撑架的端部与所述下导热基板键合连接，所述键合支撑架的中间部顶端在垂直方向高于所述待封装芯片上表面键合引线的高度；
提供上导热基板，所述上导热基板包括相对设置的上表面和下表面，将所述键合支撑架的顶端与所述上导热基板的上表面焊接；
形成塑封层，所述塑封层包覆所述下导热基板、所述待封装芯片和所述上导热基板。
可选地，所述上导热基板包括自下而上依次层叠的氮化铝层/铜层。
可选地，所述键合支撑架包括第一键合支撑架和第二键合支撑架，所述第一键合支撑架位于所述待封装芯片的左侧，所述第二键合支撑架位于所述待封装芯片的右侧；或所述第一键合支撑架位于所述待封装芯片的上侧，所述第二键合支撑件架于所述待封装芯片的下侧。
可选地，所述键合支撑架包括第一键合支撑架、第二键合支撑架、第三键合支撑架和第四键合支撑架，其中，所述第一键合支撑架位于所述待封装芯片的左侧，所述第二键合支撑架位于所述待封装芯片的右侧，所述第三键合支撑架位于所述待封装芯片的上侧，所述第四键合支撑架位于所述待封装芯片的下侧。
可选地，将所述键合支撑架的顶端与所述上导热基板的上表面焊接的方法包括：于所述上导热基板的上表面和所述键合支撑架之间放置预焊片，采用真空焊接法将所述上导热基板与所述键合支撑架的焊接。
本发明还提供一种双面散热封装模块，包括：
下导热基板，包括相对设置的上表面和下表面，且所述下导热基板设置有在水平方向凸出于所述下导热基板的引出端子；
待封装芯片，位于所述下导热基板的上表面与所述下导热基板固定连接；
键合支撑架，位于所述下导热基板的上表面，且所述键合支撑架位于所述待封装芯片的侧边与所述待封装芯片间隔预设距离，其中，所述键合支撑架呈梯形桥式结构，所述键合支撑架的端部与所述下导热基板键合连接，所述键合支撑架的中间部顶端在垂直方向高于所述待封装芯片上表面键合引线的高度；
上导热基板，位于所述键合支撑架的上方，所述键合支撑架的顶端与所述上导热基板焊接；
塑封层，包覆所述下导热基板、所述待封装芯片和所述上导热基板。
可选地，所述上导热基板包括自下而上依次层叠的铜层/氮化铝层。
可选地，所述氮化铝层的厚度范围为0.25-1mm，所述铜层的厚度范围为0.5-1mm。
可选地，所述键合支撑架包括第一键合支撑架和第二键合支撑架，所述第一键合支撑架位于所述待封装芯片的左侧，所述第二键合支撑架位于所述待封装芯片的右侧；或所述第一键合支撑架位于所述待封装芯片的上侧，所述第二键合支撑件位于所述待封装芯片的下侧。
可选地，所述键合支撑架包括第一键合支撑架、第二键合支撑架、第三键合支撑架和第四键合支撑架，其中，所述第一键合支撑架位于所述待封装芯片的左侧，所述第二键合支撑架位于所述待封装芯片的右侧，所述第三键合支撑架位于所述待封装芯片的上侧，所述第四键合支撑架位于所述待封装芯片的下侧。
如上所述，本发明的双面散热封装模块及制作方法中，采用键合支撑架作为支撑及导热通道，具有工艺简单、制作成本低的优点，且对芯片上表面没有特殊要求，适用于常规的功率芯片；另外，利用键合工艺作为基础生产良率高，进一步降低成本。
附图说明
图1显示为一种双面散热封装模块的结构示意图。
图2显示为本发明的双面散热封装模块的制作方法流程图。
图3显示为本发明中待封装芯片固定于下导热基板的示意图。
图4显示为本发明中待封装芯片固定于下导热基板的俯视图。
图5显示为本发明中形成键合引线和键合支撑架的示意图。
图6显示为本发明中形成键合引线和键合支撑架的俯视图。
图7显示为本发明中键合支撑架的电镜图片。
图8显示为本发明中下导热基板倒装后，将键合支撑架的顶端和上导热基板焊接的示意图。
图9显示为本发明中形成塑封层的示意图。
元件标号说明：01-下导热基板，02-芯片，03-支撑垫片，04-上导热基板，05-塑封层，06-引出端子；1-下导热基板，10-第一铜层，11-三氧化二铝层，12-第二铜层；2-引出端子，20-发射极端子，21-集电极端子，22-栅极端子；3-FRD芯片，30-阳极；4-IGBT芯片，40-栅极，41-发射极；50-第一键合引线，51-第二键合引线，52-第三键合引线；60-第一键合支撑架，61-第二键合支撑架，62-第三键合支撑架，63-第四键合支撑架；7-预焊片；8-上导热基板，80-氮化铝层，81-铜层；9-塑封层；S1～S4-步骤。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图9。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本实施例提供一种双面散热封装模块的制作方法，请参阅图2，显示为该方法的制作流程图，包括以下步骤：
S1：提供下导热基板，所述下导热基板包括相对设置的上表面和下表面，且所述下导热基板设置有在水平方向凸出于所述下导热基板的引出端子，将待封装芯片固定于所述下导热基板的上表面；
S2：于所述下导热基板的上表面形成键合支撑架，所述键合支撑架位于所述待封装芯片的侧边与所述待封装芯片间隔预设距离，其中，所述键合支撑架呈梯形桥式结构，所述键合支撑架的端部与所述下导热基板键合连接，所述键合支撑架的中间部顶端在垂直方向高于所述待封装芯片上表面键合引线的高度；
S3：提供上导热基板，所述上导热基板包括相对设置的上表面和下表面，将所述键合支撑架的顶端与所述上导热基板的上表面焊接；
S4：形成塑封层，所述塑封层包覆所述下导热基板、所述待封装芯片和所述上导热基板。
首先，请参阅图3和图4，执行步骤S1：提供下导热基板1，所述下导热基板1包括相对设置的上表面和下表面，且所述下导热基板1设置有在水平方向凸出于所述下导热基板1的引出端子2，将待封装芯片固定于所述下导热基板1的上表面。
作为示例，所述下导热基板1采用三层结构的覆铜陶瓷基板，包括自下而上依次层叠的第一铜层10、三氧化二铝层11和第二铜层12，所述下导热基板1的上表面即为所述第二铜层12的上表面。
作为示例，所述引出端子2包括发射极端子20、集电极端子21和栅极端子22，所述引出端子2用于对封装模块进行电极引出。
作为示例，所述待封装芯片包括绝缘栅双极型晶体管(IGBT)芯片、金氧半场效晶体管(Mosfet)芯片或SiC功率芯片等；具体地，本实施例中所述待封装芯片采用IGBT芯片，通常IGBT搭载快恢复二极管(FRD)使用，因此，所述下导热基板1的上表面设置FRD芯片3和IGBT芯片4，所述FRD芯片3和所述IGBT芯片4组合作为待封装结构，当然，在其它示例中仅设置IGBT芯片4亦可。
作为示例，采用焊接工艺或烧结工艺将所述FRD芯片3和所述IGBT芯片4固定于所述下导热基板1的上表面；其中，所述FRD芯片3包括相对设置的上表面和下表面，所述FRD芯片3的上表面设置阳极30，所述FRD芯片3的下表面设有阴极与所述集电极端子21电连接；所述IGBT芯片4包括相对设置的上表面和下表面，所述IGBT芯片4的上表面设置栅极40和发射极41，所述IGBT芯片4的下表面设有集电极与所述集电极端子21电连接；较优地，所述IGBT芯片4为垂直双扩散型，所述IGBT芯片4的上表面设置两个发射极41。
接着，请参阅图5和图6，执行步骤S2：于所述下导热基板1的上表面形成键合支撑架，所述键合支撑架位于所述待封装芯片的侧边与所述待封装芯片间隔预设距离，其中，所述键合支撑架呈梯形桥式结构，所述键合支撑架的端部与所述下导热基板1键合连接，所述键合支撑架的中间部顶端在垂直方向高于所述待封装芯片上表面键合引线的高度。
作为示例，形成所述键合支撑架之前，于键合设备上形成所述键合引线，所述键合引线包括第一键合引线50、第二键合引线51和第三键合引线52，其中，所述第一键合引线50的一端与所述FRD芯片3的阳极30电连接，所述第一键合引线50的另一端与所述发射极端子20电连接；所述第二键合引线51的一端与所述IGBT芯片4的发射极41电连接，所述第二键合引线51的另一端与所述发射极端子20电连接；所述第三键合引线52的一端与所述IGBT芯片4的栅极40电连接，所述第三键合引线52的另一端与所述栅极端子22电连接。
作为示例，所述键合引线包括铜线、铜带、铝线或铝带等，具体地，本实施例中，所述键合引线采用铜线。
作为示例，于键合设备上形成所述键合支撑架，所述键合支撑架包括第一键合支撑架60、第二键合支撑架61、第三键合支撑架62和第四键合支撑架63，其中，在水平方向上，所述第一键合支撑架60位于所述待封装结构的左侧、所述第二键合支撑架61位于所述待封装结构的右侧，所述第一键合支撑架60和所述第二键合支撑架61对称分布于所述待封装结构的左右两侧；所述第三键合支撑架62位于所述待封装结构的上侧、所述第四键合支撑架63位于所述待封装结构的下侧，所述第三键合支撑架62和所述第四键合支撑架63对称分布于所述待封装结构的上下两侧。
作为示例，如图7所示，显示为键合支撑架的电镜图片，在垂直方向上，所述第一键合支撑架60、所述第二键合支撑架61、所述第三键合支撑架62和所述第四键合支撑架63的顶端高于所述键合引线的顶端和所述待封装芯片的顶端；并且，键合设备的精度非常高，在XYZ三个维度的重复性误差通常可以达到±3.0μm以内，所述键合支撑架的顶端高度误差在满足工艺加工和外观尺寸的要求下，线弧平面的一致性非常好，既所述第一键合支撑架60、所述第二键合支撑架61、所述第三键合支撑架62和所述第四键合支撑架63的顶端可以构筑一个非常平整的支撑面，用于后续支撑焊接上导热基板8(见后续图8)。
作为示例，所述第一键合支撑架60的两个端部位于同一电势的铜层，所述第二键合支撑架61的两个端部位于同一电势的铜层，所述第三键合支撑架61的两个端部位于同一电势的铜层，所述第四键合支撑架63的两个端部位于同一电势的铜层，每一键合支撑架的两端位于同一电势的铜层，在工作过程中不会有电流流过，支撑作用的所述键合支撑架不会产生额外的热量。
作为示例，所述键合支撑架包括铜线、铜带、铝线或铝带，其中，铜的热导率约为398W/(K·m)，铝的热导率约为238W/(K·m)，本实施例中所述键合支撑架优选铜线或铜带。
需要说明的是，在其它示例中，仅设置第一键合支撑架60和第二键合支撑架61，或者仅设置第三键合支撑架62和第四键合支撑架63，亦属于本发明的保护范畴。
作为示例，相较于现有技术中双面散热封装模块采用金属柱或金属垫片作为支撑，需要经过印刷锡膏、贴金属柱/金属垫片、焊接、清洗等工序，本申请采用键合支撑架作为支撑，与键合引线一样在键合工序形成，减少印刷锡膏、贴金属柱/金属垫片、焊接、清洗的工序，降低工艺复杂性，降低成本，同时减少引入对产品可靠性影响的因素，提高产品可靠性；并且，键合支撑架位于待封装芯片的侧边，使得芯片的上表面有足够的空间键合导线，适用于常规功率芯片的表面，无需为了芯片上表面适应焊接工艺进行芯片制造工艺的调整或增加，降低芯片加工成本；另外键合支撑架可以根据芯片的大小和位置进行调整，设计更加灵活方便。
作为示例，相较于现有技术中双面散热封装模块采用金属柱或金属垫片作为支撑，本申请采用键合支撑架作为支撑，减少了夹具和相关特殊支撑物料的制作及较多工序的调试，可以大大缩短产品研发制作的周期，研发制作周期能够缩短5个月以上，进一步降低成本。
接着，请参阅图8，执行步骤S3：提供上导热基板8，所述上导热基板8包括相对设置的上表面和下表面，将所述键合支撑架的顶端与所述上导热基板8的上表面焊接。
作为示例，所述上导热基板8采用二层结构覆铜陶瓷基板，包括自下而上的依次层叠的氮化铝层80和铜层81，所述氮化铝层80的厚度范围为0.25-1mm，所述铜层81的厚度范围为0.5-1mm，其中，所述上导热基板8的上表面即为所述铜层81的上表面。具体地，本实施例中，所述氮化铝层80的厚度为0.25mm，所述铜层81的厚度为0.8mm。
作为示例，将所述键合支撑架的顶端与所述上导热基板8的上表面焊接的步骤包括：
(一)将所述上导热基板8放置于焊接夹具，且于所述上导热基板8的上表面放置预焊片7，其中，所述预焊片7包括锡膏预焊片；
(二)将键合完成的所述下导热基板1倒装，使得所述键合支撑架的顶端与所述预焊片7接触；
(三)在甲酸真空焊接炉将所述键合支撑架和所述上导热基板8通过所述预焊片7焊接，其中，在焊接的过程中通入甲酸，使得焊接完成的结构不需要经过清洗步骤。
作为示例，相较于常规的覆铜陶瓷基板中陶瓷层采用三氧化二铝层，其热导率为24W/(K·m)，本实施例中上导热基板8中的陶瓷层采用氮化铝层80，其热导率约为170-180W/(K·m)，具有更好的导热能力，利于将封装模块的热量通过所述上导热基板8导出。并且，与常规双面散热模块中采用三层覆铜陶瓷板(铜层+三氧化二铝+铜层)作为上导热基板相比，本实施例采用二层结构的上导热基板，可以使散热***减少一层铜，少一个热阻影响的因素，同时少加工一层铜层的覆铜陶瓷基板成本可以降低20％。
接着，请参阅图9，执行步骤S4：形成塑封层9，所述塑封层9包覆所述下导热基板1、所述待封装芯片和所述上导热基板8。
作为示例，所述键合支撑架的顶端与所述上导热基板8的上表面焊接完成后，将焊接完成的结构置于塑封模具，注塑，175℃固化，形成所述塑封层9，实现电气和机械保护。
作为示例，相比于现有技术中采用金属柱或金属垫片作为支撑，本实施例中所述键合支撑架呈梯形桥式结构，在塑封过程中具有一定的缓冲作用，产品柔性好。
作为示例，塑封完成的封装模块，下表面显露第一铜层10，上表面显露氮化铝层80，进行散热；相较于图1中上表面如果使用常规的风冷条件没有安装散片做密封，则有一层铜层需要暴露在空气中，长时间使用存在氧化问题，生成的氧化铜会增加热阻进而影响导热效果和产品的可靠性，随着铜表面氧化物的增多上表面的热阻越来越大会加速产品的失效，本实施例中上表面显露的氮化铝层80作为绝缘耐压并防氧化的散热通路，方便客户灵活使用并提高产品的可靠性。
至此，制得一种双面散热封装模块，请参阅图9，该双面散热封装模块包括下导热基板、待封装芯片、键合支撑架、上导热基板和塑封层9，所述下导热基板包括相对设置的上表面和下表面，且所述下导热基板设置有在水平方向凸出于所述下导热基板的引出端子2；所述待封装芯片位于所述下导热基板的上表面与所述下导热基板固定连接；所述键合支撑架位于所述下导热基板的上表面，且所述键合支撑架位于所述待封装芯片的侧边与所述待封装芯片间隔预设距离，所述键合支撑架呈梯形桥式结构，所述键合支撑架的端部与所述下导热基板键合连接，所述键合支撑架的中间部顶端在垂直方向高于所述待封装芯片上表面键合引线的高度；所述上导热基板位于所述键合支撑架的上方，所述键合支撑架的顶端与所述上导热基板焊接；所述塑封层9包覆所述下导热基板、所述待封装芯片和所述上导热基板。
作为示例，所述下导热基板采用三层结构的覆铜陶瓷基板，包括自下而上依次层叠的第一铜层10、三氧化二铝层11和第二铜层12；所述上导热基板采用二层覆铜陶瓷基板，包括自下而上的依次层叠的铜层81和氮化铝层80。
作为示例，请参阅图6，所述引出端子2包括发射极端子20、集电极端子21和栅极端子22，所述引出端子2用于对封装模块进行电极引出；所述待封装芯片包括FRD芯片3和IGBT芯片4，其中，所述FRD芯片3包括相对设置的上表面和下表面，所述FRD芯片3的上表面设置阳极30，所述阳极30通过第一键合引线50与所述发射极端子20电连接，所述FRD芯片3的下表面设有阴极与所述集电极端子21电连接；所述IGBT芯片4包括相对设置的上表面和下表面，所述IGBT芯片4的上表面设置栅极40和发射极41，所述栅极40通过第三键合引线52与所述栅极端子22电连接，所述发射极41通过第二键合引线51与所述发射极端子20电连接，所述IGBT芯片4的下表面设有集电极与所述集电极端子21电连接。
作为示例，所述键合支撑架包括第一键合支撑架60、第二键合支撑架61、第三键合支撑架62和第四键合支撑架63，其中，在水平方向上，所述第一键合支撑架60位于所述待封装芯片的左侧、所述第二键合支撑架61位于所述待封装芯片的右侧，所述第一键合支撑架60和所述第二键合支撑架61对称设置；所述第三键合支撑架62位于所述待封装芯片的上侧、所述第四键合支撑架63位于所述待封装芯片的下侧，所述第三键合支撑架62和所述第四键合支撑架63对称设置；并且，在垂直方向上，所述第一键合支撑架60、所述第二键合支撑架61、所述第三键合支撑架62和所述第四键合支撑架63的顶端高于键合引线的顶端和待封装芯片的顶端，所述第一键合支撑架60、所述第二键合支撑架61、所述第三键合支撑架62和所述第四键合支撑架63的顶端可以构筑一个平整的支撑面。
作为示例，封装模块的下表面显露第二铜层12，上表面显露氮化铝层80，进行散热。
具体地，热阻的计算公式为：
Rth＝L/(λS)
其中，Rth为热阻，L为材料厚度，λ为材料热导率，S为传热面积。
作为示例，以20根500um直径的铜线构成厚度为2mm的键合支撑架为例，其热阻为：Rth＝2mm/[398W/(K·m)×20×π×0.25mm×0.25mm]＝2mm/[398W/(K·m)×3.925mm2]；以厚度为2mm，面积为4mm2的塑封料(导热系数约1W/(K·m))为例，其热阻为：Rth＝2mm/[1W/(K·m)×4mm2]；以厚度为0.8mm的铜层和厚度为0.25mm的氮化铝层做上导热基板为例，其热阻为：Rth＝0.8mm/[398W/(K·m)]×S+0.25mm/[180W/(K·m)]×S；以厚度为1.05mm的塑封料为例，其热阻为：Rth＝1.05mm/[1W/(K·m)]×S；综合评比可得，厚度为2mm的键合支撑架与厚度为1.05mm的上导热基板传递下导热基板的热量相比于厚度为3.05mm的塑封层传递下导热基板的热量，热阻降低300倍以上，封装模块上部的散热能力极大的增强。
综上所述，本发明的双面散热封装模块及制作方法中，采用键合支撑架作为支撑及导热通道，具有工艺简单、制作成本低的优点，且对芯片上表面没有特殊要求，适用于常规的功率芯片；另外，利用键合工艺作为基础生产良率高，进一步降低成本。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种双面散热封装模块的制作方法，其特征在于，包括以下步骤：
提供下导热基板，所述下导热基板包括相对设置的上表面和下表面，且所述下导热基板设置有在水平方向凸出于所述下导热基板的引出端子，将待封装芯片固定于所述下导热基板的上表面；
于所述下导热基板的上表面形成键合支撑架，所述键合支撑架位于所述待封装芯片的侧边与所述待封装芯片间隔预设距离，其中，所述键合支撑架呈梯形桥式结构，所述键合支撑架的端部与所述下导热基板键合连接，所述键合支撑架的中间部顶端在垂直方向高于所述待封装芯片上表面键合引线的高度；
提供上导热基板，所述上导热基板包括相对设置的上表面和下表面，将所述键合支撑架的顶端与所述上导热基板的上表面焊接；
形成塑封层，所述塑封层包覆所述下导热基板、所述待封装芯片和所述上导热基板。
2.根据权利要求1所述的双面散热封装模块的制作方法，其特征在于：所述上导热基板包括层叠的氮化铝层和铜层，其中，所述铜层位于朝向所述下导热基板的一侧。
3.根据权利要求1所述的双面散热封装模块的制作方法，其特征在于：所述键合支撑架包括第一键合支撑架和第二键合支撑架，所述第一键合支撑架位于所述待封装芯片的左侧，所述第二键合支撑架位于所述待封装芯片的右侧；或所述第一键合支撑架位于所述待封装芯片的上侧，所述第二键合支撑架位于所述待封装芯片的下侧。
4.根据权利要求1所述的双面散热封装模块的制作方法，其特征在于：所述键合支撑架包括第一键合支撑架、第二键合支撑架、第三键合支撑架和第四键合支撑架，其中，所述第一键合支撑架位于所述待封装芯片的左侧，所述第二键合支撑架位于所述待封装芯片的右侧，所述第三键合支撑架位于所述待封装芯片的上侧，所述第四键合支撑架位于所述待封装芯片的下侧。
5.根据权利要求1所述的双面散热封装模块的制作方法，其特征在于，将所述键合支撑架的顶端与所述上导热基板的上表面焊接的方法包括：于所述上导热基板的上表面和所述键合支撑架之间放置预焊片，采用真空焊接法将所述上导热基板与所述键合支撑架焊接。
6.一种双面散热封装模块，其特征在于，包括：
下导热基板，包括相对设置的上表面和下表面，且所述下导热基板设置有在水平方向凸出于所述下导热基板的引出端子；
待封装芯片，位于所述下导热基板的上表面与所述下导热基板固定连接；
键合支撑架，位于所述下导热基板的上表面，且所述键合支撑架位于所述待封装芯片的侧边与所述待封装芯片间隔预设距离，其中，所述键合支撑架呈梯形桥式结构，所述键合支撑架的端部与所述下导热基板键合连接，所述键合支撑架的中间部顶端在垂直方向高于所述待封装芯片上表面键合引线的高度；
上导热基板，位于所述键合支撑架的上方，所述键合支撑架的顶端与所述上导热基板焊接；
塑封层，包覆所述下导热基板、所述待封装芯片和所述上导热基板。
7.根据权利要求6所述的双面散热封装模块，其特征在于：所述上导热基板包括层叠的铜层和氮化铝层，其中，所述铜层位于朝向所述下导热基板的一侧。
8.根据权利要求7所述的双面散热封装模块，其特征在于：所述氮化铝层的厚度范围为0.25-1mm，所述铜层的厚度范围为0.5-1mm。
9.根据权利要求6所述的双面散热封装模块，其特征在于：所述键合支撑架包括第一键合支撑架和第二键合支撑架，所述第一键合支撑架位于所述待封装芯片的左侧，所述第二键合支撑架位于所述待封装芯片的右侧；或所述第一键合支撑架位于所述待封装芯片的上侧，所述第二键合支撑架位于所述待封装芯片的下侧。
10.根据权利要求6所述的双面散热封装模块，其特征在于：所述键合支撑架包括第一键合支撑架、第二键合支撑架、第三键合支撑架和第四键合支撑架，其中，所述第一键合支撑架位于所述待封装芯片的左侧，所述第二键合支撑架位于所述待封装芯片的右侧，所述第三键合支撑架位于所述待封装芯片的上侧，所述第四键合支撑架位于所述待封装芯片的下侧。
CN202310900767.9A 2023-07-21 2023-07-21 一种双面散热封装模块及制作方法 Active CN116913792B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310900767.9A CN116913792B (zh) 2023-07-21 2023-07-21 一种双面散热封装模块及制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202310900767.9A CN116913792B (zh) 2023-07-21 2023-07-21 一种双面散热封装模块及制作方法

Publications (2)

Publication Number Publication Date
CN116913792A CN116913792A (zh) 2023-10-20
CN116913792B true CN116913792B (zh) 2024-03-22

Family

ID=88359869

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310900767.9A Active CN116913792B (zh) 2023-07-21 2023-07-21 一种双面散热封装模块及制作方法

Country Status (1)

Country Link
CN (1) CN116913792B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020039094A (ko) * 2000-11-20 2002-05-25 추후보정 반도체 소자 패키징 어셈블리 및 그 제조 방법
CN109920785A (zh) * 2019-03-13 2019-06-21 黄山学院 双面散热ipm混合模块的封装结构及加工工艺
CN110176451A (zh) * 2019-05-13 2019-08-27 珠海格力电器股份有限公司 功率模块及其封装方法
CN110911395A (zh) * 2018-09-17 2020-03-24 株洲中车时代电气股份有限公司 双面散热igbt模块
CN112736058A (zh) * 2020-12-30 2021-04-30 华芯威半导体科技(北京)有限责任公司 一种引线框架及采用该引线框架的功率模块和制造方法
CN217719575U (zh) * 2022-07-15 2022-11-01 浙江谷蓝电子科技有限公司 一种双面散热的智能功率模块封装结构
CN218827128U (zh) * 2022-11-02 2023-04-07 吉光半导体(绍兴)有限公司 功率模块及其封装结构

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI588919B (zh) * 2016-03-04 2017-06-21 尼克森微電子股份有限公司 半導體封裝結構及其製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020039094A (ko) * 2000-11-20 2002-05-25 추후보정 반도체 소자 패키징 어셈블리 및 그 제조 방법
CN110911395A (zh) * 2018-09-17 2020-03-24 株洲中车时代电气股份有限公司 双面散热igbt模块
CN109920785A (zh) * 2019-03-13 2019-06-21 黄山学院 双面散热ipm混合模块的封装结构及加工工艺
CN110176451A (zh) * 2019-05-13 2019-08-27 珠海格力电器股份有限公司 功率模块及其封装方法
CN112736058A (zh) * 2020-12-30 2021-04-30 华芯威半导体科技(北京)有限责任公司 一种引线框架及采用该引线框架的功率模块和制造方法
CN217719575U (zh) * 2022-07-15 2022-11-01 浙江谷蓝电子科技有限公司 一种双面散热的智能功率模块封装结构
CN218827128U (zh) * 2022-11-02 2023-04-07 吉光半导体(绍兴)有限公司 功率模块及其封装结构

Also Published As

Publication number Publication date
CN116913792A (zh) 2023-10-20

Similar Documents

Publication Publication Date Title
US10559538B2 (en) Power module
KR101505551B1 (ko) 온도 감지소자가 장착된 반도체 파워 모듈 패키지 및 그제조방법
JP4902560B2 (ja) パワー半導体モジュール
US8916958B2 (en) Semiconductor package with multiple chips and substrate in metal cap
JP2018182105A (ja) 半導体装置
JP2017005259A (ja) 電力用半導体装置
JP2012004543A (ja) 半導体ユニットおよびそれを用いた半導体装置
JP2012138470A (ja) 半導体素子、半導体装置および半導体装置の製造方法
JP2018133448A (ja) 半導体装置
CN116913792B (zh) 一种双面散热封装模块及制作方法
JP7118205B1 (ja) 半導体装置及びそれを用いた半導体モジュール
CN112687676B (zh) 压接式igbt子模组及压接式igbt模块
JP2004235566A (ja) 電力用半導体装置
JP2015026667A (ja) 半導体モジュール
CN114203659A (zh) 多层互连带
JP2013506310A (ja) 回路装置およびその製造方法
JP7118204B1 (ja) 半導体装置
CN213583770U (zh) 半导体分立器件封装结构
CN114050134B (zh) 半导体电路
US20230096381A1 (en) Semiconductor device and method for manufacturing semiconductor device
CN220556592U (zh) 一种dpim三相整流模块
CN218647932U (zh) 一种超声波焊接引线框架的功率半导体模块
JP7492375B2 (ja) 半導体装置
CN216413085U (zh) 半导体电路
TWI820690B (zh) 功率模組及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant